CN1997903B - 电子元件输出波形的测定装置、测定方法、及试验装置 - Google Patents

电子元件输出波形的测定装置、测定方法、及试验装置 Download PDF

Info

Publication number
CN1997903B
CN1997903B CN2005800041138A CN200580004113A CN1997903B CN 1997903 B CN1997903 B CN 1997903B CN 2005800041138 A CN2005800041138 A CN 2005800041138A CN 200580004113 A CN200580004113 A CN 200580004113A CN 1997903 B CN1997903 B CN 1997903B
Authority
CN
China
Prior art keywords
phase place
trigger pip
signal
output signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800041138A
Other languages
English (en)
Other versions
CN1997903A (zh
Inventor
山根知之
新岛启克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1997903A publication Critical patent/CN1997903A/zh
Application granted granted Critical
Publication of CN1997903B publication Critical patent/CN1997903B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Abstract

本发明提供一种测定装置，以同步于输出信号而产生第一触发信号与第二触发信号，每次在电子元件使输出信号以复数次输出时，使触发信号的相位加以顺次变化，且使输出信号的信号准位在触发信号的各相位加以复数次取得。对于第一触发信号的输出信号的信号准位为H准位的次数，以每次在第一触发信号的相位加以计数；对于第二触发信号的输出信号的信号准位为L准位的次数，以每次在第二触发信号的相位加以计数。基于所计数的次数，加以算出输出信号波形的变化点，起伏变动量、及起伏变动分布。并可以一次试验而测定输出信号波形的变化点、起伏变动量、及起伏变动分布。

Description

电子元件输出波形的测定装置、测定方法、及试验装置
技术领域
本发明是有关于对半导体元件等电子元件所输出的输出信号的波形加以测定的测定装置、测定方法、及试验装置。
对于由参照可并入为参考文献有所指定的申请国，可参照下述专利申请案所记载的内容，将其内容并入本案参考做为本案记载的一部分。
日本专利特愿2004-029751申请日期2004年2月5日
背景技术
在公知技术中，为加以判定半导体元件等的电子元件的良否，使用加以测定电子元件的输出信号波形的测定装置。在输出信号的波形测定中，可举例如信号的起伏变动(jitter)的测定，或输出信号的波形的变化点的测定。
公知的测定装置，例如在实行起伏变动测定的场合，在电子元件以连续加以输出复数次输出信号，而检测在所定相位的各输出信号的信号准位，并将所检测的信号准位与预先所定的信号准位加以比较。并且，使检测出信号准位的相位加以顺次变化，在每一个各自的相位藉由求得比较结果为通过(pass)(或不及格(fail))的次数，以测定输出信号的起伏变化。在此种场合，测定装置产生触发(strobe)信号，此触发信号是为了决定所检测的输出信号的信号准位的相位，并以顺次变化该触发信号的相位而实行测定。
又，在实行输出信号的波形的变化点的测定的场合，公知的测定装置是对电子元件以连续加以输出复数次输出信号的方式，在每一个各自的输出信号使触发信号的相位加以变化，并将比较结果从通过变化至不及格(或从不及格至通过)的相位，作为波形的变化点而加以检测。
又，作为对于实行起伏变动的测定的测定装置，已揭露有使用所定相位间隔的两个触发信号的测定装置(例如参照专利文献1)。该测定装置是藉由定相位间隔的两个触发信号加以扫描输出信号，而测定输出信号的起伏变动分布。
专利文献：国际公开第02/50557号小册子
但是，公知的测定装置，因为需要以个别加以测定输出信号的起伏变动量，与输出信号的波形的变化点，而使其测定效率恶化。又，使用两个触发信号的测定装置是仅为测定起伏变动分布，而不能加以测定输出信号的波形变化点，或输出信号边缘(edge)的陡峻度。又，需要将两个触发信号的相位间隔定于适当值。因此，为了确定该相位间隔需要重复实行测定，以致测定效率低落。
发明内容
因此，本发明是以提供一种能解决上述课题的测定装置、测定方法、及试验装置为目的。此目的是由权利要求的独立项所述的特征的组合可加以达成。又依附项是加以规定本发明的更有利的具体例。
为解决上述课题，在本发明的第一实施例是，为提供测定电子元件所输出的输出信号波形的测定装置，其包括触发生成部、触发位移(shift)部、第一时序(timing)比较部、第二时序比较部、第一计数器(counter)、第二计数器、及不及格记忆体(fail memory)。其中，触发生成部是以同步于输出信号加以产生第一触发信号，及与第一触发信号相位为相异的第二触发信号。触发位移部是每次在电子元件将输出信号加以复数次输出时，使第一触发信号的相位、及第二触发信号的相位以顺次加以变化。第一时序比较部是在第一触发信号的各相位加以复数次取得输出信号的信号准位。第二时序比较部是在第二触发信号的各相位加以复数次取得输出信号的信号准位。第一计数器是将第一时序比较器所取得的各输出信号的信号准位为H准位的次数，以在每个第一触发信号的相位加以计数。第二计数器是将第二时序比较部所取得的各输出信号的信号准位为L准位的次数，在每个第二触发信号的相位加以计测。不及格记忆体是将第一计数器所计测的次数、及第二计数器所计测的次数加以存储。
测定装置也可更包括运算部，依据第一计数器在每个相位所计数的次数、及第二计数器在每个相位所计数的次数，加以算出输出信号波形的变化点的相位、起伏变动量、及起伏变动分布。
触发位移部也可以第一触发信号与第二触发信号的相对相位加以变化的方式，使第一触发信号的相位及第二触发信号的相位加以顺次变化。
触发位移部也可使第一触发信号的相位，从包含输出信号波形的变化点的相位的相位范围的一端，向相位范围的他端加以顺次变化，且使第二触发信号的相位从相位范围的他端，向相位范围的一端加以顺次变化。
触发位移部也可使第一触发信号的相位与第二触发信号的相位，以同一变化量加以顺次变化。
触发位移部在第一触发信号的各相位顺次所计测的输出信号的信号准位为H准位的次数，成为复数次中的全部，并且在第二触发信号的各相位顺次所计数的输出信号的信号准位为L准位的次数，成为复数次中的全部的场合，也可加以停止第一触发信号及第二触发信号的相位的变化。
测定装置也可更包括测定装置控制部，在每次电子元件使输出信号复数次输出时，使第一计数器及第二计数器的计数值，以与第一触发的相位及第二触发的相位对应而存储于不及格记忆体，并且使第一计数器及第二计数器的计数值加以重置(reset)。
在本发明的第二实施例是提供对电子元件所输出的输出信号的波形加以测定的测定方法，其包括触发生成阶段、触发位移阶段、第一时序比较阶段、第二时序比较阶段、第一计数阶段、第二计数阶段、及存储阶段。其中，触发生成阶段是以同步于输出信号加以生成第一触发信号，及与第一触发信号相位为相异的第二触发信号。触发位移阶段是每次在电子元件将输出信号加以复数次输出时，使第一触发信号的相位，及第二触发信号的相位以顺次加以变化。第一时序比较阶段是在第一触发信号的各相位加以复数次取得输出信号的信号准位。第二时序比较阶段是在第二触发信号的各相位加以复数次取得输出信号的信号准位。第一计数阶段将第一时序比较阶段所取得的各输出信号的信号准位为H准位的次数，在每个第一触发信号的相位加以计数。第二计数阶段将第二时序比较阶段所取得的各输出信号的信号准位为L准位的次数，在每个第二触发信号的相位加以计数。存储阶段是将在第一计数阶段所计数的次数、及将在第二计数阶段所计数的次数加以存储。
测定方法也可更包括运算阶段，是依据在第一计数阶段每个相位所计测的次数，及在第二计数阶段每个相位所计数的次数，加以算出输出信号波形的变化点的相位、起伏变动量、及起伏变动分布。
触发位移阶段可以第一触发信号与第二触发信号的相对相位加以变化的方式，将第一触发信号的相位及第二触发信号的相位加以顺次变化。
触发位移阶段也可使第一触发信号的相位，从包含输出信号波形的变化点的相位的相位范围的一端，向相位范围的他端加以顺次变化，且使第二触发信号的相位，从相位范围的他端向相位范围的一端加以顺次变化。触发位移阶段也可使第一触发信号的相位与第二触发信号的相位，以同一变化量加以顺次变化。
在本发明的第三实施例，是提供一种加以试验电子元件的试验装置，其包括控制部与测定装置。其中，控制部是生成试验电子元件的试验信号，以供给于电子元件。测定装置是测定电子元件的输出信号的波形，加以判定电子元件的良否，测定装置包括触发生成部、触发位移部、第一时序比较部、第二时序比较部、第一计数器、第二计数器、不及格记忆体、及运算部。其中，触发生成部是以同步于输出信号加以生成第一触发信号，及与第一触发信号相位为相异的第二触发信号。每次在电子元件使输出信号以复数次输出时，触发位移部是使第一触发信号的相位，及第二触发信号的相位加以顺次变化。第一时序比较部在第一触发信号的各相位加以复数次取得输出信号的信号准位。第二时序比较部在第二触发信号的各相位加以复数次取得输出信号的信号准位。第一计数器是使第一时序比较部所取得的各输出信号的信号准位为H准位的次数，在每个第一触发信号的相位加以计数。第二计数器是使第二时序比较部所取得的各输出信号的信号准位为L准位的次数，在每个第二触发信号的相位加以计数。不及格记忆体是将第一计数器所计数的次数，及第二计数器所计数的次数加以存储。运算部是依据第一计数器在每个相位所计数的次数、及第二计数器在每个相位所计数的次数，加以算出输出信号波形的变化点的相位、起伏变动量、及起伏变动分布，并判定电子元件良否。
尚且，上述的发明概要是并非列举本发明的必要特征的全部，此等特征群的次组合(subcombination)也可成为发明。
依据本发明时，由一次试验可测定输出信号波形的变化点，起伏变动量、及起伏变动分布。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是表示关于本发明的实施例的试验装置300的构成的一例图。
图2是表示电子元件200所输出的输出信号的一例图。
图3(A)、(B)是表示在记忆部60的计数结果的一例图。
图3(A)是在第一触发信号的各相位，表示输出信号的信号准位为非H准位(不及格)的次数，图3(B)是在第二触发信号的各相位，表示输出信号的信号准位为非L准位(不及格)的次数。
图4是表示电压准位比较器10、时序比较器20、及时序产生器80的构成的一例图.
图5是表示逻辑比较器40、记忆部60、及控制部70的构成的一例图。
10：电压准位比较器            12：比较器
14：比较器                    20时序比较器
21：触发生成部                22、24、26、28：可变延迟电路
30、32、34、36：时序比较器    40：逻辑比较器
42、44、55：互斥逻辑或电路    46、48：逻辑与电路
54、56：逻辑或电路            57：逻辑与电路
60：记忆部                    62：第一计数器
64：第二计数器                68选择部
70：控制部                    72：不及格记忆体
73：运算部                    80：时序产生器
82：触发位移部                83：逻辑与电路
84、86：触发器        90：加算器
92：测定装置控制部    94：波形成形器
96：图案产生器        100：测定装置
200：电子元件         300：试验装置
具体实施方式
以下虽以发明的实施例加以说明本发明，以下的实施例并非加以限定本发明，又在实施例中说明特征的组合的全部，也并非限定为本发明的解决手段所必须。
图1是表示关于本发明的实施例的试验装置300的结构的一例图。试验装置300是判定半导体元件等的电子元件200的良否的装置，试验装置300包括控制部70及测定装置100。控制部70是将试验信号供给于电子元件200，又实行测定装置100的控制。试验信号使电子元件200加以动作，并是使电子元件200输出了输出信号的信号。测定装置100是加以测定半导体元件等的电子元件200所输出的输出信号的波形的测定装置，测定装置100包括电压准位比较器10、时序比较器20、逻辑比较器40、记忆部60及时序产生器80。电压准位比较器10、时序比较器20、逻辑比较器40、及记忆部60是对应于电子元件200的复数插栓(pin)各自加以设复数个。
电压准位比校器10接受电子元件200所输出的输出信号，并且其输出将所接受的输出信号的电压准位与预先所给定的电压准位加以比较的比较结果。例如，电压准位比较器10在输出信号的电压准位比所给定的电压准位高的场合是输出成为H逻辑的数字(digital)信号，而输出信号的电压准位比所给定的电压准位小的场合是输出成为L逻辑的数字(digital)信号。
时序比较器20是以时序产生器80所给与的触发信号(strobe signal)的时序加以取得从电压准位比较器10所给与的数字信号。时序产生器80是按照控制部70所给与的信号而产生触发信号以供给到时序比较器20。电压准位比较器10、时序比较器20、及时序产生器80的详细构成是在图4加以后述。
逻辑比较器40是将时序比较器20所取得的值与从控制部70所给与的期待值信号加以比较，并将比较结果供给到记忆(memory)部60.并且，记忆部60是在从控制部70接受将比较结果加以存储的指示的场合，将在逻辑比较器40的比较结果加以存储.控制部70更具有以产生试验图案(testpattern)的图案产生器、及作为依据试验图案产生试验信号而供给到电子元件200的波形成形器的机能.逻辑比较器40、记忆部60、及控制部70的详细构成是在图5加以后述.
图2是表示电子元件200所输出的输出信号的一例图。在图2中，纵轴是表示电压准位，横轴是表示时间。首先，时序产生器80是以同步于输出信号的方式产生第一触发信号(STRB1)及与第一触发信号的相位为相异的第二触发信号(STRB2)。此时，时序产生器80在包含输出信号波形的变化点的相位范围终点的相位加以产生第一触发信号，其并在相位范围起点的相位加以产生第二触发信号。包含输出信号波形的变化点的相位范围是依据电子元件200的特性等，而可容易加以决定。
又，在电子元件200使输出信号以所定复数次输出的间，时序产生器80对于输出信号以不变化相对相位，并以同步于输出信号的方式加以输出第一触发信号及第二触发信号。并且，时序比较器20是各自加以取得复数次输出的输出信号在第一触发信号及第二触发信号的时序的值。
又，时序产生器80是每当电子元件200加以输出复数次输出信号时，使第一触发信号的相位、及第二触发信号的相位加以顺次变化。在本例中，时序产生器80是将第一触发信号的相位从相位范围的终点向相位范围的起点加以顺次变化，并将第二触发信号的相位从相位范围的起点向相位范围的终点加以顺次变化。在此，时序产生器80是以使第一触发信号的相位与第二触发信号的相位以同一变化量加以顺次变化为宜。并且，时序比较器20是在各触发信号的各相位中，复数次取得输出信号的值。
逻辑比较器40是加以判定在第一触发信号的各相位以复数次取得的输出信号的值，其是否为相较于比较电压VOH而言是较高的H准位。又，逻辑比较器40是加以判定在第二触发信号的各相位以复数次取得的输出信号值，其是否为相较于比较电压VOL而言是较小的L准位。
并且，记忆部60是，在第一触发信号的各相位中加以计数输出信号的信号准位为H准位的次数，并在第二触发信号的各相位中加以计数输出信号的信号准位为L准位的次数，且将各以对应于触发信号的相位加以存储。又，在其他例，记忆部60也可以是在第一触发信号的各相位中加以计数输出信号的信号准位为非H准位的次数，并在第二触发信号的各相位中加以计数输出信号的信号准位为非L准位的次数，且将各以对应于触发信号的相位加以存储。
图3(A)、(B)是表示在记忆部60的计数结果的一例。图3(A)是在第一触发信号的各相位，表示输出信号的信号准位为非H准位(不及格)的次数，图3(B)是在第二触发信号的各相位，表示输出信号的信号准位为非L准位(不及格)的次数。
于图2所示在测定上升边缘的波形时，使第一触发信号从相位范围终点至相位范围起点顺次相位位移而加以测定的场合，如图3(A)所示，在第一触发信号的某相位T2开始计数不及格。也就是，相位T2是输出信号由起伏变动在落后最大的场合，表示H变化点的相位。并且，伴随于第一触发信号的相位接近相位范围起点，依照起伏变动分布的不及格次数加以增加。并且，由起伏变动相位超前为最大的场合，即在输出信号值不通过的相位T1，以复数次取得的输出信号值的全部成为不及格.
又，以同样使第二触发信号从相位范围起点至相位范围终点以顺次相位位移加以测定的场合，如图3(B)所示，在第二触发信号的某相位T3开始计数不及格，伴随于第二触发信号的相位接近于相位范围终点不及格次数加以增加，在某相位T4，以复数次取得的输出信号值的全部为不及格。
在本例的测定装置100是依据如图3(A)及图3(B)所示的测定结果，加以算出输出信号的变化点的相位、起伏变动量、及起伏变动分布。例如，输出信号的起伏变动量是，由起伏变动表示相位落后最大的相位T2与由起伏变动表示相位的超前最大的相位T3的差分加以算出。又，起伏变动分布是，可从图3(A)及图3(B)所示的次数分布加以求之。又，测定装置100是可使开始计数不及格的第一触发信号的相位T2，作为输出信号的H准位的变化点而加以检测，也可以使开始计数不及格的第二触发信号的相位T3，作为输出信号的L准位的变化点而加以检测。又，也可使相位T2与相位T3的中间点作为输出信号的变化点而加以检测。利用本例的测定装置100时，由一次测定可加以测定输出信号的起伏变动量、起伏变动分布、及变化点的相位。又，藉由两个触发信号，可加以同时测定对于比较电压VOH的通过不及格(pass fail)，与对于比较电压VOL的通过不及格，因此，可以更好的效率加以实行测定。
又在本例是，虽对输出信号的上升边缘加以测定的场合加以说明，对于输出信号的下降边缘，也可由同样的动作加以测定。例如，在使输出信号的下降边缘加以测定的场合，时序产生器80是使第一触发信号的相位从相位范围的起点向相位范围的终点加以顺次变化，并使第二触发信号的相位从相位范围的终点向相位范围的起点以顺次变化，而加以测定。又，时序产生器80虽然使第一触发信号的相位从相位范围的终点向相位的起点顺次变化，并使第二触发信号的相位从相位范围的起点向相位范围的终点顺次变化而加以测定的场合，在逻辑比较器40中，藉由在第一触发信号的各相位以复数次取得的输出信号值，加以判定是否为相较于比较电压VOL而言为较小的L准位，藉由在第二触发信号的各相位以复数次取得的输出信号值，加以判定是否为相较于比较电压VOH而言为较大的H准位，可以同样加以测定。
图4是表示电压准位比较器10、时序比较器20、及时序产生器80的构成结构的一例图。电压准位比较器10具有比较器(comparator)12及比较器14。
比较器12是接受电子元件200的输出信号与预先所定的比较电压VOH，并将输出信号变换于数字信号而加以输出。在本例中，比较器12是在输出信号的电压准位大于等于比较电压VOH的场合输出成为通过(L逻辑)的数字信号，在输出信号的电压准位小于比较电压VOH的场合输出成为不及格(H逻辑)的数字信号。又，比较器14是接受电子元件200的输出信号与预先所定的比较电压VOL，并使输出信号变换于数字信号而加以输出。在本例中，比较器14是输出信号的电压准位小于等于比较电压VOL的场合输出成为通过(L逻辑)的数字信号，在输出信号的电压准位大于比较电压VOL的场合输出成为不及格(H逻辑)的数字信号。
时序产生器80是具有使第一触发信号的相位加以位移的第一触发位移部82-1、及使第二触发信号的相位加以位移的第二触发位移部82-2。第一触发位移部82-1包括：逻辑与电路83(Logic And circuit)、触发器84(flip-flop)、触发器86、加算器88、及加算器90.在本例，第一触发位移部82-1及第二触发位移部82-2生成用以控制触发信号的相位的相位信号.
逻辑与电路83是按照从控制部70所给与的负载信号，加以控制是否使SCAN资料供给于触发器84。在此，给与于逻辑与电路83的SCAN资料是表示第一触发信号的相位位移的解析能力的资料。在触发器84中，经由逻辑与电路83而施加SCAN资料，按照从控制部70所给与的控制时标(clock)加以输入负载信号的场合，将SCAN资料供给于加算器88。在此，控制时标是同步于电子元件200所输出的输出信号的时标。
在触发器86是供给加算器88所输出的资料，按照从控制部70所给与的控制时标，将所接受的资料供给于加算器88。加算器88是将从触发器84所接受的SCAN资料与从触发器86所接受的资料进行加算，并将加算后的资料输出于加算器90。又，在触发器84及触发器86中，从控制部70加以给与为了使存储值加以初期化的清除信号(clear signal)。在此，负载信号及清除信号是以图案程式(pattern program)上所述的时序，与控制时标以同步方式加以给与。
并且，在加算器90是，给与表示第一触发信号的初期相位的第一初期值，加以输出在该第一初期值加算从加算器88所接受资料的资料。也就是，第一触发位移部82-1是，每在控制部70使负载信号加以输入时，使从所给与的第一初期值以顺次增加SCAN资料值的相位信号加以输出。又，第一触发位移部82-1也可具有替代加算器90的减算器。此种场合，第一触发位移部82-1是，每在控制部使负载信号加以输入时，使从所给与的第一初期值以顺次减少SCAN资料值的相位信号加以输出。
又，第二触发位移部82-2具有与上述第一触发位移部82-1的构成同一的构成，并且，施加同一SCAN资料时，而给予与第一初期值为相异的第二初期值。又，第一触发位移部82-1及第二触发位移部82-2是如在图2及图3(A)、3(B)所说明，第一触发信号与第二触发信号以相对相位加以变化的方式，使第一触发信号的相位及第二触发信号的相位加以顺次变化。
在本例中，第一触发位移部82-1是给与在图2及图3(A)中所说明的基于相位范围终点的第一初期值，而第二触发位移部82-2是给与基于相位范围起点的第二初期值。并且，每在控制部70输入负载信号时，第一触发位移部82-1是使从基于相位范围终点的第一初期值顺次减少SCAN资料值的相位信号加以输出，而第二触发位移部82-2是使从基于相位范围起点的第二初期值顺次增加SCAN资料值的相位信号加以输出。
又，第一触发位移部82-1及第二触发位移部82-2是，在第一触发信号的各相位所顺次计数的输出信号的信号准位为H准位的次数成为复数次中的全部，并且在第二触发信号的各相位所顺次计数的输出信号的信号准位为L准位的次数成为复数次中的全部的场合，可加以停止第一触发信号及第二触发信号的相位变化，也可结束波形的测定。藉由实行此种控制，可以良好效率加以实行测定。
时序比较器20包括复数的时序比较器(30、32、34、及36)、及触发生成部21。又，触发生成部21具有复数可变延迟电路(22、24、26、及28)。各可变延迟电路(22、24、26及28)是给与同步于电子元件200以复数次输出的输出信号的基准时标，使该基准时标延迟以生成触发信号。
在可变延迟电路22及可变延迟电路26是给与以延迟设定的第一触发位移部82-1所输出的相位信号，使基准时标以仅延迟按照该相位信号的延迟量加以输出.即，可变延迟电路22及可变延迟电路26使第一触发信号加以输出.又，可变延迟电路24及可变延迟电路28是给与以延迟设定的第二触发位移部82-2所输出的相位信号，使基准时标以仅延迟按照该相位信号的延迟量加以输出.即，可变延迟电路24及可变延迟电路28是使第二触发信号加以输出.
时序比较器30是接受从可变延迟电路22所给与的第一触发信号的时序接受比较器12所输出的通过或不及格的信号。即，时序比较器30是将在第一触发信号的相位的输出信号的信号准位，对于比较电压VOH以通过或不及格加以取得，在本例中，时序比较器30是使输出信号的信号准位作为在第一触发信号的各相位中以复数次取得的第一时序比较部的机能。
时序比较器34是接收以第一触发信号的时序接受比较器14所输出的通过或不及格的信号。即，时序比较器34是将在第一触发信号的相位的输出信号的信号准位，对于比较电压VOL以通过或不及格而加以取得。
时序比较器32是接收以从可变延迟电路24所给与的第二触发信号的时序接受比较器12所输出的通过或不及格的信号。即，时序比较器32是将在第二触发信号的相位的输出信号的信号准位，对于比较电压VOH以通过或不及格而加以取得。
时序比较器36是接收以第二触发信号的时序接受比较器14所输出的通过或不及格的信号。即，时序比较器36是使在第二触发信号的相位的输出信号的准位，对于比较电压VOL以通过或不及格接收加以取得。在本例中，时序比较器36是使输出信号的信号准位作为在第二触发信号的各相位中以复数次取得的第二时序比较部的机能。
图5是表示逻辑比较器40、记忆部60、及控制部70的构成的一例图。逻辑比较器40是包括复数互斥逻辑或电路(exclusive OR circuit)(42-1、42-2、44-1、44-2)复数逻辑与电路(46-1、46-2、48-1、48-2)复数逻辑或电路(54-1、54-2)、及逻辑或电路56。又，记忆部60是包括第一计数器62(counter)、第二计数器64、选择部68、不及格记忆体72、及运算部73。又，控制部70是包括测定装置控制部92、波形成形器94、及图案产生器96。测定装置控制部92是使测定装置100如在图1至图4所说明的而加以控制。又，图案产生器96是加以生成试验电子元件200的试验图案，波形成形器94是基于试验图案加以生成试验信号而供给于电子元件200。试验图案是例如以1/0图案所示的数字信号。又，试验信号是按照该数字信号值加以变化电压准位的信号，以对电子元件200输出此输出信号。
互斥逻辑或电路42-1是输出从时序比较器30所接受的信号与从测定装置控制部92所给与的期待值信号的期待值信号(EXP1)的反转信号两者间的互斥逻辑或。即，互斥逻辑或电路42-1在第一触发信号的相位的输出信号的信号准位与期待值信号EXP1的反转信号为一致的场合，其是输出通过(L逻辑)。在此，测定装置控制部92是对于期待值信号EXP1，加以输出在第一触发信号的相位的输出信号的信号准位的期待值。例如，在图2的例子中，测定装置控制部92是输出H逻辑作为期待值信号EXP1。又，互斥逻辑或电路44-1是输出从时序比较器34所接受信号与从测定装置控制部92所给与的期待值信号(EXP1)的互斥逻辑或。
又，互斥逻辑或电路42-2是输出从时序比较器32所接受的信号与从测定装置控制部92所给与期待值信号(EXP2)的反转信号的互斥逻辑或.即，互斥逻辑或电路42-2在第二触发信号的相位的输出信号的信号准位与期待值信号EXP2的反转信号一致的场合，其是输出通过(L逻辑).在此，测定装置控制部92是对于期待值信号EXP2，加以输出在第二触发信号的相位的输出信号的信号准位的期待值.例如，在图2的例子中，测定装置控制部92是输出L逻辑作为期待值信号EXP2.又，互斥逻辑或电路44-2是输出从时序比较器36所接受的信号与从测定装置控制部所给与的期待值信号(EXP2)的互斥逻辑或.
并且，逻辑与电路46-1是输出互斥逻辑或电路42-1所输出的信号与从测定装置控制部92所给与的控制信号(CPE1)的逻辑与。就是，逻辑与电路46-1在控制信号CPE1为H逻辑的场合，使互斥逻辑或电路42-1所输出的通过或不及格的信号加以通过。又，运辑及电路48-1是输出互斥逻辑或电路44-1所输出的信号与从测定装置控制部92所给与的控制信号(CPE1)的逻辑与。也就是，逻辑与电路48-1在控制信号CPE1为H逻辑的场合，使互斥逻辑或电路44-1所输出的通过或不及格信号加以通过。在此，测定装置控制部92在实行输出信号的波形测定的场合，加以输出H逻辑作为控制信号CPE1。
又，逻辑与电路46-2输出互斥逻辑或电路42-2所输出的信号与从测定装置控制部92所给与的控制信号(CEP2)的逻辑与。又，逻辑与电路48-2是输出互斥逻辑或电路44-2所输出的信号与从测定装置控制部92所给与的控制信号(CEP2)的逻辑与。在此，测定装置控制部92在实行输出信号的波形测定的场合，输出H逻辑作为控制信号CEP2。
并且，逻辑或电路54-1是输出逻辑与电路46-1所输出的通过或不及格信号与逻辑与电路48-1所输出的通过或不及格信号的逻辑或。又，逻辑或电路54-2是输出逻辑与电路46-2所输出的通过或不及格信号与逻辑与电路48-2所输出的通过或不及格信号的逻辑或。
并且，第一计数器62是加以计数逻辑或电路54-1所输出的通过或不及格的次数。在本例中，第一计数器62经由互斥逻辑或电路55-1与逻辑与电路57-1，而接受逻辑或电路54-1所输出的信号。例如，如图3(A)、3(B)的例子，在计数逻辑或电路54-1所输出的不及格次数的场合，互斥逻辑或电路55-1是接受“0”的模式(mode)信号，加以输出该模式信号与逻辑或电路54-1所输出信号的互斥逻辑或。并且，逻辑与电路57-1是将从互斥逻辑或电路55-1所接受的信号与控制信号(CPE1)的逻辑与，加以输出至第一计数器62。如关连于图2及图3(A)、3(B)的说明，第一计数器62是在每个第一触发信号的相位，加以计数该通过或不及格的次数。在计数通过的场合，使“1”的模式信号输入，由同样的动作加以实行计数。又，测定装置控制部92是在每个第一触发信号的相位位移时，以使第一计数器62重置(reset)为宜。
又，第二计数器64是加以计数逻辑或电路54-2所输出的通过或不及格的次数。与第一计数器62同样，第二计数器64是经由互斥逻辑或电路55-2及逻辑与电路57-2，而接受逻辑或电路54-2所输出的信号。例如，在加以计数逻辑或电路54-2所输出的不及格次数的场合，互斥逻辑或电路55-2是接受“0”的模式信号，而其在计数通过的场合是接受“1”的模式信号。并且，加以输出所接受的模式信号与逻辑或电路54-2所输出信号的互斥逻辑或。逻辑与电路57-2将从互斥逻辑或电路55-2所接受的信号与控制信号(CEP2)的逻辑与，加以输出至第二计数器64。第二计数器64是在每个第二触发信号的相位，加以计数该通过或不及格的次数。测定装置控制部92是在每个第二触发信号的相位位移时，以使第二计数器64加以重置(reset)为宜。
不及格记忆体72是如图3(A)所示，使第一计数器62所计数的次数在每个第一触发信号的相位加以存储，并且，如图3(B)所示，使第二计数器64所计数的次数在每个第二触发信号的相位加以存储。运算部73基于不及格记忆体72所存储的资料，而算出输出信号波形的变化点的相位、起伏变动量、及起伏变动分布。运算部73也可为设于外部的计算机(computer)。又，运算部73也可基于所算出的输出信号波形的变化点的相位、起伏变动量、及起伏变动分布，加以判定电子元件200的良否。
又，不及格记忆体72也可加以存储逻辑或电路54-1所输出的通过或不及格的信号，以及逻辑或电路54-2所输出的通过或不及格的信号。选择部68是选择将在第一计数器62及第二计数器64的计数结果，或者是逻辑或电路(54-1、54-2)所输出的信号的任何一个加以存储于不及格记忆体72。在选择部68中，以给与决定选择何者的选择设定信号为宜。记忆部60也可更包括在输出信号的波形的测定前加以设定该选择设定信号的寄存器(register)。
选择设定信号为将在第一计数器62及第二计数器64的计数结果加以设定存储于不及格记忆体72的场合，选择部86是取入第一计数器62及第二计数器64的计数结果，加以存储于不及格记忆体72。选择部68取入第一计数器62及第二计数器64的计数结果的时序也可为测定装置控制部92将第一计数器62及第二计数器64加以重置的时序。在本例中，测定装置控制部92是将第一计数器62及第二计数器64加以重置的MST信号，在每次电子元件200将输出信号以所定的复数次输出时加以生成，也加以供给于选择部68。选择部68基于MST信号的时序，加以取入第一计数器62及第二计数器64的计数结果。
又，选择设定信号为将逻辑或电路(54-1、54-2)所输出的信号加以设定存储于不及格记忆体72的场合，选择部68使逻辑或电路54-1所输出的通过或不及格的信号，及逻辑或电路54-2所输出的通过或不及格的信号加以存储于不及格记忆体72。此时，测定装置控制部92以使容许存储该信号的STORE信号供给于选择部68为宜。
又，逻辑或电路56是将逻辑或电路54-1所输出的通过或不及格信号与逻辑或电路54-2所输出的通过或不及格信号的逻辑或，加以输出于测定装置控制部92。测定装置控制部92是在逻辑或电路56所输出的信号表示不及格的场合，对应于其他插栓(pin)所设的在全部记忆部60中的不及格记忆体72，使不及格资讯加以存储。此种场合，从逻辑或电路54-1等向选择部68传送信号的时间，与从逻辑或电路56向测定装置控制部92传送信号，从测定装置控制部92向各选择部68传送控制信号的时间产生差异的关系，为调整该差异，选择部68是以经由延迟电路从逻辑或电路54-1等接受信号为宜。
以上，虽以使用实施例加以说明本发明，本发明的技术范围并非限定于上述实施例所述的范围。在上述实施例，任何熟习此技艺者明了可加以多样变更或改良。此种加以变更或改良的例也可含于本发明的技术范围乙节，可从申请专利范围所述内容加以明了。
例如，在图1，测定装置100虽是设于试验装置300，在其他例，测定装置100也能以单独实施其机能。此种场合，在测定装置100是设测定装置控制部92。
从以上可明了，依据本发明时，以一次试验可加以测定输出信号波形的变化点、起伏变动量、及起伏变动分布。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定为准.

Claims (13)

1.一种测定装置，其特征在于，是加以测定一电子元件所输出的一输出信号波形的测定装置，包括：
一触发生成部，是以同步于该输出信号而生成一第一触发信号，及与该第一触发信号相位为相异的一第二触发信号；
一触发位移部，每次在该电子元件使该输出信号以复数次输出时，使该第一触发信号的相位、及该第二触发信号的相位加以顺次变化；
一第一时序比较部，在该第一触发信号的各相位以该些复数次取得该输出信号的信号准位；
一第二时序比较部，在该第二触发信号的各相位以该些复数次取得该输出信号的信号准位，；
一第一计数器，将该第一时序比较部所取得的各该输出信号的信号准位为H准位的次数，在每个该第一触发信号的相位加以计数；
一第二计数器，将该第二时序比较部所取得的各该输出信号的信号准位为L准位的次数，在每个第二触发信号的相位加以计数；以及
一不及格记忆体，使该第一计数器所计数的次数、及该第二计数器所计数的次数加以存储。
2.如权利要求1所述的测定装置，其特征在于更包括：
一运算部，基于该第一计数器在每个相位所计数的次数、及该第二计数器在每个相位所计数的次数，加以算出该输出信号波形的变化点的相位，起伏变动量、及起伏变动分布。
3.如权利要求2所述的测定装置，其特征在于：
该触发位移部是以该第一触发信号与该第二触发信号的相对相位加以变化的方式，将该第一触发信号的相位及该第二触发信号的相位加以顺次变化。
4.如权利要求3所述的测定装置，其特征在于：
该触发位移部是，
使该第一触发信号的相位，从包含该输出信号波形的变化点的相位的一相位范围的一端，向该相位范围的他端加以顺次变化；以及
使该第二触发信号的相位，从该相位范围的他端向该相位范围的一端加以顺次变化。
5.如权利要求4所述的测定装置，其特征在于：
该触发位移部是使该第一触发信号的相位与该第二触发信号的相位，以同一的变化量加以顺次变化。
6.如权利要求5所述的测定装置，其特征在于：
该触发位移部在该第一触发信号的各相位以顺次所计数的该输出信号的该信号准位为H准位的次数，成为该些复数次中的全部，并且在该第二触发信号的各相位以顺次计数的该输出信号的该信号准位为L准位的次数，成为该些复数次中的全部的场合，而停止该第一触发信号及该第二触发信号的相位的变化。
7.如权利要求1所述的测定装置，其特征在于更包括：
一测定装置控制部，在每次该电子元件使该输出信号以该些复数次输出时，使该第一计数器及该第二计数器的计数值，以与该第一触发的相位及该第二触发的相位对应而加以存储于该不及格记忆体，并且使该第一计数器及该第二计数器的计数值加以重置。
8.一种测定方法，其特征在于，是加以测定一电子元件所输出的一输出信号波形的测定方法，包括：
一触发生成阶段，是以同步于该输出信号以产生一第一触发信号，及与该第一触发信号相位为相异的一第二触发信号；
一触发位移阶段，每次在该电子元件使该输出信号以复数次输出时，使该第一触发信号的相位、及该第二触发信号的相位加以顺次变化；
一第一时序比较阶段，在该第一触发信号的各相位以该些复数次取得该输出信号的信号准位；
一第二时序比较阶段，在该第二触发信号的各相位以该些复数次取得该输出信号的信号准位；
一第一计数阶段，将该第一时序比较阶段所取得的各该输出信号的信号准位为H准位的次数，在每个该第一触发信号的相位加以计数；
一第二计数阶段，将该第二时序比较阶段所取得的各该输出信号的信号准位为L准位的次数，在每个该第二触发信号的相位加以计数；以及
一存储阶段，使该第一计数阶段所计数的次数，及该第一计数阶段所计数的次数加以存储。
9.如权利要求8所述的测定方法，其特征在于更包括：
一运算阶段，基于在该第一计数阶段的每个相位所计数的次数，及在该第二计数阶段的每个相位所计数的次数，加以算出该输出信号波形的变化点的相位，起伏变动量、及起伏变动分布。
10.如权利要求9所述的测定方法，其特征在于：
该触发位移阶段是以该第一触发信号与该第二触发信号的相对相位加以变化的方式，将该第一触发信号的相位及该第二触发信号的相位加以顺次变化。
11.如权利要求10所述的测定方法，其特征在于
该触发位移阶段是，
使该第一触发信号的相位，从包含该输出信号波形的变化点的相位的一相位范围的一端，向该相位范围的他端加以顺次变化；以及
使该第二触发信号的相位，从该相位范围的他端向该相位范围的一端加以顺次变化。
12.如权利要求11所述的测定方法，其特征在于：
该触发位移阶段是使该第一触发信号的相位与该第二触发信号的相位，以同一的变化量加以顺次变化。
13.一种试验装置，其特征在于，是试验一电子元件的试验装置，包括：
一控制部，是产生加以试验该电子元件的一试验信号，以供给于该电子元件；以及
一测定装置，是测定该电子元件的一输出信号的波形，加以判定该电子元件的良否；
该测定装置包括：
一触发生成部，是以同步于该输出信号，加以产生一第一触发信号，及与该第一触发信号相位为相异的一第二触发信号；
一触发位移部，每次在该电子元件使输出信号以复数次输出时，使该第一触发信号的相位、及该第二触发信号的相位加以顺次变化；
一第一时序比较部，在该第一触发信号的各相位以该些复数次取得该输出信号的信号准位；
一第二时序比较部，在该第二触发信号的各相位以该些复数次取得该输出信号的信号准位；
一第一计数器，将该第一时序比较部所取得的各该输出信号的信号准位为H准位的次数，在每个该第一触发信号的相位加以计数；
一第一计数器，是将该第二时序比较部所取得的各该输出信号的信号准位为L准位的次数，在每个该第二触发信号的相位加以计数；
一不及格记忆体，使该第一计数器所计数的次数，及该第二计数器所计数的次数加以存储；以及
一运算部，基于该第一计数器在每个相位所计数的次数，及该第二计数器在每个相位所计数的次数，加以算出该输出信号波形的变化点的相位、起伏变动量、及起伏变动分布，并判定该电子元件的良否。
CN2005800041138A 2004-02-05 2005-02-02 电子元件输出波形的测定装置、测定方法、及试验装置 Expired - Fee Related CN1997903B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP029751/2004 2004-02-05
JP2004029751 2004-02-05
PCT/JP2005/001497 WO2005076021A1 (ja) 2004-02-05 2005-02-02 測定装置、測定方法、及び試験装置

Publications (2)

Publication Number Publication Date
CN1997903A CN1997903A (zh) 2007-07-11
CN1997903B true CN1997903B (zh) 2010-05-05

Family

ID=34835964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800041138A Expired - Fee Related CN1997903B (zh) 2004-02-05 2005-02-02 电子元件输出波形的测定装置、测定方法、及试验装置

Country Status (7)

Country Link
US (1) US7262627B2 (zh)
JP (1) JP4355704B2 (zh)
KR (1) KR100810863B1 (zh)
CN (1) CN1997903B (zh)
DE (1) DE112005000311B4 (zh)
TW (1) TWI350382B (zh)
WO (1) WO2005076021A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7715251B2 (en) * 2006-10-25 2010-05-11 Hewlett-Packard Development Company, L.P. Memory access strobe configuration system and process
JP5012663B2 (ja) * 2008-05-27 2012-08-29 富士通株式会社 回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法
JP5249330B2 (ja) * 2008-07-14 2013-07-31 株式会社アドバンテスト 信号出力回路、タイミング発生回路、試験装置、および受信回路
KR101021095B1 (ko) * 2008-11-21 2011-03-14 엠텍비젼 주식회사 위상제어루프의 지터 측정 방법, 장치 및 그 방법을 수행하기 위한 프로그램이 기록된 기록매체
JP5269701B2 (ja) * 2009-06-12 2013-08-21 株式会社アドバンテスト 試験装置およびストローブ信号のタイミング調整方法
JP5193975B2 (ja) * 2009-09-04 2013-05-08 富士通株式会社 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法
CN102478279B (zh) * 2010-11-22 2016-02-17 台湾新晃工业股份有限公司 可调节室内空气质量的空调设备
DE102015214541A1 (de) * 2015-07-30 2017-02-02 Siemens Aktiengesellschaft Bestimmen einer durch einen thermischen Jitteranteil bedingten statistischen Abweichung einer Jitter-behafteten Einzeldurchlaufzeit eines Signalwechsels durch eine von mehreren rückkopplungsfrei verschalteten Abbildungseinrichtungen
CN112305400B (zh) * 2020-01-04 2023-09-29 成都华微电子科技股份有限公司 一种参数快速扫描测试装置和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050557A1 (fr) * 2000-12-11 2002-06-27 Advantest Corporation Calculateur de duree de gigue et testeur
WO2002103379A1 (fr) * 2001-06-13 2002-12-27 Advantest Corporation Instrument destine a tester des dispositifs semi-conducteurs et procede destine a tester des dispositifs semi-conducteurs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53102784A (en) * 1977-02-21 1978-09-07 Iwatsu Electric Co Ltd Distribution measuring instrument of sampling form
TW343282B (en) 1996-06-14 1998-10-21 Adoban Tesuto Kk Testing device for a semiconductor device
JP4118463B2 (ja) 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
TWI238256B (en) * 2000-01-18 2005-08-21 Advantest Corp Testing method for semiconductor device and its equipment
JP4782271B2 (ja) 2000-07-06 2011-09-28 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
DE10132214A1 (de) * 2001-06-30 2002-06-06 Zimmer Ag Verfahren und Vorrichtung zum Behandeln einer Fasermasse
KR100942104B1 (ko) * 2002-12-20 2010-02-12 가부시키가이샤 어드밴티스트 반도체 시험 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050557A1 (fr) * 2000-12-11 2002-06-27 Advantest Corporation Calculateur de duree de gigue et testeur
WO2002103379A1 (fr) * 2001-06-13 2002-12-27 Advantest Corporation Instrument destine a tester des dispositifs semi-conducteurs et procede destine a tester des dispositifs semi-conducteurs

Also Published As

Publication number Publication date
JP4355704B2 (ja) 2009-11-04
DE112005000311B4 (de) 2011-04-07
US20070096762A1 (en) 2007-05-03
TW200530612A (en) 2005-09-16
US7262627B2 (en) 2007-08-28
TWI350382B (en) 2011-10-11
KR20060122948A (ko) 2006-11-30
WO2005076021A1 (ja) 2005-08-18
DE112005000311T5 (de) 2007-01-18
CN1997903A (zh) 2007-07-11
JPWO2005076021A1 (ja) 2007-10-11
KR100810863B1 (ko) 2008-03-06

Similar Documents

Publication Publication Date Title
CN1997903B (zh) 电子元件输出波形的测定装置、测定方法、及试验装置
KR100997086B1 (ko) 지터측정장치 및 시험장치
CN100545780C (zh) 利用相移周期波形进行时间测量的电路、方法、系统及仪器
KR101044707B1 (ko) 신호 측정 장치 및 시험 장치
CN101019035B (zh) 精确时间测量仪器和方法
TWI412772B (zh) Receiving device, test device, receiving method and test method
JP4286375B2 (ja) 遅延クロック生成装置および遅延時間測定装置
KR101095642B1 (ko) 시험 장치
JP3625400B2 (ja) 可変遅延素子のテスト回路
US20160041212A1 (en) Periodic Signal Measurement Using Statistical Sampling
US6167001A (en) Method and apparatus for measuring setup and hold times for element microelectronic device
WO2006002374A1 (en) Synchronization between low frequency and high frequency digital signals
KR19990037034A (ko) 테스터 시스템내의 신호 측정 장치
US20040135606A1 (en) Circuit and method for inducing jitter to a signal
JP4782271B2 (ja) 半導体デバイス試験方法・半導体デバイス試験装置
US20040199842A1 (en) Test system with high accuracy time measurement system
JP2001201532A (ja) 半導体デバイス試験方法・半導体デバイス試験装置
KR101052458B1 (ko) 시험장치 및 시험방법
US20040199345A1 (en) DLL Static phase error measurement technique
Huang et al. Novel sifting-based solution for multiple-converter synchronization of ultra-fast TIADC systems
CN101923107B (zh) 根据另一测量结果测量和表示极限的测量值的方法和系统
US20070220385A1 (en) Semiconductor device provided with function for screening test regarding operating speed
CN110161399A (zh) 半导体器件
JP4630359B2 (ja) 遅延クロック生成装置および遅延時間測定装置
CN103576079B (zh) 芯片测试系统及芯片测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20110202