CN1933118A - 半导体封装的形成方法以及用于形成半导体封装的金属模具 - Google Patents

半导体封装的形成方法以及用于形成半导体封装的金属模具 Download PDF

Info

Publication number
CN1933118A
CN1933118A CNA2006101288539A CN200610128853A CN1933118A CN 1933118 A CN1933118 A CN 1933118A CN A2006101288539 A CNA2006101288539 A CN A2006101288539A CN 200610128853 A CN200610128853 A CN 200610128853A CN 1933118 A CN1933118 A CN 1933118A
Authority
CN
China
Prior art keywords
mentioned
metal die
semiconductor packages
molding
ejection rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101288539A
Other languages
English (en)
Other versions
CN100550330C (zh
Inventor
小川泰树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1933118A publication Critical patent/CN1933118A/zh
Application granted granted Critical
Publication of CN100550330C publication Critical patent/CN100550330C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

在本发明的半导体封装的形成方法中，利用具有弹出杆的金属模具形成在表面上具有表示管脚1位置的镜面的半导体封装，而不会露出封装内部的键合线。在本发明的具有用于树脂密封的弹出杆21的金属模具20中，将具有仿型用镜面23的弹出杆的前端面置于仿型用无光面22的峰与谷之间的位置并将弹出杆固定于金属模具上。据此在同一平面上形成无光面以及由无光面围成的管脚1的位置标记用镜面，在管脚1的位置标记部分可以确保键合线13和封装表面的间隔较大。

Description

半导体封装的形成方法以及 用于形成半导体封装的金属模具
技术领域
本发明涉及半导体封装的形成方法，尤其是涉及包括利用具有弹出杆的金属模具、由该无光面在无光面的一部分表面上所围成的镜面的半导体封装的形成方法。
背景技术
通常的半导体封装是通过用金属模具将包括键合线联结的IC芯片和引线框架的被树脂密封的结构体用树脂密封而形成的。
在此，为了提高脱模性能以及作为标准的外观，金属模具的表面为无光面。
现有技术中，作为用于识别模具树脂密封类型的半导体封装的第1管脚的管脚1标记，使用了镜面的凹状圆形的弹出杆痕标记(非专利文献1)。该弹出杆在模塑树脂密封工序中，以在树脂密封后将半导体封装从金属模具起模为目的配置在金属模具中。通过使该弹出杆工作，在无光面上形成弹出杆痕。
此时，在存在多个弹出杆痕的情况下，以与其他的弹出杆痕不同的形状、外观来表示管脚1。
此外，在封装表面上形成的管脚1标记的方法已知有在金属模具上形成无光面的阶段中、在管脚1标记位置做掩模利用等离子等的刻蚀在金属模具的管脚1标记位置以外形成无光面的技术(专利文献1)。
此外，树脂密封后，在从金属模具起模的半导体封装的表面上进行产品名等任何标记的印记号(专利文献2)。作为该专利文献中的印记号方法，利用激光的印记号方法由于印记号的处理速度快而成为主流。
〔非专利文献1〕模具技术协会编/中川威雄编、「型技術便覧」·日本、日刊工业新闻、1989年9月20日发行、P.88-95
〔专利文献1〕特开平11-87565号公报
近年来，树脂密封型的半导体封装尤其是用于IC卡的半导体封装期待薄型化/小型化，密封半导体封封装的树脂厚度有变薄的倾向。
然而，由于对半导体产品的装配高度有影响，上述的弹出杆痕不能为凸形，通常为凹形。
因此，随着半导体封装的薄型化，难以确保弹出杆痕的凹部与封装内部的键合线间的间隔。其结果，在树脂形成时有键合线可能露出的问题(问题1)。
此外，一般的激光印记号法通过削除树脂表面数十μm的方法进行。因此半导体封装的树脂厚度变薄，在激光印记号中削除的树脂深度不可忽视。由于树脂表面被削除，与弹出杆痕一样，存在着在树脂密封时键合线等被树脂密封的结构体可能露出，或当施加来自外部的压力时树脂可能从印记号处破裂的问题(问题2)。
另外，由于镜面较无光面容易恶化，如果重复使用金属模具，镜面部分会先恶化。在此，利用上述的专利文献1中公开的方法形成的金属模具，在表面为无光面的腔体上表面上直接形成用于表示管脚1位置的镜面。因此当镜面部分恶化时，即使无光面部分不恶化也要对金属模具进行维护甚至有必要更换。其结果，存在当半导体封装批量生产时金属模具的成本增高的问题(问题3)。
发明内容
为了解决上述问题1，具有用于表示管脚1位置的镜面的半导体封装的形成方法的发明具有以下的工序1到工序3的特征。
即，在工序1中，准备具有IC芯片、引线框架、和连接IC芯片及引线的键合线的被树脂密封的结构体和具有形成仿型用无光面的腔体上表面的金属模具的金属模具，作为插入至金属模具仿型用镜面的前端面具有露出于腔体的弹出杆。
在工序2中，将前端面放置于仿型用无光面的峰与谷之间，将弹出杆固定在金属模具内。
在工序3中，将被树脂密封的结构体装在金属腔体中进行树脂密封。
此外，为了解决问题2，具有任意标记形状的镜面的半导体封装的形成方法的发明具有以下工序1到工序4的特征。
即，在工序1中，准备具有IC芯片、引线框架、和连接IC芯片及引线的键合线的被树脂密封的结构体和在前端面处具有由仿型用无光面围成的任意标记形状的仿型用镜面的弹出杆。
在工序2中，将腔体上表面和弹出杆的前端面置于同一平面，将弹出杆插入金属模具进行固定。
在工序3中，在腔体上表面形成仿型用无光面。
在工序4中，将被树脂密封的结构体置于金属模具的腔体中进行树脂密封。
此外为了解决问题3，具有表示上述管脚1位置用的镜面的半导体封装，以及具有任意标记形状的镜面的半导体封装的形成方法中所使用的金属模具，具有以下特征。
即，用于形成具有表示管脚1位置用的镜面的半导体封装的金属模具具有形成了仿型用无光面的腔体上表面和弹出杆，其中弹出杆插在金属模具中，使作为仿型用镜面的前端面固定在仿型用无光面的峰与谷之间，且弹出杆露出在腔体中。
另外，形成具有任意标记的形状的镜面的半导体封装所使用的金属模具具有腔体和弹出杆，在弹出杆的前端面上具有由跨过腔体上表面以及前端面形成的仿型用无光面围成的任意标记的仿型用镜面。
根据本发明第一方面的半导体封装的形成方法，在工序2中为了将弹出杆的前端面置于仿型用无光面的峰与谷之间并将弹出杆固定于金属模具上，无光面和由无光面围成的表示管脚1的位置的镜面形成在同一平面上。因此，根据本发明形成的半导体封装与用现有的方法形成的半导体封装相比，在管脚1的位置标记部分上可以确保键合线和封装表面的间隔较大。因而，在薄型/小型的半导体封装的情况下，减少了键合线从封装表面露出的可能。
此外，根据本发明第二方面的半导体封装的形成方法，在工序2中，为了将弹出杆的前端面置于仿型用无光面的峰与谷之间并将弹出杆插入金属模具并固定，无光面和由无光面围成的任意标记形状的镜面形成在同一平面上。因此，根据本发明形成的半导体封装与根据现有方法形成的半导体封装相比，在任意形状的印记号部分上可以确保封装内的被树脂密封的结构体和封装模板之间有较大的间隔。因而，在薄型/小型的半导体封装的情况下，降低了被树脂密封的结构体从封装表面露出以及当施加外部压力时树脂从印记号部分分裂的可能。
此外，根据本发明的其他方面的金属模具，由于在弹出杆上形成镜面部分，当镜面部分恶化时，只须更换弹出杆，而可以重复使用同一金属模具。因此，在重复使用金属模具的情况下，与专利文献1中记载的现有技术相比，可以相对廉价地进行半导体封装的批量生产。
附图说明
图1为实施方式1的工序1以及实施方式2的工序1中准备的被树脂密封的结构体的剖面图。
图2为实施方式1的工序1中准备的金属模具的剖面图。
图3为实施方式1的工序2中的金属模具的剖面图。
图4为实施方式1中插入了预备杆的金属模具的剖面图。
图5为实施方式1的工序3中树脂密封时的被树脂密封的结构体及金属模具的剖面图。
图6为实施方式2的工序2中的金属模具的剖面图。
图7为实施方式2的工序3中的金属模具的剖面图。
图8为实施方式2中的插入了预备杆的金属模具的剖面图。
图9为实施方式2的工序4中树脂密封时的被树脂密封的结构体及金属模具的剖面图。
图10(A)为根据实施方式1形成的半导体封装的管脚1的位置标记部分的放大平面图，(B)为(A)的I-I剖面图。
图11(A)为现有技术的具有利用弹出杆痕作为管脚1的位置标记部分的半导体封装的管脚1的位置标记部分的放大平面图，(B)为(A)的II-II剖面图。
图12(A)为根据实施方式2形成的半导体封装的任意标记的印记号部分的放大平面图，(B)为(A)的III-III剖面图。
图13(A)为现有技术的具有利用激光形成的任意标记的半导体封装的任意标记的印记号部分的放大平面图，(B)为(A)的IV-IV剖面图。
图14为实施方式2的工序1中准备的弹出杆的剖面图。
具体实施方式
以下参考附图，对本发明的半导体封装的形成方法进行说明。另外，各图仅限于能够理解该发明的程度，各构成要素的形状、大小以及放置关系仅示意地表示。因此，该发明的结构不仅限定于任何图示的结构示例。
实施方式1
在实施方式1中，对表面具有由无光面围成的管脚1的位置标记用镜面的半导体封装的形成方法进行说明。该形成方法包含工序1至工序3。以下自工序1开始顺序说明各工序。
图1为该发明的实施方式1的工序1中准备的被树脂密封的结构体的剖面图。图2至图4为该发明的实施方式1的工序1至工序2中使用的金属模具的剖面图，图5为该发明的实施方式1的工序3中的树脂密封时的被树脂密封的结构体及金属模具的剖面图。
首先，在现有公知的工序1中，准备被树脂密封的结构体10和金属模具。被树脂密封的结构体10通过由经键合线13将用粘合剂14粘接在引线框架12的IC芯片安装部12a上的IC芯片11和引线框架12的引线部12b连接而形成。在此，键合线13呈从IC芯片11向上侧弯曲并突出的形态(参考图1)。
此外，图2表示在工序1中准备的金属模具的剖面图。该金属模具用于对被树脂密封的结构体进行树脂密封。在此，图中的金属模具20指的是金属模具主体和弹出杆21的合在一起的东西。金属模具20本身由金属模具上部20a和金属模具下部20b构成，该金属模具上部20a和金属模具下部20b的剖面图各自呈“コ”字型，分别具有互相结合形成腔体24的腔体上表面20aa、内侧平坦面20ba和内侧壁表面20ab、20bb。在这些金属模具上部20a和金属模具下部20b合在一起而在内部形成的腔体24内封入被树脂密封的结构体10和密封树脂。在腔体上表面20aa上形成仿型用无光面22。在其他的内侧壁表面20ab、20bb以及金属模具下部20b的内侧平坦面20ba处，没有形成仿型用无光面，但也可以根据应用形成无光面。
在本实施方式的工序2中，将插入在工序1中准备的金属模具的弹出杆21固定在金属模具上部20a上(参考图3)。
弹出杆21以露出腔体24的方式在键合线13的正上方的位置处插入金属模具20a。该弹出杆21通过设置于金属模具上部20a的贯穿孔25从金属模具上部20a的外侧向腔体24一侧插入。在此，弹出杆21的形状与过去一直所使用的弹出杆的形状不同。该发明中所用的弹出杆21有皿状的帽部21a和垂直于该帽部的一体化的棒状芯部21b构成，其剖面为T字型，并在芯部21b靠腔体一侧的前端面上形成有仿型用镜面23。弹出杆21若为T字型，可以容易地将弹出杆固定在金属模具上部20a上。
用板31将该T字型的弹出杆21的帽部21a从金属模具上部20a的外侧压住并固定。此时，把形成仿型用镜面23的弹出杆21的前端面和金属模具上部20a的腔体上表面20aa上形成的仿型用无光面22固定于同一平面。此处的同一平面指仿型用无光面22的峰和谷的中间位置。
接着，在金属模具上部20a处插入预备杆41(参考图4)。
在工序1和工序2中的金属模具20的离开键合线13的正上方位置上，插入仅由棒状的芯部构成的预备杆41。该预备杆41可以与现有的弹出杆的形状相同，通过设置于金属模具20a上部的贯穿孔42设置该预备杆41。由于预备杆41是在将树脂密封后的半导体封装从金属模具起模时使用的，故没有设置皿型的帽部，以使其可以贯穿金属模具上部20a并突出来。使用预备杆41进行半导体封装的脱模是因为在本发明的半导体封装的形成方法中，由于弹出杆21固定在了金属模具上，该弹出杆21失去了本来的起模功能。此外，形成预备杆41的位置最好为不可能与键合线13接触的位置，即，如优选为金属模具上部20a的中央附近。
接下来，在该实施方式的工序3中，利用到工序2为止所形成的金属模具对被树脂密封的结构体10进行树脂密封。
图5为工序3中进行树脂密封时的被树脂密封的结构体10和金属模具的剖面图。通过该工序3，仿型用无光面22和仿型用镜面23被转印到树脂51上。在此，弹出杆21的具有仿型用镜面23的前端面和具有仿型用无光面22的金属模具上部20a的腔体上表面20aa被固定成同一平面。因此，在树脂密封后的半导体封装的表面上形成用于在同一平面上表示由无光面围成的管脚1的位置的镜面。
在此实施方式1中，显然，工序1和工序2中的任一工序都可以在另一工序之前进行。
此外，在工序3中树脂密封后的半导体封装利用在金属模具上部20a处形成的预备杆41进行与金属模具的起模。
图10为根据实施方式1形成的半导体封装的管脚1的位置标记部分的放大平面图和剖面图。图11为现有技术的具有利用弹出杆痕标记管脚1的位置标记部分的半导体封装的管脚1的位置标记部分的放大平面图及剖面图。
根据实施方式1形成的半导体封装中，无光面102及由无光面102围成的管脚1的位置标记用镜面101形成于同一平面。与此相对，现有的方法形成的半导体封装的管脚1的位置标记部分111形成为凹形。因此，根据实施方式1形成的半导体封装与根据现有方法形成的半导体封装相比，在管脚1的位置标记部分，可以确保键合线和封装表面的间隔W较大(W1＞W2)。因此，在薄型/小型半导体封装的情况下，降低了键合线从封装表面露出的可能性。
此外，由于镜面和无光面相比更容易恶化，如果重复使用金属模具，对于仅镜面部分先恶化的问题3来说，由于实施方式1中使用的金属模具在弹出杆上形成镜面部分，当镜面部分恶化时，仅需更换弹出杆，与专利文献1中记载的现有技术相比，可以进行更加廉价的半导体封装的批量生产。
实施方式2
在实施方式2中，对表面具有由无光面围成的任意标记形状的镜面的半导体封装的形成方法进行说明。该形成方法包括工序1到工序4。以下从工序1开始顺序对各工序进行说明。
图6至图8为该发明的实施方式2的工序1至工序3中的金属模具的剖面图，图9为该发明的实施方式2的工序4中的树脂密封时的被树脂密封的结构体以及金属模具的剖面图。
首先，在该实施方式的工序1中，和实施方式1同样，准备好具有IC芯片11、引线框架12和连接IC芯片11与引线框架12的键合线13的被树脂密封的结构体10(参考图1)和由前端面上的仿型用无光面形成的任意标记形状的仿型用镜面的弹出杆21(参考图14)。
在此，弹出杆21的形状与实施方式1的形态同样，包括帽部21a和芯部21b的剖面成T字型的形状。此外，在弹出杆21的前端面上，用于印记号的将任意标记的反转形状的仿型用镜面71由仿型用无光面21围成而形成。
在此，仿型用无光面22通过等离子刻蚀形成，而仿型用镜面71通过激光或者放电形成。
接着，在工序2中将弹出杆固定在金属模具上。在此，图6中的金属模具60表示金属模具主体和弹出杆21的合并体。金属模具主体由金属模具上部60a和金属模具下部60b构成(参考图6)。
在此，与实施方式1一样，弹出杆21的T字型的帽部21a被从金属模具上部60a的外侧用板31压住固定于金属模具上部60a的上面。此时，弹出杆21的前端面和金属模具上部60a的腔体上表面60aa为同一平面，即，腔体上表面60aa位于在弹出杆21的前端面上形成的仿型用无光面22的峰和谷中间。此外，该弹出杆21的位置根据在半导体封装表面的哪个位置实施标记来决定，即使位于键合线13的正上方亦可。
接着，参考图7对该实施方式的工序3进行说明，在该工序中，在腔体上表面60aa处形成仿型用无光面22。
在该工序3中，首先对在工序2中插入金属模具上部60a的弹出杆的前端面进行掩模。此后，利用等离子刻蚀在腔体上表面60aa上形成仿型用无光面22。据此，可以将仿型用无光面22形成在与腔体上表面60aa以及弹出杆21的前端面相同的平面上，而且，可以以同一平面在弹出杆的前端面形成由仿型用无光面22围成的任意标记形状的仿型用镜面71。
在此，与实施方式1相同，形成仅由棒状的芯部构成的预备杆41并使其可以贯穿金属模具上部60a并突出出来(参考图8)。该预备杆41与实施方式1相同，其目的是将树脂密封后的半导体封装从金属模具起模。
在此，预备杆41是在离开根据施行标记的位置所决定的弹出杆21的位置，以及因实施方式1同样的理由而在离开键合线13正上方的位置、尤其是在金属模具上部60a的中央附近形成的。
接下来，在该实施方式的工序4中，用到工序3为止形成的金属模具对被树脂密封的结构体进行树脂密封(参考图9)。
通过工序4，将仿型用无光面22和造型用镜面71向树脂51转印。在此，弹出杆21的具有由仿型用无光面22围成的任意标记形状的仿型用镜面71前端面与具有仿型用无光面22的金属模具上部60a的腔体上表面60aa固定于同一平面。因此，在树脂密封后的半导体封装表面上，在同一平面上形成由无光面围成的任意标记形状的镜面。
此外，利用金属模具上部20a处形成的预备杆41，将在工序4中的树脂密封后制成的半导体封装从金属模具起模。
图12为根据实施方式2形成的半导体封装的任意标记形状的印记号部分的放大平面图以及剖面图。此外，图13为作为现有技术的具有利用激光形成的任意标记的印记号的半导体封装的任意标记的印记号部分的放大平面图和剖面图。根据实施方式2形成的半导体封装，其无光面102以及由无光面102围成的任意标记形状的镜面121形成于同一平面。与此相对，现有的方法形成的半导体封装的任意的标记形状的印记号131是被削成凹状而形成的。因此，根据实施方式2形成的半导体封装与根据现有方法形成的半导体封装相比，可以确保在任意标记的印记号部分处的封装内的树脂密封结构体与封装表面的间隔W较大(W3＞W4)。因此，在薄型/小型封装的情况下，被树脂密封的结构体从封装表面露出来以及当施加外部压力时从印记号部分树脂破裂的可能性减小了。
此外，现有的在半导体封装表面形成任意标记的印记是在树脂密封以及半导体封装从金属模具起模后进行的。而根据本发明的实施方式2的半导体封装的形成方法，在工序4中，在对被树脂密封的结构体进行树脂密封的同时形成任意的标记。因此，可以省略在树脂密封以及半导体封装从金属模具起模后的进行任意标记的印记号的工序。据此，实施方式2中的半导体封装的形成方法与现有技术相比，在对封装进行批量生产时，具有提高生产效率和削减成本的效果。
此外，由于镜面比无光面容易恶化，如反复使用金属模具，对于仅镜面部分先恶化的所谓问题3，由于与实施方式1中使用的金属模具一样是在弹出杆处形成镜面部分，当镜面部分恶化时，仅通过更换弹出杆就可以在此重复使用同一金属模具。因此，在反复使用金属模具的情况下，也可以廉价地进行半导体封装的批量生产。
在实施方式1和实施方式2中，在金属模具上形成的预备杆形成于离开键合线的正上方的位置。因此，在树脂密封时不会发生由于预备杆而导致键合线露出的问题。

Claims (14)

1.一种半导体封装的形成方法，其特征在于包括以下工序：
准备具有IC芯片、引线框架、和连接IC芯片及引线框架的键合线的被树脂密封的结构体和具有形成了仿型用无光面的腔体上表面的金属模具，该金属模具具有插入在该金属模具中、其仿型用镜面的前端面露出至上述腔体的弹出杆；
将上述前端面放置于上述仿型用无光面的峰与谷之间地将上述弹出杆固定在上述金属模具上；和
将上述被树脂密封结构体装在上述金属模具的上述腔体中进行树脂密封。
2.权利要求1所述的半导体封装的形成方法，其特征在于，上述弹出杆位于上述键合线的正上方。
3.权利要求1或2所述的半导体封装的形成方法，其特征在于，在上述腔体内，设置贯穿上述金属模具并可突出的预备杆，利用该预备杆使上述半导体封装从上述金属起模。
4.一种半导体封装的形成方法，其特征在于包括以下工序：
准备具有IC芯片、引线框架、和连接IC芯片及引线框架的键合线的被树脂密封的结构体和在前端面处具有由仿型用无光面围成的任意标记形状的仿型用镜面的弹出杆；
将腔体上表面和上述弹出杆的前端面置于同一平面上，将上述弹出杆插入金属模具并进行固定；
在上述腔体上表面形成仿型用无光面；和
将上述被树脂密封的结构体置于上述金属模具的腔体中进行树脂密封。
5.权利要求4所述的半导体封装的形成方法，其特征在于，上述弹出杆存在于上述键合线的正上方位置。
6.权利要求4或5所述的半导体封装的形成方法，其特征在于，在上述腔体内，设置贯穿上述金属模具并可突出的预备杆，利用该预备杆将上述半导体封装从上述金属起模。
7.一种形成半导体封装的金属模具，具有形成仿型用无光面的腔体上表面，其特征在于，具有以露出至上述腔体的方式插入上述金属模具的弹出杆，其作为仿型用镜面的前端面固定于上述仿型用无光面的峰和谷之间的位置处。
8.权利要求7所述的形成半导体封装的金属模具，其特征在于，上述弹出杆位于键合线的正上方。
9.权利要求7或8所述的形成半导体封装的金属模具，其特征在于，在上述腔体内具有贯穿上述金属模具并可突出的预备杆。
10.权利要求9所述的形成半导体封装的金属模具，其特征在于，上述预备杆设置于离开上述键合线正上方的位置处。
11.一种形成半导体封装的金属模具，具有腔体和弹出杆，其特征在于，在弹出杆的前端面上具有利用跨过腔体上表面和该前端面形成的、由仿型用无光面围成的任意标记的仿型用镜面。
12.权利要求11所述的形成半导体封装的金属模具，其特征在于，上述弹出杆位于键合线的正上方。
13.权利要求11或12所述的形成半导体封装的金属模具，其特征在于，在上述腔体内具有贯穿上述金属模具并可突出的预备杆。
14.权利要求13所述的形成半导体封装的金属模具，其特征在于，上述预备杆设置于离开上述键合线正上方的位置处。
CNB2006101288539A 2005-09-12 2006-08-31 半导体封装的形成方法以及用于形成半导体封装的金属模具 Expired - Fee Related CN100550330C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005263516A JP2007080923A (ja) 2005-09-12 2005-09-12 半導体パッケージの形成方法及び半導体パッケージを形成するための金型
JP2005263516 2005-09-12

Publications (2)

Publication Number Publication Date
CN1933118A true CN1933118A (zh) 2007-03-21
CN100550330C CN100550330C (zh) 2009-10-14

Family

ID=37855709

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101288539A Expired - Fee Related CN100550330C (zh) 2005-09-12 2006-08-31 半导体封装的形成方法以及用于形成半导体封装的金属模具

Country Status (4)

Country Link
US (2) US7407832B2 (zh)
JP (1) JP2007080923A (zh)
KR (1) KR20070030123A (zh)
CN (1) CN100550330C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113865628A (zh) * 2021-08-25 2021-12-31 浙江工业大学 一种传感器的封装装置及其方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958119B (zh) * 2009-07-16 2012-02-29 中兴通讯股份有限公司 一种改进的离散余弦变换域音频丢帧补偿器和补偿方法
DE102014117353A1 (de) 2014-11-26 2016-06-02 Infineon Technologies Ag Auswerferstift und Verfahren zum Herstellen desselben

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612909Y2 (ja) * 1989-10-18 1994-04-06 富士写真フイルム株式会社 射出成形用金型
DE9406940U1 (de) * 1994-04-26 1994-07-14 Dme Normalien Gmbh Werkzeug zum Formen oder Spritzen plastischer Massen und Formzubehör, insbesondere Auswerfeinrichtung oder Kernstifteinrichtung für ein derartiges Werkzeug
JP3339602B2 (ja) * 1994-06-03 2002-10-28 ローム株式会社 パワー用半導体装置の製造方法
US5817208A (en) * 1995-08-04 1998-10-06 Matsushita Electronics Corporation Resin sealing die, resin-sealed-type semiconductor device and method of manufacturing the device
SG50009A1 (en) * 1996-03-14 1998-06-15 Towa Corp Method of sealing electronic component with molded resin
FR2751263B1 (fr) * 1996-07-16 1998-08-21 Picco Bernard Dispositif de marquage pour moule
US6149420A (en) * 1997-02-20 2000-11-21 Samsung Electronics Co., Ltd. Mold with indicia forming changeable core
JPH1187565A (ja) 1997-09-04 1999-03-30 Nec Corp 半導体装置
JP3540185B2 (ja) * 1999-02-05 2004-07-07 株式会社三井ハイテック 樹脂封止用金型
JP3644859B2 (ja) 1999-12-02 2005-05-11 沖電気工業株式会社 半導体装置
JP3349133B2 (ja) * 2000-04-07 2002-11-20 エヌイーシートーキン株式会社 チップ型コンデンサ及びその製造方法並びにモールド金型
KR100566496B1 (ko) * 2001-12-07 2006-03-31 야마하 가부시키가이샤 반도체 장치 제조 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113865628A (zh) * 2021-08-25 2021-12-31 浙江工业大学 一种传感器的封装装置及其方法
CN113865628B (zh) * 2021-08-25 2024-05-07 浙江工业大学 一种传感器的封装装置及其方法

Also Published As

Publication number Publication date
CN100550330C (zh) 2009-10-14
KR20070030123A (ko) 2007-03-15
US7407832B2 (en) 2008-08-05
US20090011061A1 (en) 2009-01-08
JP2007080923A (ja) 2007-03-29
US20070059860A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
CN1155083C (zh) 电子组件与其制造方法及其所用的引线架
JP3660861B2 (ja) 半導体装置の製造方法
US20170033271A1 (en) Optoelectronic component and method of production thereof
CN100470768C (zh) 半导体封装体、该半导体封装体制造方法及半导体装置
CN1159754C (zh) 树脂密封金属模和树脂密封型半导体器件及其制造方法
US8575006B2 (en) Process to form semiconductor packages with external leads
CN102672046B (zh) Led灯散热片自动冲压成型组装模具
CN1933118A (zh) 半导体封装的形成方法以及用于形成半导体封装的金属模具
CN1309071C (zh) 引线框架以及制造该引线框架的方法
CN1162959C (zh) 电子零部件的制造方法及其装置
CN102082099B (zh) 引脚外露的半导体封装的工艺方法
CN1299341C (zh) 树脂密封半导体器件、树脂密封的方法和成型模具
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置
CN101593923A (zh) 半导体导线打头机
CN1873938A (zh) 用于制造半导体器件的模具以及使用其制造的半导体器件
CN112969286B (zh) 5g天线pcb模块盲孔加工设备及盲孔加工方法
CN1158699C (zh) 电子部件的制造方法，其制造装置和该制造装置的驱动方法
CN108878299A (zh) 通过激光进行框架类集成电路塑料封装的制备方法
CN1945369A (zh) 光纤阵列组件中光纤定位基片及制作方法
JP5684632B2 (ja) Ｌｅｄパッケージ用基板の製造方法
CN1167121C (zh) 具溢胶防止结构的半导体封装件及其制法
CN111863772B (zh) 定位方法、封装组件及封装结构
CN1101061C (zh) 带有导线端子的树脂成形品的制造方法及模具
CN1273151A (zh) 金属模
CN207381381U (zh) 贴片式to封装框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20100831