CN1873938A - 用于制造半导体器件的模具以及使用其制造的半导体器件 - Google Patents

用于制造半导体器件的模具以及使用其制造的半导体器件 Download PDF

Info

Publication number
CN1873938A
CN1873938A CNA2006100837420A CN200610083742A CN1873938A CN 1873938 A CN1873938 A CN 1873938A CN A2006100837420 A CNA2006100837420 A CN A2006100837420A CN 200610083742 A CN200610083742 A CN 200610083742A CN 1873938 A CN1873938 A CN 1873938A
Authority
CN
China
Prior art keywords
mould
encapsulants
grid
semiconductor device
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100837420A
Other languages
English (en)
Inventor
郭东选
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TSP CO Ltd
Original Assignee
TSP CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TSP CO Ltd filed Critical TSP CO Ltd
Publication of CN1873938A publication Critical patent/CN1873938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

公开了一种用于制造半导体器件的模具以及使用模具制造的半导体器件。所述模具包括:第一模具,其具有拥有预定深度的多个腔,所述多个腔以每行彼此间隔开的方式布置成一个或多个行,使得多个半导体器件设置成一个或多个行,每行中的多个腔通过通栅彼此相通,所述通栅比所述腔浅;第二模具,其与第一模具紧密接触,且使得封装剂以围绕设置在所述腔内的半导体器件的方式通过通栅顺序地流入所有的腔;以及多个栅锁块,通过第二模具安装在与第一模具的通栅对应的区域。栅锁块在封装过程期间打开通栅且在封装过程完成之后闭合通栅或减少通栅的打开空间。

Description

用于制造半导体器件的模具以及使用其制造的半导体器件
对相关申请的交叉参考
此申请要求在韩国知识产权局于2005年6月2日提交的韩国专利申请No.2005-0047428、2006年3月9日提交的No.2006-0022126以及2006年5月2日提交的No.2006-0039577的优先权和利益,其整个内容通过引用结合在此。
技术领域
本发明涉及一种用于制造半导体器件的模具以及使用其制造的半导体器件。具体地,本发明涉及一种用于制造半导体器件的模具以及使用这种模具制造的半导体器件,所述模具能够节约用于制造半导体器件的封装剂的量,抑制封装剂中空隙的出现以及封装剂的未填充,以及防止在修整或锯过程中导致的各种缺陷。
背景技术
通常,适于能够安装在母板或主板上的半导体器件包括引线框(或电路板)、安装在引线框上的半导体晶片、用于电互连引线框和半导体晶片的多个导线(或焊料)以及封装部分,所述封装部分由封装剂形成,用于封装引线框、半导体晶片、导线等以从外部环境保护它们。
另外,这样的半导体器件通过包括以下的方法制造:晶片接合过程,用于在多个引线框的阵列上安装多个半导体晶片;线接合过程,用于分别电互连半导体晶片和引线框;封装过程,用于以封装剂封装引线框、半导体晶片以及线;以及修整或锯过程,用于将每个半导体器件从引线框阵列分离为单位芯片。即,如果在每个过程中只制造一个半导体器件,则产量太低。因此,通过使用以条形式布置的引线框阵列同时制造大量的半导体器件。
图1a是顶平面图,示出处于由用于制造半导体器件的传统模具所封装的状态的大量半导体器件,以及图1b是放大的顶平面图,示出图1a的一部分。
如图中所示,以条形式提供了多个引线框12′的阵列,且每个引线框形成有具有预定形状的封装部分15′。典型地,一个引线框12′和一个封装部分15′可以限定为一半导体器件10′。
彼此间隔开的多个封装部分15′可以布置成两行(或者多于两行),而小浇道(runner)封装剂23′在两行封装部分15′之间延伸,其中小浇道封装剂部分23′对应于较小的模具。即当封装剂在模具的小浇道中固化时形成小浇道封装剂部分23′。另外,每个封装部分15′通过栅封装剂部分24′连接到当封装剂在模具的小浇道中固化时形成的小浇道封装剂部分23′,其中栅封装剂部分24′垂直于对应的封装部分15′。封装部分15′是通过模具中提供的腔形成,腔、栅以及小浇道彼此连接。在图中,参考数字21′表示挤压罐(ram pot)封装剂部分,其对应于模具的挤压罐,而22′表示大浇道封装剂部分,其对应于模具的大浇道。在图1a中,箭头指示封装剂的流动方向,其中封装剂通过挤压罐、大浇道和小浇道到达每个栅和腔。
在封装过程之后,封装部分(即半导体器件)通过修整或锯过程分离为单位芯片。另外,在这种修整或锯过程中,栅封装剂部分24′以及引线框通过冲压器(punch)或锯刀片(sawing blade)切割。因此,每个完成的半导体器件具有栅封装剂部分切割痕迹(或封装剂部分痕迹),其保留在每个封装部分15′上。
同时根据现有技术,有必要在封装过程之后去除全部小浇道封装剂部分和栅封装剂部分以及挤压罐封装剂部分和大浇道封装剂部分。结果,存在于封装剂被过度使用的问题。一旦固化,封装剂不能融化以便再使用,因此这种封装剂典型地是从热固性树脂形成的。因此,在现有技术中全部上面提到的封装剂部分都已浪费。
另外,在现有技术中,因为小浇道取向为垂直于栅,在腔内出现封装剂的激烈的旋涡,通过所述腔最终执行封装过程。作为结果,封装部分可以形成为处于这种状态,即在该状态中模具中的腔被不充分地填充有封装剂,或者可在封装剂中形成许多空隙。另外,这样的空隙随后吸收水分等,从而当这种半导体器件布置在高温条件下时水分可能蒸发且导致封装部分破裂。
另外,现有技术存在一问题,在于在修整或锯过程中使用的冲压器或锯刀片的寿命减少且封闭半导体晶片的封装部分也可能在修整或锯过程中破裂,因为冲压器或锯刀片将去除栅封装部分以及引线框。
发明内容
因此,提出本发明以解决现有技术中出现的上述问题,且本发明的一个目的是提供一种用于制造半导体器件的模具,以及使用这种模具制造的半导体器件,所述模具其能够减少在半导体器件的制造中使用的封装剂的量,抑制半导体器件的封装剂部分中空隙的发生以及封装剂的未填充,并防止在锯或修整的过程期间形成各种缺陷。
为了实现上述目的,提供了一种用于制造半导体器件的模具,其包括:第一模具,其具有拥有预定深度的多个腔,所述多个腔以每行彼此间隔开的方式布置成一个或多个行,使得多个半导体器件设置成一个或多个行,每行中的多个腔通过通栅彼此相通,通栅比腔浅;以及第二模具,其与第一模具紧密接触,且使得封装剂以围绕设置在腔内的半导体器件的方式通过通栅顺序地流入所有的腔。
形成在第一模具中的通栅的宽度可以等于或窄于腔。
每个通栅可以与对应腔的一侧的端部或中心部相通。
为了实现这些目的,提供了用于制造半导体器件的另一种模具,其包括:第一模具,其具有拥有预定深度的多个腔,所述多个腔以每行彼此间隔开的方式布置成一个或多个行,使得多个半导体器件设置成一个或多个行,每行中的多个腔通过通栅彼此相通,通栅比腔浅;第二模具,其与第一模具紧密接触,且使得封装剂以围绕设置在腔内的半导体器件的方式通过通栅顺序地流入所有的腔;以及多个栅锁块,通过第二模具安装在与第一模具的通栅对应的区域,其中栅锁块在封装过程期间打开通栅且在封装过程完成之后闭合通栅或减少通栅的打开空间。
栅锁块的宽度可以与通栅相同,且通栅的宽度等于或小于腔的宽度。
每个通栅可以与对应腔的一侧的端部或中心部相通。
模具可以还包括栅锁块上的块移动元件,以使栅锁块线性地往复。
块移动元件可以是从气压缸、液压缸以及马达选择的任何一个。
为了实现这些目的,提供了用于制造半导体器件的另一种模具,其包括:第一模具,其具有拥有预定深度的腔,预定深度的至少一个栅与所述腔相通;第二模具,其与所述第一模具紧密接触,且使得封装剂以围绕设置在所述腔内的所有半导体器件的方式通过所述第一模具的栅顺序地流入所述腔;以及分开块,通过所述第一模具安装到所述腔,以使得每个所述半导体器件形成有分离的封装部分,其中所述分开块在封装过程期间完全打开所述腔使得封装剂能够平滑流动,且接触或接近每个半导体器件使得各个半导体器件的封装部分彼此分离。
分开块可以包括彼此交叉的多个横向以及纵向分隔。
一个封装部分可以形成在由两个横向部分以及两个纵向部分所围绕的一个区域中。
所述模具可以进一步包括安装在分开块上的块移动元件,以使分开块线性地往复。
块移动元件可以是从气压缸、液压缸以及马达选择的任何一个。
为了实现这些目的,提供了一种半导体器件,其包括:半导体晶片;引线框,半导体晶片安装在引线框上且与引线框电连接;以及封装部分,通过以封装剂封装半导体晶片以及引线框而形成,其中封装部分在其表面上形成有至少一个切割痕迹,所述切割痕迹对应于封装过程期间封装剂的入口和出口。
封装部分可以包括:第一表面,其是平的且具有预定面积;第二表面,其与第一表面相对地设置;以及四个第三表面,其沿着第一和第二表面的边缘且在第一和第二表面的边缘之间以矩形布置,第三表面比第一表面或第二表面窄。
封装剂切割痕迹可以对称地形成于在所述四个第三表面中彼此相对且平行设置的两个第三表面上。
封装剂切割痕迹可以不对称地形成于在所述四个第三表面中彼此相对且平行设置的两个第三表面上。
引线框可以从四个第三表面中的任何一个向外突出预定的深度。
封装剂切割痕迹可以对称地形成在两个第三表面上,所述两个第三表面设置成彼此相对且平行并垂直于所述引线框从其突出的第三表面。
封装剂切割痕迹可以不对称地形成在两个第三表面上,所述两个第三表面设置成彼此相对且平行并垂直于所述引线框从其突出的第三表面。
每个封装剂切割痕迹可以从封装部分的对应第三表面突出预定深度,在对应的第三表面中凹陷预定深度,或者与对应的第三表面齐平。
封装剂切割痕迹可以与第三表面的宽度相同或小于第三表面的宽度。
附图说明
本发明的以上和其他目的、特征和优点将从以下结合附图的详细描述而变得更明显,其中:
图1a是示出半导体器件阵列的顶平面图,所述阵列由用于制造半导体器件的传统模具所封装,以及图1b是图1a的一部分的放大的顶平面图;
图2a是示出半导体器件阵列的顶平面图,所述阵列处于封装在根据本发明的用于生产半导体器件的模具中的状态,而图2b是示出部分图2a的一部分的放大的顶平面图;
图3a和3b是示出半导体器件阵列的横截面和纵截面图,所述阵列处于封装在根据本发明一实施例的模具中的状态,而图3c是顶平面图,示出安放在模具中的半导体器件。
图4a、4b以及4c是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之前根据本发明另一实施例的模具中的封装部分,而图4d、4e以及4f是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之后模具中的封装部分。
图5a、5b以及5c是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之前根据本发明另一实施例的模具中的封装部分的状况,而图5d、5e以及5f是横截面、纵截面、以及顶平面图,分别示出在栅锁块被操作之后模具中的封装部分的状况。
图6a、6b以及6c是横截面、纵截面、以及顶平面图,分别示出在栅锁块被操作之前根据本发明另一实施例的模具中的封装部分的状况,而图6d、6e以及6f是横截面、纵截面、以及顶平面图,分别示出在栅锁块被操作之后模具中的封装部分的状况。
图7a和7b是顶平面和横截面图,分别示出根据本发明另一实施例的模具中的封装部分在本发明模具的栅锁块被操作之前的状况,而图7c和7d是顶平面和横截面图,分别示出在栅锁块被操作之后封装部分的状况。
图8a、8b以及8c是横截面、纵截面以及顶平面图,分别示出根据本发明另一实施例的模具中的封装部分在本发明模具的栅锁块被操作之前的状况,而图8d、8e以及8f是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之后封装部分的状况。
图9是透视图,示出根据本发明一实施例的半导体器件,其从引线框条分离。
图10a是顶平面图,示出在封装部分形成之前的半导体器件,而图10b和10c是横截面图,示出具有封装部分的半导体器件。
图11a、11b是顶平面和侧面图,示出封装剂切割痕迹可以形成在本发明的半导体器件的封装部分上的各个位置;
图12a和图12b以放大的尺度分别示出被操作之前和之后的栅锁块;
图13是透视图,示出根据本发明一实施例的半导体器件。
图14是透视图,示出根据本发明另一实施例的半导体器件;以及
图15是透视图,示出根据本发明另一实施例的半导体器件。
具体实施方式
下文中,将参考附图描述本发明的优选实施例。在下面的描述和图中,相同的参考数字用于指明相同或类似的部件,因此将省略对相同或类似部件的重复描述。
图2a是顶平面图,示出半导体器件的阵列,所述阵列处于封装在根据本发明的用于生产半导体器件的模具中的状态,而图2b是示出图2a的一部分的放大的顶平面图;
如所示,多个引线框12(或电路板)设置成条形式,且每个引线框12形成有封装部分15,其中多个封装部分15彼此间隔开。这里,一个引线框12以及用于封装引线框12的一个封装部分15可以限定为一半导体器件10。
更具体地,多个封装部分15彼此间隔开并且布置成两行(它们可以布置成多于两行)。在两个相邻的封装部分15之间可以提供通栅(through-gate)封装剂部分24,其中通栅封装剂部分24对应于模具中的通栅。首先引入封装剂的第一封装部分14形成有栅封装剂部分23,其与浇道封装剂部分22连接。另外,浇道封装剂部分22连接有挤压罐封装剂部分21。当然,挤压罐封装剂部分21对应于模具中的挤压罐而形成,浇道封装剂部分22对应于模具22中的浇道而形成,且通栅封装剂部分24对应于模具中的通栅而形成。另外,半导体器件10的封装部分15对应于模具中提供的腔形成。在图2a中,箭头指示封装剂的流动方向。根据本发明,可以理解封装剂通过挤压部分、浇道、栅和通栅流入腔。不同于现有技术,根据本发明,每另外一个腔填充有封装剂,所述封装剂通过预定腔引入到该腔中。即,用作入口的一个通栅以及用作出口的另一个通栅参照一个腔而形成,且所有的腔通过这样的通栅彼此互连。
以此方式封装的引线框12以及因此其封装部分通过修整或锯过程而彼此分离(即,半导体器件10彼此分离为单位芯片)。如将在后面描述的,如果采用具有栅锁块的模具,仅引线框12在修整或锯过程中被修整或锯,从而用于修整设备的冲压器或用于锯设备的锯刀片的寿命可以基本上增加。
现在,更详细地描述用于获得封装部分15的模具的各种配置。这里,为了方便,封装剂和封装部分全部由参考数字15指示。
图3a和3b是横截面和纵截面图,示出半导体器件的阵列,所述阵列处于封装在根据本发明的用于生产半导体器件的模具中的状态,而图3c是顶平面图,示出安放在模具中的半导体器件。
如图3a到3c中所示,本发明的模具包括第一模具110以及第二模具120,其与第一模具110接合。第一模具110包括彼此间隔开并且布置成行的多个腔111,其中所述腔具有预定的深度使得半导体器件能够分别设置在腔内。腔111通过通栅112彼此互通,通栅112比腔111浅。第二模具120与第一模具110的顶紧密接触,使得封装剂可以通过提供在第一模具110中的通栅112流入在其内设置有半导体器件10的所有腔中。
这里,形成在第一模具110中的腔111可以基本上形成为矩形。另外,由于形成在第一模具110中的通栅112比腔111浅,通栅112将最小地影响随后将形成的封装部分15的外观。形成在第一模具110中的通栅112可以比腔111窄。尽管图中没有示出,自然地通栅112的宽度可以与腔111相同。另外,每个通栅112与对应的腔111的一侧的端相通。尽管图中没有示出,自然地通栅112可以与对应的腔111的一侧的中心相通。
在图3中,粗箭头指示封装剂15的流动方向。如所示,封装剂15通过第一通栅112填充第一腔111,并随后通过第二通栅112填充第二腔111。因此,封装剂15的流动路径不是从浇道114尖锐地弯曲到栅113,封装剂14的旋涡几乎不出现。因此,完成的封装部分包含很少的空隙或未填充区域。在图3a中,参考数字114指示一气孔,用于将腔内的空气排放到模具之外。
在完成封装过程之后,仅少量的通栅封装剂部分24形成在通栅112内,从而,不同于现有技术,不形成大量的浇道封装剂部分。因此,可减少使用的封装剂15的量。
图4a、4b以及4c是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之前根据本发明另一实施例的模具中的封装部分的状况,而图4d、4e以及4f是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之后模具中的封装部分的状况。
如图4a到4c中所示,本发明的模具包括第一模具110、第二模具120以及多个栅锁块。
第一模具110具有多个腔111,其每个具有可使半导体器件设置在腔内的深度,其中腔111彼此间隔开并且设置成行。每个腔111与预定深度的通栅相通。在首先引入封装剂15的第一通栅112处,形成长度很短的栅113,且最后的腔111(图中右端的腔111)形成有用于将腔内的空气排放到模具之外的气孔114。
另外,第二模具120与第一模具110紧密接触,使密封剂可以通过形成在第一模具110中的通栅112容易地引入其内设置有半导体器件10的所有腔111中。
栅锁块130以如此方式通过第二模具120而设置,以与第一模具110的通栅112对应。另外,栅锁块130的顶端提供有块移动元件132,以竖直地移动栅锁块130。这种块移动元件132可以是从气压缸、液压缸、马达等选择的任何一个。然而,本发明不限制于块移动元件132的类型。
栅锁块130在封装过程中完全打开通栅112,如图4a到4c中所示。因此,封装剂14容易地通过第一通栅112流入第一腔111,且随后通过第二通栅112进入第二腔111。当然,封装剂15连续地流动通过其余的通栅112以及腔111,从而所有的腔111填充有封装剂15。
同时,形成在第一模具110中的腔111优选地但是不排他地基本上形成为矩形。另外,形成在第一模具110中的通栅112比腔111浅。另外,形成在第一模具110中的通栅112在宽度上可以等于或小于腔111以及等于栅锁块130。因此,栅锁块130可以完全闭合通栅112或者基本减少通栅112的打开空间。另外,每个通栅112可以优选地但是不排他地与对应的腔111的一侧的端或中心相通。
如图4d到4f中所示,在所有的腔111填充有封装剂15之后,栅锁块130被操作。即,随着栅锁块130通过移动元件132降低预定距离,所有的通栅112完全闭合或其打开空间基本上减少。因此,不形成对应于通栅112的通栅封装剂部分。当然,栅锁块130应在封装剂15固化之前被操作。
以此方式,在半导体器件10的对应于通栅112的区域上没有通栅封装剂部分形成。即使形成了通栅封装剂部分,其厚度也很薄,不同于现有技术。即封装部分基本上形成在对应于腔111的区域中。因此要使用的封装剂15的量得到最小化。另外,因为封装剂15通过每个形成在相邻的两个腔111之间的通栅112引入每个腔111,封装剂15的旋涡能够最小化。因此,空隙几乎不形成在封装部分15中,且在封装过程完成之后不导致封装剂的未填充。另外,在封装过程之后的半导体器件的修整或锯过程中,修整冲压器或锯刀片仅修整或锯引线框12(或电路板)。即修整冲压器或锯刀片几乎不被封装或封装剂部分弄破裂。因此,根据本发明,修整冲压器或锯刀片的寿命能够增加。当然,由于读取引线框12(或电路板)在修整或锯过程中仅被修整或锯,封装部分的外观很少损坏。
图5a、5b以及5c是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之前根据本发明另一实施例的模具中的封装部分的状况,图5d、5e以及5f是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之后模具中的封装部分的状况。图5a到5f中示出的模具在配置上类似于参考图4a到4f所描述的配置,下面仅描述不同的部分。
如图5a到5c中所示,根据本发明另一实施例的模具也包括第一模具110、第二模具120以及多个栅锁块130。当然,第一模具110以两行(或者多于两行)分别形成有在其内设置有半导体器件10的多个腔111,且每行中的腔通过通栅112彼此相通。这里,通栅112的两行尽可能近地放置,且彼此平行地延伸。另外,在封装过程中,与第二模具120接合的栅锁块130分别打开通栅112。
同时,如图5d到5f中所示,栅锁块130在封装过程完成之后被操作,从而所有通栅112可完全闭合或者其打开空间能够基本上减少。因此,通栅封装剂部分几乎不形成在对应于通栅112的区域中。当然,栅锁块130应在封装剂15固化之前被操作。
图6a、6b以及6c是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之前根据本发明另一实施例的模具中的封装部分的状况,图6d、6e以及6f是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之后模具中的封装部分的状况。图6a到6f中示出的模具在配置上类似于上面参考图4a到4f所描述的配置,下面仅描述不同的部分。
如图6a到6c中所示,根据本发明另一实施例的模具也包括第一模具110、第二模具120以及多个栅锁块130。当然,第一模具110以两行(或者多于两行)分别形成有在其内设置有半导体器件10的多个腔111,且每行中的腔111通过通栅112彼此相通。这里,通栅112的两行尽可能远地放置,且彼此平行地延伸。另外,在封装过程中,与第二模具120接合的栅锁块130分别打开通栅112。
同时,如图6d到6f中所示,栅锁块130在封装过程完成之后被操作,从而所有通栅112可完全闭合或者其打开空间能够基本上减少。因此,通栅封装剂部分几乎不形成在对应于通栅112的区域中。当然,栅锁块130应在封装剂15固化之前被操作。
图7a和7b是顶平面和横截面图,分别示出根据本发明另一实施例的模具中的封装部分在本发明模具的栅锁块被操作之前的状况,而图7c和7d是顶平面和横截面图,分别示出在栅锁块被操作之后封装部分的状况。
如图7a和7b中所示,挤压罐115形成在第一模具110的一侧,封装剂被引入其中,其中挤压罐115与四个浇道114连接,每个浇道以预定长度和深度形成。在浇道114的端部,以预定深度形成的多个腔111以预定间隔布置成四行。这里,每行中的腔111通过通栅112彼此相通,通栅112的宽度与腔111的宽度相同。当然,也提供有栅锁块130用于完全闭合通栅112或者减少其打开空间,其中栅锁块130的宽度与通栅112的宽度相同。以此方式,从挤压罐115馈给的封装剂15通过对应的浇道114以及栅113和第一到最后的通栅112而顺序地引入每行中的第一到最后的腔111,从而所有的腔111都填充有封装剂115。在此封装过程中,与第二模具12接合的栅锁块130不被操作,所以所有的通栅112打开。
同时,如图7c和7d中所示,在封装过程完成后,栅锁块130降低,从而完全闭合或基本减少所有通栅112的打开空间,所述每个通栅112提供在两个相邻的腔111之间。因此,通栅封装剂部分基本上不形成在对应于通栅112的区域中。当然,栅锁块130应在封装剂15固化之前被操作。
图8a、8b以及8c是横截面、纵截面以及顶平面图,分别示出根据本发明另一实施例的模具中的封装部分在本发明模具的栅锁块被操作之前的状况,而图8d、8e以及8f是横截面、纵截面以及顶平面图,分别示出在栅锁块被操作之后封装部分的状况。
如所示,本发明另一实施例的模具也包括第一模具110、第二模具12以及分开块130。
第一模具110形成有腔111,其具有预定深度和区域,使多个半导体器件10可以立刻设置在腔中,且预定深度的一个或多个栅113与腔111相通。每个栅113与预定深度的浇道114相通,浇道114又与挤压罐115相通。
在与第一模具110紧密接触时,第二模具120使得封装剂15通过第一模具110的栅113流入腔111,以围绕所有设置在腔111中的半导体器件。
分开块130通过第一模具110安装并延伸到腔111,使得分离的封装部分115形成在腔111内的每个半导体器件10之上。这样的分开块130包括彼此交叉的多个横向分隔134以及纵向分隔136。换句话说,横向分隔134以及纵向分隔136在分开块130中布置成格子形式。通过横向分隔134以及纵向分隔136所围绕的每个矩形区,形成一个封装部分15(即一个半导体器件)。另外,进一步提供块移动元件132,以使分开块130竖直地往复。块移动元件132可以优选地但不排他地从气压缸、液压缸、马达等选择。
图8a到8c中所示,分开块130移向腔111的内部,同时封装剂15通过挤压罐115、浇道114以及栅113而引入腔111中。即,为了保证封装剂15到达腔111内的所有半导体器件10,分开块130保持在从半导体器件10提升预定距离的状态。因此,腔111完全打开。
然而,在封装过程完成之后,如图8d到8f中所示,随着块移动元件132被驱动,分开块130降低预定的距离,使得分开块130接触半导体器件10的表面或设置为邻近半导体器件10的表面。特别地,分开块130完全闭合腔111或者基本上减少腔111的打开空间,使得形成在半导体器件之上的封装部分彼此完全分离开。换句话说,随着分开块130降低,在每个半导体器件10上形成一个封装部分15。在相邻的半导体器件10之间没有封装剂部分形成,或者即使形成,这种封装剂部分的厚度很薄,不同于现有技术。
因此,在封装过程完成之后执行的修整或锯过程中,锯刀片或修整冲压器与引线框12(或电路板)接触,而不与封装剂部分接触(或者即使锯刀片或修整冲压器与封装剂部分接触,封装剂部分是很薄的),从而可增加锯刀片或修整冲压器的寿命。另外,通过使浇道114以及栅113尽可能短,可最小化要使用的封装剂15的量。
图9是透视图,示出根据本发明一实施例的半导体器件,其从引线框条分离。另外,图10a是顶平面图,示出在封装部分形成之前的半导体器件,而图10b和10c是横截面图,示出具有封装部分的半导体器件。
如所示,本发明的半导体器件10包括:半导体晶片11;其上安装半导体晶片11的引线框12,半导体晶片11与引线框电连接;以及封装部分15,通过以封装剂封装半导体晶片11以及引线框12而形成。另外,本发明的半导体器件10形成有至少两个封装剂切割痕迹16,其由于通栅的入口和出口而形成在封装部分15的横向侧上。
更具体地,封装部分15包括:第一表面15a,其基本上是平的且具有预定区域;第二表面15b,其与第一表面15a相对地设置;以及四个第三表面,其沿着且在第一和第二表面15a和15b的四个边缘之间延伸,从而以矩形布置。引线框12通过四个第三表面15c之一而突出,使得引线框12可以容易地连接到外部设备。
同时,两个封装剂切割痕迹16可以形成在四个第三表面15c中彼此平行的两个第三表面15c的对称布置的区域上。换句话说,两个封装剂切割痕迹15可以对称地形成在两个相对的第三表面15c上,所述两个封装剂切割痕迹彼此平行但是垂直于引线框12通过其突出的第三表面15c。另外,每个封装剂切割痕迹16可以采取以预定长度从封装部分突出的突起的形式。当然,形成在第三表面15c上的封装剂切割痕迹16可以是通栅的入口的痕迹,且形成在另一第三表面15c上的封装剂切割痕迹16可以是通栅的出口的痕迹。在图中,参考数字13指示用于电互连半导体晶片11和引线框12的导线,以及参考数字14指示用于互连半导体晶片11和引线框12的Ag糊或焊料糊。
这里,因为通栅关于模具中的腔而相对地形成,可以形成上面提到的两个封装剂切割痕迹16。即,通栅封装剂部分在封装过程完成之后形成,且在切割过程中被切割,从而形成这里限定的封装切割部分。尽管封装剂切割痕迹16绘制成从封装部分15突出非常多的形状,但每个封装部分的长度不超过几个纳米。当然,封装剂切割痕迹16可以与封装部分15的对应第三表面15c齐平而不从第三表面15c突出。另外,封装剂切割痕迹16也可以通过锯过程或冲压过程而形成。
图11a、11b是顶平面和侧面图,示出封装剂切割痕迹可以形成在本发明的半导体器件的封装部分上的各个位置;
如图11a中所示,本发明的半导体器件10具有每个以突起形状(或者仅以痕迹形式而不突出)形成的封装剂切割痕迹16,其中封装剂切割痕迹16可以形成在半导体器件10上的封装部分上的a-a′、a-b′、a-c′、b-a′、b-b′、b-c′、c-a′、c-b′或c-c′位置上。即,封装剂切割痕迹16可以对称或不对称地形成在两个相对设置的第三表面15c上。另外,封装剂切割痕迹16可以形成位在置a、b和c中的至少两个位置上,以及在a′、b′和c′中的至少两个位置上。
如图11b中所示,封装剂切割痕迹16可以形成在a位置之外的d、e、f、g或h位置上,且本发明不限制于形成在第三表面15c之一上的封装剂切割痕迹16的位置和量。
另外,尽管封装剂切割痕迹16示为图16中的矩形形状,本发明不限制于此。即,封装剂切割痕迹16可以采取各种形式如梯形、圆形、半圆形等。当然,封装剂切割痕迹16的形状单只依赖于形成在腔的相对侧上的通栅的横截面形状。
图12a以放大的尺度示出被操作之前的栅锁块,而图12b以放大的尺度示出被操作之后的栅锁块。
如图12a中所示,通栅封装剂部分24可以在对应于模具的通栅的区域形成,通栅封装剂部分24在封装过程期间连接到封装部分15,且它们在固化之前由栅锁块130去除。然而在与栅锁块130连接时会导致一个或多个位置误差。即可能导致栅锁块130与第二模具120之间的位置误差、锁块130与腔111之间的位置误差、栅锁块130与通栅112之间的位置误差等。因此,也可能一个表面(第三表面)形成有如图8a所示的突起形式的封装剂切割痕迹16,而相对侧的另一表面(第三表面)形成有凹陷形式的封装剂切割痕迹16。
因此,本发明的半导体器件10可以形成有以在封装部分15的一个第三表面上的突起形式的封装剂切割痕迹16,以及以在封装部分15的相对侧的另一第三表面15c上的凹陷形式的封装剂切割痕迹16。如果基本不存在位置误差,当然封装剂切割痕迹16基本上与封装部分15的第三表面15c齐平。然而,通过这些栅锁块130形成的封装剂切割痕迹16是充分视觉可识别的。
图13是透视图,示出根据本发明一实施例的半导体器件。
如上所述,如果位置误差与栅锁块130有关地产生,半导体器件10的一个第三表面13c可以形成有以突起形式的封装剂切割痕迹16,而相对侧的另一第三表面15c可以形成有凹陷形式的封装剂切割痕迹16。因此,本发明的半导体器件10可以具有以第三表面15c上的突起以及凹陷形式的封装剂切割痕迹15c,所述第三表面15c是封装部分15的相对的横向侧。
图14是透视图,示出根据本发明另一实施例的半导体器件。
如上所述,如果位置误差与栅锁块130有关地产生,半导体器件10的一个第三表面13c可以形成有以凹陷形式的封装剂切割痕迹16。当然,相对侧的另一第三表面15c可以形成有凹陷形式的封装剂切割痕迹16。另外,尽管图中没有示出,两个封装剂切割痕迹16都可以在封装部分15的两个相对第三表面15c上形成为突起的形状。另外,形成在一个第三表面15c上的一个封装剂切割痕迹16可以是突起的形式,而在相对侧的另一第三表面15c上形成的另一封装剂切割痕迹16可以是凹陷的形式。最后,形成在相对的第三表面15c上的两个封装剂切割痕迹16都可以与第三表面15c齐平。另外,封装剂切割痕迹16在长度上可以等于或略小于对应的第三表面。然而本发明不受封装剂切割痕迹16的长度的限制。
图15是透视图,示出根据本发明另一实施例的半导体器件。
如图15中所示,可以以仅在第三表面15c之一上的封装剂切割痕迹16而形成大尺度半导体器件10。即,由于大尺度半导体器件10不是通过在一个引线框条上形成多个封装部分15的方法而制造的,难于形成通栅型的封装部分15。然而,在情形中,本发明的栅锁块130可以被充分采用。即,通过在对应于与腔111的栅连接的区域提供栅锁块130,完成的半导体器件可以仅在封装部分的一侧形成有封装剂切割痕迹。当然,封装剂切割痕迹16可以是突出的、凹陷的或者与封装部分15的对应横向表面齐平。在这种大尺度半导体器件10的制造中,如果采用栅锁块130,在对应于模具的栅的区域没有栅封装剂部分形成,或者即使形成,这种栅封装剂部分也很薄,从而可减少要使用的封装剂的量。
如上所述,根据本发明,用于制造半导体器件的模具中的腔通过通栅彼此相通,每个通栅在两个相邻的腔之间延伸,而不是如现有技术那样通过单个浇道以及从单个浇道延伸的栅而彼此相通,从而要在半导体器件制造中使用的封装剂的量可以基本上减少。这是因为形成在模具的通栅中并且在封装过程之后浪费的栅封装剂部分以少量的封装剂形成。
另外,根据本发明,封装剂通过直着布置的通栅引入到每个腔中,而不是如现有技术那样通过基本上与浇道垂直地延伸的栅而引入,从而可抑制封装剂的旋涡。因此,空隙几乎不产生在形成在腔内的封装部分中。另外,腔未充分填充有封装剂也很少有。
本发明提供了栅锁块,用于在封装过程期间打开通栅以及在封装过程完成之后闭合通栅,从而如果引线框(或电路板)在修整过程期间仅被冲压器修整这就是足够的。即,不必要使封装剂或封装部分与引线框一起以冲压器修整。因此,冲压器的寿命可增加。另外,由于不存在栅封装剂部分(即使存在,栅封装剂部分的厚度与现有技术的厚度相比也很薄),不会导致在现有技术中当切割栅封装剂部分时导致的封装部分的破裂。
根据本发明,半导体器件的封装部分通过通栅型或栅块型方法而形成。因此,在封装过程完成之后,封装部分的相对的横向表面(或一个横向表面)形成有封装剂切割痕迹,其是在封装过程完成之后执行的封装切割过程中自然形成的封装剂的入口和出口的痕迹。因此,如果在半导体器件中看到如上面提到的封装剂切割痕迹,可以推断该半导体器件是使用本发明方法所制造的。
根据本发明,提供了分开块,其使得封装剂在封装过程期间能够容易地在半导体器件之间以及之上流动,且其使得用于各个半导体器件的封装部分被平滑地彼此分离。结果是,有可能形成单个大腔,取代模具中的多个腔。如果多个半导体晶片使用这样的单个大腔来制造,则有必要在锯过程中一致地锯封装部分以及引线框(或电路板)。然而,根据本发明,封装部分预先通过分开块彼此分离,可以选择和采用使用锯刀片的锯过程以及使用冲压器的修整过程中的任何一个。当然,在被锯或修整时除了引线框(或电路板)之外基本上没有冲击施加到封装部分,因此封装部分的破裂可大大减少。
尽管已经为了说明的目的描述了本发明的优选实施例,本领域技术人员将理解可以在不脱离所附权利要求所公开的范围和精神的情况下各种修改、添加以及替换是可能的。

Claims (22)

1.一种用于制造半导体器件的模具,包括:
第一模具,其具有拥有预定深度的多个腔,所述多个腔以每行彼此间隔开的方式布置成一个或多个行,使得多个半导体器件设置成一个或多个行,每行中的多个腔通过通栅彼此相通,所述通栅比所述腔浅;以及
第二模具,其与所述第一模具紧密接触,且使得封装剂以围绕设置在所述腔内的半导体器件的方式通过通栅顺序地流入所有的腔。
2.如权利要求1的模具,其中形成在所述第一模具中的所述通栅的宽度等于或窄于所述腔的宽度。
3.如权利要求1的模具,其中每个所述通栅与对应腔的一侧的端部或中央部相通。
4.一种用于制造半导体器件的模具,包括:
第一模具,其具有拥有预定深度的多个腔,所述多个腔以每行彼此间隔开的方式布置成一个或多个行,使得多个半导体器件设置成一个或多个行,每行中的多个腔通过通栅彼此相通,所述通栅比所述腔浅;
第二模具,其与所述第一模具紧密接触,且使得封装剂以围绕设置在所述腔内的半导体器件的方式通过通栅顺序地流入所有的腔;以及
多个栅锁块,通过所述第二模具安装在与所述第一模具的通栅对应的区域,其中所述栅锁块在封装过程期间打开所述通栅且在所述封装过程完成之后闭合所述通栅或减少所述通栅的打开空间。
5.如权利要求4的模具,其中所述栅锁块的宽度与所述通栅的宽度相同,且所述通栅的宽度等于或小于所述腔的宽度。
6.如权利要求4的模具,其中每个所述通栅与对应腔的一侧的端部或中央部相通。
7.如权利要求4的模具,还包括所述栅锁块上的块移动元件,以使所述栅锁块线性地往复。
8.如权利要求7的模具,所述块移动元件是从气压缸、液压缸以及马达中选择的任何一个。
9.一种用于制造半导体器件的模具,包括:
第一模具,其具有拥有预定深度的腔,预定深度的至少一个栅与所述腔相通;
第二模具,其与所述第一模具紧密接触,且使得封装剂以围绕设置在所述腔内的所有半导体器件的方式通过所述第一模具的栅顺序地流入所述腔;以及
分开块,通过所述第一模具安装到所述腔,以使得每个所述半导体器件形成有分离的封装部分,其中所述分开块在封装过程期间完全打开所述腔使得封装剂能够平滑流动,且接触或接近每个半导体器件使得各个半导体器件的封装部分彼此分离。
10.如权利要求9的模具,其中所述分开块包括彼此交叉的多个横向以及纵向分隔。
11.如权利要求10的模具,其中在由两个横向分隔以及两个纵向分隔所围绕的一个区域中形成一个封装部分。
12.如权利要求9的模具,还包括安装在所述分开块上的块移动元件,以使所述分开块线性地往复。
13.如权利要求12的模具,其中所述块移动元件是从气压缸、液压缸以及马达中选择的任何一个。
14.一种半导体器件,包括:
半导体晶片;
引线框,所述半导体晶片安装在所述引线框上且与所述引线框电连接;以及
封装部分,其通过以封装剂封装所述半导体晶片以及所述引线框而形成,其中在封装过程期间所述封装部分在其表面上形成有对应于所述封装剂的入口或出口的至少一个封装剂切割痕迹。
15.如权利要求14的半导体器件,其中所述封装部分包括:第一表面,其是平的且具有预定面积;第二表面,其与所述第一表面相对地设置;以及四个第三表面,其沿着所述第一和第二表面的边缘且在所述第一和第二表面的边缘之间以矩形布置,所述第三表面比所述第一表面或第二表面窄。
16.如权利要求15的半导体器件,其中所述封装剂切割痕迹对称地形成于在所述四个第三表面中彼此相对且平行设置的两个第三表面上。
17.如权利要求15的半导体器件,其中所述封装剂切割痕迹不对称地形成于在所述四个第三表面中彼此相对且平行设置的两个第三表面上。
18.如权利要求15的半导体器件,其中所述引线框从所述四个第三表面中的任何一个向外突出预定的长度。
19.如权利要求18的半导体器件,其中所述封装剂切割痕迹对称地形成在两个第三表面上,所述两个第三表面设置成彼此相对且平行并垂直于所述引线框从其突出的第三表面。
20.如权利要求18的半导体器件,其中所述封装剂切割痕迹不对称地形成在两个第三表面上,所述两个第三表面设置成彼此相对且平行并垂直于所述引线框从其突出的第三表面。
21.如权利要求14的半导体器件,其中每个所述封装剂切割痕迹从所述封装部分的对应第三表面突出预定长度,在对应的第三表面中凹陷预定深度,或者与所述对应的第三表面齐平。
22.如权利要求15的半导体器件,其中所述封装剂切割痕迹宽度可以与所述第三表面的宽度相同或小于所述第三表面的宽度。
CNA2006100837420A 2005-06-02 2006-06-01 用于制造半导体器件的模具以及使用其制造的半导体器件 Pending CN1873938A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050047428A KR100714884B1 (ko) 2005-06-02 2005-06-02 반도체 장치 제조용 금형
KR1020050047428 2005-06-02
KR1020060022126 2006-03-09
KR1020060039577 2006-05-02

Publications (1)

Publication Number Publication Date
CN1873938A true CN1873938A (zh) 2006-12-06

Family

ID=37484325

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100837420A Pending CN1873938A (zh) 2005-06-02 2006-06-01 用于制造半导体器件的模具以及使用其制造的半导体器件

Country Status (2)

Country Link
KR (1) KR100714884B1 (zh)
CN (1) CN1873938A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058098B2 (en) 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
CN106653655A (zh) * 2016-12-01 2017-05-10 无锡吉迈微电子有限公司 实现多芯片引脚再布线的塑封模具和工艺方法
CN108074884A (zh) * 2016-11-14 2018-05-25 日月光半导体制造股份有限公司 半导体器件封装结构
TWI827989B (zh) * 2020-11-04 2024-01-01 日商Towa股份有限公司 樹脂成形裝置及樹脂成形品的製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752188A (ja) * 1993-08-12 1995-02-28 Fujitsu Miyagi Electron:Kk モールド金型と半導体装置の製造方法
KR200189300Y1 (ko) 1995-05-20 2000-09-01 김영환 반도체 몰드 다이
KR100210710B1 (ko) * 1996-09-24 1999-07-15 윤종용 성형 금형
KR100224649B1 (ko) 1997-03-25 1999-10-15 윤종용 방사형 런너를 갖는 반도체 성형 금형

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058098B2 (en) 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
CN108074884A (zh) * 2016-11-14 2018-05-25 日月光半导体制造股份有限公司 半导体器件封装结构
CN108074884B (zh) * 2016-11-14 2021-06-04 日月光半导体制造股份有限公司 半导体器件封装结构
CN106653655A (zh) * 2016-12-01 2017-05-10 无锡吉迈微电子有限公司 实现多芯片引脚再布线的塑封模具和工艺方法
CN106653655B (zh) * 2016-12-01 2019-04-30 厦门云天半导体科技有限公司 实现多芯片引脚再布线的塑封模具和工艺方法
TWI827989B (zh) * 2020-11-04 2024-01-01 日商Towa股份有限公司 樹脂成形裝置及樹脂成形品的製造方法

Also Published As

Publication number Publication date
KR20060125400A (ko) 2006-12-06
KR100714884B1 (ko) 2007-05-07

Similar Documents

Publication Publication Date Title
US6734571B2 (en) Semiconductor assembly encapsulation mold
CN1132236C (zh) 半导体器件及其制造方法
US7008825B1 (en) Leadframe strip having enhanced testability
JP3660861B2 (ja) 半導体装置の製造方法
CN1755907A (zh) 半导体器件的制造方法
CN1862797A (zh) 引线框架及树脂密封型半导体器件
CN1163478A (zh) 电子组件与其制造方法及其所用的引线架与金属模
US8652384B2 (en) Method for molding semiconductor device
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
CN1577828A (zh) 半导体器件及引线框架
CN1873938A (zh) 用于制造半导体器件的模具以及使用其制造的半导体器件
USRE43818E1 (en) Fabrication of an integrated circuit package
JP2010021374A (ja) 半導体パッケージ
WO2006129926A1 (en) Mold for manufacturing semiconductor device and semiconductor device manufactred using the same
US20140291822A1 (en) Integrated circuit package
JP2007281207A (ja) 半導体装置の製造方法
CN1848422A (zh) 引线框架、半导体器件及其制造方法以及注射模具
US8546936B2 (en) Method and structure of minimizing mold bleeding on a substrate surface of a semiconductor package
US20080119012A1 (en) Mold array process for chip encapsulation and substrate strip utilized
US9184120B1 (en) Nonleaded package and leadframe strip and method
JP2006269786A (ja) 樹脂封止金型、それを用いた樹脂封止装置、および、樹脂封止方法
US8273445B2 (en) Reinforced assembly carrier
TWI397139B (zh) 引腳外露的半導體封裝的工藝方法
CN1163953C (zh) 可防止溢胶的基板式半导体装置封装方法
JP3708871B2 (ja) 半導体パッケージ集合物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication