CN106653655B - 实现多芯片引脚再布线的塑封模具和工艺方法 - Google Patents
实现多芯片引脚再布线的塑封模具和工艺方法 Download PDFInfo
- Publication number
- CN106653655B CN106653655B CN201611090926.XA CN201611090926A CN106653655B CN 106653655 B CN106653655 B CN 106653655B CN 201611090926 A CN201611090926 A CN 201611090926A CN 106653655 B CN106653655 B CN 106653655B
- Authority
- CN
- China
- Prior art keywords
- plug
- chip
- lower die
- die
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供一种实现多芯片引脚再布线的塑封模具,包括上模、下模和活栓;所述下模包括用于放置待塑封芯片的支撑区域和贯穿下模的活栓升降孔;各活栓置于下模的各活栓升降孔中,能够升降;活栓于下模上的分布与待塑封芯片的形状相适配,即当活栓升起,顶部突出于下模上表面时,活栓的凸起于下模上表面之部分刚好能够对放置于支撑区域的待塑封芯片进行位置限制;或活栓于下模上的分布是预设的分布结构;上模中朝向下模的一面设有腔体,所述上模、下模和活栓压合时合围形成模腔。本发明可大幅减少扇出封装工艺流程,同时该塑封模具不仅可以重复使用,而且可以满足多种芯片尺寸的引脚再布线要求。
Description
技术领域
本发明涉及系统级封装的设备,尤其是扇出晶圆的表面覆盖材料填充设备。
背景技术
随着芯片功能变得越来越复杂,I/O数越来越多,Fan-in(扇入)封装已不能满足I/O扇出的要求。Fan-out(扇出)封装技术是对fan-in封装技术的补充,通过再构圆片的方式将芯片I/O端口引出。fan-out工艺在2008年就开始应用,主要是英飞凌无线的eWLB(Embedded Wafer Level BGA)技术。随着工艺技术逐渐成熟,成本不断降低,同时加上芯片工艺的不断提升,其应用可能出现爆发性增长。
目前主要的芯片扇出工艺流程如下:
1,先制作一片临时键合载片,该载片需要在表面制作相应的特征图形;
2,将芯片临时放置在临时键合载片上的特征图形位置;
3,使用圆片级注塑工艺,将芯片填充到模塑料中;
4,在芯片表面制作再布线;
5,移除临时键合载片。
主要问题在于:
1,需要在载片表面制作相应的特征图形(设置芯片放置区域);
2,使用临时键合工艺和设备;
3,必须使用晶圆级注塑设备和工艺;
4,必须使用拆键合设备和工艺。
发明内容
本发明的目的在于克服现有技术中存在的不足,提供一种扇出封装相关设备的关键部件,即一种实现多芯片引脚再布线的塑封模具,利用扇出封装相关设备上关键部件的改进来大幅减少工艺流程,同时该塑封模具不仅可以重复使用,而且可以满足多种芯片尺寸的引脚再布线要求。本发明采用的技术方案是:
一种实现多芯片引脚再布线的塑封模具,包括上模、下模和活栓;
所述下模包括用于放置待塑封芯片的支撑区域和贯穿下模的活栓升降孔;各活栓置于下模的各活栓升降孔中,能够升降;
活栓于下模上的分布与待塑封芯片的形状相适配,即当活栓升起,顶部突出于下模上表面时,活栓的凸起于下模上表面之部分刚好能够对放置于支撑区域的待塑封芯片进行位置限制;或活栓于下模上的分布是预设的分布结构;
上模中朝向下模的一面设有腔体,所述上模、下模和活栓压合时合围形成模腔。
进一步地,活栓下方设有控制活栓升降的装置。
更进一步地,所述控制活栓升降的装置包括:
1)各活栓升降孔下端连接独立的气管,每根气管中的气压由气动装置独立控制;
或,
2)各活栓升降孔下端连接液压控制装置;液压控制装置实现各活栓的同时升降或独立升降;
或,
3)各活栓下端连接活塞升降杆,各活塞升降杆通过伺服电机驱动;
或,
4)各活栓下端连接活塞升降杆,活塞升降杆下端均连接在一块升降板上。
进一步地,活栓于下模上的分布呈均匀网格分布;能够根据芯片尺寸升降对芯片起限位作用的相应位置的活栓。
进一步地,活栓与下模活栓升降孔构成配合偶件。
进一步地,上模或下模上设有注塑孔。
一种实现多芯片引脚再布线的工艺方法,使用上述的实现多芯片引脚再布线的塑封模具,包括以下步骤:
步骤S1,将待塑封芯片贴装至下模的支撑区域,此时活栓呈升起状态,对芯片限位;待塑封芯片的焊盘朝向下模;
步骤S2,将上模、下模和活栓压合,合围形成模腔;各待塑封芯片处于模腔内;
步骤S3,对模腔内进行注塑,同时控制活栓下降;
活栓下降至活栓顶部与芯片焊盘面齐平,或比芯片焊盘面低50μm范围内;
步骤S4,注塑完成,上模和下模脱模,取出内含芯片的注塑件。
进一步地,步骤S4之后,还包括:
步骤S5,在注塑件上芯片焊盘所在的那一面涂覆介质层,并在介质层上对应芯片焊盘处开口制作金属线,形成连接芯片焊盘的再布线结构;再布线结构按需连接各需要电气连接的芯片焊盘;
然后在介质层和再布线结构上涂覆钝化层,在钝化层上开口露出再布线结构上的焊盘;
步骤S6,最后减薄注塑件上注塑材料的厚度,切割成单个芯片产品。
进一步地,步骤S5中,在钝化层上开口露出再布线结构上的焊盘后,继续在钝化层开口处制作焊球,连接再布线结构上的焊盘。
进一步地,多个待塑封芯片的厚度差小于500μm。
本发明的优点在于:利用本发明的模塑载具,通过工艺集成可以实现低成本、高良率的多芯片引脚再布线工艺。最终的多芯片再布线结构紧凑,可以实现超薄封装,比目前绝大多数的扇出封装更具性价比,同时提升产品良率,最终产品安全可靠。解决了现有扇出封装使用硅或者玻璃载片的带来临时键合和拆键合复杂工艺和成本问题,也解决了芯片塑封时复杂的位置定位问题;同时避免使用新模塑材料的匹配开发。
附图说明
图1为本发明的实施例工艺步骤一示意图。
图2为本发明的结构图兼实施例工艺步骤二示意图。
图3为本发明的实施例工艺步骤三示意图。
图4为本发明的实施例工艺步骤四示意图。
图5为本发明的实施例工艺步骤五示意图。
图6为本发明的实施例工艺步骤六示意图。
图7为本发明的活栓的一种分布图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1、图2、图3所示,本发明提出了一种实现多芯片引脚再布线的塑封模具,包括上模1、下模2和活栓3;
所述下模2包括用于放置待塑封芯片4的支撑区域201和贯穿下模2的活栓升降孔202;各活栓3置于下模2的各活栓升降孔202中,能够升降;更优地,活栓3与下模2活栓升降孔202构成配合偶件;
活栓3于下模2上的分布与待塑封芯片4的形状相适配;也就是说当活栓3升起,其顶部突出于下模2上表面时,活栓3的凸起于下模2上表面之部分刚好可以对放置于支撑区域201的待塑封芯片4进行位置限制,防止待塑封芯片4的移位;比如说,一个圆形芯片4放置于支撑区域201后,圆形芯片4周围呈120度角间隔均布的三个活栓3在升起状态,就可以对紧贴三个活栓3并处于三个活栓3中间的圆形芯片4进行位置限制;又如,一个矩形芯片4放置于支撑区域201后,矩形芯片4四边侧面的四个活栓3升起时,就可对四个活栓3中间的矩形芯片4进行位置限制;
活栓3于下模2上的分布还可以是预设的分布结构;比如多个活栓升降孔202在下模2上呈均匀网格分布,也就是说每个网格单元的四个顶点上设置一个活栓升降孔202,则活栓3于下模2上的分布也呈均匀网格分布;如图7所示;比如:每隔1mm设一个活栓3,那么对2mm尺寸的芯片就间隔2mm升起活栓,对4mm尺寸的芯片就间隔4mm升起活栓;则对于多数矩形或正方形芯片,下模2和活栓3都能够匹配进行限位;
上模1中朝向下模2的一面设有腔体,所述上模1、下模2和活栓3压合时合围形成模腔;模腔可以是圆形或方形。
上模1或下模2上设有注塑孔,图中未画出注塑孔,实际存在;注塑孔的位置按照目前注射工艺的需要而设;
活栓3的下方设有控制活栓3升降的装置;
控制活栓3升降的装置可以有多种形式,比如:
1)各活栓升降孔202下端连接独立的气管,每根气管中的气压由气动装置独立控制;控制气管中气压的大小,就可也以控制各活栓3的升降,可同时升降或独立升降;
2)各活栓升降孔202下端连接液压控制装置;液压控制装置也可以实现各活栓3的同时升降或独立升降;
3)各活栓3下端连接活塞升降杆,各活塞升降杆通过伺服电机驱动;
4)各活栓3下端连接活塞升降杆,活塞升降杆下端均连接在一块升降板上,当升降板升降时,可实现各活栓3的同时升降;这种升降装置比较适合活栓3于下模2上的分布与待塑封芯片4的形状相适配的情况;
实现多芯片引脚再布线的工艺方法,包括以下步骤:
步骤S1,如图1所示,将待塑封芯片4放置在下模2的支撑区域201,此时活栓3呈升起状态,对芯片4限位;待塑封芯片4的焊盘401朝向下模2;
多个待塑封芯片4的厚度差需要小于500μm;
待塑封芯片4除了直接放置在下模2的支撑区域201,还可以使用耐热胶带粘附在支撑区域201;实现芯片4贴装至下模2的支撑区域201;
步骤S2,如图2所示,将上模1、下模2和活栓3压合,合围形成模腔;各待塑封芯片4处于模腔内;
步骤S3,如图3所示,对模腔内进行注塑,注塑同时控制活栓3下降;
活栓3下降至活栓3顶部与芯片4焊盘面齐平,或比芯片4焊盘面低50μm范围内;
步骤S4,如图4所示,注塑完成,上模1和下模2脱模,取出内含芯片4的注塑件5;
后续步骤,
步骤S5,如图5所示,在注塑件5上芯片4焊盘401所在的那一面涂覆介质层6,并在介质层6上对应芯片4焊盘处开口制作金属线,形成连接芯片4焊盘的再布线结构7;再布线结构7可按需连接各需要电气连接的芯片4焊盘;
然后在介质层6和再布线结构7上涂覆钝化层8,在钝化层8上开口露出再布线结构上的焊盘;
也可以继续在钝化层8开口处制作焊球9,连接再布线结构7上的焊盘;
步骤S6,如图6所示,最后减薄注塑件5上注塑材料的厚度,切割成单个芯片产品。
Claims (8)
1.一种实现多芯片引脚再布线的塑封模具,其特征在于,包括上模(1)、下模(2)和活栓(3);
所述下模(2)包括用于放置待塑封芯片(4)的支撑区域(201)和贯穿下模(2)的活栓升降孔(202);各活栓(3)置于下模(2)的各活栓升降孔(202)中,能够升降;
活栓(3)于下模(2)上的分布与待塑封芯片(4)的形状相适配,即当活栓(3)升起,顶部突出于下模(2)上表面时,活栓(3)的凸起于下模(2)上表面之部分刚好能够对放置于支撑区域(201)的待塑封芯片(4)进行位置限制;或活栓(3)于下模(2)上的分布是预设的分布结构;
上模(1)中朝向下模(2)的一面设有腔体,所述上模(1)、下模(2)和活栓(3)压合时合围形成模腔;
活栓(3)于下模(2)上的分布呈均匀网格分布;能够根据芯片(4)尺寸升降对芯片(4)起限位作用的相应位置的活栓(3)。
2.如权利要求1所述的实现多芯片引脚再布线的塑封模具,其特征在于,
活栓(3)下方设有控制活栓(3)升降的装置。
3.如权利要求2所述的实现多芯片引脚再布线的塑封模具,其特征在于,
所述控制活栓(3)升降的装置包括:
1)各活栓升降孔(202)下端连接独立的气管,每根气管中的气压由气动装置独立控制;
或,
2)各活栓升降孔(202)下端连接液压控制装置;液压控制装置实现各活栓(3)的同时升降或独立升降;
或,
3)各活栓(3)下端连接活塞升降杆,各活塞升降杆通过伺服电机驱动;
或,
4)各活栓(3)下端连接活塞升降杆,活塞升降杆下端均连接在一块升降板上。
4.如权利要求1、2或3所述的实现多芯片引脚再布线的塑封模具,其特征在于,
活栓(3)与下模(2)活栓升降孔(202)构成配合偶件。
5.如权利要求1、2或3所述的实现多芯片引脚再布线的塑封模具,其特征在于,
上模(1)或下模(2)上设有注塑孔。
6.一种实现多芯片引脚再布线的工艺方法,其特征在于,使用如权利要求1~5中任一项所述的实现多芯片引脚再布线的塑封模具,包括以下步骤:
步骤S1,将待塑封芯片(4)贴装至下模(2)的支撑区域(201),此时活栓(3)呈升起状态,对芯片(4)限位;待塑封芯片(4)的焊盘(401)朝向下模(2);
步骤S2,将上模(1)、下模(2)和活栓(3)压合,合围形成模腔;各待塑封芯片(4)处于模腔内;
步骤S3,对模腔内进行注塑,同时控制活栓(3)下降;
活栓(3)下降至活栓(3)顶部与芯片(4)焊盘面齐平,或比芯片(4)焊盘面低50μm范围内;
步骤S4,注塑完成,上模(1)和下模(2)脱模,取出内含芯片(4)的注塑件(5)。
7.如权利要求6所述的实现多芯片引脚再布线的工艺方法,其特征在于,
步骤S4之后,还包括:
步骤S5,在注塑件(5)上芯片(4)焊盘(401)所在的那一面涂覆介质层(6),并在介质层(6)上对应芯片(4)焊盘处开口制作金属线,形成连接芯片(4)焊盘的再布线结构(7);再布线结构(7)按需连接各需要电气连接的芯片(4)焊盘;
然后在介质层(6)和再布线结构(7)上涂覆钝化层(8),在钝化层(8)上开口露出再布线结构(7)上的焊盘;
步骤S6,最后减薄注塑件(5)上注塑材料的厚度,切割成单个芯片产品。
8.如权利要求7所述的实现多芯片引脚再布线的工艺方法,其特征在于,
步骤S5中,在钝化层(8)上开口露出再布线结构上的焊盘后,继续在钝化层(8)开口处制作焊球(9),连接再布线结构(7)上的焊盘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611090926.XA CN106653655B (zh) | 2016-12-01 | 2016-12-01 | 实现多芯片引脚再布线的塑封模具和工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611090926.XA CN106653655B (zh) | 2016-12-01 | 2016-12-01 | 实现多芯片引脚再布线的塑封模具和工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106653655A CN106653655A (zh) | 2017-05-10 |
CN106653655B true CN106653655B (zh) | 2019-04-30 |
Family
ID=58813620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611090926.XA Active CN106653655B (zh) | 2016-12-01 | 2016-12-01 | 实现多芯片引脚再布线的塑封模具和工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106653655B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112645279B (zh) * | 2020-12-23 | 2023-09-05 | 东南大学 | 一种mems风速风向传感器的封装方法 |
CN112908949A (zh) * | 2021-02-07 | 2021-06-04 | 丽水博远科技有限公司 | 一种分腔式整流模块及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6344162B1 (en) * | 1998-07-10 | 2002-02-05 | Apic Yamada Corporation | Method of manufacturing semiconductor devices and resin molding machine |
CN1873938A (zh) * | 2005-06-02 | 2006-12-06 | Tsp有限公司 | 用于制造半导体器件的模具以及使用其制造的半导体器件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010038119A (ko) * | 1999-10-22 | 2001-05-15 | 윤종용 | 비지에이 패키지용 몰딩 장치 |
-
2016
- 2016-12-01 CN CN201611090926.XA patent/CN106653655B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6344162B1 (en) * | 1998-07-10 | 2002-02-05 | Apic Yamada Corporation | Method of manufacturing semiconductor devices and resin molding machine |
CN1873938A (zh) * | 2005-06-02 | 2006-12-06 | Tsp有限公司 | 用于制造半导体器件的模具以及使用其制造的半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN106653655A (zh) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105984081B (zh) | 树脂密封装置以及树脂密封方法 | |
JP6580519B2 (ja) | 圧縮成形装置、樹脂封止品製造装置、圧縮成形方法、及び樹脂封止品の製造方法 | |
KR102059738B1 (ko) | 성형 다이, 수지 성형 장치, 수지 성형 방법 및 수지 성형품의 제조 방법 | |
US6022583A (en) | Method of encapsulating a wire bonded die | |
KR102522168B1 (ko) | 수지 성형 장치 및 수지 성형품의 제조 방법 | |
US20160151946A1 (en) | Molded article production system and molded article production method | |
CN106653655B (zh) | 实现多芯片引脚再布线的塑封模具和工艺方法 | |
CN104124216A (zh) | 一种基板片式载体csp封装件及其制造方法 | |
JP2016101743A5 (zh) | ||
CN106426710A (zh) | 树脂成型装置及树脂成型方法以及成型模 | |
CN102403238B (zh) | 用于制造半导体芯片面板的方法 | |
CN103779480B (zh) | 用于使用液体模塑技术制造led组件的方法和装置 | |
TWI702130B (zh) | 樹脂成型裝置、樹脂成型方法和樹脂成型品的製造方法 | |
CN204067330U (zh) | 一种基板片式载体csp封装件 | |
CN108400217A (zh) | 一种高效率led芯片倒装封装方法 | |
KR102527948B1 (ko) | 수지 성형 장치 및 수지 성형품의 제조 방법 | |
KR101835787B1 (ko) | 반도체 패키지 제조용 금형 장치 | |
TW201707916A (zh) | 使用微柱封裝位於載體上的電子元件的模具、模壓機以及方法 | |
CN203839411U (zh) | 模压一体化封装led光源的成型模具 | |
CN207489857U (zh) | 芯片再布线封装结构 | |
CN109003906B (zh) | 一种基板双面塑封制程方法 | |
CN107644861A (zh) | 芯片再布线封装结构及其实现工艺 | |
CN216288420U (zh) | 芯片保持器件 | |
CN203055892U (zh) | 一种采用绿漆绝缘的双排引脚四面扁平无引脚封装件 | |
US20130161867A1 (en) | Molding Apparatus and a Method for Molding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20180929 Address after: 361000 Fujian, China (Fujian) free trade pilot area, Xiamen area, 99 South Lantau two road 1303 room 987 Applicant after: Xiamen Yun Tian Semiconductor Technology Co., Ltd. Address before: 214116 No. 45, joint East Industrial Park, 58 Jinghong Road, Xishan District, Wuxi, Jiangsu. Applicant before: WUXI JIMAI MICROELECTRONICS CO., LTD. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |