CN102403238B - 用于制造半导体芯片面板的方法 - Google Patents
用于制造半导体芯片面板的方法 Download PDFInfo
- Publication number
- CN102403238B CN102403238B CN201110269153.2A CN201110269153A CN102403238B CN 102403238 B CN102403238 B CN 102403238B CN 201110269153 A CN201110269153 A CN 201110269153A CN 102403238 B CN102403238 B CN 102403238B
- Authority
- CN
- China
- Prior art keywords
- instrument
- carrier
- semiconductor chip
- compression molded
- compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000006835 compression Effects 0.000 claims abstract description 72
- 238000007906 compression Methods 0.000 claims abstract description 72
- 238000000748 compression moulding Methods 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000000465 moulding Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 15
- 238000010276 construction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 21
- 239000002390 adhesive tape Substances 0.000 description 11
- 239000012530 fluid Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 ethylentetrafluorethylen Chemical class 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
- B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
- B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
- Y10T29/5136—Separate tool stations for selective or successive operation on work
- Y10T29/5137—Separate tool stations for selective or successive operation on work including assembling or disassembling station
- Y10T29/5142—Separate tool stations for selective or successive operation on work including assembling or disassembling station and means to sever work from supply
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
Abstract
本发明提供一种用于制造半导体芯片面板的方法，所述方法包括：提供多个半导体芯片，以及将所述多个半导体芯片放置在载体上。提供一种压缩模制设备，所述压缩模制设备包括第一工具和第二工具。将所述载体放置在所述压缩模制设备的第一工具上，以及通过压缩模制用模制材料来密封所述半导体芯片。在压缩模制期间，延迟从第一工具到载体的上表面的热传递。
Description
技术领域
本发明涉及一种用于制造半导体芯片面板的方法和一种压缩模制设备。
背景技术
为了制造半导体芯片封装器件，开发出了所谓的嵌入式晶圆级球栅阵列（eWLB）技术。尤其，此技术为需要较高集成水平和较大数量的外部接触件的半导体器件提供了晶圆级封装技术方案。该eWLB技术成功地使得半导体制造商能够提供小型且高性能的半导体封装技术，其中各个半导体芯片封装器件具有提高的热学和电气性能。然而，对于提高封装过程的性能、成品率和产量具有稳定的需求。
附图说明
附图被包括以提供对实施例的进一步理解，并被结合到本说明书中且构成本说明书的一部分。附图图示了实施例，且与说明书一同用于解释实施例的原理。因为其他实施例和实施例的很多意图优点通过参考以下的详细说明而变得更好理解，所以它们将被容易地认识到。附图的元件不一定相对彼此按照比例绘制。相似的参考数字指定对应的类似部件。
图1示出根据实施例的用于制造半导体芯片面板的方法的流程图；
图2A-2C示出用于图示根据实施例的图1的方法的连续阶段中的压缩模制设备的示意性侧剖视图表示；
图3A-3C示出用于图示根据实施例的图1的方法的连续阶段中的压缩模制设备的示意性侧剖视图表示；
图4示出用于图示根据实施例的图1的方法的载体的示意性侧剖视图表示；
图5示出绘制根据实施例和比较示例的在粘合带处温度随时间变化的示图；
图6示出根据实施例的用于制造半导体芯片面板的方法的流程图；
图7示出根据实施例的用于制造半导体芯片面板的方法的流程图；以及
图8示出根据实施例的用于制造半导体芯片面板的方法的流程图。
具体实施方式
在以下的详细说明中，对附图进行参考，其形成此文的部分以及其中作为例示示出可以在其中实现本发明的特定实施例。在这点上，方向性术语，诸如“顶”、“底”、“前”、“后”、“头”、“尾”等，参考所说明图的取向进行使用。因为实施例的部件能够以许多不同的取向进行定位，所以方向性术语为了说明的目的而使用，而绝不进行限制。要理解，可以利用其它实施例以及可以进行结构或逻辑的改变而不偏离本发明的范围。因此，以下的详细说明不要在限制意义上进行理解，且本发明的范围由所附权利要求书来限定。
现在参考附图来说明各方面和实施例，其中相似的参考数字通常自始至终用于表示相似的元件。在以下的说明中，为了解释的目的，阐明了许多特定细节以便提供对实施例的一个或多个方面的透彻理解。然而，对于本领域技术人员来说可能显而易见的是，可以利用较少程度的特定细节来实现实施例的一个或多个方面。在其它实例中，以示意性形式示出已知结构和元件，以便便利说明实施例的一个或多个方面。要理解，可以利用其它实施例以及可以进行结构或逻辑的改变而不偏离本发明的范围。进一步应该注意到，附图不按照比例绘制或不一定按照比例绘制。
另外，虽然可以关于数个实施方式中的仅仅一种来公开实施例的特定特征或方面，但是该特征或方面可以如可能对于任何给定或特定应用所期望和有利的那样与其他实施方式的一个或多个其它特征或方面组合。此外，就在详细说明或权利要求书中使用术语“包括”、“具有”、“带有”或其其他变型的意义来说，这些术语意图以类似于术语“包括”的方式是包含性的。可以使用术语“耦合”和“连接”连同衍生词。应该理解，这些术语可以用于指示两个元件彼此协同操作或交互而不管它们是处于直接物理或电气接触，还是它们不与彼此直接接触。并且，术语“示例性”仅仅意味着示例，而非最佳或最优的。因此，以下的详细说明不要在限制意义上理解，并且本发明的范围由所附权利要求书来限定。
那里使用的器件，也就是半导体芯片或半导体管芯，可以包括在它们的外表面的一个或多个上的接触元件或接触焊盘，其中接触元件例如用于将相应器件与布线板电气接触。接触元件可以由任何导电材料制成，例如由下述材料制成：诸如铝、金或铜的金属；或者金属合金，例如焊料合金；或者导电有机材料；或者导电半导体材料。
多个半导体芯片会变成利用密封（encapsulant）材料进行封装或覆盖。该密封材料可以是任何电气绝缘材料，如例如任何类型的模制材料、任何类型的环氧树脂材料、或者具有或不具有任何类型的填充材料的、任何类型的树脂材料。
尤其，当制造半导体芯片并利用密封材料来封装半导体管芯时，能够制造扇出（fan-out）嵌入式管芯。扇出嵌入式管芯能够布置为具有例如晶圆的形式的阵列，并因此经常被称为“重配置晶圆”。然而，应该认识到，扇出嵌入式管芯阵列不限于晶圆的形式和形状，而是能够具有任何尺寸和形状以及其中嵌入的半导体芯片的任何适合阵列。此技术被称为延伸晶圆级封装技术。在下文中，利用密封材料封装的半导体芯片会利用一般术语“半导体芯片面板”来指定。
在权利要求书中以及在以下说明中，将制造半导体器件的方法的不同实施例作为尤其在流程图中的特定次序的过程或措施进行说明。要注意到，实施例不应该一定限制于说明的特定次序。特定的一些或所有或不同的过程或措施也可以同时地执行或者以任何其它有用以及适当的次序来执行。
为了制造半导体芯片封装器件，能够使用压缩模制来制造用于嵌入多个半导体芯片的密封层。为此，尤其通过使用粘合带将各个半导体芯片放置在载体上，以及能够例如将模制材料分布（dispense）到半导体芯片的阵列的中央部分上。此后，能够将载体放置在压缩模制设备中，以及在所述压缩模制设备内，所分布的模制材料能够被压缩模制以及固化以获得半导体芯片密封层面板。然后，能够从压缩模制设备中取出半导体芯片面板以供进一步处理并且最终将面板单件化（singulate）为多个半导体芯片封装器件。
发明人已发现，载体的以及附着到载体的粘合层或粘合带的温度是压缩模制过程中的关键参数。粗略说来，压缩模制过程能够被划分为三个阶段，这三个阶段是操纵、压缩和固化。一方面，期望对载体施加相对高的温度以便加速模制材料的固化。另一方面，在压缩模制过程期间器件高温可能是不利的，因为在半导体芯片与载体之间的任何粘合层和粘合带的粘合性质会随着温度的升高而恶化，使得芯片或管芯可能从下方的带或载体剥离（“漂浮管芯”）。
因此，本发明的本质想法是，以使得与压缩阶段相比温度在固化阶段中更高的方式来控制在载体的上表面处的温度。为此，采取如下适当措施：在载体的上表面处的温度在压缩模制期间的特定时间点开始增加，以便在压缩模制阶段结束时（此时固化阶段开始）达到较高的温度。因此，将可以在压缩模制阶段中在载体的上表面处平均而言维持相对低的温度，而在压缩模制阶段结束时且在固化阶段开始时在载体的上表面处达到相对高的温度。公知，对于本领域中已知的很多模制材料来说，如果在固化阶段中温度增加了10℃，则硬化时间或固化时间增加2倍。另一方面，在压缩模制阶段期间的载体的上表面处的相对低的温度允许对半导体芯片的稳定且可靠的密封，而没有由于温度引发的、粘合层或粘合带的粘合力的降低所导致的芯片从载体剥离的危险。
图1示出了根据实施例的用于制造半导体芯片面板的方法的流程图。所述方法包括：提供多个半导体芯片（s1）；将多个半导体芯片放置在载体上（s2）；提供包括第一工具和第二工具的压缩模制设备（s3）；将所述载体放置在压缩模制设备的第一工具上（s4）；以及通过压缩模制用模制材料密封半导体芯片，其中在压缩模制期间，延迟从第一工具到载体的上表面的热传递（s5）。
换句话说，在s5中，从第一工具到载体或其上表面的热传递被人为阻碍，使得热不能容易和迅速地从第一工具传递到载体的上表面。
根据图1的方法的实施例，贯穿压缩模制过程，将第一工具的温度保持在恒定水平上。
根据图1的方法的实施例，在压缩模制期间在第一工具与载体之间提供间隙。尤其，该间隙能够在压缩模制阶段的特定部分阶段期间提供，尤其在压缩模制阶段的初始阶段期间提供。所述间隙能够由真空间隙以及利用任何气体介质如空气填充的间隙来构成。根据特定实施例，压缩模制设备的第一工具包括多个销（pin），例如数量为三个或四个的销，所述销从第一工具的上表面延伸并能够通过施加到所述销上的向下力而插入到第一工具中，其中所述方法进一步包括：将所述载体放置在第一工具上，使得载体位于所述销上以便在载体的下表面与第一工具的上表面之间建立间隙，以及在压缩模制期间，连续地减少在第一工具与第二工具之间的距离，使得由第二工具在第一工具的方向上移动载体，直到销被插入到第一工具中并且载体达到搁置成其下表面处于载体的上表面上。只要间隙存在，将阻碍在第一工具与载体之间的热传递，使得结果将延迟从第一工具到载体的上表面的热传递。
根据另一实施例，在压缩模制阶段的部分阶段期间，通过挤压在第一工具的上表面与载体的下表面之间的空气或任何其他适合的气体介质来生成间隙。
根据图1的方法的实施例，将带施加到载体上，并将多个半导体芯片放置到带上。
根据图1的方法的实施例，以使得在压缩模制期间阻碍从载体的下表面到载体的上表面的热传递的方式来构建载体自身。根据其实施例，载体包括下金属层、上金属层以及中间层，其中中间层包括比下金属层和上金属层的每一个均低的导热率。
根据图1的方法的实施例，在压缩模制期间，载体的上表面的温度，尤其施加到载体的上表面上的带的温度，被增加大于30%。更具体地，温度升高能够大于40%、50％、60％、70％、80％、90％或甚至高至100％。
根据图1的方法的实施例，在压缩模制开始时，载体的上表面的温度，尤其施加到载体的上表面上的带的温度，低于100℃。尤其，此温度能够低于95℃、低于90℃、低于85℃、低于80℃、低于75℃、低于70℃、低于65℃或甚至低于60℃。
根据图1的方法的实施例，在压缩模制期间，另外延迟从第二工具到载体的上表面的热传递。尤其，根据实施例，代替从一开始就将第二工具的温度保持在相对高的温度上，能够增加第二工具的温度使得在到载体的上表面的热传递上有延迟并且缓慢地增加载体的上表面上的温度。
参考图2A-2C，示出在连续阶段中的压缩模制设备的示意性侧剖视图表示，用于图示根据图1的实施例的特定实施例的用于制造半导体芯片面板的方法。
图2A示出压缩模制设备的示意性剖视表示。所述压缩模制设备100包括：第一工具10，其能够是底工具；以及第二工具20，其能够是顶工具。第一工具10和第二工具20能够相对于彼此移动，使得它们能够形成能够相对于外部环境密封的内腔。第二工具20本质上包括模压部21，其能够被加热到在100℃和200℃之间的范围内的温度。第二工具20还包括树脂夹紧环22，其沿圆周围绕模压部21。在启动压缩模制过程之前，将例如由ETFE（乙烯-四氟乙烯共聚物（ethylentetrafluorethylen））或PET（聚对苯二甲酸乙二醇酯）制成的释放箔23附着到模压部21和树脂夹紧环22的相应下表面。第一工具10能够被加热到在80℃和200℃之间的范围内的温度。第一工具10包括多个浮动销11，其弹簧负载地安装在第一工具10的上表面中形成的开口内。销11的弹簧负载式安装使得在它们的正常位置，销11以其上部离开第一工具10的上表面地在第二工具20的方向上延伸，但是当在销11上施加向下垂直力时，销11能够被垂直地完全插入到第一工具10的上表面内形成的孔中。在压缩模制过程的结束位置处，第二工具20的树脂夹紧环22在销11上施加垂直向下力并且将它们按压到第一工具10中，如稍后将所见的。作为示例，在圆形成形的第一工具10的情况下，能够布置数量为四个的销11，使得这些销位于相对于第一工具10的中心在均匀间隔的角度位置处的第一工具10的边缘部中。数量为三个的销11对此实施例来说也将足够了。
图2B示出在下个阶段中的压缩模制设备100，其中将供应有半导体芯片40的载体30放置在第一工具10的销11上。载体30例如由圆形金属基板构成。在将载体放置在压缩模制设备100中之前，将粘合带50附着到载体30的上表面。此后，利用例如拾取-放置机器将多个半导体芯片40放置在带50的上表面上。根据预定的布置来放置半导体芯片40，其中在各个半导体芯片40之间具有足够的中间间隔以便允许制造具有期望的电气接触焊盘扇出的、半导体封装器件。此后，将预定量的模制材料60分布到载体30的中央部分和半导体芯片40的相应部分上。此后，将载体30放置到压缩模制设备100中的第一工具10的销11上。
在操作压缩模制设备100时，减少在第一工具10与第二工具20之间的距离，尤其，第二工具20向下移动，直到树脂夹紧环22连同下方的释放箔23搁置在载体30的外环状边缘上。备选地，第一工具10也在顶工具20的方向上向上移动。由第二工具20和载体30定义的内部空间现在将被排空，并且压缩模制在如下情况下开始，在所述情况下由于销11，在载体30与第一工具10的上表面之间存在间隙。为此，在此阶段，在第一工具10与载体30之间不存在显著的热连接，并因此不会发生显著的热传递。同时，第二工具20保持向下按压到载体30上，使得按压力超出在销11的开口中的弹簧的相反定向的预负载力。结果，第二工具20将向下按压载体30对抗销11的弹簧负载力，直到载体30将搁置为其下表面处于第一工具10的上表面上。
参考图2C，示出其结束位置处的压缩模制设备100，其中载体30搁置为其下表面处于第一工具10的上表面上，使得在第一工具10与载体30及模制材料60之间具有最优热连接以便模制材料60的固化或硬化能够在最优高温度条件下发生。在模制材料60固化后，能够打开压缩模制设备100，以及能够取出载体系统连同半导体芯片面板。
参考图3A-3C，示出压缩模制设备的示意性剖视表示，用于图示根据图1和根据另一实施例的用于制造半导体芯片面板的方法。鉴于使用了与图2A-2C的实施例中相同的参考数字，相同或功能相同的技术特征利用所述相同的参考数字来指定，且在此不重复说明。
图3A示出包括第一工具10和第二工具20的压缩模制设备200。第一工具10包括多个通孔10A，其在第一工具10的下表面处的它们相应的下进口端口处与空气供应器件（未示出）连接。
图3B示出在将载体30放置在压缩模制设备200的第一工具10上之后的压缩模制设备200。图3B由此描绘等效于先前实施例的图2B那种情况的情况。在本情况下，不存在浮动销来将载体30保持在其中在载体30与第一工具10的上表面之间存在间隙的位置处。而是，通过通孔10A吹入空气以在第一工具10的上表面与载体30的下表面之间形成空气层，使得由空气层以离第一工具10的小距离支撑载体30。
在下文中，发生与图2A-2C的实施例的那种场景类似的场景，其中向下按压第二工具20，直到树脂夹紧环22连同下方的释放箔23搁置在载体30的上表面的外边缘上，使得此后能够在由第二工具20和载体30限定的内腔中生成真空以及能够启动压缩模制。同时，第二工具20保持在第一工具10的方向上向下按压载体30，并超出位于第一工具10和载体30之间的空气层的相反定向的弹性力。在最终位置处，载体30达到搁置在第一工具10的上表面上。
图3C类似于先前实施例的图2C中所示的情况，其中第二工具20现在将载体30完全向下按压到第一工具10的上表面上，使得从第一工具10到载体30以及模制材料60建立最优热连接。
如上所示的以及结合图2A-2C以及图3A-3C的实施例解释的，在压缩模制阶段的初始阶段开始时和在其期间，在载体30的下表面与第一工具10的上表面之间建立间隙。该间隙在图2C和图3C中示意性示出，其中在这些图中所示的尺寸不按照比例绘制。实际上，该间隙能够具有在10μm和100μm之间的范围内的高度，具体为30μm到70μm，40μm到60μm，或者50μm或大约50μm的值。
另外，结合图2A-2C以及图3A-3C，根据另一实施例，第一工具10和第二工具20每个保持在恒定温度上。第一工具10保持在80℃和200℃之间的范围内的恒定温度，而第二工具20保持在100℃和180℃之间的范围内的恒定温度。
参考图4，示出了载体的示意性侧剖视图表示，用于图示根据实施例的图1的方法。载体300本质上由层堆叠构成，所述层堆叠由第一层310、第二层320和第三层330组成。第二中间层320包括比第一层310和第三层330的每个层都低的导热率。第一层310和第三层330能够例如由金属层构成。载体300在原理上能够以与在图2A-2C和3A-3C的实施例中的载体30相同的方式来使用。然而，在此情况下，载体300自身会用作在从第一工具到载体的上表面的热传递的延迟。载体300连同放置在其上表面上或在附着到其上表面上的粘合带上的多个半导体芯片，会被放置到压缩模制设备中。与图2A-2C和图3A-3C的实施例形成对比，载体300会从一开始直接放置在第一工具上，该第一工具能够保持在80℃和180℃之间的范围内的恒定温度上。从第一工具到载体300的上表面的热传递的延迟是由于低导热率的第二中间层320所导致的。在压缩模制阶段开始时，也就是，当刚将载体300放置到第一工具上时，载体300的上表面依然处于相对低的温度，因为载体300的第二中间层320阻碍了从第一工具经由第一层310到第三层330的热流动。仅仅在一定量的时间使足够热传递通过第二中间层320之后，使得第三层330会至少近似达到第一工具的温度。因此，载体300自身用作从第一工具到载体300的上表面的热传递的延迟。在此实施例中，因此将不一定如在图2A-2C和图3A-3C的实施例中的情况那样建立在载体与第一工具之间的间隙。
参考图5，示出了绘制针对两个不同配置的、在压缩模制过程中附接到载体的上表面的粘合带的测量温度随时间变化的示图。在图5的示图中示出两条曲线，其中一条（空心圆）关于如下实施例：具体通过如图2A-2C以及图3A-3C中所示的实施例之一建立高度为50μm的空气间隙。另一曲线（实心圆）关于如下示例：其不形成本发明的部分，且其中贯穿整个压缩模制过程根本没有在载体与第一工具之间建立间隙和热传递的延迟。在图5的示图中，示例的曲线示出由于在第一工具与载体之间的最优热传递所导致的、带的温度随时间的初始急剧增加。在大约5秒后，该曲线达到饱和水平，该饱和水平接近第一工具的温度附近的上温度。这意味着，在压缩模制阶段开始时，也就是从开始建立真空之后5秒，温度相当高，使得带的粘合力可能恶化连同增加剥离半导体芯片的危险。另一方面，实施例的曲线示出温度的平滑增加，使得在压缩模制阶段期间能够显著减少剥离半导体芯片或带的危险。能够看到，在压缩模制阶段开始时，温度稍微低于60℃，以及在压缩模制阶段期间温度升高了几乎100%直到其达到其最终水平。
参考图6，示出根据实施例的用于制造半导体芯片面板的方法的流程图。所述方法包括：提供多个半导体芯片（s1）；将所述多个半导体芯片放置在载体上（s2）；提供包括第一工具和第二工具的压缩模制设备（s3）；将载体放置在压缩模制设备的第一工具上（s4）；以及通过压缩模制用模制材料密封半导体芯片，其中在压缩模制期间，载体的上表面的温度升高了大于30%（s5）。
根据一个实施例，将粘合带附着到载体的上表面并将半导体芯片放置到粘合带上，这意味着在压缩模制阶段期间粘合带的温度从相对低水平平滑增加到在压缩模制阶段结束时的相对高水平。
根据图6的方法的实施例，在压缩模制阶段期间的温度升高也能够大于40%、50％、60％、70％、80％或90％。
根据图6的方法的实施例，在压缩模制阶段开始时，载体的上表面的温度，具体是附着到载体的带的温度，低于100℃。温度能够甚至低于此，具体为低于95℃、90℃、85℃、80℃、75℃、70℃，低于65℃，或者低于60℃。
根据图6的实施例的方法的其他实施例能够根据上面结合图1说明的实施例或特征来形成。
参考图7，示出了根据实施例的用于制造半导体芯片面板的方法的流程图。所述方法包括：提供多个半导体芯片（s1）；将多个半导体芯片放置在载体上（s2）；提供压缩模制设备，所述压缩模制设备包括第一工具和第二工具（s3）；将所述载体放置在压缩模制设备的第一工具上（s4）；以及通过压缩模制用模制材料来密封半导体芯片，其中在压缩模制开始时，载体的上表面的温度低于100℃（s5）。
图7的方法的其他实施例能够根据如上面结合图1或图6说明的实施例和特征来形成。
参考图8，示出用于图示根据实施例的用于制造半导体芯片面板的方法的流程图。所述方法包括：提供多个半导体芯片（s1）；将所述多个半导体芯片放置在载体上（s2）；提供包括第一工具和第二工具的压缩模制设备（s3）；将所述载体放置在压缩模制设备的第一工具上（s4）；以及通过压缩模制用模制材料来密封半导体芯片，其中在压缩模制期间增加第一工具的温度（s5）。
根据图8的方法的实施例，从第一工具到载体的热传递没有如在图1的实施例中的情况那样被人为阻碍或延迟。第一工具的温度能够例如以使得在载体的上表面处或在附着到载体的带处的温度将遵循如图5中所示的实施例的曲线（空心圆）的方式来增加。
根据图8的方法的实施例，在压缩模制开始时，第一工具的温度能够是T1≥80℃，以及在压缩模制期间，第一工具的温度能够增加到T2≤180℃。
根据图8的方法的实施例，在压缩模制期间，另外延迟从第二工具到载体的上表面的热传递。尤其，根据实施例，代替将第二工具的温度从一开始保持在相对高的恒定温度上，能够将第二工具的温度从相对低的温度增加到相对高的温度，使得在到载体的上表面的热传递中具有延迟并且缓慢地增加在载体的上表面上的温度。更具体地，在压缩模制开始时，第二工具的温度能够是T3≥80℃，以及在压缩模制期间，第二工具的温度能够增加到T4≤180℃。
另一实施例针对一种压缩模制设备，其包括：第一工具和第二工具；用于加热第一工具的第一加热器件；以及用于延迟到第一工具的表面的热流的热流延迟元件；或者备选地，热定时器，与第一加热器件连接以根据特定时间函数对第一工具进行加热。因此，所述压缩模制设备或者包括热流延迟元件或者热定时器。如果其包括热流延迟元件，其可以根据如在图1-4、6或7中之一描绘的方法工作，而如果其包括热定时器，其可以根据如图8中描绘的方法工作。尤其，热流延迟元件能够例如由如图2A-C中所示的多个销11构成，或者其能够由如图3A-C中描绘的第一工具10中的通孔10A连同适当的器件构成，所述适当的器件用于按压空气通过所述通孔10A以生成在所述第一工具10上方的空气层。热流延迟元件也能够由载体诸如图4中描绘的载体构成。如果使用热定时器而非热流延迟元件，能够调节热定时器，使得其如例如在本文中的先前实施例中说明的那样缓慢地升高第一工具的温度。在根据另一实施例的压缩模制设备中，也可以采用热流延迟元件和热定时器两者。
Claims (11)
1.一种用于制造半导体芯片面板的方法，所述方法包括：
提供多个半导体芯片；
将所述半导体芯片放置在载体上；
提供包括第一工具和第二工具的压缩模制设备；
将所述载体放置在所述压缩模制设备的第一工具上；以及
通过压缩模制用模制材料来密封所述半导体芯片，其中在压缩模制期间，延迟从第一工具到载体的上表面的热传递，其中在压缩模制期间：
在所述第一工具与所述载体之间提供间隙；并且
按压在第一工具的上表面与载体的下表面之间的空气。
2.一种用于制造半导体芯片面板的方法，所述方法包括：
提供多个半导体芯片；
将所述半导体芯片放置在载体上；
提供包括第一工具和第二工具的压缩模制设备，其中所述压缩模制设备的第一工具包括多个销，所述多个销从第一工具的上表面延伸并能够插入到第一工具中；
将所述载体放置在所述压缩模制设备的第一工具上，使得所述载体位于所述销上，因此在载体的下表面与第一工具的上表面之间建立间隙；以及
通过压缩模制用模制材料来密封所述半导体芯片，其中在压缩模制期间，延迟从第一工具到载体的上表面的热传递，其中在压缩模制期间，减少在第一工具与第二工具之间的距离，直到所述销插入到第一工具中并且载体达到搁置成其下表面处于第一工具的上表面。
3.一种用于制造半导体芯片面板的方法，所述方法包括：
提供多个半导体芯片；
将所述半导体芯片放置在载体上；
提供包括第一工具和第二工具的压缩模制设备；
将所述载体放置在所述压缩模制设备的第一工具上，其中所述载体包括下金属层、上金属层以及中间层，其中所述中间层包括比下金属层和上金属层的每一个均低的导热率；以及
通过压缩模制用模制材料来密封所述半导体芯片，其中在压缩模制期间，延迟从第一工具到载体的上表面的热传递。
4.根据权利要求3所述的方法，其中以使得在压缩模制期间阻碍从载体的下表面到载体的上表面的热传递的方式来构建载体。
5.根据权利要求3所述的方法，其中在压缩模制期间，所述载体的上表面的温度升高大于30%，其中在压缩模制开始时。
6.一种用于制造半导体芯片面板的方法，所述方法包括：
提供多个半导体芯片；
将所述半导体芯片放置在载体上；
提供包括第一工具和第二工具的压缩模制设备；
将所述载体放置在所述压缩模制设备的第一工具上；以及
通过压缩模制用模制材料来密封所述半导体芯片，其中在压缩模制期间，载体的上表面的温度升高大于30%，在压缩模制的一部分期间，在第一工具的上表面与载体的下表面之间吹入空气以在第一工具与载体之间形成间隙。
7.根据权利要求6所述的方法，其中在压缩模制开始时，所述载体的上表面的温度低于100℃。
8.根据权利要求6所述的方法，其中在压缩模制期间，增加第一工具的温度。
9.一种用于制造半导体芯片面板的方法，所述方法包括：
提供多个半导体芯片；
将所述半导体芯片放置在载体上；
提供包括第一工具和第二工具的压缩模制设备，其中所述压缩模制设备的第一工具包括多个销，所述多个销从第一工具的上表面延伸并能够插入到所述第一工具中；
将载体放置在所述压缩模制设备的第一工具上，使得载体位于所述销上并且在载体的下表面与第一工具的上表面之间建立间隙；以及
通过压缩模制过程用模制材料来密封所述半导体芯片，其中在压缩模制过程期间，载体的上表面的温度升高大于30%，其中在压缩模制过程期间，减少在第一工具与第二工具之间的距离，直到销插入到第一工具中并且载体达到搁置成其下表面处于第一工具的上表面上。
10.根据权利要求9所述的方法，其中以使得在压缩模制期间延迟从载体的下表面到载体的上表面的热传递的方式来构建所述载体。
11.根据权利要求9所述的方法，其中所述载体包括下金属层、上金属层和中间层，其中所述中间层包括比下金属层和上金属层的每一个均低的导热率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/880782 | 2010-09-13 | ||
| US12/880,782 US8148210B1 (en) | 2010-09-13 | 2010-09-13 | Method for fabricating a semiconductor chip panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102403238A CN102403238A (zh) | 2012-04-04 |
| CN102403238B true CN102403238B (zh) | 2016-01-27 |
Family
ID=45756235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110269153.2A Active CN102403238B (zh) | 2010-09-13 | 2011-09-13 | 用于制造半导体芯片面板的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8148210B1 (zh) |
| CN (1) | CN102403238B (zh) |
| DE (1) | DE102011053518B4 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569422B2 (en) | 2006-08-11 | 2009-08-04 | Megica Corporation | Chip package and method for fabricating the same |
| US8524577B2 (en) * | 2011-10-06 | 2013-09-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure |
| US9196588B2 (en) * | 2011-11-04 | 2015-11-24 | Invensas Corporation | EMI shield |
| US9209046B2 (en) * | 2013-10-02 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
| DE102013220790A1 (de) * | 2013-10-15 | 2015-04-16 | Osram Opto Semiconductors Gmbh | Herstellung eines optoelektronischen Bauelements |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101689516A (zh) * | 2007-06-28 | 2010-03-31 | 松下电器产业株式会社 | 半导体元件的安装构造体及其制造方法、半导体元件的安装方法及加压工具 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4460537A (en) * | 1982-07-26 | 1984-07-17 | Motorola, Inc. | Slot transfer molding apparatus and methods |
| US6566741B2 (en) * | 1999-10-21 | 2003-05-20 | Intel Corporation | Grounding of package substrates |
| US7520052B2 (en) * | 2005-06-27 | 2009-04-21 | Texas Instruments Incorporated | Method of manufacturing a semiconductor device |
| US7833456B2 (en) * | 2007-02-23 | 2010-11-16 | Micron Technology, Inc. | Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece |
| JP5285285B2 (ja) | 2008-01-29 | 2013-09-11 | Ｔｏｗａ株式会社 | 半導体チップの圧縮成形方法 |
| KR101261104B1 (ko) * | 2008-04-04 | 2013-05-06 | 데쿠세리아루즈 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
2010
- 2010-09-13 US US12/880,782 patent/US8148210B1/en active Active
-
2011
- 2011-09-12 DE DE102011053518.7A patent/DE102011053518B4/de active Active
- 2011-09-13 CN CN201110269153.2A patent/CN102403238B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101689516A (zh) * | 2007-06-28 | 2010-03-31 | 松下电器产业株式会社 | 半导体元件的安装构造体及其制造方法、半导体元件的安装方法及加压工具 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8148210B1 (en) | 2012-04-03 |
| CN102403238A (zh) | 2012-04-04 |
| DE102011053518B4 (de) | 2017-10-12 |
| DE102011053518A1 (de) | 2012-03-15 |
| US20120064673A1 (en) | 2012-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102403238B (zh) | 用于制造半导体芯片面板的方法 | |
| CN103811430B (zh) | 层叠封装结构及其形成方法 | |
| CN103681561B (zh) | 层叠封装结构中的无源器件及其形成方法 | |
| US9412717B2 (en) | Apparatus and methods for molded underfills in flip chip packaging | |
| JP2003174124A (ja) | 半導体装置の外部電極形成方法 | |
| CN104051382B (zh) | 叠层封装结构及其形成方法 | |
| WO2007106487A3 (en) | Methods of making qfn package with power and ground rings | |
| US20080023806A1 (en) | Stress-free lead frame | |
| CN105269758A (zh) | 半导体封装模具、封装结构及封装方法 | |
| CN108431950A (zh) | 半导体装置及其制造方法 | |
| CN105489509A (zh) | 应用钢网印刷技术优化点胶工艺的光学传感芯片封装方法 | |
| US8035205B2 (en) | Molding compound flow controller | |
| US7189601B2 (en) | System and method for forming mold caps over integrated circuit devices | |
| CN101190556B (zh) | 废胶剥除装置 | |
| US20090124044A1 (en) | Method for removing bubbles from adhesive layer of semiconductor chip package | |
| CN104810462B (zh) | 一种中大功率led驱动芯片的esop8引线框架 | |
| CN1149920A (zh) | 智能卡形式的证件卡或类似物 | |
| US9076802B1 (en) | Dual-sided film-assist molding process | |
| US6514797B2 (en) | Underfill applications using film technology | |
| CN106653655B (zh) | 实现多芯片引脚再布线的塑封模具和工艺方法 | |
| US7678617B1 (en) | Universal laminator | |
| CN102064139A (zh) | 半导体封装结构 | |
| JP2000133666A (ja) | 半導体パッケ―ジ用金型 | |
| CN207602549U (zh) | 一种三维芯片堆叠芯片尺寸封装结构 | |
| CN107808872B (zh) | 一种腔体向下的球栅阵列塑料封装制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |