CN204067330U - 一种基板片式载体csp封装件 - Google Patents
一种基板片式载体csp封装件 Download PDFInfo
- Publication number
- CN204067330U CN204067330U CN201420365306.2U CN201420365306U CN204067330U CN 204067330 U CN204067330 U CN 204067330U CN 201420365306 U CN201420365306 U CN 201420365306U CN 204067330 U CN204067330 U CN 204067330U
- Authority
- CN
- China
- Prior art keywords
- pad
- chip
- substrate
- connecting hole
- middle support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 238000005538 encapsulation Methods 0.000 abstract description 18
- 238000005520 cutting process Methods 0.000 abstract description 5
- 238000011179 visual inspection Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 27
- 239000004033 plastic Substances 0.000 description 17
- 239000003292 glue Substances 0.000 description 10
- 239000005022 packaging material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 210000001217 buttock Anatomy 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000206 moulding compound Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000005491 wire drawing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供了一种基板片式载体CSP封装件，包括含有中间支撑层的基板，中间支撑层相对侧壁上设有多个连接孔；连接孔内有第一金属层，中间支撑层两个端面上设有与连接孔数量相同的第一焊盘和第二焊盘，第一金属层两端分别与第一焊盘和第二焊盘相连；中间支撑层的管芯粘接区设有多个内有筒形第二金属层的散热孔，IC芯片的焊盘与第二焊盘相连，基板上固封有塑封体。通过晶圆减薄划片、粘接管芯、引线键合、包封、打标记、切割分离、测试及目检，制得基板片式载体CSP封装件。本封装件尺寸紧凑，用于引出端较少的IC器件，替代TSSOP等常规封装，对于0.350mm厚度的IC芯片，本封装厚度可达到1mm以下。
Description
技术领域
本实用新型属于电子器件制造半导体封装技术领域，涉及一种CSP封装件，具体涉及一种基板片式载体CSP封装件。
背景技术
随着电子芯片封装件形状的发展，集成电路安装方法已从插入型转化到表面安装型（STM），STM实现了IC封装的高密度化、薄型化、轻量化，STM技术包括导线连接法、载带自动键合（TAB）法、倒装芯片法。近年来，由于智能手机等无线通讯设备的迅猛发展，集成电路封装对封装件的形状要求越来越高，常规的引线框架小型化塑料封装，如TSSOP、TQFP，要实现封装厚度小于1mm以下的封装，其管芯必须减薄到0.254mm，同时由于引线框架引脚的分布面积较大，使其引线框架载体面积狭小，很难容纳更大的管芯，引脚的分布面积占封装件安装面积的比重也较大。另外，随着芯片中晶体管的数目越来越多，发热量也越来越大，在芯片面积不随之大幅增加的情况下，器件发热密度越来越高，过热问题已成为目前制约电子器件技术发展的瓶颈。
发明内容
本实用新型的目的是提供一种基板片式载体CSP封装件，具有较大的引线框架载体面积，能够容纳更多的管芯，且散热性能良好。
为实现上述目的，本实用新型所采用的技术方案是：一种基板片式载体CSP封装件，包括基板，基板又包括中间支撑层，中间支撑层中一组相对的侧壁上分别设有多个半圆形的连接孔，且该两个侧壁上连接孔的数量相同；每个连接孔的表面均电镀有第一金属层，第一金属层的内孔为第一通孔，中间支撑层的一个端面上设有数量与连接孔数量相同的第一焊盘，中间支撑层的另一个端面上设有数量与连接孔数量相同的第二焊盘，一个连接孔内的第一金属层的一端与一个第一焊盘相连接，一个连接孔内的第一金属层的另一端与一个第二焊盘相连接；中间支撑层的中间部位设有管芯粘接区，管芯粘接区内设有多个散热孔，该多个散热孔的内表面上均设有筒形的第二金属层；基板设有第二焊盘的端面上粘贴有IC芯片，IC芯片上的第三焊盘通过键合引线与第二焊盘相连接，基板设有第二焊盘的端面上固封有塑封体；第二焊盘、IC芯片、第三焊盘、键合引线、第一金属层的表面以及基板设有第二焊盘的端面均位于塑封体内。
本CSP封装是一种尺寸紧凑的薄型CSP，主要用于引出端较少的IC器件，替代TSSOP等常规封装，对于0.350mm厚度的IC芯片，本封装厚度可达到1mm以下。而常规模塑封装，厚度要达到1mm以下，IC芯片厚度至少要减薄到0.254mm。另外，和具有相同焊盘的常规塑料封装件相比，本封装件能容纳更大的管芯，而且因为采用无引线设计，安装面积比具有同样封装尺寸的引线框架封装小的多。同时，封装件底部散热孔的设置，使本封装散热性能良好，散热性能优于常规封装。
除了优良的形状因子外，本封装是成本相对较低的CSP封装，因为本封装的制造能在现有封装基本设施上采用现有技术进行，而且本封装用第一种方法包封时取代常规模塑封装，采用注射器滴涂球型顶滴胶包封方式对封装芯片和焊线进行保护；第二种包封方法采用MGP模多段模流注射防翘曲软件控制技术，对包封芯片和焊线进行保护；第三种包封方法采用带真空吸附的全自动AUTO Mold自动模包封系统，对包封芯片和焊线进行保护。
附图说明
图1是本实用新型CSP封装件第一种实施例的示意图。
图2是本实用新型CSP封装件第二种实施例的示意图。
图3是本实用新型CSP封装件第三种实施例的示意图。
图4是本实用新型CSP封装件中基板的示意图。
图5是图4的左视图。
图6是图4的后视图。
图中：1.基板，2.第一焊盘，3.第一金属层，4.第二焊盘，5.塑封体，6.IC芯片，7.第三焊盘，8.键合引线，9.第一通孔，10.粘片胶，11.第二金属层，12.第二通孔，13.中间支撑层，14.管芯粘接区。
具体实施方式
下面结合附图和具体实施方式对本实用新型进行详细说明。
如图1所示，本实用新型第一种实施例CSP封装件，包括结构如图4、图5和图6所示的基板1，基板1包括中间支撑层13，中间支撑层13中一组相对的侧壁上分别设有多个半圆形的连接孔，且该两个侧壁上的连接孔的数量相同，并相对于中间支撑层13的轴线对称设置；每个连接孔的表面均电镀有第一金属层3，第一金属层3的内孔为第一通孔9，中间支撑层13的一个端面上设有数量与连接孔数量相同的第一焊盘2，中间支撑层13的另一个端面上设有数量与连接孔数量相同的第二焊盘4，一个连接孔内的第一金属层3的一端与一个第一焊盘2相连接，一个连接孔内的第一金属层3的另一端与一个第二焊盘4相连接；中间支撑层13的中间部位设有管芯粘接区14，管芯粘接区14内设有多个散热孔，该多个散热孔的内表面上均设有筒形的第二金属层11，第二金属层11的内孔为第二通孔12。基板1设有第二焊盘4的端面上粘贴有IC芯片6，IC芯片6通过粘片胶10粘接于管芯粘接区14上，IC芯片6上设有第三焊盘7，第三焊盘7通过键合引线8与第二焊盘4相连接，基板1设有第二焊盘4的端面上固封有塑封体5；第二焊盘4、粘片胶10、IC芯片6、第三焊盘7、键合引线8、第一金属层3的表面以及基板1设有第二焊盘4的端面均位于塑封体5内。
图2所示的本实用新型第二种实施例CSP封装件的结构和图3所示的本实用新型第三种实施例CSP封装件的结构均与图1所示第一种实施例CSP封装件的结构完全相同，只是该三种结构的封装件分别采用不同的包封方法进行塑封，致使塑封体5的外形略有不同：第一种实施例中塑封体5呈光滑弧度形状，具有一定的脱模角度；第二种实施例中塑封体5的外形一致性较好，塑封体5顶部有15°～30°的倒角，第三种实施例中塑封体5顶部为平面。
基板1是一种刚性基板，中间支撑层13可采用有机层压基板。第一焊盘2作为引线键合焊盘用于基板1和IC芯片6的I/O互连；第二焊盘4作为封装件的引出端用于实现封装件与外部电路的电连接。第一金属层3为电镀层，用于实现第一焊盘2和第二焊盘4的电连接。每个散热孔内的筒形的第二金属层11可快速传导热量，以提高封装件的散热性能，
本实用新型CSP封装件采用下述方法制得：
步骤1：减薄划片
采用粗磨+细磨+抛光的减薄工艺对晶圆表面进行减薄；粗磨和细磨是通过机械研磨的方式，将晶圆减薄到一定厚度，一般粗磨减薄到350±10μm，细磨减薄到280±10μm；粗磨时减薄机研磨轮转速很快，可快速去除晶圆背面的Si材质，但同时容易对晶圆造成损伤，所以粗磨进行一定时间之后，要通过降低研磨轮的转速对晶圆进行细磨，从而最大程度的避免晶圆背面的机械损伤和应力残余；由于机械研磨本身就是一个物理施压、损伤、破裂、移除的过程，采用抛光工艺，可进一步改善晶圆背面的机械损伤和应力残余，使晶圆表面粗糙度达到0.05μm～0.12μm，防止晶圆在移动过程中由于翘曲而产生破裂，抛光工艺可采用干抛、湿抛、干法刻蚀、湿法刻蚀等；
在减薄后的晶圆背面贴上蓝膜，且要对贴上蓝膜后的晶圆进行烘烤，然后采用双刀划片工艺将晶圆切割成单个的IC芯片；划片时，第一刀刀痕深度为减薄后晶圆厚度的2/3左右,第二刀直接将晶圆分离成单个的IC芯片，并且在粘贴于晶圆背面的蓝膜上留下明显的刀痕，为防止芯片掉落，不能将蓝膜划透；
步骤2：管芯粘接
首先将基板送到上芯机的上料台，划片后的晶圆放置于晶圆工作台，并采用上芯机配备的写胶系统（根据芯片尺寸和粘片胶粘度不同选择写胶头的大小，写胶图案也和芯片形状尺寸有关）在基板上管芯粘接区画胶，然后使用顶针将蓝膜上的IC芯片顶起，同时采用吸嘴吸取芯片，将IC芯片准确的放置在基板上的管芯粘接区进行粘接；为进一步提高芯片与基板的粘接牢度，需将上芯后的基板送烘箱烘烤，采用防离层烘烤工艺、在150℃的温度下烘烤3小时；烘烤后，进一步对上芯后的基板进行等离子清洗；
步骤3：引线键合
将IC芯片上的第三焊盘通过键合引线连接到基板上表面的第一焊盘，键合引线时：采用铜线、金线或合金线球型键合工艺，首先利用热能和超声在IC芯片焊盘即第三焊盘上焊接一个圆形金属球，然后升高劈刀高度，拉丝拱弧在基板第一焊盘上进行针脚式键合，形成鱼尾形焊点；之后，拉尾线进入下一次键合，直到完成整个封装的引线键合；
步骤4：包封
封装体的包封分为三种方法：
第一种方法：小批量和研发阶段，为了降低工艺成本，采用球型滴胶包封工艺，包封料是具有中等粘度（粘度范围：9400～11000 mPa.s 25 ??C）的环氧树脂液体；首先在基板上安装硅酮树脂掩模，防止环氧树脂溢出，然后使用针筒和针头的注射器系统进行塑封料滴涂，直到塑封料填充第一通孔，完全包覆IC芯片、IC芯片焊盘、键合引线、基板上表面一部分及第一焊盘；包封完成之后，去除安装在基板表面的硅酮树脂掩模，并在150℃温度条件下，进行2小时后固化，得到的塑封体5如图1所示。由于该球型滴胶包封是在现有COB（chip On board）封装基础设施上采用现有技术进行，故而封装成本较低，是一种低成本封装工艺。
第二种方法：采用塑模包封工艺，塑封时采用半自动MGP(multiple gate plunger)多注塑头模具包封系统，应用现有的多段注射防翘曲软件控制技术，将塑封料注入模具型腔，直到塑封料填充第一通孔，完全包覆IC芯片、IC芯片焊盘、键合引线、基板上表面一部分及第一焊盘，多段注射防翘曲软件控制包封工艺可解决塑封过程中的冲丝、翘曲和离层。之后采用防翘曲专用固化夹具夹紧塑封后的胶体，在175℃ ±10℃温度下，后固化4～7小时；由于模具型腔的限制，封装体外形一致性较好，并且为了塑封后脱模容易，塑封体5顶部具有15°～30°的倒角，如图2；
第三种方法：采用塑模包封工艺，塑封时采用带真空吸附的全自动AUTO Mold自动模包封系统，应用现有的多段注射防翘曲软件控制技术，将塑封料注入模具型腔，直到塑封料填充第一冲制通孔，完全包覆IC芯片、IC芯片焊盘、键合引线、基板上表面一部分及第一焊盘，多段注射防翘曲软件控制包封工艺可解决塑封过程中的冲丝、翘曲和离层。之后采用防翘曲专用固化夹具夹紧塑封后的胶体，在175℃ ±10℃温度下，后固化4～7小时；由于自动模型腔是整体封装，切割分离后的封装体外形一致性较好，并且封装体棱角呈直角形状，如图3所示；
塑模包封工艺适用于封装件的大批量生产，可提高封装产品封装外形的一致性和生产效率，其中，带真空吸附的全自动AUTO Mold自动模塑封系统价格昂贵，一次性投资较大。
步骤5：打标记
包封工序之后，采用全自动或半自动激光打印机，在封装体上打上标志；
步骤6：切割分离
由于基板最初是一整块平板形式，包含有很多个封装单元，切割时，采用机械或激光切割方式，沿切割线将大基板切割分离成单个封装单元，同时第一通孔被分为两半，第一通孔内的第一金属层成为圆拱形状；
步骤7：测试及目检
对分离后的产品进行测试及目检，挑出不良品及废品，合格品即为制得的基板片式载体CSP封装件。
本封装件包封，既有快速开发低成本批量生产的球型滴胶包封，也有较低成本的半自动MGP模塑料包封模具生产，还有高品质、低冲线率的带真空吸附的全自动AUTO Mold自动模包封系统生产，可以根据需要选择生产方式。
上述已经描述了本实用新型的实施例。然而，应当理解，在不脱离本实用新型的精神和范围的情况下，可以做出各种修改。
Claims (3)
1. 一种基板片式载体CSP封装件，其特征在于，包括基板（1），基板（1）又包括中间支撑层（13），中间支撑层（13）中一组相对的侧壁上分别设有多个半圆形的连接孔，且该两个侧壁上连接孔的数量相同；每个连接孔的表面均电镀有第一金属层（3），第一金属层（3）的内孔为第一通孔（9），中间支撑层（13）的一个端面上设有数量与连接孔数量相同的第一焊盘（2），中间支撑层（13）的另一个端面上设有数量与连接孔数量相同的第二焊盘（4），一个连接孔内的第一金属层（3）的一端与一个第一焊盘（2）相连接，一个连接孔内的第一金属层（3）的另一端与一个第二焊盘（4）相连接；中间支撑层（13）的中间部位设有管芯粘接区（14），管芯粘接区（14）内设有多个散热孔，该多个散热孔的内表面上均设有筒形的第二金属层（11）；基板（1）设有第二焊盘（4）的端面上粘贴有IC芯片（6），IC芯片（6）上的第三焊盘（7）通过键合引线（8）与第二焊盘（4）相连接，基板（1）设有第二焊盘（4）的端面上固封有塑封体（5）；第二焊盘（4）、IC芯片（6）、第三焊盘（7）、键合引线（8）、第一金属层（3）的表面以及基板（1）设有第二焊盘（4）的端面均位于塑封体（5）内。
2. 根据权利要求1所述基板片式载体CSP封装件，其特征在于，中间支撑层（13）两个侧壁上的连接孔相对于中间支撑层（13）的轴线对称设置。
3. 根据权利要求1所述基板片式载体CSP封装件，其特征在于，IC芯片（6）粘接于管芯粘接区（14）上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420365306.2U CN204067330U (zh) | 2014-07-03 | 2014-07-03 | 一种基板片式载体csp封装件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420365306.2U CN204067330U (zh) | 2014-07-03 | 2014-07-03 | 一种基板片式载体csp封装件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204067330U true CN204067330U (zh) | 2014-12-31 |
Family
ID=52208786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420365306.2U Expired - Lifetime CN204067330U (zh) | 2014-07-03 | 2014-07-03 | 一种基板片式载体csp封装件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204067330U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124216A (zh) * | 2014-07-03 | 2014-10-29 | 天水华天科技股份有限公司 | 一种基板片式载体csp封装件及其制造方法 |
| CN108807198A (zh) * | 2018-05-25 | 2018-11-13 | 南京恒电电子有限公司 | 一种实现微波混合集成电路射频裸芯片封装的方法 |
| CN111244249A (zh) * | 2020-03-04 | 2020-06-05 | 宁波升谱光电股份有限公司 | 一种发光组件的密封器件及其制作方法、发光组件 |
| CN111834329A (zh) * | 2020-06-30 | 2020-10-27 | 江苏长电科技股份有限公司 | 一种新型半导体封装结构及其制造方法 |
-
2014
- 2014-07-03 CN CN201420365306.2U patent/CN204067330U/zh not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124216A (zh) * | 2014-07-03 | 2014-10-29 | 天水华天科技股份有限公司 | 一种基板片式载体csp封装件及其制造方法 |
| CN108807198A (zh) * | 2018-05-25 | 2018-11-13 | 南京恒电电子有限公司 | 一种实现微波混合集成电路射频裸芯片封装的方法 |
| CN108807198B (zh) * | 2018-05-25 | 2020-07-07 | 南京恒电电子有限公司 | 一种实现微波混合集成电路射频裸芯片封装的方法 |
| CN111244249A (zh) * | 2020-03-04 | 2020-06-05 | 宁波升谱光电股份有限公司 | 一种发光组件的密封器件及其制作方法、发光组件 |
| CN111834329A (zh) * | 2020-06-30 | 2020-10-27 | 江苏长电科技股份有限公司 | 一种新型半导体封装结构及其制造方法 |
| CN111834329B (zh) * | 2020-06-30 | 2021-12-24 | 江苏长电科技股份有限公司 | 一种半导体封装结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104124216A (zh) | 一种基板片式载体csp封装件及其制造方法 | |
| CN104465595B (zh) | 基于定制引线框架的csp型mems封装件及生产方法 | |
| CN204067330U (zh) | 一种基板片式载体csp封装件 | |
| JP2003174124A (ja) | 半導体装置の外部電極形成方法 | |
| CN105023900A (zh) | 埋入硅基板扇出型封装结构及其制造方法 | |
| US20130223018A1 (en) | High-density sim card package and production method thereof | |
| CN103199187B (zh) | 一种发光二极管封装基板与封装结构及其制作方法 | |
| KR20050063700A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| CN106328517A (zh) | 一种二极管封装的制备工艺 | |
| CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
| CN102231372B (zh) | 多圈排列无载体ic芯片封装件及其生产方法 | |
| US20140091479A1 (en) | Semiconductor device with stacked semiconductor chips | |
| CN102231376B (zh) | 多圈排列无载体双ic芯片封装件及其生产方法 | |
| CN209133532U (zh) | Led封装模组 | |
| CN101190556B (zh) | 废胶剥除装置 | |
| TW559960B (en) | Fabrication method for ball grid array semiconductor package | |
| WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
| CN102515082A (zh) | 一种单载体mems器件封装件及其生产方法 | |
| CN108400218B (zh) | 一种基于csp型式的led封装方法 | |
| CN204885147U (zh) | 埋入硅基板扇出型封装结构 | |
| CN107275302A (zh) | 扇出型封装结构及其制造方法 | |
| JP2009044037A (ja) | 半導体集積回路装置の製造方法 | |
| CN111128760A (zh) | 一种基于扇出型封装工艺的芯片封装方法及芯片封装结构 | |
| CN110176440B (zh) | 一种用超声波制造集成电路芯片封装结构及其焊接工艺 | |
| CN202394892U (zh) | 多圈排列双ic芯片封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |