CN108074884B - 半导体器件封装结构 - Google Patents

半导体器件封装结构 Download PDF

Info

Publication number
CN108074884B
CN108074884B CN201710749406.3A CN201710749406A CN108074884B CN 108074884 B CN108074884 B CN 108074884B CN 201710749406 A CN201710749406 A CN 201710749406A CN 108074884 B CN108074884 B CN 108074884B
Authority
CN
China
Prior art keywords
sidewall
semiconductor device
chamber
device package
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710749406.3A
Other languages
English (en)
Other versions
CN108074884A (zh
Inventor
房昱安
陈盈仲
黄政羚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN108074884A publication Critical patent/CN108074884A/zh
Application granted granted Critical
Publication of CN108074884B publication Critical patent/CN108074884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate

Abstract

半导体器件封装包括具有通孔的载体。盖在载体上方且包括第一侧壁、第二侧壁和连接壁。第二侧壁与第一侧壁相对，且连接壁位于第一侧壁和第二侧壁之间。盖和载体形成复数个腔室。第一侧壁、第二侧壁和连接壁形成用于流体地连接复数个腔室的空间。

Description

半导体器件封装结构
技术领域
本发明涉及半导体器件封装结构。更具体地，本发明涉及一种避免热循环所造成之退化之半导体器件封装结构。
背景技术
在封装半导体器件的制程中，使用盖来保护基板上的芯片和其它电子器件免受湿气、灰尘、微粒等影响。盖子粘合到基板上以形成半导体器件封装。然而，由于由热循环产生的捕抓空气或其他流体的膨胀(例如，可加热半导体封装以固化盖和基板之间的胶水)，盖可能从基板分离。这种效应被称为“爆米花”效应(“pop-corn”effect)。
正是在要克服这种背景下，需要开发本发明所描述的封装结构和相关方法。
发明内容
本发明之一态样涉及半导体器件封装。在一些实施例中，该半导体器件封装包含具有一通孔之一载体及在该载体上之一盖。该盖包含一第一侧壁、与该第一侧壁相对之一第二侧壁、以及在该第一侧壁和该第二侧壁之间延伸的一连接壁。该盖和该载体形成复数个腔室。该第一侧壁、该第二侧壁及该连接壁形成流体地连接该复数个腔室之一空间。
本发明之另一态样涉及半导体器件封装。在一些实施例中，该半导体器件封装包含具有一通孔之一载体、在该载体上之一盖、一第一电子部件以及一第二电子部件。该盖包含一第一侧壁、与该第一侧壁相对之一第二侧壁、在该第一侧壁和该第二侧壁之间延伸之一第三侧壁、与该第三侧壁相对且在该第一侧壁和该第二侧壁之间延伸之一第四侧壁及设置于该第三侧壁和该第四侧壁之间且在该第一侧壁和该第二侧壁之间延伸之一连接壁。该第一侧壁、该第二侧壁、该第三侧壁、该连接壁和该载体形成一第一腔室。该第一侧壁、该第二侧壁、该第四侧壁、该连接壁和该载体形成一第二腔室。该第一侧壁、该第二侧壁和该连接壁形成流体地连接该第一腔室及该第二腔室之一空间。该第一电子部件在该第一腔室中。该第二电子部件在该第二腔室中。
本发明之另一态样涉及半导体器件封装。在一些实施例中，该半导体器件封装包含具有一通孔之一载体、在该载体上之一盖、一第一电子部件以及一第二电子部件。该盖包含一第一侧壁、与该第一侧壁相对之一第二侧壁及在该第一侧壁和该第二侧壁之间延伸之一连接壁。该盖和该载体形成第一腔室及藉由该连接壁与该第一腔室分离的第二腔室，且该通孔延伸到该第一腔室。该第一电子部件在该第一腔室中，且该第二电子部件在该第二腔室中。该第一侧壁、该第二侧壁及该连接壁形成流体地连接该第一腔室及该第二腔室之一空间。
附图说明
图1A绘示根据本发明的一些实施例的半导体器件封装的透视图。
图1B绘示根据本发明的一些实施例的半导体器件封装的上视图。
图1C绘示根据本发明的一些实施例的半导体器件封装的截面图。
图1D绘示根据本发明的一些实施例的半导体器件封装的截面图。
图1E绘示根据本发明的一些实施例的半导体器件封装的盖的一部分的上视图。
图2A绘示根据本发明的一些实施例的半导体器件封装的透视图。
图2B绘示根据本发明的一些实施例的半导体器件封装的上视图。
图2C绘示根据本发明的一些实施例的半导体器件封装的截面图。
图3A绘示根据本发明的一些实施例的半导体器件封装的透视图。
图3B绘示根据本发明的一些实施例的半导体器件封装的上视图。
图3C绘示根据本发明的一些实施例的半导体器件封装的截面图。
图4A绘示根据本发明的一些实施例的半导体器件封装的截面图。
图4B绘示根据本发明的一些实施例的半导体器件封装的截面图。
图5绘示根据本发明的一些实施例的半导体器件封装的单一化操作。
贯穿图式及详细描述使用共同参考数字以指示相同或类似元件。本发明的实施例将从结合附图进行的以下详细描述更显而易见。
具体实施方式
空间说明，诸如「上面」、「下面」、「上」、「左」、「右」、「下」、「顶」、「底」、「垂直」、「水平」、「侧边」、「较高」、「较低」、「较上」、「较下」、「上方」、「下方」等等，皆说明关于一确定组件或组件群组、或一组件或组件群组之一确定平面，以用于如相关图式中所示之组件定向。应理解，此处所使用之空间说明仅用于图解说明之目的，且此处说明之结构之具体实施可以任何定向或方式作空间安置，本发明之实施例之优点并不为这种安置所偏离。
图1A是根据本发明的一些实施例的半导体器件封装1的透视图。半导体器件封装1包括载体10、盖11、芯片12和13、阻焊层 15、腔室A和B以及空间C。
载体10具有或界定通孔103。载体10可包括半导体材料、玻璃、聚合物(例如聚丙烯(polypropylene,PP))、树脂(例如双马来酰亚胺三嗪(bismaleimide-triazine,BT) 树脂或玻璃增强环氧树脂，如FR-4树脂)或其它合适的材料以支撑其上的部件。尽管图1A中未显示，可考虑到载体10可包括一个或多个重布线结构，其可包括导电迹线、通孔和接垫。
盖11包括侧壁111、113、114、和115以及连接壁112。侧壁111与侧壁114相对。侧壁113与侧壁115相对。连接壁112连接于侧壁113和侧壁115之间。侧壁113 在侧壁111和侧壁114之间延伸，且侧壁115在侧壁111和侧壁114之间延伸。
载体10和盖11的一部分界定腔室A。载体10、侧壁111、113、和115以及连接壁112界定腔室A。由侧壁111、113、114、和115所封闭之空间藉由连接壁112分隔或分离成腔室A和腔室B。
载体10和盖11的一部分界定腔室B。载体10、侧壁113、114、和115以及连接壁112界定腔室B。
载体10、侧壁113和115以及连接壁112界定空间C。侧壁113和侧壁115之间的连接壁112藉由空间C与载体10的上表面102隔开(参见图1C)。腔室A和腔室B 可以通过空间C彼此流体地连接(fluidly connected)。
芯片12可包括发光二极管(LED)、压力传感器或其他半导体器件。芯片12可包括倒装芯片型半导体器件。芯片12可包括引线接合型半导体器件。
芯片13可以包括专用集成电路(ASIC)、控制器、处理器或其他电子部件或半导体器件。
阻焊层 15设置在载体10的下表面104上(参见图1C)。表面104与载体10的上表面102相对。阻焊层 15可包括聚合物或其它合适的电介质或绝缘材料。
图1B是根据本发明的一些实施例的半导体器件封装1的上视图。通孔103可以通过光刻技术、激光钻孔、机械钻孔或其他合适的技术形成。通孔103的尺寸(例如直径)可以为约80微米(μm)至约200微米。
通孔103经设置与载体10上的芯片12相邻。通孔103设置在腔室A下方的载体 10内且延伸至腔室A中。可考虑到通孔103可被设置在腔室B下方的载体10内。可考虑到通孔103可设置在空间C下方的载体10内。
通孔103与盖11的底部隔开一距离，以防止粘合剂14流入通孔103。通孔103与侧壁111间隔开约200μm至约300μm的距离D1。通孔103与连接壁112隔开约 360μm至约460μm的距离D2。通孔103与芯片12间隔开约200μm至约300μm的距离D3。在一些实施例中，通孔103比连接壁112更靠近侧壁111，使得D1小于D2。在一些实施例中，通孔103与接合垫(未显示于图1A或图1B中)间隔开约150μm至约250μm的距离。在一些实施例中，通孔103与平面栅格阵列(LGA)针脚(亦未显示于图1A或图1B中)间隔开约150μm至约250μm的距离。间距D1、D2和D3可根据载体10上和之内的电路布局而变化。
在一些实施例中，通孔103可在距离D1至D3的设计规则下形成于腔室A内的其它位置处。例如，通孔103可以形成在侧壁113和芯片12之间的位置或侧壁115和芯片12之间的位置，且通孔103和侧壁113/115之间的距离可从约200μm至约300μm。如果其他位置之一无法满足距离D1至D3的设计规则的规格，则通孔103可以不形成在其他位置。在一些实施例中，如果在连接壁112下方没有粘合剂，则通孔103可形成在连接壁112下方或形成在连接壁112和芯片12之间。在这种情况下，距离D2小于约360μm。当通孔103形成在连接壁112下方时，距离D2可以为零。在其他实施例中，可考虑到在腔室A下方设置超过一个以上的通孔103。可考虑到通孔103是设在腔室B下。
通孔103可与载体10上的芯片13相邻。在一些实施例中，通孔103可以在距离 D1至D3的设计规则下形成在腔室B内的一位置处。例如，通孔103可形成在侧壁 113和芯片13之间的一位置处或形成在侧壁115和芯片13之间的一位置处。在一些实施例中，如果在连接壁112下面没有粘合剂，则通孔103可形成在连接壁112下方或形成在连接壁112和芯片13之间。在一些实施例中，至少两个通孔103中的一者可设置在腔室A内，而另一者可设置在腔室B内。
图1C是根据本发明的一些实施例的半导体器件封装1的截面图。阻焊层 15可包括一个或多个开口151。阻焊开口151的尺寸可以为约200μm至约300μm。阻焊开口 151的尺寸大于通孔103的尺寸大约100μm。开口151与通孔103对准。开口151可以具有±50μm的偏移公差。如图1C所示，通孔103自载体10的上表面102延伸至载体 10的下表面104。
在一些实施例中，侧壁111、113、114、和115、连接壁112、和半导体器件封装1 的盖11的上部116是一体成型的。每个侧壁111、113、114、和115的高度与连接壁 112的高度实质上相同。粘合剂14设置在盖11的侧壁111、113、114、和115的各者的底部和载体10之间。粘合剂14不存在于连接壁112的下方。粘合剂14可经固化以牢固地连接载体10和盖11。腔室A由侧壁111、113、和115、连接壁112、和载体10 形成。芯片12设置在腔室A内和载体10的表面102上。芯片13设置在腔室B内和载体10的表面102上。空间C可在腔室A和B之间连通流体或空气。在热循环期间，空气压力可从通孔103排出。形成在载体10中的通孔103将空气自腔室A和B排出，以防止爆米花效应。经设计的距离D1、D2、和D3可避免粘合剂14溢入通孔103中。
图1D是根据本发明的一些实施例的半导体器件封装1'的截面图。除了通孔103形成在盖11的上部116之外，半导体器件封装1'类似于参考图1C所示和描述的半导体器件封装1。通孔103可以安置在腔室A的上方。通孔103可以安置在腔室A的上方而不是腔室B的上方，使得光从LED芯片12通过通孔103，而不进入腔室B。通孔 103可在LED芯片12的上方。虽然图1D中并未显示，可以考虑到通孔103可以安置在腔室B上方。通孔103不直接安置在芯片13的上方。
图1E是根据本发明的一些实施例的半导体器件封装1的盖11的一部分的上视图。在图1E中，通孔103的形状系概略地显示为倾斜结构。倾斜结构的设计可以减少串扰。
图2A是根据本发明的一些实施例的半导体器件封装2的透视图。类似于图1A，半导体器件封装2包括载体10、盖21、芯片12和13、阻焊层15、腔室A和B以及空间C。
载体10具有或界定通孔103。载体10可包括侧壁211、213、214、和215以及连接壁212。侧壁211与侧壁214相对。侧壁213与侧壁215相对。连接壁212连接于侧壁213和侧壁215之间。侧壁213在侧壁211和侧壁214之间延伸，且侧壁215在侧壁211和侧壁214之间延伸。
载体10和盖21的一部分界定腔室A。载体10、侧壁211、213、和215以及连接壁212界定腔室A。由侧壁211、213、214、和215所封闭之空间藉由连接壁212分隔或分离成腔室A和腔室B。
载体10和盖21的一部分界定腔室B。载体10、侧壁213、214、和215以及连接壁212界定腔室B。
载体10、侧壁213和215以及连接壁212界定空间C。侧壁213和侧壁215之间的连接壁212藉由空间C与载体10的上表面102隔开(参见图2C)。
图2B是根据本发明的一些实施例的半导体器件封装2的上视图。通孔103可以通过光刻技术、激光钻孔、机械钻孔或其他合适的技术形成。通孔103的尺寸(例如直径)可以为约80μm至约200μm。
通孔103经设置与载体10上的芯片12相邻。通孔103设置在腔室A下方的载体 10内且延伸至腔室A中。可考虑到通孔103可被设置在腔室B下方的载体10内。可考虑到通孔103可设置在空间C下方的载体10内。
通孔103与盖11的底部隔开一距离，以防止粘合剂14流入通孔103。通孔103与侧壁211间隔开约200μm至约300μm的距离D1。通孔103与连接壁212隔开约 360μm至约460μm的距离D2。通孔103与芯片12间隔开约200μm至约300μm的距离D3。在一些实施例中，通孔103与接合垫(未显示于图2A或图2B中)间隔开约 150μm至约250μm的距离。在一些实施例中，通孔103与平面栅格阵列(LGA)针脚 (亦未显示于图2A或图2B中)间隔开约150μm至约250μm的距离。距离D1、D2和 D3可根据载体10上和之内的电路布局而变化。
在一些实施例中，通孔103可在距离D1至D3的设计规则下形成于腔室A内的其它位置处。例如，通孔103可以形成在侧壁213和芯片12之间的位置或侧壁215和芯片12之间的位置，且通孔103和侧壁213/215之间的距离可从约200μm至约300μm。如果其他位置之一无法满足距离D1至D3的设计规则的规格，则通孔103可以不形成在其他位置。在一些实施例中，如果在连接壁212下方没有粘合剂，则通孔103可形成在连接壁212下方或形成在连接壁212和芯片12之间。在这种情况下，距离D2小于约360μm。当通孔103形成在连接壁212下方时，距离D2可以为零。在一些实施例中，可考虑到在腔室A下方设置超过一个以上的通孔103。可考虑到通孔103是设在腔室B下。
通孔103可与载体10上的芯片13相邻。在一些实施例中，通孔103可以在距离 D1至D3的设计规则下形成在腔室B内的一位置处。例如，通孔103可形成在侧壁 213和芯片13之间的一位置处或形成在侧壁215和芯片13之间的一位置处。在一些实施例中，如果在连接壁212下面没有粘合剂，则通孔103可形成在连接壁212下方或形成在连接壁212和芯片13之间。在一些实施例中，至少两个通孔中的一者可设置在腔室A内，而另一者可设置在腔室B内。
图2C是根据本发明的一些实施例的半导体器件封装2的截面图。阻焊层 15可包括一个或多个开口151。阻焊开口151的尺寸可以为约200μm至约300μm。阻焊开口 151的尺寸大于通孔103的尺寸大约100μm。开口151与通孔103对准。开口151可以具有±50μm的偏移公差。
盖21包括侧壁211、213、214、和215、连接壁212、和顶部透明板216。侧壁 211、213、214、和215各者的高度与连接壁212的高度实质上相同。粘合剂14包括粘合剂141和142。透明板216藉由粘合剂142附接到侧壁211、213、214、和215和连接壁212。侧壁211、213、214、和215藉由粘合剂141附接到载体10的上表面 102。粘合剂14不存在于连接壁112的下方。粘合剂141可经固化以牢固地连接载体 10至盖21的侧壁211、213、214、和215。粘合剂142可经固化以牢固地连接透明板 216至盖21的侧壁211、213、214、和215和连接壁212。空间C可在腔室A和B之间连通流体或空气。在热循环期间，空气压力可从通孔103排出。形成在载体10中的通孔103将空气自腔室A和B排出，以防止爆米花效应。经设计的距离D1、D2、和 D3可避免粘合剂141溢入通孔103中。
图3A是根据本发明的一些实施例的半导体器件封装3的透视图。除了省略连接壁212和透明板216之间的粘合剂142且粘合剂141设置在连接壁212和载体10之间外，半导体器件封装3类似于参考图1所示和描述的半导体器件封装2。
图3B是根据本发明的一些实施例的半导体器件封装3的上视图。通孔103可以通过光刻技术、激光钻孔、机械钻孔或其他合适的技术形成。通孔103的尺寸(例如直径)可以为约80μm至约200μm。
图3C是根据本发明的一些实施例的半导体器件封装3的截面图。除了省略连接壁212和透明板216之间的粘合剂142且粘合剂141设置在连接壁212和载体10之间外，半导体器件封装3类似于参考图2C所示和描述的半导体器件封装2。空间C由透明板216、连接壁212、侧壁213和215(参见图3A)界定。侧壁213和侧壁215之间的连接壁212藉由空间C与透明板216的底表面分离开。空间C可以在腔室A和B之间连通流体或空气。经设计的距离D1、D2、和D3可避免粘合剂141溢入通孔103 中。阻焊开口151的尺寸可以为约200μm至约300μm。
图4A是根据本发明的一些实施例的半导体器件封装4的截面图。半导体器件封装4包括载体10、盖410、芯片12和13、焊球420、腔室A和B以及空间C。
盖410包括多个凹部和通孔103。通孔103的结构的上视图可与图1E所示的结构相同。盖410包括透明板416。透明板416经由粘合剂414相应地附接在凹部中。透明板416的厚度不大于凹部的高度。透明板416的顶表面低于盖410的上表面。
在一实施例中，芯片12可以是发射器。芯片13可以是感测器。发射器可以透射通过对应的透明板416的光。感测器可感测被按压在相对应透明板416上的力。通孔 103被界定于盖410的上部。通孔103可安置在对应于腔室B的盖410的上部的一部分上。在加热操作期间，空气将膨胀而导致腔室中的压力。加热的空气可经由通孔103 排出，而可避免“爆米花”效应。
图4B是根据本发明的一些实施例的半导体器件封装4'的截面图。类似于图4A的结构，图4A和4B间的差异在于通孔103的横截面具有倾斜结构。通孔103的设计可防止准直光直接通过腔室B。
图5是根据本发明的一些实施例的半导体器件封装的单一化操作。半导体器件封装的条带或矩阵系被提供。胶带430附接到半导体器件封装的顶表面，以密封盖410 中的通孔103，以防止水(其可在分离操作期间使用)流入半导体器件封装。藉由使用背面锯来进行单一化操作。在单一化化操作完成后，移除胶带430以形成如图4A所示的多个半导体器件封装4。
如本文所使用的，单词「一」、「该 」和「所述」可以包括复数对象，除非上下文另有明确指示。
如本文中所使用，术语「大致」、「实质上」、「大约」及「约略」用以描述及考虑小变化。当用于连接一项目或环境时，所述术语可以指为所述项目或环境正确发生之范例，以及所述项目及环境发生于一接近的近似值之范例。举例来说，所述术语可以指小于或等于±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。例如，如果第一数值在小于或等于第二数值的±10％的变化范围内，则第一数值可以被视为是“实质上”与第二数值相同，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5 ％、小于或等于±0.1％、或小于或等于±0.05％。
另外，数量、比率、和其他数值有时在本文中以范围格式呈现。应当理解，为了方便和简洁而使用这种范围格式，且应灵活地理解为包括明确地指定为范围的限制的数值，并且如同明确指定每个数值和子范围般，还包括在该范围内包括的所有单独的数值或子范围。
虽然已参考本发明的特定实施例描述及说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，在不脱离如通过所附权利要求书界定的本发明的真实精神及范围的情况下，可做出各种改变且可取代等效物。所述说明可能未必按比例绘制。归因于制造工艺及公差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或工艺适应于本发明的目标、精神及范围。所有此类修改希望属于所附权利要求书的范围内。虽然本文揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序及分组并非本发明的限制。

Claims (18)

1.一种单一化的半导体器件封装，其包含：
载体，其具有通孔；
在所述载体上的盖，所述盖包含第一侧壁、与所述第一侧壁相对的第二侧壁、以及在所述第一侧壁和所述第二侧壁之间延伸的连接壁，所述盖和所述载体形成多个腔室，所述第一侧壁、所述第二侧壁及所述连接壁形成流体地连接所述多个腔室的空间；
在所述第一侧壁、所述第二侧壁及所述连接壁上的顶板，其中所述空间在所述连接壁和所述顶板之间；及
电子部件，其在所述多个腔室的一者中，其中所述电子部件与所述通孔以一距离横向分隔；其中所述通孔经配置以在所述单一化的半导体器件封装的操作期间将气体或流体从所述多个腔室中的至少一者排出到环境中。
2.根据权利要求1所述的单一化的半导体器件封装，其中所述连接壁具有第一高度且所述第一侧壁具有第二高度，且所述第一高度与所述第二高度相同。
3.根据权利要求1所述的单一化的半导体器件封装，其中所述多个腔室通过所述通孔与所述半导体器件封装外部的环境流体地连通。
4.根据权利要求1所述的单一化的半导体器件封装，其进一步包含粘合剂，其设置在所述载体与所述第一侧壁和所述第二侧壁的每一者的底部之间。
5.根据权利要求1所述的单一化的半导体器件封装，其进一步包含在所述连接壁和所述载体之间的粘合剂。
6.根据权利要求1所述的单一化的半导体器件封装，其进一步包含粘合剂，其设置于所述顶板与所述第一侧壁及所述第二侧壁之间。
7.根据权利要求1所述的单一化的半导体器件封装，其进一步包含第三侧壁，其在所述第一侧壁和所述第二侧壁之间延伸，其中所述通孔与所述载体上的所述第三侧壁的底部间隔开一距离D1。
8.根据权利要求1所述的单一化的半导体器件封装，其中所述通孔具有从80μm到200μm的宽度。
9.根据权利要求1所述的单一化的半导体器件封装，其中所述通孔与所述载体上的所述连接壁的底部间隔开一距离D2。
10.一种单一化的半导体器件封装，其包含：
载体，其具有通孔；
在所述载体上的盖，所述盖包含：
第一侧壁；
与所述第一侧壁相对的第二侧壁；
第三侧壁，其在所述第一侧壁和所述第二侧壁之间延伸；
第四侧壁，其与所述第三侧壁相对且在所述第一侧壁和所述第二侧壁之间延伸；及
连接壁，其设置于所述第三侧壁和所述第四侧壁之间且在所述第一侧壁和所述第二侧壁之间延伸，其中所述第一侧壁、所述第二侧壁、所述第三侧壁、所述连接壁和所述载体形成第一腔室，所述第一侧壁、所述第二侧壁、所述第四侧壁、所述连接壁和所述载体形成第二腔室，所述第一侧壁、所述第二侧壁和所述连接壁形成流体地连接所述第一腔室及所述第二腔室的空间，所述连接壁具有第一高度且所述第一侧壁具有第二高度，且所述第一高度与所述第二高度相同；
在所述第一腔室中的第一电子部件；及
在所述第二腔室中的第二电子部件；
其中所述第一电子部件与所述通孔以一距离横向分隔，及所述通孔经配置以在所述单一化的半导体器件封装的操作期间将气体或流体从所述第一腔室或所述第二腔室的至少一个排出到环境中。
11.根据权利要求10所述的单一化的半导体器件封装，其进一步包含在所述第一侧壁、所述第二侧壁、所述第三侧壁、所述第四侧壁和所述连接壁上的透明板，其中所述空间在所述连接壁和所述透明板之间。
12.根据权利要求11所述的单一化的半导体器件封装，其进一步包含在所述连接壁和所述载体之间的粘合剂。
13.根据权利要求11所述的单一化的半导体器件封装，其进一步包含粘合剂，其设置于所述透明板与所述第一侧壁，所述第二侧壁，所述第三侧壁及所述第四侧壁之间。
14.根据权利要求10所述的单一化的半导体器件封装，其中所述通孔与所述载体上的所述第三侧壁的底部间隔开距离D1。
15.根据权利要求10所述的单一化的半导体器件封装，其中所述通孔与所述载体上的所述连接壁的底部间隔开距离D2。
16.根据权利要求10所述的单一化的半导体器件封装，其中所述第一腔室与所述第二腔室通过所述通孔与所述半导体器件封装外部的环境流体地连通。
17.一种单一化的半导体器件封装，其包含：
载体，其具有通孔；及
在所述载体上的盖，所述盖包含第一侧壁、与所述第一侧壁相对的第二侧壁、以及在所述第一侧壁和所述第二侧壁之间延伸的连接壁，其中所述盖和所述载体形成第一腔室及藉由所述连接壁与所述第一腔室分离的第二腔室，且所述通孔延伸到所述第一腔室；
在所述第一腔室中的第一电子部件；
在所述第二腔室中的第二电子部件，
其中所述第一侧壁、所述第二侧壁及所述连接壁形成流体地连接所述第一腔室及所述第二腔室的空间，
其中所述第一电子部件与所述通孔以一距离横向分隔；及
在所述第一侧壁、所述第二侧壁和所述连接壁上的透明板，其中所述空间在所述连接壁和所述透明板之间。
18.根据权利要求17所述的单一化的半导体器件封装，其中所述第一腔室与所述第二腔室通过所述通孔与所述半导体器件封装外部的环境流体地连通。
CN201710749406.3A 2016-11-14 2017-08-28 半导体器件封装结构 Active CN108074884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/351,241 US10446454B2 (en) 2016-11-14 2016-11-14 Semiconductor device package structure
US15/351,241 2016-11-14

Publications (2)

Publication Number Publication Date
CN108074884A CN108074884A (zh) 2018-05-25
CN108074884B true CN108074884B (zh) 2021-06-04

Family

ID=62108683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710749406.3A Active CN108074884B (zh) 2016-11-14 2017-08-28 半导体器件封装结构

Country Status (3)

Country Link
US (1) US10446454B2 (zh)
CN (1) CN108074884B (zh)
TW (1) TWI692843B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
TWI672794B (zh) * 2018-06-11 2019-09-21 睿明科技股份有限公司 微元件對位組裝方法及其裝置
TWI751480B (zh) * 2020-01-22 2022-01-01 晶智達光電股份有限公司 光電感測封裝結構

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200543A (ja) * 1984-03-26 1985-10-11 Hitachi Ltd 半導体装置
FR2627875A1 (fr) * 1988-02-09 1989-09-01 Thomson Csf Boitier assurant la protection d'informations contenues dans un circuit electronique
CN1409391A (zh) * 2001-09-21 2003-04-09 伊斯曼柯达公司 利用通气孔和间隙的高湿敏性电子器部件及其制造方法
CN1873938A (zh) * 2005-06-02 2006-12-06 Tsp有限公司 用于制造半导体器件的模具以及使用其制造的半导体器件
CN101317335A (zh) * 2006-03-22 2008-12-03 三菱电机株式会社 发送接收装置
CN101351875A (zh) * 2005-12-28 2009-01-21 株式会社瑞萨科技 半导体器件的制造方法
CN102651350A (zh) * 2011-02-25 2012-08-29 精材科技股份有限公司 晶片封装体
US9475691B1 (en) * 2015-06-26 2016-10-25 Infineon Technologies Ag Molded package structure with glue bleed stopper for sealing a MEMs device method of packaging a MEMs device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612576A (en) 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
US6954987B2 (en) 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
WO2013052676A1 (en) 2011-10-07 2013-04-11 Analog Devices, Inc. Systems and methods for air release in cavity packages
US8884413B2 (en) * 2012-08-31 2014-11-11 Freescale Semiconductor, Inc. Leadframes, air-cavity packages, and electronic devices with offset vent holes, and methods of their manufacture
GB2505675A (en) * 2012-09-06 2014-03-12 St Microelectronics Pte Ltd A cover for a sensor package with two transparent portions
TWI476877B (zh) * 2012-10-15 2015-03-11 Win Semiconductors Corp 氣腔式封裝結構及方法
US8946620B2 (en) 2012-10-16 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Proximity sensor device with internal channeling section
US9497529B2 (en) * 2014-02-18 2016-11-15 Apple Inc. Microphone port with foreign material ingress protection

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200543A (ja) * 1984-03-26 1985-10-11 Hitachi Ltd 半導体装置
FR2627875A1 (fr) * 1988-02-09 1989-09-01 Thomson Csf Boitier assurant la protection d'informations contenues dans un circuit electronique
CN1409391A (zh) * 2001-09-21 2003-04-09 伊斯曼柯达公司 利用通气孔和间隙的高湿敏性电子器部件及其制造方法
CN1873938A (zh) * 2005-06-02 2006-12-06 Tsp有限公司 用于制造半导体器件的模具以及使用其制造的半导体器件
CN101351875A (zh) * 2005-12-28 2009-01-21 株式会社瑞萨科技 半导体器件的制造方法
CN101317335A (zh) * 2006-03-22 2008-12-03 三菱电机株式会社 发送接收装置
CN102651350A (zh) * 2011-02-25 2012-08-29 精材科技股份有限公司 晶片封装体
US9475691B1 (en) * 2015-06-26 2016-10-25 Infineon Technologies Ag Molded package structure with glue bleed stopper for sealing a MEMs device method of packaging a MEMs device

Also Published As

Publication number Publication date
US10446454B2 (en) 2019-10-15
TWI692843B (zh) 2020-05-01
US20180138099A1 (en) 2018-05-17
TW201818512A (zh) 2018-05-16
CN108074884A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
US7901986B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor device
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US6701614B2 (en) Method for making a build-up package of a semiconductor
CN108074884B (zh) 半导体器件封装结构
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US20150130054A1 (en) Semiconductor package structure and manufacturing method thereof
US9922917B2 (en) Semiconductor package including substrates spaced by at least one electrical connecting element
KR100842915B1 (ko) 스택 패키지 및 그의 제조 방법
US10177099B2 (en) Semiconductor package structure, package on package structure and packaging method
US9013011B1 (en) Stacked and staggered die MEMS package and method
US20120063096A1 (en) Semiconductor package with integrated substrate thermal slug
TWI599008B (zh) 半導體封裝
KR102228461B1 (ko) 반도체 패키지 장치
CN111106078A (zh) 一种多芯片集成封装结构
CN112908981A (zh) 半导体设备封装和其制造方法
US10896877B1 (en) System in package with double side mounted board
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
CN110071048B (zh) 半导体封装以及制造该半导体封装的方法
US20050002167A1 (en) Microelectronic package
US20200075561A1 (en) Semiconductor package
US20200251353A1 (en) Semiconductor device package and method of manufacturing the same
KR101450761B1 (ko) 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
KR20140009799A (ko) 전자 소자의 패키지 및 제조 방법
KR102004797B1 (ko) 센서 패키지 및 그 제조 방법
CN110890334A (zh) 半导体装置封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant