CN1930561A - 存储器接口装置、存储器接口方法和调制解调器装置 - Google Patents

Abstract

可支持存储器写入过程，其中每次按预定量单位将数据写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器。此外，能够减少CPU在存储器读出端上的负荷。在检测到从PC(2)写入数据到FIFO存储器(100)预定量单位的情况下，产生信号通知PC(2)已经完成从FIFO存储器(100)读出数据。在FIFO存储器(100)中存储的数据量达到预定读出开始存储量时，产生中断信号，并应用于PC卡(1)的CPU(10)。

Description

存储器接口装置、存储器接口方法和调制解调器装置

技术领域

本发明涉及存储器接口装置、存储器接口方法以及调制解调器装置。

背景技术

迄今为止，存在称为PC卡的卡型电子装置，并且实现了配备各种类型功能用于扩展便携式个人计算机等的功能的装置。存在调制解调器、LAN、无线电话等的通信卡、存储卡等。这些PC卡附于主机装置(例如便携式个人计算机)并且使用。

PC卡包括：先进先出(FIFO)存储器，作为在卡和主机装置的CPU之间发送和接收数据的缓冲器；以及接口电路，它控制对此FIFO存储器的存取。此外，数据通信速度能够经FIFO存储器在卡和主机装置的CPU之间匹配。

在经以上FIFO存储器从主机装置发送数据到PC卡的情况的常规过程中，首先，主机装置将传输数据分为一定量(例如16字节)的数据，并且所分的数据之一被写入FIFO存储器。接下来，在检测到此写入时，FIFO存储器的接口电路产生中断信号，以便通知PC卡的CPU，FIFO存储器中存在数据。接下来，在此中断处理中，PC卡的CPU从FIFO存储器读出数据。接下来，在检测到此读出时，FIFO存储器的接口电路输出读出完成通知信号到主机装置。响应于此读出完成通知，如果有的话，主机装置的CPU就将下面的数据写入到FIFO存储器中。

如上所述，迄今为止，主机装置将传输数据分为一定量的数据，并且对每个所分的数据重复以上过程，从而发送数据到PC卡。

此外，为了减少CPU在从FIFO存储器读出数据的负荷，已知配置了计数功能的FIFO存储器，它在存储在FIFO存储器中的数据量达到预定量的情况下，产生中断信号(参见例如专利文件1)。

[专利文件1]日本专利申请公开No.6-325565(第2页图1)。

近年来，在安装在PC卡上的FIFO存储器中，容量扩大是可能的。因此，当将从主机装置发送到PC卡的数据量根据FIFO存储器的最大存储容量增加时，所分的传输数量的数量减少了。所以，有可能相对于PC卡的CPU减少所产生的中断次数的数量。此外，有可能增加将在一个中断处理中处理的数据量。所以，减少了由于中断处理导致的负荷，并且数据能够整体地有效处理。由于这些因素等等，能够提高处理速度。

但是，为此，要由主机装置的CPU执行的现有通信控制程序需要转变为，一旦根据新的FIFO存储器，则修改要从主机装置发送到PC卡的数据量。每次安装在PC卡上的FIFO存储器版本升级时，主机装置的通信控制程序就根据新的FIFO存储器改变。这是成本增加的因素，并且还增加了诸如程序错误等故障的因素。出于这种原因，存在一种为主机装置转换现有通信控制程序的需要。

出于类似的原因，对于配置了计数功能的以上FIFO存储器，除非改变主机装置的通信控制程序，否则无法获得存储器效应，因此无法容易地应用存储器。

发明内容

本发明鉴于这种情况而开发，并且目的是提供一种存储器接口装置和存储器接口方法，其能够处理存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器，借此能够减少CPU在存储器读出侧上的负荷。

为了解决以上问题，在本发明中，提供一种存储器接口装置，用于相对于以下单元控制存储器存取：存储器写入单元，遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器；以及存储器读出单元，它从存储器读出数据，存储器接口装置包括：写入检测部件，用于检测从存储器写入单元写入预定量单位的数据到存储器中；信号产生部件，用于在检测到写入预定量单位的数据的情况下，产生信号以通知存储器写入单元，已经完成从存储器读出数据；数据存储量测量部件，用于测量存储在存储器中的数据量；以及存储器读出控制部件，用于在存储器中的存储数据量达到预定读出开始存储量的情况下，相对于存储器读出单元产生中断信号。

根据此组成，每次预定量单位的数据从存储器写入单元写入时，产生读出完成通知信号。所以，有可能在存储器写入单元中处理存储器写入过程。此外，由于存储器写入过程，预定量的数据或更多的数据存储在存储器中，且写入的数据能够整体地从存储器写入单元读出。所以，有可能相对于存储器读出单元减少产生的中断次数的数量。此外，在一个中断处理中由存储器读出单元处理的数据量能够增加，以有效地处理数据，并减少了存储器读出单元上的负荷。

在本发明中，提供一种存储器接口装置，它连接到存储器写入单元，以遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器，存储器接口装置配置为控制对存储器写入单元的存储器存取，存储器接口装置包括：写入检测部件，用于检测从存储器写入单元写入预定量单位的数据到存储器中；信号产生部件，用于在检测到写入预定量单位的数据的情况下，产生信号以通知存储器写入单元，已经完成从存储器读出数据；数据存储量测量部件，用于测量存储在存储器中的数据量；数据处理部件，用于从存储器读出数据，以对该数据进行预定处理；以及存储器读出控制部件，用于在存储器中的存储数据量达到预定读出开始存储量的情况下，相对于数据处理部件产生中断信号。

根据此组成，每次预定量单位的数据从存储器写入单元写入时，产生读出完成通知信号。所以，有可能在存储器写入单元中处理存储器写入过程。此外，由于存储器写入过程，预定量的数据或更多的数据存储在存储器中，并且从存储器写入单元写入的数据能够被整体地读出。所以，有可能相对于存储器读出单元或者数据处理部件减少所产生的中断次数的数量。此外，在一个中断处理中由存储器读出单元或者数据处理部件处理的数据量能够增加，以有效地处理数据，并减少了存储器读出单元和数据处理部件的负荷。

此外，在本发明的存储器接口装置中，在存储器中的存储数据量达到预定读出开始存储量时，存储器读出控制部件暂时停止信号产生部件的信号产生。

根据此组成，判断任何数据都没有存储在存储器中，以相对于写入数据的存储器写入单元停止数据写入，并且有可能防止数据写入超过存储器的最大存储容量。

此外，本发明的存储器接口装置还包括：计时器，对预定量单位的数据的写入被中止的时段进行计时，在此计时值达到预定计时器时段时，计时器配置为输出超时信号到存储器读出控制部件。即使在接收到超时信号的情况下，存储器读出控制部件也相对于存储器读出单元产生中断信号。

根据此组成，有可能应对存储器写入单元的总写入数据量小于读出开始存储量的情况，并且不会将高达读出开始存储量的数据存储到存储器中，就结束从存储器写入单元写入数据。

在本发明中，提供一种存储器接口方法，用于相对于以下单元控制存储器存取：存储器写入单元，遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器；以及存储器读出单元，它从存储器读出数据，存储器接口方法包括如下步骤：检测从存储器写入单元写入预定量单位的数据到存储器中；在检测到写入预定量单位的数据的情况下，通知存储器写入单元，已经完成从存储器读出数据；测量存储在存储器中的数据的量；以及在存储器中的存储数据量达到预定读出开始存储量的情况下，相对于存储器读出单元产生中断信号。

此外，本发明的存储器接口方法还包括如下步骤：在存储器中的存储数据量达到预定读出开始存储量时，暂时停止读出完成通知。

此外，本发明的存储器接口方法还包括如下步骤：对预定量单位的数据的写入被中止的时段进行计时；以及在此计时值达到预定计时器时段时，相对于存储器读出单元产生中断信号。

在本发明中，提供一种存储器接口装置，它相对于以下单元控制存储器存取：第一存储器写入和读出单元，遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器；以及第二存储器写入和读出单元，它相对于存储器写入和读出数据，存储器接口装置包括：写入检测部件，用于检测从第一存储器写入和读出单元写入预定量单位的数据到存储器中；第一完成信号产生部件，用于在检测到写入预定量单位的数据的情况下，产生信号以通知第一存储器写入和读出单元，已经完成从存储器读出数据；第一数据存储量测量部件，用于测量存储在存储器中的数据量；第一存储器读出控制部件，用于在存储器中的存储数据量达到预定读出开始存储量的情况下，相对于第二存储器写入和读出单元产生中断信号；写入量检测部件，用于检测从第二存储器写入和读出单元写入预定量的数据到存储器中；第二完成信号产生部件，用于在检测到写入预定量单位的数据时，产生信号以通知第一存储器写入和读出单元，已经完成数据写入到存储器中；第二数据存储量测量部件，用于测量存储器中的存储数据量；以及第二存储器读出控制部件，用于在存储器中的存储数据量达到预定读出完成存储量的情况下，相对于第二存储器写入和读出单元产生中断信号。

根据此组成，每次预定量单位的数据从第一存储器写入和读出单元写入时，产生读出完成通知信号。所以，有可能在存储器写入和读出单元中处理存储器写入过程。此外，由于存储器写入过程，预定量的数据或更多的数据存储在存储器中，并且写入的数据能够整体地从存储器写入和读出单元读出。所以，有可能相对于第二存储器写入和读出单元减少所产生的中断次数的数量。此外，在一个中断处理中要由存储器写入和读出单元处理的数据量能够增加，以有效地处理数据。

此外，在预定量单位的数据从第二存储器写入和读出单元写入之后，相对于第一存储器写入和读出单元产生写入完成通知信号。所以，从第二存储器写入和读出单元写入的数据能够整体地读出，并且有效地处理。因此，能够减少第一和第二存储器写入和读出装置上的负荷。

此外，在本发明的存储器接口装置中，在存储器中的存储数据量达到预定读出开始存储量时，第一存储器读出控制部件暂时停止第一完成信号产生部件的信号产生。

根据此组成，判断任何数据都没有存储在存储器中，以相对于写入数据的存储器写入单元停止数据的写入，并且有可能防止数据写入超过存储器的最大存储容量。

此外，本发明的存储器接口装置还包括：第一计时器，对预定量单位的数据的写入被中止的时段进行计时，在此计时值达到预定计时器时段时，计时器配置为输出超时信号到第一存储器读出控制部件。即使在接收到超时信号的情况下，第一存储器读出控制部件也相对于第二存储器写入和读出单元产生中断信号。

根据此组成，有可能应对第一存储器写入和读出单元的总写入数据量小于读出开始存储量的情况，并且不会将高达读出开始存储量的数据存储到存储器中，就结束从第一存储器写入和读出单元写入数据。

此外，本发明的存储器接口装置还包括：第二计时器，对从第二存储器写入和读出单元写入数据到存储器被中止的时段进行计时，在此计时值达到预定计时器时段时，第二计时器配置为输出超时信号到第二完成信号产生部件。在接收到超时信号的情况下，第二完成信号产生部件相对于第一存储器写入和读出单元产生完成通知信号。

根据此组成，有可能应对第二存储器写入和读出单元的总写入数据量小于写入完成存储量的情况，并且不会将高达写入完成存储量的数据存储到存储器中，就结束从第二存储器写入和读出单元写入数据。

根据本发明，提供一种存储器接口方法，它相对于以下单元控制存储器存取：第一存储器写入和读出单元，遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器；以及第二存储器写入和读出单元，它相对于存储器写入和读出数据，存储器接口方法包括如下步骤：检测从存储器写入单元写入预定量单位的数据到存储器中；在检测到写入预定量单位的数据的情况下，通知第一存储器写入和读出单元，已经完成从存储器读出数据；测量存储在存储器中的数据量；在存储器中的存储数据量达到预定读出开始存储量的情况下，相对于存储器读出单元产生中断信号；检测从第二存储器写入和读出单元写入预定量的数据到存储器中；在检测到写入预定量的数据的情况下，产生信号以通知第一存储器写入和读出单元，已经完成数据写入到存储器中；测量存储器中的存储数据量；以及在存储器中的存储数据量达到预定读出完成存储量的情况下，相对于第二存储器写入和读出单元产生中断信号。

此外，本发明的存储器接口方法还包括如下步骤：在存储器中的存储数据量达到预定读出开始存储量时，暂时停止读出完成通知。

此外，本发明的存储器接口方法还包括如下步骤：对预定量单位的数据的写入被中止的时段进行计时；以及在此计时值达到预定计时器时段时，相对于第二存储器写入和读出单元产生中断信号。

此外，本发明的存储器接口方法还包括如下步骤：对从第二存储器写入和读出单元写入数据到存储器被中止的时段进行计时；在此计时值达到预定计时器时段时，输出超时信号；以及响应于超时信号输出完成信号到第一存储器写入和读出单元。

在本发明中，提供一种调制解调器装置，它连接到数据处理单元，以遵循存储器写入过程，其中每次通信数据或者控制命令数据按每个预定量单位写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器，调制解调器装置包括：调制解调器接口，它相对于数据处理单元交换数据；存储器；存储器读出单元，它从存储器读出数据；以及通信部件，它连接到存储器读出单元，以发送和接收通信数据，调制解调器装置还包括：写入检测部件，用于检测从存储器写入单元写入预定量单位的数据到存储器中；信号产生部件，用于在检测到写入预定量单位的数据的情况下，产生信号以通知数据处理单元，已经完成从存储器读出数据；数据存储量测量部件，用于测量存储在存储器中的数据量；以及存储器读出控制部件，用于在存储器中的存储数据量达到预定读出开始存储量的情况下，相对于存储器读出单元产生中断信号。

此外，在本发明中，提供一种调制解调器装置，它连接到数据处理单元，以遵循存储器写入过程，其中每次通信数据或者控制命令数据按每个预定量单位写入存储器时，确认已经完成从存储器读出数据，然后执行接下来的数据写入存储器；调制解调器装置包括：调制解调器接口，它相对于数据处理单元交换数据；存储器；存储器写入和读出单元，它相对于存储器写入和读出数据；以及通信部件，它连接到存储器写入和读出单元，以发送和接收通信数据，调制解调器装置还包括：写入检测部件，用于检测从存储器写入和读出单元写入预定量单位的数据到存储器中；第一完成信号产生部件，用于在检测到写入预定量单位的数据的情况下，产生信号以通知数据处理单元，已经完成从存储器读出数据；第一数据存储量测量部件，用于测量存储在存储器中的数据量；第一存储器读出控制部件，用于在存储器中的存储数据量达到预定读出开始存储量的情况下，相对于存储器写入和读出单元产生中断信号；写入量检测部件，用于检测从存储器写入和读出单元写入预定量的数据到存储器中；第二完成信号产生部件，用于在检测到写入预定量的数据的情况下，产生信号以通知数据处理单元，已经完成数据写入到存储器中；第二数据存储量测量部件，用于测量存储在存储器中的数据量；以及第二存储器读出控制部件，用于在存储器中的存储数据量达到预定读出完成存储量的情况下，相对于第二存储器写入和读出单元产生中断信号。

附图说明

图1是显示在本发明的一个实施例中配备了存储器接口装置的PC卡1的构成的方框图；

图2是图1所示PC卡1以及卡将附于的便携式个人计算机2的外观图；

图3是显示在本发明的一个实施例中的存储器接口处理流程的第一序列图；

图4是显示在本发明的一个实施例中的存储器接口处理流程的第二序列图；

图5是显示在本发明的第二实施例中配备了存储器接口装置的PC卡1a的构成的方框图；

图6是显示在本发明的第二实施例中的存储器接口处理流程的第一序列图；

图7是显示在本发明的第二实施例中的存储器接口处理流程的第二序列图；以及

图8是显示本发明应用到无线电调制解调器装置1b的情况下的组成的方框图。

具体实施方式

将在下文中参考附图描述本发明的一个实施例。在当前实施例中，将作为实例描述存储器接口装置安装在称为PC卡的卡型电子装置上的情况。

图1是显示在本发明的一个实施例中配备了存储器接口装置的PC卡1的构成的方框图。图2是PC卡1以及PC卡1将附于的便携式个人计算机(在下文中简称为PC)2的外观图。

如图2所示，PC卡1能够附于PC 2的PC卡插槽20。此外，图1显示在PC卡1附于PC 2的情况下，仅仅从PC 2的CPU(未显示)发送数据到PC卡1的CPU 10的组成，并且另一个组成从略。

在图1的PC卡1中，FIFO存储器100在从PC 2的CPU接收数据时用作缓冲器。

PC 2的CPU相对于PC卡1的CPU 10经此FIFO存储器100接收和传送数据。这里，将描述PC 2中的存储器写入过程。首先，PC 2的CPU将传输数据分为一定量的数据。此外，每次预定量单位的数据写入FIFO存储器100时，确认已经完成从FIFO存储器100读出数据，然后执行接下来的数据写入FIFO存储器100。在从PC卡1接收到读出完成通知信号(参见图1)时，PC 2的CPU判断已经完成了从FIFO存储器100读出数据。

在图1的PC卡1中，在从PC 2接收到数据和写命令时，存储器写入部分101输出写信号，以相对于FIFO存储器100写入所接收的数据。

在从CPU 10接收到数据读出指令时，存储器读出部分102输出读信号到FIFO存储器100，以读出数据，并输出读出数据到CPU 10。

计数器103对到FIFO存储器100的写信号计数。此计数值表示FIFO存储器100中的存储数据量。例如，在写信号以字节单位输出的情况下，计数器103的计数值表示FIFO存储器100中以字节为单位的存储数据量。计数器103响应于来自CPU 10的复位信号，将计数值设置为零。此复位信号在CPU 10经存储器读出部分102从FIFO存储器100读出全部存储数据的时间输出。

寄存器104保存计数器103的计数值，即，FIFO存储器100中的存储数据量。此寄存器104的保存值可从CPU 10读出。此寄存器104允许CPU 10获取FIFO存储器100中的存储数据量。

寄存器105在以上PC 2中的存储器写入过程中，将数据写入单位量(主机写入单位量)保存到FIFO存储器100中。此主机写入单位量能够由CPU 10设置为任意值。

比较单元106对计数器103的计数值、即FIFO存储器100中的存储数据量与寄存器105的保存值、即主机写入单位量进行比较。此外，在两个量彼此一致的情况下，一致信号输出到读出完成通知信号产生部分107。

在从比较单元106接收到一致信号时，读出完成通知信号产生部分107产生读出完成通知信号，以将该信号输出到PC 2。也就是说，在检测到如上所述由PC 2按每个预定量单位将数据写入FIFO存储器100的情况下，产生读出完成通知信号。因此，尽管从FIFO存储器100读出数据实际上没有完成，但PC 2的CPU在接收到读出完成通知信号时，判断从FIFO存储器100读出数据已经完成，并且执行接下来的数据写入FIFO存储器100。因此，在FIFO存储器100中，由PC 2存储超过以上数据写入的预定量的数据。

此外，读出完成通知信号产生部分107在接收到稍后描述的停止信号的时段中，停止产生读出完成通知信号。

计时器108对到FIFO存储器100的写信号被中止的时段进行计时。此外，当计时值达到预定计时器时段(超时时间)时，超时信号输出到中断信号产生部分111。

寄存器109保存存储量(读出开始存储量)，该存储量表示从FIFO存储器100的数据的读出开始时间。此读出开始存储量能够由CPU 10设为任意值。例如，根据FIFO存储器100的最大存储容量设置该量。

比较部分110对计数器103的计数值、即FIFO存储器100中的存储数据量与寄存器109的保存值、即读出开始存储量进行比较。此外，在两个量彼此一致的情况下，一致信号输出到中断信号产生部分111。

此外，此一致信号是到以上读出完成通知信号产生部分107的停止信号。也就是说，在FIFO存储器100中的存储数据量达到读出开始存储量的情况下，停止读出完成通知信号的产生。因此，相对于判定任何数据都没有存储在FIFO存储器100中以写入数据的PC2，停止数据写入，并且能够防止数据写入超过FIFO存储器100的最大存储容量。

在从FIFO存储器100接收到一致信号的情况下，或者从计时器108接收到超时信号的情况下，中断信号产生部分111产生中断信号，以输出该信号到CPU 10。在接收到此中断信号时，CPU 10从寄存器104获取存储的数据量，并且经存储器读出部分102执行数据读出操作，数据读出操作的数量对应于存储的数据量。因此，存储在FIFO存储器100中的数据全部由CPU 10读出。在完成读出之后，CPU 10复位计数器103。

应当注意，在本实施例中，在以上图1的PC卡1的各个部分中，存储器接口120包括计数器103、寄存器104、105和109、比较单元106、110、读出完成通知信号产生部分107、计时器108和中断信号产生部分111。

下面，将参考图3和4描述如上所述图1显示的PC卡1中的存储器接口的操作。图3和4是显示在本实施例中的存储器接口处理流程的第一和第二序列图。

首先，将参考图3描述第一序列。此第一序列显示其中数据在FIFO存储器100中储存高达读出开始存储量(例如FIFO存储器100的最大存储容量)的情况。这对应于其中PC 2的传输数据量不小于读出开始存储量的情况。

在图3中，PC 2按每个预定量单位(图3实例中为16字节单位)将数据写入到FIFO存储器100(步骤S1)。每次写入数据时，PC卡1的存储器接口部分120由读出完成通知信号产生部分107产生读出完成通知信号，以输出该信号到PC 2(步骤S2)。

随后，当FIFO存储器100中的存储数据量达到寄存器109中保存的读出开始存储量时，存储器接口部分120由中断信号产生部分111产生中断信号，并输出该信号到CPU 10(步骤S3)。在这时候，来自比较部分110的停止信号被输入到读出完成通知信号产生部分107中，并且停止读出完成通知信号的产生。

随后，响应于该中断，CPU 10从寄存器104读出所存储数据量(步骤S4、S5)。此外，根据读出数据存储量将所有的存储数据从FIFO存储器100读出(步骤S6)。在此读出完成时，CPU 10复位计数器103(步骤S7)。当此计数器复位时，取消从比较部分110输出停止信号，并且读出完成通知信号产生部分107重新开始产生读出完成通知信号，并输出该读出完成通知信号到PC 2(步骤S2a)。

下面，将参考图4描述第二序列。此第二序列图表示其中没有在FIFO存储器100中存储数据直至读出开始存储量，从PC 2写入数据结束的情况。这对应于其中PC 2的传输数据量小于读出开始存储量的情况。

在图4中，以与如上所述图3中同样的方式，PC 2将每个预定量单位的数据写入到FIFO存储器100。每次写入数据时，PC卡1的存储器接口部分120由读出完成通知信号产生部分107产生读出完成通知信号，并输出该信号到PC 2(步骤S1、S2)。在这时候，计时器108在每次数据写入到FIFO存储器100中时复位。

下面，在从PC 2写入数据结束之后，计时器时段终止，并且计时器108超时。然后，存储器接口部分120由中断信号产生部分111产生中断信号，并输出该信号到CPU 10(步骤S3a)。响应于此中断，以与如上所述图3中同样的方式，CPU 10从FIFO存储器100读出所有存储的数据，并且复位计数器103(步骤S4到S7)。

如上所述，根据当前实施例，每次预定量单位的数据从PC 2写入时，产生读出完成通知信号。所以，有可能在上述PC 2中处理存储器写入过程，并能够转向PC 2(主机装置)的现有通信控制程序。

此外，预定量的数据或更多的数据由存储器写入过程存储在FIFO存储器100中，并且从PC 2写入的数据能够整体地读出。所以，有可能减少由PC卡1相对于CPU 10产生的中断次数的数量，并且有可能增加由CPU 10在一个中断处理中要处理的数据量。因此，能够减少由于中断处理导致的负荷，并且数据能够整体地有效处理。因此，获得了减少PC卡1的CPU 10上的负荷并且提高处理速度的极好效果。

此外，由于PC卡1的CPU 10能够掌握FIFO存储器100中的存储数据量，以从FIFO存储器100读出数据，因此能够按设计执行数据处理。

下面，将描述本发明的第二实施例。第二实施例具有应对从PC卡写入数据到PC的组成。图5显示在本发明的第二实施例中配备了存储器接口装置的PC卡1a的构成。这里，省略了对与图1类似的组成或者操作的描述，即，从PC写入数据到PC卡的描述。

在图5的PC卡1a中，与图1的方式相同，FIFO存储器100用作从PC 2的CPU接收数据的缓冲器。此外，这里，存储器还用作发送数据的缓冲器。

PC 2的CPU经此FIFO存储器100相对于PC卡1a的CPU 10接收和传送数据，并且PC卡1a的CPU 10经FIFO存储器100相对于PC 2的CPU接收和传送数据。

下面，将描述PC 2中的存储器读出过程。首先，PC卡1a的CPU允许存储器写入部分202输出写信号到FIFO存储器100，并写入数据到FIFO存储器100中。存储器读出部分201从PC 2接收读出命令，并输出读信号到FIFO存储器100，并且FIFO存储器100发送数据到PC 2。一旦从PC卡1a接收到写入完成通知信号(参见图5)，PC 2的CPU就判断已经完成从FIFO存储器100读出数据的准备。

计数器203对从存储器写入部分202到FIFO存储器100的写信号、以及从存储器读出部分201到FIFO存储器100的读信号进行计数。计数器203响应于从存储器写入部分202到FIFO存储器100的写信号递增计数，并且响应于从存储器读出部分201到FIFO存储器100的读信号递减计数。因此，计数器203中的计数值表示FIFO存储器100中的存储数据量。在计数器返回到接通电源等期间的初始状态时，输出此复位信号。

寄存器204保存计数器203的计数值、即FIFO存储器100中的存储数据量。此寄存器204的保存值可从CPU 10读出。此寄存器204允许CPU 10获取FIFO存储器100中的存储数据量。

寄存器205保存完成从CPU 10写入数据到FIFO存储器100的量。此写入完成存储量能够由CPU 10设置为任意值。

比较单元206对计数器203的计数值、即FIFO存储器100中的存储数据量与寄存器205的存储值、即写入完成存储量进行比较。此外，在两个量彼此一致的情况下，一致信号被输出到写入完成通知信号产生部分207。

在从比较单元206接收到一致信号时，写入完成通知信号产生部分207产生写入开始通知信号，并将该信号作为中断信号输出到PC2。也就是说，在检测到由CPU 10将预定量的数据写入到FIFO存储器100的情况下，产生写入完成通知信号。因此，PC 2的CPU开始从FIFO存储器100读出数据。

在产生从存储器写入部分202到存储器写入部分101的写信号之后，计时器208对中止下一个写信号的时段进行计时。此外，当计时值达到预定计时器时段(超时时间)时，超时信号被输出到写入完成通知信号产生部分207。

在从计时器208接收到超时信号时，写入完成通知信号产生部分207产生写入完成通知信号，并作为中断信号输出该信号。也就是说，在检测到由CPU 10写入数据到FIFO存储器100的情况下，产生写入完成通知信号。因此，PC 2的CPU开始从FIFO存储器100读出数据。写入完成通知信号输入到计时器208以复位计时器208。

寄存器209保存存储量(读出完成存储量)，由此完成从FIFO存储器100读出数据。此读出完成存储量能够由CPU 10设置为任意值，并且通常设置为0。

比较部分210对计数器103的计数值、即FIFO存储器100中的存储数据量与寄存器209的保存值、即读出完成存储量进行比较。此外，在两个量彼此一致的情况下，一致信号被输出到中断信号产生部分211。

一旦从比较部分210接收到一致信号，中断信号产生部分211就产生中断信号，以输出该信号到CPU 10。在接收到此中断信号时，通知CPU 10后续数据写入操作的可能性。

接下来，将参考图6、7描述在图1所示的以上PC卡1a的存储器接口中数据从PC卡1a写入到PC 2时的操作。图6、7是显示本实施例中的接口处理流程的第一和第二序列图。

首先，将参考图6描述第一序列。此第一序列对应于其中从CPU10写入到FIFO存储器100的数据量不小于预定值的情况。

在图6中，CPU 10根据寄存器204的内容，确认目前在FIFO存储器100中存储的存储数据量(步骤S21、S22)。根据确认的存储数据量，CPU 10写入数据到FIFO存储器100(步骤S23)。

在这时候，来自存储器写入部分202的写信号增加计数器203的计数值。

随后，当FIFO存储器100中的存储数据量达到在寄存器205中保存的写入完成存储量时，存储器写入部分202输出中断信号到PC 2(步骤S24)，该中断信号是来自写入完成通知产生部分的写入完成通知信号。

已经输入中断信号的PC 2输出读命令到存储器读出部分201，并且存储器读出部分201从FIFO存储器100读出每个预定单位(这里为16字节)的数据，并输出该数据到PC 2(步骤S25)。在这时候，来自存储器读出部分201的读信号减少计数器203的值。

对于到PC 2的输出数据，最后的数据用添加的数据状态区别(步骤S26)。

此外，来自存储器读出部分201的读信号减少计数器203值，并且计数器203的值变成等于寄存器209的读出完成存储量。也就是说，当判断已经完成从FIFO存储器100的读出时，比较部分210输出中断信号到中断信号产生部分211，以通知CPU 10数据写入操作的可能性(步骤S27)。

接下来，将参考图7描述第二序列。此第二序列处理其中从CPU10写入到FIFO存储器100的数据小于预定值的情况。

在图7中，以与如上所述图6相同的方式，CPU 10根据寄存器204的内容确认目前在FIFO存储器100中存储的存储数据量(步骤S21、S22)。根据所确认的存储数据量，CPU 10写入数据到FIFO存储器100(步骤S23)。

接下来，在从CPU 10写入数据结束之后，在其中写入完成存储量没有达到对寄存器205设置的存储量的情况下，计时器时段终止，并且计时器208超时。因此，存储器接口部分220允许写入完成通知信号产生部分207产生中断信号，并输出该信号到PC 2(步骤S24a)。响应于此中断，以与如上所述图6中同样的方式，PC 2从FIFO存储器100读出所有存储的数据(步骤S25到S27)。

如上所述，根据当前实施例，即使在从PC卡1a写入数据到PC 2时，FIFO存储器100中的存储数据量也能够被掌握，以从FIFO存储器100写入数据到PC 2中。因此，数据能够按设计进行处理。

本发明的实施例已经在以上参考附图进行了详细描述，但是特定组成并不局限于这些实施例，并且本发明包括设计更改等等，并不背离本发明的范围。

例如，在上述实施例中，使用了FIFO存储器，但是本发明也适用于随机存取存储器(RAM)。例如，存储器写入部分101以递升次序从地址0开始写入数据到RAM，并且CPU 10类似地以递升次序从地址0开始从RAM读出数据。

此外，作为在本发明中存储器接口装置的控制对象的存储器写入单元，便携式个人计算机已经描述为一个实例，但是存储器写入单元并不局限于此。类似地，存储器读出单元并不局限于PC卡的CPU。也就是说，本发明的存储器接口装置能够广泛地用作实现相对于以下单元的存储器存取控制的装置：存储器写入单元，它遵循以上存储器写入过程；以及存储器读出单元，它从此存储器写入单元存取的存储器读出数据。本发明的存储器接口装置可包括数据处理部件，用于从存储器写入单元存取的存储器读出数据，以对读出的数据进行预定处理。

图8显示一个实例。图8是给出其中本发明的存储器接口装置应用到无线电调制解调器装置的实例的方框图。RAM 303和ROM 304连接到CPU 10a，以输入和输出调制解调器操作所需的数据。PC卡型等等的无线电调制解调器装置1b经调制解调器接口300与PC 2交换数据或者各种类型的命令。诸如分组通信数据、CPU 10a的控制AT命令以及FIFO存储器100的写命令和读命令相对于FIFO存储器进行写入和读出，如本发明的实施例所描述的。CPU 10a按照各种类型的无线电协议，发送写入的通信数据到连接到无线电部分301的天线302，并且CPU 10a按照各种类型的无线电协议将无线电部分301接收的通信数据转换为通信数据，并且将该数据经FIFO存储器100写入到PC 2中。

工业适用性

根据本发明，由于读出完成通知信号在每次从存储器写入单元写入预定量单位的数据时产生，因此有可能在存储器写入单元中处理存储器写入过程，并且有可能使现有通信控制程序转向用于存储器写入单元(例如PC卡的主机装置)。

此外，由于预定量或者更多的数据通过存储器写入过程存储在存储器中，并且由存储器写入单元写入的数据能够整体地读出，因此有可能相对于存储器读出单元减少产生的中断次数的数量，并且有可能增加由存储器读出单元在一个中断处理中处理的数据量。因此，能够减少由于中断处理导致的负荷，并且数据能够整体地有效处理。因此，获得了减少存储器读出单元(例如PC卡的CPU)上的负荷，并且提高处理速度的极好效果。即使在从PC卡写入数据到PC的情况下，在从第二存储器写入和读出单元(CPU)写入预定量单位的数据之后，相对于第一存储器写入和读出单元(PC)产生写入完成通知信号。所以，通过第二存储器写入和读出单元写入的数据能够整体地读出，并且高效率地进行处理。

Claims (17)

1.一种存储器接口装置，用于相对于以下单元控制存储器存取：存储器写入单元，遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从所述存储器读出数据，并然后执行接下来的数据写入所述存储器；以及存储器读出单元，它从所述存储器读出数据，所述存储器接口装置包括：

写入检测部件，用于检测从所述存储器写入单元写入预定量单位的数据到所述存储器中；

信号产生部件，用于在检测到写入所述预定量单位的数据的情况下，产生信号以通知所述存储器写入单元，已经完成从所述存储器读出数据；

数据存储量测量部件，用于测量存储在所述存储器中的数据量；以及

存储器读出控制部件，用于在所述存储器中的存储数据量达到预定读出开始存储量的情况下，相对于所述存储器读出单元产生中断信号。

2.一种存储器接口装置，它连接到存储器写入单元，以遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从所述存储器读出数据，并然后执行接下来的数据写入所述存储器，所述存储器接口装置配置为控制对所述存储器写入单元的存储器存取，所述存储器接口装置包括：

写入检测部件，用于检测从所述存储器写入单元写入预定量单位的数据到所述存储器中；

信号产生部件，用于在检测到写入所述预定量单位的数据的情况下，产生信号以通知所述存储器写入单元，已经完成从所述存储器读出数据；

数据存储量测量部件，用于测量存储在所述存储器中的数据量；

数据处理部件，用于从所述存储器读出数据，以对数据进行预定处理；以及

存储器读出控制部件，用于在所述存储器中的存储数据量达到预定读出开始存储量的情况下，相对于所述数据处理部件产生中断信号。

3.如权利要求1和2所述的存储器接口装置，其中在所述存储器中的存储数据量达到所述预定读出开始存储量的情况下，所述存储器读出控制部件暂时停止所述信号产生部件的信号产生。

4.如权利要求1至3中任一项所述的存储器接口装置，还包括：

计时器，对所述预定量单位的数据的写入被中止的时段进行计时，在此计时值达到预定计时器时段时，所述计时器配置为输出超时信号到所述存储器读出控制部件，

所述存储器读出控制部件配置为，即使在接收到所述超时信号的情况下，也相对于所述存储器读出单元产生所述中断信号。

5.一种存储器接口方法，用于相对于以下单元控制存储器存取：存储器写入单元，遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从所述存储器读出数据，并然后执行接下来的数据写入所述存储器；以及存储器读出单元，它从所述存储器读出数据，所述存储器接口方法包括如下步骤：

检测从所述存储器写入单元写入预定量单位的数据到所述存储器中；

在检测到写入所述预定量单位的数据的情况下，通知所述存储器写入单元，已经完成从所述存储器读出数据；

测量存储在所述存储器中的数据量；以及

在所述存储器中的存储数据量达到预定读出开始存储量的情况下，相对于所述存储器读出单元产生中断信号。

6.如权利要求5所述的存储器接口方法，还包括如下步骤：

在所述存储器中的存储数据量达到所述预定读出开始存储量的情况下，暂时停止读出完成通知。

7.如权利要求5或6所述的存储器接口方法，还包括如下步骤：

对所述预定量单位的数据的写入被中止的时段进行计时；以及

在此计时值达到预定计时器时段时，相对于所述存储器读出单元产生所述中断信号。

8.一种存储器接口装置，它相对于以下单元控制存储器存取：第一存储器写入和读出单元，遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从所述存储器读出数据，并然后执行接下来的数据写入所述存储器；以及第二存储器写入和读出单元，它相对于所述存储器写入和读出数据，所述存储器接口装置包括：

写入检测部件，用于检测从第一存储器写入和读出单元写入所述预定量单位的数据到所述存储器中；

第一完成信号产生部件，用于在检测到写入所述预定量单位的数据的情况下，产生信号以通知第一存储器写入和读出单元，已经完成从所述存储器读出数据；

第一数据存储量测量部件，用于测量存储在所述存储器中的数据量；

第一存储器读出控制部件，用于在所述存储器中的存储数据量达到预定读出开始存储量的情况下，相对于第二存储器写入和读出单元产生中断信号；

写入量检测部件，用于检测从第二存储器写入和读出单元写入预定量的数据到所述存储器中；

第二完成信号产生部件，用于在检测到写入所述预定量的数据的情况下，产生信号以通知第一存储器写入和读出单元，已经完成数据写入到所述存储器中；

第二数据存储量测量部件，用于测量所述存储器中的存储数据量；以及

第二存储器读出控制部件，用于在所述存储器中的存储数据量达到预定读出完成存储量的情况下，相对于第二存储器写入和读出单元产生中断信号。

9.如权利要求8所述的存储器接口装置，其中在所述存储器中的存储数据量达到所述预定读出开始存储量的情况下，第一存储器读出控制部件暂时停止第一完成信号产生部件的信号产生。

10.如权利要求8和9中任一项所述的存储器接口装置，还包括：

第一计时器，对所述预定量单位的数据的写入被中止的时段进行计时，在此计时值达到预定计时器时段时，所述计时器配置为输出超时信号到第一存储器读出控制部件，

第一存储器读出控制部件配置为，即使在接收到所述超时信号的情况下，也相对于第二存储器写入和读出单元产生所述中断信号。

11.如权利要求8至10中任一项所述的存储器接口装置，还包括：

第二计时器，对从第二存储器写入和读出单元写入数据到所述存储器被中止的时段进行计时，在此计时值达到预定计时器时段时，第二计时器配置为输出超时信号到第二完成信号产生部件，

第二完成信号产生部件配置为，在接收到所述超时信号的情况下，相对于第一存储器写入和读出单元产生完成通知信号。

12.一种存储器接口方法，用于相对于以下单元控制存储器存取：第一存储器写入和读出单元，遵循存储器写入过程，其中每次数据按每个预定量单位写入存储器时，确认已经完成从所述存储器读出数据，并然后执行接下来的数据写入所述存储器；以及第二存储器写入和读出单元，它相对于所述存储器写入和读出数据，所述存储器接口方法包括如下步骤：

检测从所述存储器写入单元写入预定量单位的数据到所述存储器中；

在检测到写入所述预定量单位的数据的情况下，通知第一存储器写入和读出单元，已经完成从所述存储器读出数据；

测量存储在所述存储器中的数据量；

在所述存储器中的存储数据量达到预定读出开始存储量的情况下，相对于所述存储器读出单元产生中断信号；

检测从第二存储器写入和读出单元写入预定量的数据到所述存储器中；

在检测到写入所述预定量的数据的情况下，产生信号以通知第一存储器写入和读出单元，已经完成写入数据到所述存储器中；

测量所述存储器中的存储数据量；以及

在所述存储器中的存储数据量达到预定读出完成存储量的情况下，相对于第二存储器写入和读出单元产生中断信号。

13.如权利要求12所述的存储器接口方法，还包括如下步骤：

在所述存储器中的存储数据量达到所述预定读出开始存储量的情况下，暂时停止所述读出完成通知。

14.如权利要求12或13所述的存储器接口方法，还包括如下步骤：

对所述预定量单位的数据的写入被中止的时段进行计时；以及

在此计时值达到预定计时器时段的情况下，相对于第二存储器写入和读出单元产生所述中断信号。

15.如权利要求12至14中任一项所述的存储器接口方法，还包括如下步骤：

对从第二存储器写入和读出单元写入数据到所述存储器被中止的时段进行计时；

在此计时值达到所述预定计时器时段时，输出超时信号；以及

响应于所述超时信号，向第一存储器写入和读出单元输出完成信号。

16.一种调制解调器装置，它连接到数据处理单元，以遵循存储器写入过程，其中每次通信数据或者控制命令数据按每个预定量单位写入存储器时，确认已经完成从所述存储器读出数据，并然后执行接下来的数据写入所述存储器，

所述调制解调器装置包括：调制解调器接口，它相对于所述数据处理单元交换数据；存储器；存储器读出单元，它从所述存储器读出数据；以及通信部件，它连接到所述存储器读出单元，以发送和接收所述通信数据，

所述调制解调器装置还包括：

写入检测部件，用于检测从所述存储器写入单元写入预定量单位的数据到所述存储器中；

信号产生部件，用于在检测到写入所述预定量单位的数据的情况下，产生信号以通知所述数据处理单元，已经完成从所述存储器读出数据；

数据存储量测量部件，用于测量存储在所述存储器中的数据量；以及

存储器读出控制部件，用于在所述存储器中的存储数据量达到预定读出开始存储量的情况下，相对于所述存储器读出单元产生中断信号。

17.一种调制解调器装置，它连接到数据处理单元，以遵循存储器写入过程，其中每次通信数据或者控制命令数据按每个预定量单位写入存储器时，确认已经完成从所述存储器读出数据，并然后执行接下来的数据写入所述存储器，

所述调制解调器装置包括：调制解调器接口，它相对于所述数据处理单元交换数据；存储器；存储器写入和读出单元，它相对于所述存储器写入和读出数据；以及通信部件，它连接到所述存储器写入和读出单元，以发送和接收所述通信数据，

所述调制解调器装置还包括：

写入检测部件，用于检测从所述存储器写入和读出单元写入预定量单位的数据到所述存储器中；

第一完成信号产生部件，用于在检测到写入所述预定量单位的数据的情况下，产生信号以通知所述数据处理单元，已经完成从所述存储器读出数据；

第一数据存储量测量部件，用于测量存储在所述存储器中的数据量；第一存储器读出控制部件，用于在所述存储器中的存储数据量达到预定读出开始存储量的情况下，相对于所述存储器写入和读出单元产生中断信号；

写入量检测部件，用于检测从所述存储器写入和读出单元写入预定量的数据到所述存储器中；

第二完成信号产生部件，用于在检测到写入所述预定量的数据的情况下，产生信号以通知所述数据处理单元，已经完成数据写入到所述存储器中；

第二数据存储量测量部件，用于测量所述存储器中的存储数据量；以及

第二存储器读出控制部件，用于在所述存储器中的存储数据量达到预定读出完成存储量的情况下，相对于第二存储器写入和读出单元产生中断信号。

Images