CN1929161A - 电可重写非易失存储元件及其制造方法 - Google Patents

电可重写非易失存储元件及其制造方法 Download PDF

Info

Publication number
CN1929161A
CN1929161A CN200610151788.1A CN200610151788A CN1929161A CN 1929161 A CN1929161 A CN 1929161A CN 200610151788 A CN200610151788 A CN 200610151788A CN 1929161 A CN1929161 A CN 1929161A
Authority
CN
China
Prior art keywords
recording layer
volatile memory
memory element
dielectric film
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610151788.1A
Other languages
English (en)
Other versions
CN100492696C (zh
Inventor
浅野勇
佐藤夏树
中井洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1929161A publication Critical patent/CN1929161A/zh
Application granted granted Critical
Publication of CN100492696C publication Critical patent/CN100492696C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失存储元件包括：记录层，其包括相变材料；下电极，其与记录层相接触地提供；上电极，其与记录层的上表面的部分相接触地提供；保护绝缘膜，其与记录层的上表面的其他部分相接触地提供；以及层间绝缘膜，其在保护绝缘膜上提供。从而能够获得高热效率，因为记录层和上电极之间的接触面积的尺寸减少。在层间绝缘膜和记录层的上表面之间提供保护绝缘膜，使得可以减少记录层在记录层的图案形成期间或用于暴露记录层的部分的通孔形成期间所遭受的破坏。

Description

电可重写非易失存储元件及其制造方法
技术领域
本发明涉及电可重写非易失存储元件以及制造所述元件的方法。更加具体地，本发明涉及具有包括相变材料的记录层的电可重写非易失存储元件以及制造所述元件的方法。
背景技术
个人计算机和服务器等使用分级的存储器件。存在较低等级的存储器，其便宜并且提供高存储容量，而等级较高的存储器则提供高速操作。底部等级一般由诸如硬盘和磁带之类的磁存储组成。除了非易失之外，磁存储是存储比诸如半导体存储器之类的固态器件大得多的信息量的便宜方法。然而，与磁存储器件的顺序存取操作形成对照，半导体存储器快得多，并且能够随机访问存储的数据。因为这些原因，磁存储一般用于存储程序和档案信息等，并且当需要时，该信息被传送到等级较高的主系统存储器件。
主存储器一般使用动态随机存取存储器(DRAM)器件，其以比磁存储器高得多的速度操作，并且在每位的基础上，比诸如静态随机存取存储器(SRAM)器件之类的更快的半导体存储器件便宜。
占据非常顶级的存储器等级的是系统微处理器单元(MPU)的内部高速缓冲存储器。内部高速缓冲存储器是经由内部总线连接到MPU核心的超高速存储器。高速缓冲存储器具有非常小的容量。在某些情况下，在内部高速缓冲存储器和主存储器之间使用次级、甚至第三级高速缓冲存储器件。
DRAM用于主存储器，因为它提供了速度和位成本之间的良好平衡。此外，现在存在一些具有大容量的半导体存储器件。近年来，已开发了具有超过1吉字节容量的存储芯片。DRAM是易失存储器，如果其电源被断开，则丢失存储的数据。那使得DRAM不适合于存储程序和档案信息。同样，甚至当接通电源时，所述器件也不得不周期性地执行刷新操作以保持存储的数据，所以关于能够减少多少器件电力消耗存在限制，而进一步的问题是在控制器之下运行的控制的复杂性。
半导体快闪存储器是高容量和非易失的，但是需要高电流用于写入和擦除数据，并且写入和擦除时间慢。这些缺点使快闪存储器成为用于替换主存储器应用中的DRAM的不合适的候补。存在其他非易失存储器件，诸如磁阻随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)之类，但是它们不能容易地实现DRAM的可能的这种存储容量。
正有指望作为对DRAM的可能替代的另一种半导体存储器是相变随机存取存储器(PRAM)，其使用相变材料以存储数据。在PRAM器件中，数据的存储基于记录层中包含的相变材料的相态。具体地，在晶态下的材料的电阻率和非晶态下的电阻率之间存在大的差异，并且该差异能够用于存储数据。
这种相变受到施加写入电流时被加热的相变材料的影响。通过向材料施加读取电流并测量电阻来读取数据。读取电流被设置在这样的水平，其足够低，不会造成相变。这样一来，相就不会改变，除非被加热到高温，所以即使当电源被切断时，数据也被保持。
为了使相变材料被写入电流有效加热，优选的是采用这样的构造，其使得释放施加写入电流所生成的热尽可能地困难。
然而，在“Scaling Analysis of Phase-Change Memory Technology”，A.Pirovano，A.L.Lacaita，A.Benvenuti，F.Pellizzer，S.Hudgens，andR.Bez，IEEE 2003中描述的非易失存储元件中，由于由相变材料组成的记录层的整个上表面与金属层相接触，所以施加写入电流时生成的热容易地被释放到金属层一侧，造成低热效率的缺点。减少的热效率导致增加的功耗和增加的写入时间。
然而，在“Writing Current Reduction for High-density Phase-changeRAM”，Y.N.Hwang，S.H.Lee，S.J.Ahn，S.Y.Lee，K.C.Ryoo，H.S.Hong，H.C.Koo，F.Yeung，J.H.Oh，H.J.Kim，W.C.Jeong，J.H.Park，H.Horii，Y.H.Ha，J.H.Yi，G.H.Hoh，G.T.Jeong，H.S.Jeong，and Kinam Kim，IEEE 2003和“An Edge Contact Type Cell forPhase Change RAM Featuring Very Low Power Consumption”，Y.H.Ha，J.K.Yi，H.Horii，J.H.Park，S.H.Joo，S.O.Park，U-In Chung，andJ.T.Moon，2003Symposium on VLSI Technology Digest of TechnicalPapers中描述的非易失存储元件中，在金属层和由相变材料组成的记录层之间提供了上电极。由于通过以上述方式提供上电极能够防止记录层和金属层之间的直接接触，所以减少被释放到金属层一侧的热量成为可能。
然而，记录层的整个上表面与后两份文件中描述的非易失存储元件中的上电极相接触。上电极由导电材料组成的要求，使得难以显著地减少上电极自身的热传导系数。由于当记录层的整个上表面与上电极相接触时，写入电流以分散的方式流动，所以难以充分增加热效率。
然而，在日本专利申请公开号2004-289029和2004-349709中描述的非易失存储元件中，上电极被提供到记录层的上表面，但是记录层的整个上表面没有与上电极相接触，而只是部分的上表面与上电极相接触。这种结构使得可以通过减少向上电极一侧释放的热量而增加热效率。
用于增加热效率的另一种方法已被提议(见USP 5,536,947)，其中，在包括相变材料的记录层和充当加热器的下电极之间提供薄膜绝缘层(纤维(filament)介电膜)；通过在薄膜绝缘层中引入介质击穿，形成针孔(pinhole)；并且利用针孔作为电流路径。由于能够使介质击穿形成的针孔直径远远小于通过平版印刷能够形成的通孔直径，所以能够使热生成区域极小。这使得相变材料可以被写入电流有效加热，导致下述能力：不仅减少了写入电流，而且还增加了写入速度。
然而，记录层的整个上表面还是与USP 5,536,947中描述的非易失存储元件中的上电极相接触。因此不可能减少向位于记录层之上的金属层释放的热量。
上面三份文件以及USP 5,536,947中描述的非易失存储元件因而具有下述缺点：由于向位于记录层之上的金属层释放的大量的热而具有低热效率。然而，在日本专利申请公开号2004-289029和2004-349709中描述的非易失存储元件中，只有部分的记录层的上表面与上电极相接触，而其他部分则被层间绝缘膜所覆盖。因此能够实现高热效率。
然而，在日本专利申请公开号2004-289029和2004-349709中描述的非易失存储元件中，在记录层的图案形成期间，或者在用于暴露部分的记录层的通孔形成期间，存在记录层被严重破坏的风险。换言之，在其中记录层的整个上表面与上电极相接触的结构中，通过在记录层和上电极成层在一起的同时进行图案形成，能够防止图案形成期间的破坏。由于通孔没有到达记录层，所以当形成通孔时，几乎没有破坏发生。在其中记录层的整个上表面接触上电极的结构中，上电极在制造期间起到记录层的保护膜的作用，并且防止了对记录层的破坏。
然而，在其中只有部分的记录层的上表面与上电极相接触的结构的情况下，例如在日本专利申请公开号2004-289029和2004-349709中描述的非易失存储元件中，不能使上电极起到保护膜的作用。因此在记录层的图案形成或通孔形成期间，存在发生对记录层的严重破坏的风险，如上所述。
发明内容
为了克服这些种类的缺点开发了本发明。因此，本发明的目的是提供改善的非易失存储元件，其包括记录层，所述记录层包括相变材料，并且提供用于制造它的方法。
本发明的另一个目的是提供非易失存储元件，其包括记录层，所述记录层包括相变材料，其中，通过减少向位于记录层之上的金属层释放的热量，同时使制造期间对记录层的破坏最小化，在非易失存储元件中增加热效率；并且提供用于制造所述非易失存储元件的方法。
本发明的还有另一个目的是提供非易失存储元件，其包括记录层，所述记录层包括相变材料，其中，通过集中流向记录层的写入电流的分布，同时使制造期间对记录层的破坏最小化，在非易失存储元件中增加热效率；并且提供用于制造所述非易失存储元件的方法。
本发明的上述以及其他目的能够通过这样的非易失存储元件完成，所述非易失存储元件包括：记录层，其包括相变材料；下电极，其与记录层相接触地提供；上电极，其与记录层的上表面的部分相接触地提供；保护绝缘膜，其与记录层的上表面的其他部分相接触地提供；以及层间绝缘膜，其在保护绝缘膜上提供。
在本发明中减少了向上电极一侧释放的热量，因为减少了记录层和上电极之间的接触面积。流向记录层的写入电流的分布也因为记录层和上电极之间的接触面积的小尺寸而被集中。因为本发明的非易失存储元件的构造的这些方面，能够获得高于传统技术的热效率。由于还在层间绝缘膜和记录层的上表面之间提供了保护绝缘膜，所以变得可以在记录层的图案形成或用于暴露部分的记录层的通孔形成期间减少记录层所遭受的破坏量。
同样优选的是，记录层由至少第一部分和第二部分组成，并且在第一部分和第二部分之间提供薄膜绝缘层。当使用这种结构时，通过介质击穿在薄膜绝缘层中形成的针孔变为电流路径。因此能够形成极细微的电流路径，其尺寸不取决于平版印刷过程的精度。由于针孔形成在其中的薄膜绝缘层保持在两个记录层之间，所以有效地抑制了从生成热的点的传热。结果，变得可以获得极高的热效率。
用于制造根据本发明的第一方面的非易失存储元件的方法包括：第一步骤，用于形成包括相变材料的记录层；第二步骤，用于在记录层中形成图案，同时记录层的整个上表面由保护绝缘膜所覆盖；第三步骤，用于通过去除至少保护绝缘膜的部分，暴露记录层的上表面的部分；以及第四步骤，用于与记录层的上表面的部分相接触地形成上电极。
本发明使得可以制造其中记录层和上电极之间的接触面积的尺寸被减少的非易失存储元件。本发明同样使得可以减少记录层在记录层的图案形成期间所遭受的破坏量。
在执行第二步骤之后和执行第三步骤之前，优选地存在用于在保护绝缘膜上形成层间绝缘膜的步骤。第三步骤同样优选地包括下述步骤，其用于通过在保护绝缘膜和层间绝缘膜中形成通孔，暴露记录层的上表面的部分。从而变得可以在用于暴露记录层的部分的通孔形成期间减少记录层所遭受的破坏量。
同样优选的是，第三步骤包括下述步骤，其用于形成侧壁形成绝缘膜，它在平面方向上的端部横跨记录层的上表面，以及下述步骤，其用于通过使用侧壁形成绝缘膜作为掩模去除保护绝缘膜的部分，暴露记录层的上表面的部分；并且第四步骤包括下述步骤，其用于形成上电极，所述上电极覆盖记录层的上表面的部分和侧壁形成绝缘膜的至少侧面，以及下述步骤，其用于深蚀刻(etch back)上电极。上电极从而给出了环形形状，并且由于上电极的宽度取决于膜形成期间的膜厚度，所以能够使上电极的宽度小于平版印刷解析度。上电极的热容因此被更进一步地减少，并且写入电流能够被更进一步地集中。
用于制造根据本发明的另一个方面的非易失存储元件的方法包括：第一步骤，用于形成包括相变材料的记录层；第二步骤，用于以保护绝缘膜和层间绝缘膜覆盖记录层的整个上表面；第三步骤，用于通过在保护绝缘膜和层间绝缘膜中形成通孔，暴露记录层的上表面的部分；以及第四步骤，用于与记录层的上表面的部分相接触地形成上电极。
本发明使得可以制造其中记录层和上电极之间的接触面积的尺寸被减少的非易失存储元件。保护绝缘膜的插入使得可以减少记录层在用于暴露记录层的部分的通孔形成期间所遭受的破坏量。
优选的是，第三步骤包括下述步骤，其用于在这样的状况下蚀刻层间绝缘膜，借由所述状况，与蚀刻保护绝缘膜的状况相比，获得了更高的蚀刻速率，以及下述步骤，其用于在这样的状况下蚀刻保护绝缘膜，借由所述状况，与蚀刻记录层的状况相比，获得了更高的蚀刻速率。提供这些步骤使得可以更加有效地减少记录层在通孔形成期间所遭受的破坏量。
根据如此构造的本发明，与传统技术相比，减少了向位于记录层之上的金属层释放的热量。与传统的非易失存储元件中相比，写入电流在记录层之内的流动同样能够被进一步集中。本发明从而使得可以提供具有增加的热效率的非易失存储元件，并且提供用于制造它的方法。因此，与传统技术相比，不仅能够减少写入电流，而且还能够增加写入速度。由于保护绝缘膜夹在层间绝缘膜和记录层的上表面之间，所以变得可以减少记录层在记录层的图案形成和用于暴露记录层的部分的通孔形成期间所遭受的破坏量。
附图说明
结合附图，通过参考本发明的以下详细说明，本发明的上述以及其他的目的、特征和优点将会变得更加明显，其中：
图1是根据本发明的第一优选实施例的非易失存储元件的结构的示意性截面图；
图2是显示用于控制包括硫族化物材料的相变材料的相态的方法的曲线图；
图3是具有n行和m列的矩阵结构的非易失半导体存储器件的电路图；
图4是显示使用图1中显示的非易失存储元件的存储单元MC的结构的例子的截面图；
图5和6是显示用于制造图1中显示的非易失存储元件的步骤序列的示意性截面图；
图7是显示根据本发明的第二优选实施例的非易失存储元件的结构的示意性截面图；
图8是显示用于制造图7中显示的非易失存储元件的步骤序列的示意性截面图；
图9是显示根据本发明的第三优选实施例的非易失存储元件的结构的示意性平面图；
图10是沿着图9中的线A-A的示意性截面图；
图11是显示根据本发明的第四优选实施例的非易失存储元件的结构的示意性平面图；
图12是沿着图11中的线D-D的示意性截面图；
图13是显示图11中显示的非易失存储元件的修改结构的示意性平面图；
图14是显示图11中显示的非易失存储元件的另一个修改结构的示意性平面图；
图15是显示根据本发明的第五优选实施例的非易失存储元件的结构的示意性截面图；
图16到18是显示用于制造图15中显示的非易失存储元件的步骤序列的示意性截面图；
图19是显示根据本发明的第六优选实施例的非易失存储元件的结构的示意性平面图；
图20是沿着图19中的线E-E的示意性截面图；
图21是沿着图19中的线F-F的示意性截面图；
图22到25是显示用于制造图19中显示的非易失存储元件的步骤序列的示意性截面图；
图26是显示根据本发明的第七优选实施例的非易失存储元件的结构的示意性平面图；以及
图27到31是显示用于制造图26中显示的非易失存储元件的步骤序列的示意性截面图。
具体实施方式
现在参考附图来详细地解释本发明的优选实施例。
图1是根据本发明的第一优选实施例的非易失存储元件10的结构的示意性截面图。
如图1所示，根据本发明的非易失存储元件10提供有：记录层11，其包括相变材料；下电极12，其与记录层11的下表面11b相接触地提供；上电极13，其与记录层11的上表面11t相接触地提供；以及位线14，其为上电极13上提供的金属层。
下电极12嵌入在向第一层间绝缘膜15提供的通孔15a中。如图1所示，下电极12与记录层11的下表面11b相接触，并且用作数据写入期间的加热器塞。换言之，下电极在数据写入期间成为加热体的部分。因此，用于下电极12的材料优选地具有相对高的电阻，并且这样的材料的例子包括金属硅化物、金属氮化物、金属硅化物的氮化物等等。这种材料不受任何特殊限制，但是TiAlN、TiSiN、TiCN以及其他材料能够优选地使用。
记录层11被提供以便嵌入在第一层间绝缘膜15上提供的第二层间绝缘膜16中。记录层11的侧面11s从而与第二层间绝缘膜16相接触。保护绝缘膜17提供在记录层11上，以便嵌入在第二层间绝缘膜16中，由此记录层11的上表面11t的部分与保护绝缘膜17相接触。向第二层间绝缘膜16和保护绝缘膜17提供通孔16a，并且在通孔16a里面提供上电极13。具体地，在这种结构中，上电极13仅与记录层11的上表面11t的部分相接触，而不是记录层11的整个上表面11t，并且记录层11的上表面11t的其他部分由保护绝缘膜17覆盖。
记录层11由相变材料组成。构成记录层11的相变材料没有特殊地限制，只要所述材料呈现两个或更多相态，并且具有根据相态而变化的电阻。优选地选择所谓的硫族化物材料。硫族化物材料被限定为合金，其包含从由锗(Ge)、锑(Sb)、碲(Te)、铟(In)、硒(Se)等组成的组中选择的至少一种或多种元素。例子包括：GaSb、InSb、InSe、Sb2Te3、GeTe和其他基于两元的元素；Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4、InSbGe和其他基于三元的元素；以及AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2和其他基于四元的元素。
包括硫族化物材料的相变材料可以呈现包括无定形相(非晶相)和晶相的任何相态，在无定形相中发生相对高阻态，而在晶相中则发生相对低阻态。
图2是显示用于控制包括硫族化物材料的相变材料的相态的方法的曲线图。
为了将包括硫族化物材料的相变材料置于非晶态，所述材料在被加热到等于或高于熔点Tm的温度之后被冷却，如图2中的曲线所指示的那样。为了将包括硫族化物材料的相变材料置于晶态，所述材料在被加热到处于或在结晶温度Tx之上并且低于熔点Tm的温度之后被冷却。加热可以通过施加电流进行。根据施加电流的量，亦即电流施加时间或每单位时间电流的量，可以控制加热期间的温度。
当写入电流流向记录层11时，记录层11和下电极12彼此相接触的地方附近的区域成为发热区P。换言之，通过写入电流向记录层11的流动，能够改变发热区P附近的硫族化物材料的相态。从而改变了位线14和下电极12之间的电阻。
成为热排放路线的发热区P和上电极13之间的距离能够通过增加记录层11的厚度而增加，并从而能够防止朝向上电极13的热的释放所造成的热效率减少。然而，当记录层11的厚度太大时，不仅花费更多的时间以形成膜，而且热效率也作为加热体自身体积增加的结果而降低。尤其是在从高阻态向低阻态的相变期间，需要更强的电场以诱发这种变化。特别地，使用高压以诱发相变对低压器件是不合适的。因此，必须考虑到上述因素限定记录层11的厚度。200nm以下的膜厚度是优选的，并且30nm到100nm的膜厚度是更加优选的。
减少记录层11的平面尺寸同样减少了加热体的体积，使得可以增加热效率。然而，使记录层11具有小的平面尺寸降低了发热区P和侧面11s之间的距离，其容易被氧和其他杂质穿透。结果，发热区P附近的记录层11或下电极12变得更加趋于恶化。当记录层11的平面尺寸降低得太多时；例如，当记录层11的平面尺寸减少到与上电极13大约相同的尺寸时，在制造期间不可避免地发生的未对准使得难以在记录层11的上表面11t部分中适当地形成通孔16a，导致记录层11和上电极13之间接触的可能不稳定。因此必须考虑到上述因素限定记录层11的平面尺寸。
上电极13是与下电极12形成一对的电极。用于形成上电极13的材料优选地提供有相对低的热传导系数，以便抑制通过电流流动生成的热的逃逸。具体地，与用于下电极12的相同，TiAlN、TiSiN、TiCN和其他材料可以优选地使用。
位线14提供在第二层间绝缘膜16上，并且与上电极13的上表面相接触。选择具有低电阻的金属材料用作用于形成位线14的材料。例如，铝(Al)、钛(Ti)、钨(W)、或其合金、或氮化物、硅化物、或这些金属的其他化合物可以优选地使用。特定物质可以包括W、WN、TiN等。
氧化硅膜、氮化硅膜等可以用作用于形成第一和第二层间绝缘膜15、16或保护绝缘膜17的材料，并且优选的是至少第二层间绝缘膜16和保护绝缘膜17由不同的材料形成。例如，第二层间绝缘膜16可以由氧化硅膜组成，而保护绝缘膜17则可以由氮化硅膜组成。优选的是保护绝缘膜17的厚度被设置得充分低，亦即30到150nm。
可以在半导体基片上形成具有这种结构的非易失存储元件10，并且通过将非易失存储元件布置成矩阵，能够构造电可重写非易失半导体存储器件。
图3是具有n行和m列的矩阵结构的非易失半导体存储器件的电路图。
图3中显示的非易失半导体存储器件提供有：n个字线W1-Wn；m个位线B1-Bm；以及存储单元MC(1，1)-MC(n，m)，其布置在字线和位线的交叉点处。字线W1-Wn连接到行译码器101，而位线B1-Bm则连接到列译码器102。存储单元MC由串联连接在接地与相应位线之间的非易失存储元件10和晶体管103组成。晶体管103的控制终端连接到相应的字线。
非易失存储元件10具有参考图1说明的结构。非易失存储元件10的下电极12因此连接到相应的晶体管103。
图4是显示使用非易失存储元件10的存储单元MC的结构的例子的截面图。图4显示了共享相同的对应位线Bj的两个存储单元MC(i，j)、MC(i+1，j)。
如图4所示，晶体管103的栅极连接到字线Wi、Wi+1。三个扩散区106形成在通过元件分离区104分割的单个活性区(activeregion)105中，由此两个晶体管103形成在单个活性区105中。这两个晶体管103共享相同的源极，其经由向层间绝缘膜107提供的接触塞108连接到接地布线109。晶体管103的漏极经由接触塞110连接到相应非易失存储元件10的下电极12。两个非易失存储元件10共享相同的位线Bj。
具有这种构造的非易失半导体存储器件能够通过以下进行数据的读写：通过行译码器101的使用激活任何的字线W1-Wn，并且在这种状态下允许电流流向位线B1-Bm中的至少一个。换言之，在其中相应字线被激活的存储单元中，晶体管103接通，并且相应的位线经由非易失存储元件10然后连接到地。因此，通过在这种状态下允许写入电流流向规定的列译码器102所选择的位线，能够在非易失存储元件10中包括的记录层11中影响相变。
具体地，通过允许规定量的电流流动，构成记录层11的相变材料通过以下被置于无定形相：将相变材料加热到等于或高于图2中显示的熔点Tm的温度，然后迅速中断电流以造成迅速冷却。通过允许小于上述规定量的电流量流动，构成记录层11的相变材料通过以下被置于晶相：将相变材料加热到等于或高于图2中显示的结晶温度Tx并且小于熔点Tm的温度，然后逐渐减少电流以造成逐渐冷却，以便有利于晶体生长。
同样在读取数据的情况下，字线W1-Wn中的任何一个通过行译码器101被激活，并且在这种状态下，允许读取电流流向位线B1-Bm中的至少一个。由于电阻值对于其中记录层11处于无定形相的存储单元为高，并且电阻值对于其中记录层11处于晶相的存储单元为低，所以通过使用读出放大器(未显示)检测这些值，能够确定记录层11的相态。
记录层11的相态能够与存储的逻辑值相关联。例如，限定无定形相态为“0”而结晶相态为“1”使得单个存储单元可以保持1位数据。结晶比率同样能够通过以下以多级或线性的方式控制：当发生从无定形相向晶相的变化时，调整记录层11被维持在等于或高于结晶温度Tx并且小于熔点Tm的温度的时间。通过这种方法进行非晶态和晶态的混合比率的多级控制，使得2位或更高阶的数据可以存储在单个存储单元中。进而，进行非晶态和晶态的混合比率的线性控制，使得可以存储模拟值。
下一步将说明用于制造根据本实施例的非易失存储元件10的方法。
图5和6是显示用于非易失存储元件10的步骤序列的示意性截面图。
首先，如图5所示，形成第一层间绝缘膜15，然后在这个第一层间绝缘膜15中形成通孔15a。下电极12随后形成在第一层间绝缘膜15上，以便通孔15a被完全嵌入，并且抛光下电极12，直到暴露第一层间绝缘膜15的上表面15b为止。优选地使用CMP方法进行抛光。从而获得了其中下电极12嵌入在通孔15a中的状态。普通CVD方法可以用于形成第一层间绝缘膜15。普通照相平版印刷方法和干蚀刻方法可以用于形成通孔15a。
然后在第一层间绝缘膜15上按顺序形成由硫族化物材料组成的记录层11和保护绝缘膜17。用于形成记录层11的方法不受任何特殊限制，但是可以使用溅射方法或CVD方法。对记录层11中包括的硫族化物材料造成尽可能小的破坏的方法被优选地选择用于形成保护绝缘膜17。例如，保护绝缘膜17优选地通过使用等离子体CVD方法沉积氮化硅膜形成。然后使用普通照相平版印刷方法在保护绝缘膜17的规定区域中形成光致抗蚀剂19。
然后使用光致抗蚀剂19作为掩模，使保护绝缘膜17和记录层11形成图案，并且去除保护绝缘膜17和记录层11的不必要部分。然后通过灰化去除光致抗蚀剂19。由于此时记录层11的上表面11t被保护绝缘膜17所覆盖，所以能够防止记录层11遭受灰化过程破坏。
如图6所示，然后形成用于覆盖记录层11和保护绝缘膜17的第二层间绝缘膜16。普通CVD方法同样可以用于形成第二层间绝缘膜16。然后在第二层间绝缘膜16和保护绝缘膜17中形成通孔16a，从而暴露记录层11的上表面11t的部分。记录层11的上表面11t的其他部分仍然由保护绝缘膜17所覆盖。普通照相平版印刷方法和干蚀刻方法可以用于形成通孔16a。
在形成通孔16a中，优选的是，第二层间绝缘膜16首先在关于保护绝缘膜17给出高选择比率的状况下被蚀刻(第一蚀刻)，然后保护绝缘膜17在关于记录层11给出高选择比率的状况下被蚀刻(第二蚀刻)。通过这样做，在其中较大量的蚀刻发生的第一蚀刻期间，记录层11不再暴露于蚀刻环境。尽管在第二蚀刻期间记录层11在某种程度上暴露于蚀刻环境，但是保护绝缘膜17具有小的膜厚度，并且能够以高精度控制蚀刻。因此能够使对记录层11的破坏最小化。
然后，如图1所示，上电极13形成在第二层间绝缘膜16上，以便通孔16a被完全嵌入，然后抛光上电极13，直到暴露第二层间绝缘膜16的上表面16b为止。优选地使用CMP方法进行抛光。从而获得了其中上电极13嵌入在通孔16a中的状态，如图1所示。上电极13优选地通过得到良好的阶梯覆盖的膜形成方法、亦即CVD方法形成。上电极13从而能够完全嵌入在通孔16a中。
通过在第二层间绝缘膜16上形成位线14并以规定的形状进行图案形成，就完成了根据本实施例的非易失存储元件10。
在如此构造的根据本实施例的非易失存储元件10中，记录层11的整个上表面11t没有与上电极13相接触，而是只有其部分与上电极13相接触，并且其他部分与具有低热传导系数的保护绝缘膜17相接触。由于记录层11和上电极13之间的接触面积的尺寸从而减少，所以向上电极13一侧释放的热量降低。由于上电极13的体积也降低，所以上电极13的热容同样降低。保护绝缘膜17不是导电的，并因而也具有低热传导系数，并且经由保护绝缘膜17释放的热量相对小。
记录层11和上电极13之间的接触面积的尺寸小，并且流向记录层11的写入电流i因此以集中的方式分布，如图1所示。结果，写入电流i有效地流入到发热区P中。
因此在根据本实施例的非易失存储元件10中能够获得与传统技术相比更高的热效率。结果，不仅可以降低写入电流，而且还可以增加写入速度。
进而，由于在根据本实施例的非易失存储元件10中的记录层11的图案形成期间，记录层11的上表面11t由保护绝缘膜17所覆盖，如图5所示，所以还可以防止在光致抗蚀剂19的灰化期间对记录层11的破坏。同样变得可以在形成通孔16a时使对记录层11的破坏最小化。
下一步将说明根据本发明的第二优选实施例的非易失存储元件20。
图7是显示根据本发明的第二优选实施例的非易失存储元件20的结构的示意性截面图。
如图7所示，根据本实施例的非易失存储元件20不同于上述实施例的非易失存储元件10之处在于，上电极13仅形成在通孔16a的壁表面部分中，而不是整个通孔16a中，并且埋入部件21填充到通孔16a里面的上电极13所包围的区域中。由于这个构造的其他方面与根据上述实施例的非易失存储元件10中相同，所以相同的参考符号用于指示相同的元件，并且这些元件的说明不再重复。
埋入部件21没有受到任何特殊限制，只要它由具有比上电极13低的热传导系数的材料组成。优选地使用氧化硅、氮化硅或另外的绝缘材料。尽管没有特殊地限制这种构造，但是埋入部件21没有与记录层11相接触，并且通孔16a的整个底部都由上电极13覆盖。
由于上电极13的热容降低，所以这种构造使得可以更进一步地降低向上电极13一侧释放的热量。从而能够获得比第一实施例的更高的热效率水平，并且变得不仅可以进一步降低写入电流，而且还可以进一步增加写入速度。
下一步将说明用于制造根据本实施例的非易失存储元件20的方法。
图8是显示用于非易失存储元件20的步骤序列的示意性截面图。
通过执行与使用图5和6说明的相同步骤，在第二层间绝缘膜16中形成通孔16a，在这之后，以厚度足以填充通孔16a的部分的方式形成上电极13，如图8所示。然后以厚度足以完全填充通孔16a的方式形成埋入部件21。上电极13优选地通过具有良好定向特性的膜形成方法形成，以便上电极13可靠地沉积在通孔16a的底部中，亦即记录层11的上表面11t上。例如定向溅射方法优选为用于形成上电极13的方法。埋入部件21优选地通过得到良好的阶梯覆盖的膜形成方法、亦即CVD方法形成。
埋入部件21和上电极13通过CMP方法等抛光，直到暴露第二层间绝缘膜16的上表面16b为止。从而获得了其中上电极13和埋入部件21嵌入在通孔16a中的状态。通过在第二层间绝缘膜16上形成位线14并以规定的形状进行图案形成，就完成了根据本实施例的非易失存储元件20。
根据这种方法制造非易失存储元件20使得可以获得比第一实施例更高的热效率，同时保持步骤数目增加最小。
下一步将说明根据本发明的第三优选实施例的非易失存储元件30。
图9是显示根据本发明的第三优选实施例的非易失存储元件30的结构的示意性平面图。图10是沿着图9中的线A-A的示意性截面图。沿着图9中的线B-B的示意性截面图与图1相同。
如图9和10所示，根据本实施例的非易失存储元件30不同于第一实施例的非易失存储元件10之处在于，上电极13嵌入其中的通孔16a具有矩形形状，其在X方向上长，这是位线14的延伸方向，并且在Y方向上短，这是正交于位线14延伸方向的方向。由于这个构造的其他方面与根据第一实施例的非易失存储元件10中相同，所以相同的参考符号用于指示相同的元件，并且这些元件的说明不再重复。
当用于嵌入上电极13的通孔16a具有如本实施例中那样的矩形平面形状时，写入电流i在Y方向上更加集中，如图10所示。这使得可以更加有效地向发热区P馈送写入电流i。在本实施例中，由于通孔16a的直径在正交于位线14延伸方向的方向(Y方向)上减少，所以即使当在制造期间发生未对准时，上电极13和位线14之间的接触面积也保持不变。因此能够获得稳定的特性。
下一步将说明根据本发明的第四优选实施例的非易失存储元件40。
图11是显示根据本发明的第四优选实施例的非易失存储元件40的结构的示意性平面图，而图12则是沿着图11中的线D-D的示意性截面图。沿着图11中的线C-C的示意性截面图与图10相同。
如图11和12所示，根据本实施例的非易失存储元件40不同于上述第三实施例的非易失存储元件30之处在于，上电极13嵌入其中的通孔16a被连续地提供给共享相同位线14的多个非易失存储元件40。由于这个构造的其他方面与根据第三实施例的非易失存储元件30中相同，所以相同的参考符号用于指示相同的元件，并且这些元件的说明不再重复。
在本实施例中，写入电流i同样在Y方向上更加集中，如图10所示。这使得可以更加有效地向发热区P馈送写入电流i。在本实施例中，由于上电极13被连续地提供给共享相同位线14的多个非易失存储元件40，所以写入电流i在X方向上有某种程度的分散，但是上电极13充当用于位线14的辅助布线，作为整体使得可以减少位线的布线电阻。
作为本实施例的修改例子，上电极13嵌入其中的通孔16a也可以具有如图13所示的锥形形状。在这种情况下，分开地向每个非易失存储元件提供通孔16a。采用这种构造允许写入电流i不仅在Y方向上而且在X方向上集中，并因而使得可以进一步增强热效率。
作为本实施例的另一个修改例子，通孔16a可以是锥形的，并且上电极13嵌入其中的通孔16a中的剩余空间可以用埋入部件41填充。埋入部件41没有受到任何特殊限制，只要它由具有比上电极13低的热传导系数的材料组成。优选地使用氧化硅、氮化硅或另外的绝缘材料。当采用这种构造时，锥形形状扩大了通孔16a中的空间，但是没有使金属层位线14形成在通孔16a里面使得可以降低向位线14一侧释放的热量。
下一步将说明根据本发明的第五优选实施例的非易失存储元件50。
图15是显示根据本发明的第五优选实施例的非易失存储元件50的结构的示意性截面图。
如图15所示，根据本实施例的非易失存储元件50不同于根据第一实施例的非易失存储元件10之处在于，在通孔16a的内壁中形成侧壁51，并且在侧壁51所包围的区域51a中提供上电极13。由于这个构造的其他方面与根据第一实施例的非易失存储元件10中相同，所以相同的参考符号用于指示相同的元件，并且这些元件的说明不再重复。
侧壁51没有受到任何特殊限制，只要它们由具有比上电极13低的热传导系数的材料组成。优选地使用氧化硅、氮化硅或另外的绝缘材料，与用于图7中显示的埋入部件21的相同。沿着通孔16a的内壁提供侧壁51，侧壁51所包围的区域51a的直径因此显著小于通孔16a的直径。记录层11和上电极13之间的接触面积的尺寸从而更进一步地减少。因此变得可以更进一步地减少上电极13的热容，并且更进一步地集中写入电流i。
下一步将说明用于制造根据本实施例的非易失存储元件50的方法。
图16到18是显示用于非易失存储元件50的步骤序列的示意性截面图。
首先，通过执行与使用图5和6说明的相同步骤，在第二层间绝缘膜16中形成通孔16a，在这之后，以厚度足以填充通孔16a的部分的方式形成侧壁绝缘膜51b，如图16所示。通孔16a的整个内壁从而被侧壁绝缘膜51b覆盖，并且作为空腔的区域51a形成在通孔16a的平面方向上的基本上中心处的部分中。侧壁绝缘膜51b优选地通过得到良好的阶梯覆盖的膜形成方法、亦即CVD方法形成。
然后深蚀刻侧壁绝缘膜51b，如图17所示。侧壁51从而保持在通孔16a里面，并且记录层11的上表面11t暴露在没有被侧壁51覆盖的区域中。不需要在侧壁绝缘膜51b的深蚀刻中暴露第二层间绝缘膜16的上表面16b，并且可以在完成深蚀刻的同时，侧壁绝缘膜51b保持在第二层间绝缘膜16的上表面16b上，只要暴露了记录层11的上表面11t。
上电极13然后形成在整个表面上，以便填充在侧壁51所包围的区域51a中，如图18所示。从而与记录层11的上表面11t相接触地放置了上电极13。上电极13优选地通过具有良好定向特性的膜形成方法形成，以便上电极13可靠地沉积在记录层11的上表面11t上。例如定向溅射方法、ALD(原子层沉积)方法或这些方法与CVD方法的结合优选为用于形成上电极13的方法。
然后通过CMP方法等抛光上电极13，直到暴露第二层间绝缘膜16的上表面16b(或剩余的侧壁绝缘膜51b)为止。从而获得了其中上电极13嵌入在侧壁51所包围的区域51a中的状态。然后通过在第二层间绝缘膜16上形成位线14并以规定的形状进行图案形成，就完成了根据本实施例的非易失存储元件50，如图15所示。
通过根据这种方法制造非易失存储元件50，能够使上电极13的直径小于平版印刷解析度。如上所述，因此变得可以更进一步地减少上电极13的热容，并且可以更进一步地集中写入电流i。
下一步将说明根据本发明的第六优选实施例的非易失存储元件60。
图19是显示根据本发明的第六优选实施例的非易失存储元件60的结构的示意性平面图。图20是沿着图19中的线E-E的示意性截面图，而图21则是沿着图19中的线F-F的示意性截面图。
如图19所示，在根据本实施例的非易失存储元件60中，上电极13的平面形状为环状，并且为连接到相同位线14的两个相邻非易失存储元件60提供单个上电极13。如图19和21所示，向环状上电极13所封闭的区域提供侧壁形成绝缘膜61。如图20和21所示，向环状上电极13外面的区域提供第三层间绝缘膜62。相同的参考符号用于指示与上述实施例的非易失存储元件相同的元件，并且这些元件的说明不再重复。
在本实施例中，沿着正交于位线14延伸方向的Y方向布置连接到相邻位线14的两个非易失存储元件60。因此，提供以便对应于相邻位线14的上电极13在X方向上偏移，如图19所示，以便环状上电极13没有在相邻位线14之间干扰。
下一步将说明用于制造根据本实施例的非易失存储元件60的方法。
图22到25是显示用于制造非易失存储元件60的步骤序列的示意性截面图。
首先，如图22所示，使保护绝缘膜17所覆盖的记录层11形成图案，在这之后，形成第二层间绝缘膜16，用于覆盖记录层11和保护绝缘膜17。第二层间绝缘膜16然后通过CMP方法等抛光以平整其表面，并且侧壁形成绝缘膜61在形成在第二层间绝缘膜16的整个表面上之后被形成图案。此时，侧壁形成绝缘膜61被形成图案，以便末端61a在平面方向上横跨两个记录层11的上表面11t。事先选择不同的绝缘材料作为用于形成第二层间绝缘膜16和保护绝缘膜17的材料，使得当第二层间绝缘膜16通过CMP方法被抛光时可以使用保护绝缘膜17作为停止器(stopper)。
如图23所示，然后使用侧壁形成绝缘膜61作为掩模，蚀刻保护绝缘膜17，暴露没有被侧壁形成绝缘膜61覆盖的记录层11的上表面11t的区域。此时同样可以与保护绝缘膜17同时地蚀刻第二层间绝缘膜16。在以这种方式暴露记录层11的上表面11t之后，在整个表面之上形成上电极13。从而获得了其中记录层11的暴露的上表面11t与上电极13相接触的状态。
如图24所示，然后深蚀刻上电极13，并且再次暴露记录层11的上表面11t。从而获得了这样的状态，其中，基本上平行于基片的平面中形成的上电极13的部分被去除，并且上电极13仅保持在侧壁形成绝缘膜61的壁表面部分上。上电极13的平面形状因此成为环状。
然后形成用于覆盖侧壁形成绝缘膜61的第三层间绝缘膜62，如图25所示。第三层间绝缘膜62然后通过CMP方法等抛光，直到暴露上电极13为止，在这之后，在第三层间绝缘膜62和侧壁形成绝缘膜61上形成位线14，并且在位线14中形成具有规定形状的图案，以完成根据本实施例的非易失存储元件60。
在根据这种方法制造的非易失存储元件60中，环状上电极13的宽度取决于膜形成期间获得的膜厚度，并因此能够使上电极13的宽度小于平版印刷解析度。因此变得可以更进一步地减少上电极13的热容，并且可以更进一步地集中写入电流i。
下一步将说明根据本发明的第七优选实施例的非易失存储元件70。
图26是显示根据本发明的第七优选实施例的非易失存储元件70的结构的示意性平面图。
如图26所示，根据本实施例的非易失存储元件70具有这样的结构，在所述结构中，在通孔16a里面嵌入两个记录层11-1、11-2，并且在记录层11-1、11-2之间提供薄膜绝缘层71。在第二层间绝缘膜16上提供保护绝缘膜17和第三层间绝缘膜72，并且在向保护绝缘膜17和第三层间绝缘膜72提供的通孔72a里面嵌入上电极13。上电极13仅与记录层11-2的上表面11t的部分相接触，并且其他部分被保护绝缘膜17覆盖。相同的参考符号用于指示与上述实施例的非易失存储元件相同的元件，并且这些元件的说明不再重复。
薄膜绝缘层71是其中通过诱发介质击穿来形成针孔71a的层。对用于形成薄膜绝缘层71的材料没有施加特殊限制。可以使用Si3N4、SiO2、Al2O3或另外的绝缘材料。薄膜绝缘层71的厚度必须被设置在允许通过适当的电压引起介质击穿的范围内。薄膜绝缘层71的厚度因此必须足够小。
通过跨越下电极12和上电极13施加高压以在薄膜绝缘层71中诱发介质击穿，形成针孔71a。由于与通过平版印刷能够形成的通孔等的直径相比，通过介质击穿形成的针孔71a的直径极小，所以当允许电流在针孔71a形成在其中的非易失存储元件70中流动时，电流路径集中在针孔71a中。发热区因此被限制在针孔71a附近。
形成记录层11-1、11-2的硫族化物材料的热传导系数为氧化硅膜的大约1/3。因此，位于薄膜绝缘层71之下的记录层11-1用来抑制从发热区向下电极12一侧的传热，而位于薄膜绝缘层71之上的记录层11-2则用来抑制从发热区向上电极13一侧的传热。这使得可以在本实施例中获得极高的热效率。
下一步将说明用于制造根据本实施例的非易失存储元件70的方法。
图27到31是显示用于制造非易失存储元件70的步骤序列的示意性截面图。
首先，如图27所示，在第一层间绝缘膜15中嵌入下电极12，在这之后，在第一层间绝缘膜15上形成第二层间绝缘膜16。然后在第二层间绝缘膜16中形成通孔16a，并且暴露下电极12的上表面。
然后在第二层间绝缘膜16上形成记录层11-1，如图28所示。记录层11-1的厚度在膜形成期间被设置，以便小得足以能够几乎完全填充通孔16a。
然后深蚀刻记录层11-1，直到暴露层间绝缘膜16的上表面16b为止，如图29所示。从而获得了其中记录层11-1仅保持在通孔16a的底部中的状态。
然后形成用于覆盖记录层11-1的上表面的薄膜绝缘层71，如图30所示。溅射方法、热CVD方法、等离子体CVD方法、ALD方法或另外的方法可以用于形成薄膜绝缘层71。优选地选择这样的方法，其对硫族化物材料具有最小的热/大气效应，以便不改变构成记录层11-1的硫族化物材料的性质。然后以厚度足以完全填充通孔16a的方式形成记录层11-2。
记录层11-2然后通过CMP或另外的方法抛光，并且形成在通孔16a外面的记录层11-2被去除，如图31所示。从而获得了这样的状态，其中，记录层11-1和记录层11-2嵌入在通孔16a里面，并且薄膜绝缘层71夹在这些记录层之间。当抛光记录层11-2时，第二层间绝缘膜16的上表面上形成的薄膜绝缘层71可以被全部去除或者允许保留，如图31所示。
如图26所示，然后在第二层间绝缘膜16上形成保护绝缘膜17和第三层间绝缘膜72，并且形成通孔72a，以便仅暴露记录层11-2的上表面11t的部分。由于记录层11-2的上表面11t此时被保护绝缘膜17所覆盖，所以变得可以使记录层11在通孔72a的形成期间所遭受的破坏最小化，如上所述。在上电极13形成在这个通孔72a里面之后，位线14形成在第三层间绝缘膜72上并以规定的形状形成图案，以完成根据本实施例的非易失存储元件70。
在器件实际用作存储器之前，跨越下电极12和上电极13施加高压，以诱发薄膜绝缘层71的介质击穿并形成针孔71a。由于记录层11-1和记录层11-2从而经由向薄膜绝缘层71提供的针孔71a连接，所以这个针孔71a的附近就成为了发热区(发热点)。
在如此构造的根据本实施例的非易失存储元件70中，通过介质击穿在薄膜绝缘层71中形成的针孔71a用作电流路径，因此能够形成极其细微的电流路径，其尺寸不取决于平版印刷过程的精度。由于针孔71a形成在其中的薄膜绝缘层71保持在两个记录层11-1、11-2之间，所以向下电极12一侧的传热和向上电极13一侧的传热都被有效地抑制。结果，变得可以获得极高的热效率。
本发明决不限于前述实施例，而是各种修改在如权利要求所述的本发明的范围之内都是可能的，并且自然地，这些修改包括在本发明的范围之内。

Claims (24)

1.一种非易失存储元件，包括：
记录层，其包括相变材料；
下电极，其与所述记录层相接触地提供；
上电极，其与所述记录层的上表面的部分相接触地提供；
保护绝缘膜，其与所述记录层的所述上表面的另外部分相接触地提供；以及
层间绝缘膜，其在所述保护绝缘膜上提供。
2.如权利要求1所述的非易失存储元件，其中，所述保护绝缘膜和所述层间绝缘膜由彼此不同的材料制成。
3.如权利要求1或2所述的非易失存储元件，其中
在所述保护绝缘膜和所述层间绝缘膜中形成通孔；并且
所述上电极经由所述通孔与所述记录层的所述上表面的所述部分相接触。
4.如权利要求3所述的非易失存储元件，其中
在所述通孔的至少壁表面部分中形成所述上电极；并且
向所述通孔里面的所述上电极所包围的区域提供具有比所述上电极低的传热系数的埋入部件。
5.如权利要求3所述的非易失存储元件，进一步包含所述上电极上提供的位线；其中，所述通孔具有在所述位线的延伸方向上伸长的形状。
6.如权利要求3所述的非易失存储元件，其中，所述通孔是锥形的。
7.如权利要求3所述的非易失存储元件，进一步包含所述通孔的至少壁表面部分中形成的侧壁；其中，在所述侧壁所包围的区域中形成所述上电极。
8.如权利要求5所述的非易失存储元件，其中，沿着所述位线连续地提供所述上电极。
9.如权利要求5所述的非易失存储元件，其中，所述上电极的平面形状是环状的。
10.如权利要求9所述的非易失存储元件，其中，与连接到所述位线的相邻其他记录层共同提供所述上电极。
11.如权利要求9所述的非易失存储元件，其中，每个对应于相邻位线的上电极，布置在从所述位线的延伸方向移置的位置。
12.如权利要求1所述的非易失存储元件，其中
所述记录层包括至少第一部分和第二部分；并且
在所述第一部分和所述第二部分之间提供薄膜绝缘层。
13.如权利要求12所述的非易失存储元件，其中
所述下电极与所述记录层的所述第一部分相接触地提供；并且
所述上电极与所述记录层的所述第二部分相接触地提供。
14.如权利要求12所述的非易失存储元件，其中，在所述薄膜绝缘层中诱发介质击穿。
15.一种用于制造非易失存储元件的方法，包括：
第一步骤，用于形成包括相变材料的记录层；
第二步骤，用于使所述记录层形成图案，同时所述记录层的上表面全部由保护绝缘膜覆盖；
第三步骤，用于通过去除至少所述保护绝缘膜的部分，暴露所述记录层的所述上表面的部分；以及
第四步骤，用于与所述记录层的所述上表面的所述部分相接触地形成上电极。
16.如权利要求15所述的用于制造非易失存储元件的方法，进一步包含下述步骤，其用于在执行所述第二步骤之后和执行所述第三步骤之前，在所述保护绝缘膜上形成层间绝缘膜。
17.如权利要求16所述的用于制造非易失存储元件的方法，其中，所述第三步骤包括下述步骤，其用于通过在所述保护绝缘膜和所述层间绝缘膜中形成通孔，暴露所述记录层的所述上表面的所述部分。
18.如权利要求17所述的用于制造非易失存储元件的方法，其中，所述第三步骤包含用于在所述通孔的内壁中形成侧壁的步骤。
19.如权利要求15所述的用于制造非易失存储元件的方法，其中
所述第三步骤包含下述步骤，其用于形成侧壁形成绝缘膜，它在平面方向上的端部横跨所述记录层的所述上表面；以及下述步骤，其用于通过使用所述侧壁形成绝缘膜作为掩模去除所述保护绝缘膜的部分，暴露所述记录层的所述上表面的所述部分；并且
所述第四步骤包含下述步骤，其用于形成上电极，所述上电极覆盖所述记录层的所述上表面的所述部分和所述侧壁形成绝缘膜的至少侧面；以及用于深蚀刻所述上电极的步骤。
20.如权利要求19所述的用于制造非易失存储元件的方法，其中，所述侧壁形成绝缘膜在平面方向上的所述末端横跨两个或多个相邻记录层的所述上表面。
21.一种用于制造非易失存储元件的方法，包含：
第一步骤，用于形成包括相变材料的记录层；
第二步骤，用于以保护绝缘膜和层间绝缘膜全部覆盖所述记录层的上表面；
第三步骤，用于通过在所述保护绝缘膜和所述层间绝缘膜中形成通孔，暴露所述记录层的所述上表面的部分；以及
第四步骤，用于与所述记录层的所述上表面的所述部分相接触地形成上电极。
22.如权利要求21所述的用于制造非易失存储元件的方法，其中，所述第三步骤包含：
下述步骤，其用于在这样的状况下蚀刻所述层间绝缘膜，借由所述状况，与蚀刻所述保护绝缘膜的状况相比，获得了更高的蚀刻速率；以及
下述步骤，其用于在这样的状况下蚀刻所述保护绝缘膜，借由所述状况，与蚀刻所述记录层的状况相比，获得了更高的蚀刻速率。
23.如权利要求21或22所述的用于制造非易失存储元件的方法，其中，所述第一步骤包含：
用于形成所述记录层的第一部分的步骤；
用于在所述记录层的所述第一部分上形成薄膜绝缘层的步骤；以及
用于在所述薄膜绝缘层上形成所述记录层的第二部分的步骤。
24.如权利要求23所述的用于制造非易失存储元件的方法，进一步包含用于诱发所述薄膜绝缘层的介质击穿的步骤。
CN200610151788.1A 2005-09-07 2006-09-07 电可重写非易失存储元件及其制造方法 Expired - Fee Related CN100492696C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005259934 2005-09-07
JP2005259934A JP2007073779A (ja) 2005-09-07 2005-09-07 不揮発性メモリ素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN1929161A true CN1929161A (zh) 2007-03-14
CN100492696C CN100492696C (zh) 2009-05-27

Family

ID=37859036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610151788.1A Expired - Fee Related CN100492696C (zh) 2005-09-07 2006-09-07 电可重写非易失存储元件及其制造方法

Country Status (5)

Country Link
US (1) US20070063180A1 (zh)
JP (1) JP2007073779A (zh)
KR (1) KR100818498B1 (zh)
CN (1) CN100492696C (zh)
DE (1) DE102006041849A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971382A (zh) * 2008-01-16 2011-02-09 Nxp股份有限公司 包括相变材料层的多层结构及其制造方法

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801084B1 (ko) * 2007-01-08 2008-02-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
TW200832771A (en) * 2007-01-25 2008-08-01 Ind Tech Res Inst Phase change memory device and method of fabricating the same
JP4792007B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792009B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792010B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792006B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP5634002B2 (ja) 2007-07-25 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化型不揮発性メモリ及び半導体装置
US20090045386A1 (en) * 2007-08-14 2009-02-19 Industrial Technology Research Institute Phase-change memory element
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8650352B2 (en) * 2007-09-20 2014-02-11 Densbits Technologies Ltd. Systems and methods for determining logical values of coupled flash memory cells
JP5579362B2 (ja) 2007-10-19 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 縦型相変化メモリ装置の製造方法
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8443242B2 (en) 2007-10-25 2013-05-14 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
JP5557421B2 (ja) 2007-11-26 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 相変化型不揮発メモリ、その製造方法および半導体装置
WO2009072102A2 (en) * 2007-12-05 2009-06-11 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
WO2009072105A2 (en) * 2007-12-05 2009-06-11 Densbits Technologies Ltd. A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications
US8335977B2 (en) 2007-12-05 2012-12-18 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells
US8276051B2 (en) 2007-12-12 2012-09-25 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8327246B2 (en) 2007-12-18 2012-12-04 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
JPWO2009098734A1 (ja) * 2008-02-06 2011-05-26 株式会社東芝 情報記録再生装置
US7935564B2 (en) 2008-02-25 2011-05-03 International Business Machines Corporation Self-converging bottom electrode ring
US7709325B2 (en) * 2008-03-06 2010-05-04 International Business Machines Corporation Method of forming ring electrode
WO2009118720A2 (en) * 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
JPWO2009122569A1 (ja) 2008-04-01 2011-07-28 株式会社東芝 情報記録再生装置
EP2260520B1 (en) * 2008-04-01 2015-02-25 Nxp B.V. Vertical phase change memory cell
US7821068B2 (en) * 2008-08-18 2010-10-26 Xerox Corporation Device and process involving pinhole undercut area
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
KR101046228B1 (ko) * 2008-12-26 2011-07-04 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
JP2010183017A (ja) * 2009-02-09 2010-08-19 National Institute Of Advanced Industrial Science & Technology 固体メモリ
KR101598378B1 (ko) 2009-03-04 2016-02-29 삼성전자주식회사 메모리 소자의 형성 방법
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) * 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
JP2010287744A (ja) 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8305812B2 (en) * 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) * 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US8470635B2 (en) 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
US9037777B2 (en) * 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) * 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8700970B2 (en) * 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8516274B2 (en) 2010-04-06 2013-08-20 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
KR101994449B1 (ko) * 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9076962B2 (en) * 2013-03-15 2015-07-07 Globalfoundries Singapore Pte. Ltd. Nonvolative memory
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
JP2015015309A (ja) * 2013-07-03 2015-01-22 株式会社東芝 記憶装置
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
KR102323249B1 (ko) 2017-03-28 2021-11-08 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
FR3066308B1 (fr) * 2017-05-09 2021-07-30 Commissariat Energie Atomique Procede de gestion de l'endurance d'une memoire reinscriptible non volatile et dispositif de programmation d'une telle memoire
FR3073319A1 (fr) * 2017-11-09 2019-05-10 Stmicroelectronics (Grenoble 2) Sas Puce a memoire non volatile embarquee a materiau a changement de phase
US10510954B2 (en) 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory device
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US11145814B2 (en) * 2019-08-12 2021-10-12 International Business Machines Corporation Phase change memory with conductive bridge filament
JP2021048159A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
US11832538B2 (en) * 2021-09-07 2023-11-28 Globalfoundries Singapore Pte. Ltd. Resistive memory elements with an embedded heating electrode

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
JP4254293B2 (ja) * 2003-03-25 2009-04-15 株式会社日立製作所 記憶装置
KR20050031160A (ko) * 2003-09-29 2005-04-06 삼성전자주식회사 상변환 기억 소자 및 그 형성 방법
KR100558491B1 (ko) 2003-10-28 2006-03-07 삼성전자주식회사 상 변화 기억소자 및 그 제조방법
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
TW200529414A (en) * 2004-02-06 2005-09-01 Renesas Tech Corp Storage
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
JP2006278864A (ja) * 2005-03-30 2006-10-12 Renesas Technology Corp 相変化型不揮発性メモリ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971382A (zh) * 2008-01-16 2011-02-09 Nxp股份有限公司 包括相变材料层的多层结构及其制造方法
CN101971382B (zh) * 2008-01-16 2013-12-25 Nxp股份有限公司 包括相变材料层的多层结构及其制造方法

Also Published As

Publication number Publication date
US20070063180A1 (en) 2007-03-22
KR20070028250A (ko) 2007-03-12
JP2007073779A (ja) 2007-03-22
KR100818498B1 (ko) 2008-03-31
CN100492696C (zh) 2009-05-27
DE102006041849A1 (de) 2007-04-12

Similar Documents

Publication Publication Date Title
CN1929161A (zh) 电可重写非易失存储元件及其制造方法
US7582889B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
JP4577694B2 (ja) 不揮発性メモリ素子及びその製造方法
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
CN1960020A (zh) 非易失存储元件及其制造方法
US7838860B2 (en) Integrated circuit including vertical diode
US7973301B2 (en) Low power phase change memory cell with large read signal
CN1976083A (zh) 相变化存储单元及其制造方法
JP4777820B2 (ja) 半導体記憶装置およびその製造方法
CN1917248A (zh) 在集成电路或其它装置上制造小型接脚的方法
CN101047230A (zh) 相变存储器单元结构、相变存储器单元及其形成方法
JP4577692B2 (ja) 不揮発性メモリ素子及びその製造方法
CN101038951A (zh) 管状电极相变化存储器的制造方法
US7528402B2 (en) Electrically rewritable non-volatile memory element
CN1967895A (zh) 隔离片电极小管脚相变随机存取存储器及其制造方法
CN101461071A (zh) 纵向相变存储器单元及其制造方法
US20070141786A1 (en) Method of manufacturing non-volatile memory element
US7745812B2 (en) Integrated circuit including vertical diode
US8189374B2 (en) Memory device including an electrode having an outer portion with greater resistivity
US8507343B2 (en) Variable resistance memory device and method of manufacturing the same
JP2009111391A (ja) 導電性クラッディング部を有する、ドープされた半導体ラインを含む集積回路
JP2010282989A (ja) 半導体記憶装置及びその製造方法、並びに、データ処理システム及びデータ処理装置
JP2023180600A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130828

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20140907

EXPY Termination of patent right or utility model