CN1916234A - 电子元件铜基片、电子元件和电子元件铜基片制备方法 - Google Patents

电子元件铜基片、电子元件和电子元件铜基片制备方法 Download PDF

Info

Publication number
CN1916234A
CN1916234A CN200610115612.0A CN200610115612A CN1916234A CN 1916234 A CN1916234 A CN 1916234A CN 200610115612 A CN200610115612 A CN 200610115612A CN 1916234 A CN1916234 A CN 1916234A
Authority
CN
China
Prior art keywords
copper base
electronic component
silicon oxide
oxide film
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200610115612.0A
Other languages
English (en)
Inventor
林和志
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN1916234A publication Critical patent/CN1916234A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

电子元件用铜基片包括含有烃基和羟基至少之一的氧化硅薄膜，所述氧化硅薄膜被设置在铜基片的表面上。另外，含硅反应气体通过产生等离子体而分解。使所得分解产物与所述铜基片接触以在所述铜基片表面上形成氧化硅薄膜。

Description

电子元件铜基片、电子元件和电子元件铜基片制备方法
技术领域
本发明涉及用于电子元件如半导体器件的电子元件用铜基片。本发明还涉及包括所述铜基片的电子元件。而且，本发明涉及适用于制备电子元件用铜基片的氧化硅薄膜的形成方法。具体而言，本发明涉及电子元件用铜基片，该基片与树脂粘合剂和树脂密封剂的粘合得到改进。本发明还涉及包括所述电子元件用铜基片的电子元件。另外，本发明涉及适用于制备电子元件用铜基片的氧化硅薄膜的形成方法。
背景技术
铜或铜合金基片(需要时镀有镍或镍合金)在半导体器件如微处理单元(MPU)、各种存储器件、以及各种电子器件如电容器和二极管中被用作引线框架和各种衬底，如散热衬底。
在各种电子元件中使用的铜或铜合金基片(以下简称为“铜基片”)通过树脂粘合剂结合到各种元件上用作散热片。另外，所述部件结合到由铜基片构成的引线框架上，随后用树脂密封剂密封。因此，铜基片和树脂组分之间的粘合是非常重要的。
近年来，各种电子元件都通过回流焊进行表面安装。具体而言，由于高温环境造成的热应力，在铜基片和树脂组分之间出现不利的脱离，由此形成间隙。
当铜基片用作散热片时，间隙的形成降低了散热效率。当铜基片用作引线框架时，形成间隙可能导致通过所述间隙吸收水分，从而在有些情况下使电子元件的性能下降。
所述情况的典型例子是在高度集成的半导体器件，如微处理单元(MPU)或者专用集成电路(ASIC)中的情况。
球栅阵列封装被用作MPU或ASIC中的半导体封装。为了充分表现出高度集成半导体器件的性能，BGA封装包括在每个半导体元件表面上的散热片，用以有效地散发在运行过程中生成的大量热量。
在制备包括散热片的BGA封装中，将具有由铜组成的芯片的半导体元件结合到由玻璃环氧树脂材料等组成的树脂衬底上，并将铜散热片用树脂粘合剂结合到所述半导体元件上。在这种情况下，由于在使所得BGA封装经历回流焊时产生的热应力，在半导体元件和散热片之间形成间隙，从而在有些情况下显著降低了散热效率。这导致处理速度下降并对所述元件造成损害。
作为克服这些问题的例子，日本未审专利申请公开No.2004-107788(专利文献1)描述了下列技术：在为了散发产生自电子元件的热量而通过树脂模塑与铜板(淤泥)紧密接触的电子元件中，在表面上设置了由铜(I)氧化物构成的黑化膜(blackened film)以增强铜板与树脂的粘合和防止铜板和树脂的脱离。
图7是包括铜基散热片的半导体器件的例子的示意图，所述铜基散热片具有黑色的氧化物处理层。图7示出了半导体元件100、铜基散热片101、黑色氧化物处理层102、镀镍层103、树脂层压衬底104、和由树脂粘合剂组成的树脂粘合层105。
但是，由于黑化处理相当复杂，所以形成黑色氧化物处理层具有高加工成本。另外，所得的黑色氧化物处理层具有低的稳定性。而且，黑化处理要求强碱化学溶液，如碱性氯化钠水溶液，并因此对环境造成了很大的负担。另外，对所消耗的化学品的解毒处理不利地需要高成本。
另一方面，为了改进基片的表面硬度、吸收特定波长、改进透气性和显示出光催化功能，通过等离子体体增强化学气相沉积(等离子体体增强CVD)在基片上形成薄膜的技术是公知的。
例如，日本未审专利申请公开No.2004-107788(专利文献2)公开了在衬底上形成氧化硅薄膜和氧化钛薄膜的方法，所述衬底由树脂材料如聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯或者丙烯酸类树脂；玻璃，如白玻璃、钠钙玻璃、无碱玻璃；石英；或者硅构成，所述方法可用于形成在多个领域，例如平板显示器(FPD)、建筑和汽车用玻璃、食品包装膜中使用的涂层。
发明内容
因此，考虑到这种状况，本发明的目的在于提供用于引线框架的铜基片，所述基片对在制备电子元件中用作粘合剂或者密封剂的树脂组分具有特别优异的粘合力；或者用于电子元件的铜基片，所述基片用作半导体的散热片等。本发明的另一目的是提供包括铜基片的电子元件。本发明的另一目的是提供氧化硅薄膜的形成方法以容易地制备铜基片。
用于电子元件的本发明铜基片包括氧化硅薄膜，所述氧化硅薄膜含有烃基和羟基至少之一，所述氧化硅薄膜被设置在铜基片的表面上。
具有令人满意的热导率和电导率的铜和各种铜合金可以用作本发明中使用的铜基片的材料。铜基片材料的例子包括但不限于纯铜、Cu-Fe-P基合金、Cu-Ni-Si基合金和Cu-Cr-Zr基合金。
而且，需要时，铜基片的表面可以通过已知方法镀上Ni合金。
Ni合金的例子包括二元体系合金，如Ni-Sn、Ni-Fe、Ni-P和Ni-Co；三元体系合金，如Ni-Cu-Sn、Ni-Cu-Fe和Ni-Co-P；和其它多体系合金。
对铜基片的形状没有限制。为特定用途，例如散热片、衬底、引线框架或者用于半导体器件的布线，选择合适的所需形状。
另一方面，含有烃基和羟基至少之一并且在铜基片表面上形成的氧化硅薄膜的例子是用包括下述硅烷氧化物的含硅反应气体通过等离子体体增强CVD制备的薄膜。
本发明的氧化硅薄膜含有Si-O键及烃基和羟基至少之一，每种基团源自硅烷氧化物的等离子体分解产物或者硅烷氧化物和含氧分子的等离子体分解产物。
烃基和羟基至少之一是用来进一步改进铜基片与用作粘合剂或密封剂等的树脂组分粘合性的组分。其具体例子包括来自四甲氧基硅烷、六甲基二硅氧烷、或六甲基二硅氮烷等的等离子体分解产物的甲基(-CH3)；来自含乙基(-C2H5)的硅烷氧化物，例如四乙氧基硅烷，的等离子体分解产物的烃基；和通过将硅烷氧化物的等离子体分解产物和含氧分子的等离子体分解产物键合产生的羟基。另外，烃基和羟基至少之一的例子包括源自含有反应性功能基团的硅烷氧化物的等离子体分解产物的烃基和羟基等，所述硅烷氧化物为例如γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基三乙氧基硅烷、β-(3，4-环氧环己基)乙基三甲氧基硅烷、或者γ-氨基丙基三乙氧基硅烷。这些可以单独使用或者组合使用。
烃基和羟基至少之一的含量没有特殊限制。在通过傅立叶变换红外光谱(FT-IR)于相同条件下对Si衬底上形成的膜进行测量而获得的光谱的吸收峰强度比值中，Si-OH(3000-3400cm-1)与Si-O(1070-1080cm-1)的峰值强度比或者Si-CH3、Si-C2H5和Si-C3H8(2800-2900cm-1)与Si-O的峰值强度比优选是0.01-0.5，更优选是0.05-0.2。在过低的峰值强度比处，对与树脂组分粘合的改进效果往往很低。在过高的峰值强度比处，该膜的强度和耐久性往往很低。
本发明的氧化硅薄膜的厚度没有特殊限制，但优选是约1-1000nm，更优选是约5-100nm。氧化硅薄膜的厚度过大会由于成膜所需时间长而导致成本增加以及与铜基片的粘合力下降。氧化硅薄膜的厚度过小可能导致粘合强度不足。
具体而言，当用于电子元件的本发明铜基片被用于半导体器件中时，厚度过大可能降低粘合强度，这是因为在通过回流焊安装器件的过程中经历的热历史导致吸收了水分。因此，厚度优选是100nm或以下。
薄膜无需形成连续膜形式。例如，当非连续氧化硅薄膜为条形时，由于树脂组分的固着效应，能够改进粘合强度。
当在氧化硅薄膜表面上形成优选峰-谷高度为100-1000nm且更优选为500-1000nm的粗糙度时，由于表面积增加以及不规则性带来的固着效应使得粘合性提高，所以铜基片与树脂组分的粘合性得到进一步改进。
另一方面，当形成连续均匀的薄膜时，由于该连续均匀的薄膜充当保护层如电镀膜，所以可以省略保护带，保护带到目前为止是需要的。
上述用于电子元件的本发明铜基片包括含有烃基和羟基至少之一并且沉积在所述铜基片或者铜合金基片表面上的氧化硅薄膜，具有对树脂组分的强粘合力和高模头剪切强度(die shear strength)。对于在本发明的铜基片从树脂组分脱离中体现的树脂破坏模式而言，即使在公知的铜基片以界面破坏模式脱离的情况中，本发明的铜基片也倾向于以内聚破坏模式脱离。
因此，用于电子元件的本发明铜基片适用于任何一种高度集成的半导体器件，如MPU和ASIC。而且，本发明的铜基片适用于各种电子元件的任一种，如电容器和二极管，每种都包括铜基片并要求铜基片与树脂组分之间的强粘合。
下面将详细描述用于电子元件的本发明铜基片的制备方法。
采用形成氧化硅薄膜的方法作为制备用于电子元件的本发明铜基片的方法，该方法包括以下步骤：在至少一对电极之间的间隙中引入含硅的反应气体，用以通过放电产生等离子体；在电极之间的间隙中产生等离子体以将含硅反应气体分解成分解产物；以及使铜基片或者铜合金基片接触来自含硅反应气体的分解产物，从而在所述铜基片或者铜合金基片的表面上形成氧化硅薄膜。
本方法的具体例子是采用配有一对相互对立的电极的装置的方法，所述方法包括将铜基片置于电极之一上，将含硅反应气体引入电极之间的空间，和生成等离子体以在铜基片上形成薄膜。
更具体而言，其例子包括低压等离子体体增强化学气相沉积(CVD)，其中在减压条件例如约10-1000Pa的压力下通过辉光放电产生等离子体；日本未审专利申请公开No.6-2149等中提出的方法，该方法包括在接近大气压的压力下通过辉光放电产生等离子体以在基片上形成薄膜；日本未审专利申请公开No.2002-237480中描述的方法，该方法包括在至少一个与另一电极相对的电极上形成电介质，和通过气压在基片上鼓吹材料气体，同时在大气压力下通过DC脉冲等产生等离子体；和日本未审专利公开申请No.9-104985等中描述的方法，该方法包括用旋转电极成膜。
在上述这些方法中，考虑到由于没有电场集中(electric fieldconcentration)不容易发生弧光放电，并且考虑到由于例如沿着旋转电极的气流在宽度方向上均匀而能够高产率地形成薄膜，所以优选采用旋转电极通过等离子体体增强CVD成膜的方法。
现在，将详细描述通过采用用等离子体体增强CVD装置(包括含有旋转电极的室)成膜的方法来制备用于电子元件的本发明铜基片的示例性方法。除了下述方法以外，本发明还可以通过用包括旋转电极但没有室的等离子体体增强CVD装置成膜的方法实施。
采用配有一对在室中相互对立的电极(其中一个电极是旋转电极，充当放电电极)的装置通过等离子体体增强CVD在铜基片上形成氧化硅薄膜的方法包括将基片放置在与旋转电极相对的电极上；将含硅反应气体引入所述室；在接近大气压的压力下，通过辉光放电在旋转电极和基片之间的空间(下面称作“间隙”)中产生等离子体，以在所述间隙中形成线形等离子体；和移动所述铜基片使得铜基片横过所述等离子体空间。根据本方法，能够形成大面积的膜，而且无需放大装置就能够进行表面处理。
就在所述室中相互对立的一对电极而言，电极之一是旋转电极，另一个是平电极。铜基片设置在平电极上。
就旋转电极而言，可以采用在下述图1所示的通过CVD进行成膜的装置结构实例中所示的圆柱形旋转电极。而且，也可以采用图2中所示的循环带式电极。
旋转电极的表面形状没有具体限制，但可以是光滑的。在表面上也可以形成不规则形，如一系列凸起。不规则形用于调整旋转电极和基片目标位置之间的距离。例如，当沿着旋转方向形成不规则形时，能够仅在部分基片上，即朝向凸起的部分上优先产生等离子体。结果，氧化硅薄膜可以仅在所述部分上优先形成。因而，会在氧化硅薄膜的表面上形成不规则形。
另外，在具有不规则形的旋转电极中，存在着含硅反应气体扩散的效应，其中在接近大气压的压力下气体的流动是层流(粘性流动)。
具有针对特殊应用所需形状的铜基片或铜合金基片被放置在与旋转电极相对的电极上。
为了改善本发明中氧化硅薄膜与铜基片的粘合，对所述基片进行加热也有效。加热温度优选设置在70℃-350℃，使得下述含硅反应气体在所述范围内不结露。加热温度设置在200℃或以下，且更优选为150℃或以下，使得通常施加在铜衬底表面上的防脱色剂不蒸发。
为了响应对旋转电极施加的射频电能、所用含硅反应气体的类型和组成等，适当调整旋转电极和放置在与旋转电极相对的电极上的铜基片之间的距离(间隙距离)。一般而言，该距离优选是约0.5-5mm，更优选是约1-3mm。在间隙过窄的情况下，含硅反应气体不能被稳定地送入间隙中，而且间歇距离在宽度方向上的不均匀性相当大。结果，难以均匀地成膜。另外，为了产生具有窄间隙的等离子体，需要在等离子体中夹带带电荷的颗粒，即电子和离子。因此，需要100MHz或以上的高频，这在成本上不利。
另一方面，在间隙过宽的情况下，可能发生下列问题：例如，由于电场和等离子体密度的下降，成膜速度下降。另外，由于旋转电极旋转产生的层流，导致前体会流出到基片以上，因而成膜速度下降。而且，所述室被污染。
旋转电极的圆周速度优选是3000cm/min或以上。当圆周速度小于3000cm/min时，成膜速度往往下降。因此，圆周速度优选是10000cm/min或以上。为了提高产率，圆周速度优选是100000cm/min或以上。
含硅反应气体被引入到所述室中。优选地，室中压力被调整到接近大气压。
压力接近大气压是指约0.01-0.1MPa的压力。考虑到控制压力的容易程度和装置的简单结构，所述压力优选为约0.08-0.1MPa。
含硅反应气体是优选除了硅烷氧化物以外还含有惰性气体和氧等的物质气体。
硅烷氧化物的例子包括四乙氧基硅烷、四甲氧基硅烷、甲基三乙氧基硅烷、六甲基二硅氧烷、六甲基二硅氮烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基三乙氧基硅烷、β-(3，4-环氧环己基)乙基三甲氧基硅烷、和γ-氨基丙基三乙氧基硅烷。这些物质可以单独使用或者组合使用。其中，从工业易得性考虑，优选四乙氧基硅烷。
在接近大气压的压力下采用等离子体体增强CVD时，由于即使在没有等离子体的高压下硅烷氧化物与O2的反应性低，所以硅烷氧化物是安全材料。
惰性气体是用于在不产生反应性基团的气氛中稳定产生辉光放电的组分。惰性气体的例子包括稀有气体，如He、Ar、Xe和Kr；和气体如N2。可以采用这些气体中的至少一种。惰性气体优选是He，因为He的介稳激发态的寿命长。
另外，本发明的含硅反应气体可以进一步包括其它组分。所述组分的具体例子包括除了硅烷氧化物以外的硅化合物；氧气；氮氧化物，如一氧化氮(N2O)；和水。
具体而言，当含硅反应气体包含氧气时，硅烷氧化物的氧化和交联反应被加速。在氧含量相对较高的情况下，可能形成颗粒状的氧化硅薄膜，用以形成具有表面粗糙度的氧化硅薄膜。
就氧含量而言，氧与硅烷氧化物的体积比，即氧/硅烷氧化物优选是约0.1-2。当比值小于0.1时，充分促进氧化和交联反应的效果差，而且氧化硅细颗粒生长得不充分。当比值超过2时，氧化硅颗粒容易沉积。
就所述组分在含硅反应气体中的优选含量而言，在1个大气压下硅烷氧化物含量是0.1-5体积％，且优选是1-5体积％。在一个大气压下氧气含量优选是0-10体积％。
在本方法中，对放电电极施加高频电能以产生辉光放电，由此产生等离子体。
在这种情况下，从含硅反应气体通过辉光放电发生分子电离到电离的分子重组的时间很短。而且，电子的平均自由程也很短。因此，为了在电极之间的窄间隙中稳定地产生辉光放电，需要夹带电子和离子的带电颗粒。
所以，在对旋转电极施加高频电能时，可以采用100kHz或以上的频率。具体而言，优选10MHz或以上的高频。采用10MHz或以上的高频，即采用可以电力供应形式获得的例如13.56MHz(最容易得到的工业频率)、70MHz、100MHz或者150MHz的频率，提高了等离子体密度，从而产生了稳定的等离子体。
附图说明
图1是根据本发明实施方案通过CVD成膜的装置的结构示意图；
图2是根据本发明另一实施方案通过CVD成膜的装置的结构示意图；
图3是根据本发明另一实施方案通过CVD成膜的装置的结构示意图；
图4是根据本发明另一实施方案通过CVD成膜的装置的结构示意图；
图5A和5B分别是显示在实施例1中获得的氧化硅薄膜的FT-IR吸收光谱的图；
图6A和6B分别是在实施例24中获得的表面粗糙度的扫描电子显微照片，用所述显微照片代替图，图6A的放大倍数为×3000，图6B的放大倍数是×10000；和
图7是已知的半导体器件的横截面示意图。
具体实施方式
图1是通过CVD成膜的装置的结构示意图，所述装置在制备用于电子元件的本发明铜基片的方法中被适当用来形成氧化硅薄膜。在该图中，示出了成膜室1、用于引入基片的加载闸门室(load lockchamber)2a、用于取出基片的加载闸门室2b、闸阀3a-3d、进气口4a-4d、泄气口5a-5c、基片支架6、基片7、轴承8、旋转电极9、支杆10、用于支撑旋转电极的绝缘体11a-11c、合成石英玻璃12、近红外灯13、观察窗14、辐射温度计15、射频电源16和19、匹配箱17和20、基片支架中的加热器18、和辉光放电区域21(等离子体发生区域)。
在图1所示的装置结构中，用于引入基片的加载闸门室2a经由闸阀3b连接到成膜室1，而用于取出基片的加载闸门室2b经由闸阀3c连接到成膜室1。惰性气体如He总是从进气口4a和4b引入到加载闸门室2a和2b(控流阀V1和V2)。用分别连接到加载闸门室2a和2b的泄气口5a和5b调节加载闸门室中的压力(控流阀V3和V4)。结果，使加载闸门室2a和2b保持在正常压力下(约0.1MPa)。
将惰性气体如He和需要时的氧气(O2)的混合气体从进气口4c引入，同时用流量控制器(未示出)进行控流。将通过鼓入惰性气体如He而稀释的硅烷氧化物从进气口4d引入，同时用质量流量控制器(未示出)进行控流。通过调节泄气口5c中的流速，控制成膜室1中的压力。
将基片7放置在基片支架6上。打开闸阀3a，然后将基片支架6转移并放置到加载闸门室2a中。关闭闸阀3a，然后打开闸阀3b。沿着箭头A方向转移基片支架6并放置到成膜室1中。然后，关闭闸阀3b。
当基片支架6置于成膜室1中时，在基片支架6上的基片7的表面上形成氧化硅薄膜。在基片7上形成氧化硅薄膜后，打开闸阀3c，将基片支架6转移到加载闸门室2b中。随后，关闭闸阀3c，然后打开闸阀3d。从加载闸门室2b中取出基片支架6和位于基片支架6上的基片7。一系列的操作是连续进行的。基片支架6的止动和转移可以按照需要进行控制。
为了防止硅烷氧化物(在室温时为液态物质)在成膜室1的内壁等上面冷凝，优选在成膜室1以及加载闸门室2a和2b等的外壁上连接加热器(未示出)，每个壁都加热到约100℃。由于同样的原因，优选用内置加热器将用于支撑旋转电极9的支杆10以及绝缘体11a-11c等的温度调节至约100℃。另外，旋转电极9优选被从绝缘层13发射通过合成石英玻璃12的红外线加热到约150℃。用辐射温度计15通过由BaF2等组成的观察窗14监测旋转电极9的温度。
在所述装置中，在旋转电极9和基片7之间的间隙中，通过辉光放电区域产生等离子体，从而在基片7上形成氧化硅薄膜。下面将描述成膜原理。旋转电极9由铝或者类似材料构成。例如，旋转电极9具有圆柱形状，宽度为约120mm，直径约100mm。为了防止电场集中，旋转电极9的边缘经过倒角，每条边缘的曲率半径为R5(mm)。另外，为了防止燃弧，旋转电极9的表面具有绝缘涂层。例如，厚度为约150μm的绝缘涂层由通过热喷涂形成的白色氧化铝构成。
旋转电极9的在旋转电极9和基片7之间形成间隙的表面经过抛光。如果需要，形成不规则形。旋转电极9由轴承8和支杆10支撑。旋转电极9的轴端磁性耦连到位于马达(未示出)端部上的磁体上，所述马达设置在成膜室1的外面。旋转电极9可以以0-3000rpm的速度旋转。
支杆10由不锈钢或者类似物构成。可以从射频电源16经由匹配箱17将射频电能施加到支杆10上。当基片支架6的前端被转移到直接位于旋转电极9下方的位置时，施加射频电能以在旋转电极9和基片支架6之间的空间中引发辉光放电(也即基片支架6对应于与旋转电极相对的电极)。当在基片支架6上的基片7被转移到直接位于旋转电极9下方的位置时，在旋转电极9和基片7之间的间隙中发生辉光放电。
加热器18安装在基片支架6中。加热器18能够将基片支架6从室温加热到约300℃。基片支架6在其表面上具有厚度约100μm的白色氧化铝涂层，该涂层通过热喷涂形成。基本上，基片支架6可以接地。可替换地，如图1所示，射频电能可以由射频电源19经由匹配箱20施加到基片支架6上。以此方式，对基片支架6施加射频电能使等离子体密度增加并显示出体限制等离子的效果。就由射频电源19对基片支架6施加电能的起始时间而言，要求在由射频电源16对旋转电极9施加电能之后立刻施加射频电能。
匹配箱17具有下列功能：例如，频率微调和阻抗调整，从而使射频电源16侧与包括匹配箱17的负载侧相匹配；使包括匹配箱17的整个负载回路的电能消耗达到最大；和保护射频电源16和高频振荡回路(匹配箱20和射频电源19之间的关系与上述相同)。
图2是根据本发明另一实施方案通过CVD成膜的装置的结构示意图。基本结构与图1所示的相似。采用相同的标记数字表示等同的元件，并且不重复多余的描述。在图2中，用于引入基片的加载闸门室2a、用于取出基片的加载闸门室2b及连接到加载闸门室2a和2b的部件都按照与图1所示装置相同的方式设置(为了简便未示出)。
在图2所示装置结构中，设置了循环带式电极22以代替旋转电极9。循环带式电极22由导电薄钢材构成。循环带式电极22在两个辊23和24之间伸展以进行运转。
辊23和24具有圆柱形外周。这些辊23和24经设置使得循环带式电极22的表面与基片7的水平延伸表面相平行，并使得循环带式电极22的表面与基片7表面之间的距离在等离子体形成区域P中维持恒定间距。循环带式电极22的旋转使得在等离子体形成区域P中以与基片7移动方向相同的方向运转。
在辊23和24之间，辊24被设置在图2的右侧。辊24由金属构成。辊24充当驱动辊和供电辊。辊24由驱动带的马达(未示出)旋转。采用基片转移机构25，将成膜室1中的基片支架6上的基片7沿着水平方向(沿着箭头B的方向)转移。
在图2所示的通过等离子体体增强CVD成膜的装置中，含硅反应气体从进气4e引入成膜室1，而所述气体通过排气管道5e排放以将成膜室1中的压力维持在预定压力下。循环带式电极22由辊23和24驱动。在循环带式电极22和基片7之间的间隙中，通过辉光放电产生宽度较大的线形等离子体。随后，在基片7被转移时，通过所述气体的化学反应在基片7上形成氧化硅薄膜。
图3是根据本发明另一实施方案通过CVD成膜装置的示意图，所述装置包括旋转电极。在本实例中，通过省略气体排放和置换而提高了生产率，能够直接从空气中引入基片以及取出基片，从而避免了采用昂贵的真空容器。旋转电极部分的基本结构与图1的相同。省略了对相同部分的描述。
在本装置中，基片7由带式传送机26沿着单一方向转移。通过操作衬底的机器人(未示出)将基片7以恒定间距放置到带式传送机的端部。随后，通过带式传送机的运动将基片7引入反应容器中。
在本装置中，入口(出口)被限制为转移基片7所需的最起码的最小尺寸。通过采用气流提供空气帘幕27以阻挡空气。反应空间中填充有惰性气体。通过旋转电极9的运动而产生的气流将分开供料的材料气体引入到等离子体空间中，并在基片上形成氧化硅薄膜。
图4是根据本发明另一实施方案通过CVD成膜的装置的示意图，所述装置包括旋转电极。
在本装置中，基片7是卷状形式。基片7从供给辊29上解绕，然后卷绕到接受辊30上。反应容器包括用于将所述反应容器与空气分开的挡气辊31，所述挡气辊31设置在进口和出口处。这种结构使得基片7可以被连续处理，从而显著改进了生产率。
下面通过实施例更详细地描述本发明的操作和效果。但是，下列实施例并不是对本发明的限制。不偏离上述和下述本发明范围的修改包括在本发明的技术范围之内。
实施例
实施例1-11
采用图1所示的通过CVD的成膜装置形成氧化硅薄膜，所述装置包括旋转电极。
在图中，采用了宽度为170mm和长度(沿着转移方向的长度)为170mm的基片支架6。基片7被放置在基片支架6上并随后放置到室1内。
基片7的宽度为100mm，长度(沿着转移方向的长度)为150mm，厚度为0.4mm，由组成为Cu-0.1质量％Fe-0.03质量％P的铜合金(C19210)构成，所述铜合金镀有Ni或Ni合金。
在基片支架6的前端被转移到直接位于旋转电极9下方的位置后，从射频电源16对旋转电极9施加射频电能(13.56MHz，500W)。基片支架6接地。
将基片支架6的温度设为100℃-250℃。旋转电极9的温度设为150℃。成膜室1和连接到该室的部件的温度被设置为100℃。
旋转电极9的旋转数被设为500-1500rpm(圆周速度：15000-45000cm/min)。旋转电极9和基片7之间的间隙距离被设为1mm。基片7的转移速度是3.3-17mm/s。因此，沿着转移方向在基片7的端部之间的放电时间是约8-51秒。
用设置在泄气口5c处的自动控压器(未示出)控制成膜室1中的压力。在该制备实施例中，将总压力调至101kPa。引入成膜室1的反应气体是He和四乙氧基硅烷(TEOS)的混合气体。每种气体的分压通过流量控制进行调整。
TEOS的分压设置为0.101-5.05kPa(所述分压与总压力之比＝0.101/101-5.05/101＝0.1％-5％)。TEOS的分压在上述范围内变化，并形成氧化硅薄膜。
通过用Dektak探针轮廓仪测量基片上的所得膜和掩模区域之间的台阶高度，确定所得氧化硅薄膜的厚度。结果，如表1所示，在铜合金基片上形成的所得氧化硅薄膜厚度为1-1000nm。
在Si衬底上以相同条件形成相同的氧化硅薄膜。通过透射傅立叶变换红外光谱(FT-IR)分析所述膜中的有机组分。图5A和5B各自示出了在实施例1得到的膜经测量得到的典型IR图。
在图5A和5B中，在频率为约3000-3400cm-1处观察到的峰值被认定来自所述薄膜中的-OH基团，在频率为约2800-2900cm-1处观察到的峰值被认定来自烷基基团(甲基和乙基)。
所述测量通过透射傅立叶变换红外光谱进行。根据吸收模式的分析结果，证实存在羟基、甲基和乙基。
根据下列方法对树脂与用于电子元件的铜基片的粘合性进行评价，所述铜基片在所得表面上具有氧化硅薄膜。
(评价模头剪切强度)
采用热固性聚烯烃树脂(型号1592，Sumitomo 3M Limited生产)将硅芯片(Kojundo Chemical Lab.Co.，Ltd.生产，厚度为1mm，大小为5×5mm)结合到电子元件用的铜基片表面上。树脂在150℃固化2小时。
然后，根据U.S.MIL STD-883采用模头剪切强度评价体系测量结合到电子元件用铜基片表面上的硅芯片的模头剪切强度。
为了评价防潮性，在于105℃和100％RH下进行加压蒸煮试验24小时后，测量模头剪切强度。
结果如表1所示。
表1
  实施例   1   2   3   4   5   6   7   8   9   10   11
  薄膜形成条件 TEOS分压(kPa) 0.107 0.267 0.133 0.267 0.267 0.533 0.667 0.667 0.933 1.600 2.666
He分压(kPa)   101.218   101.058   101.191   101.058   101.058   100.791   100.658   100.658   100.391   99.725   98.658
氧气分压(kPa)   0   0   0   0   0   0   0   0   0   0   0
总压(kPa)   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32
基片支架温度(℃)   200   150   100   120   100   200   200   250   100   150   200
  厚度(nm)   1   10   50   75   100   120   160   200   300   500   1000
  粘合强度 模头剪切强度(室温)(MPa)   14.71   17.652   19.613   21.575   19.613   17.652   13.729   14.71   11.768   14.71   11.768
模头剪切强度(高温和高湿度)(MPa)   12.503 15.004   16.671   18.338   16.671   15.004   11.67   12.503   10.003   12.503   10.003
模头剪切强度保持率(％)       85   80   95   90   85   65   65   60   55   50   40
实施例12-23
按照实施例1-11制备和评价样品，除了所述氧化硅薄膜的厚度为20、40、250和500nm并且加入了氧气使得氧气分压为TEOS分压(0.133-2.66kPa)的0.1-2倍以外。结果如表2所示。
表2
  实施例   12   13   14   15   16   17   18   19   20   21   22   23
  薄膜形成条件   TEOS分压(kPa)   0.1333   0.1333   0.1333   0.2666   0.2666   0.2666   0.9333   0.9333   0.9333   2.6664   2.6664   2.6664
  He分压(kPa)   101.18   101.06   100.92   101.03   100.79   100.52   100.3   99.458   98.525   98.632   95.992   93.325
  氧气分压(kPa)   0.0133   0.1333   0.2666   0.0267   0.2666   0.5333   0.0933   0.9333   1.8665   0.0267   2.6664   5.3329
  总压(kPa)   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32   101.32
  氧气分压/TEOS分压 0.1 1 2 0.1 1 2 0.1 1 2 0.1 1 2
  基片支架温度(℃)   200   200   200   200   200   200   200   200   200   200   200   200
  厚度(nm)   20   20   20   40   40   40   250   250   250   500   500   500
  模头剪切强度(室温)(MPa)   17.652   11.768   14.71   11.768   15.691   17.652   14.71   13.729   17.652   16.671   14.71   14.71
实施例24
按照实施例1-11制备样品，除了成膜温度设为100℃以外。结果，由等离子体分解产生的活性物种的迁移被压制在表面上，从而在表面上形成了不规则形。厚度设定为200nm。用原子力显微镜(AFM)评价所得膜的表面形态。证实表面的峰-谷(P-V)高度为1μm或更小。模头剪切强度为22MPa。也即，模头剪切强度显著增加。
对比例1
作为对比例，在铜板上形成不含羟基或烷基的氧化硅薄膜。进行同样的比较。通过磁控管溅射成膜。通过施加RF电能产生等离子体。用由等离子体产生的氩离子溅射SiO2靶形成氧化硅薄膜。根据先前计算的成膜速度改变溅射时间，从而将所得膜的厚度调节至10-200nm。
与实施例进行相同评价的结果，模头剪切强度略微提高。这可能是源于固着效应。但是，在任何试样中，在吸收水分后，模头剪切强度明显下降。另外，观察到铜板和粘合剂之间的脱离。因此，没有获得充分的效果。

Claims (9)

1、电子元件用铜基片，包括：
含有烃基和羟基至少之一的氧化硅薄膜，所述氧化硅薄膜设置在铜基片的表面上。
2、权利要求1的电子元件用铜基片，其中所述烃基是甲基或乙基。
3、权利要求1或2的电子元件用铜基片，其中所述氧化硅薄膜的厚度为1-1000nm。
4、权利要求1-3任意一项的电子元件用铜基片，其中所述氧化硅薄膜在氧化硅薄膜表面上具有表面粗糙度，所述粗糙度的峰-谷高度为1000nm或更小。
5、电子元件用铜基片，包括：
铜基片或铜合金基片；和
在铜基片或铜合金基片表面上的氧化硅薄膜，其中所述氧化硅薄膜通过以下步骤形成：在至少一对电极之间的间隙中引入含硅反应气体，用于通过放电产生等离子体；在所述电极之间的间隙中产生等离子体以将含硅反应气体分解成分解产物；和使铜基片或铜合金基片与来自含硅反应气体的分解产物相接触。
6、电子元件，包括根据权利要求1-5任意一项的电子元件用铜基片。
7、用于制备电子元件用铜基片的方法，所述方法包括下列步骤：
在至少一对电极之间的间隙中引入含硅反应气体，用于通过放电产生等离子体；
在所述电极之间的间隙中产生等离子体以将含硅反应气体分解成分解产物；和
使铜基片或铜合金基片与来自含硅反应气体的分解产物相接触，以在铜基片或者铜合金基片的表面上形成氧化硅薄膜。
8、权利要求7的用于制备电子元件用铜基片的方法，其中所述含硅反应气体包含硅烷氧化物。
9、权利要求7或8的用于制备电子元件用铜基片的方法，其中所述电极对之间的间隙中的压力被调节至接近大气压的压力，和所述等离子体通过对所述含硅反应气体进行辉光放电而产生。
CN200610115612.0A 2005-08-16 2006-08-16 电子元件铜基片、电子元件和电子元件铜基片制备方法 Pending CN1916234A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005236052A JP4908801B2 (ja) 2005-08-16 2005-08-16 電子部品用銅系基材及び電子部品
JP2005236052 2005-08-16

Publications (1)

Publication Number Publication Date
CN1916234A true CN1916234A (zh) 2007-02-21

Family

ID=37434303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610115612.0A Pending CN1916234A (zh) 2005-08-16 2006-08-16 电子元件铜基片、电子元件和电子元件铜基片制备方法

Country Status (6)

Country Link
US (1) US20070039666A1 (zh)
EP (1) EP1755160A1 (zh)
JP (1) JP4908801B2 (zh)
CN (1) CN1916234A (zh)
SG (1) SG130144A1 (zh)
TW (1) TWI325019B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461940B2 (en) 2008-02-18 2013-06-11 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE527166C2 (sv) * 2003-08-21 2006-01-10 Kerttu Eriksson Förfarande och anordning för avfuktning
JP5163046B2 (ja) * 2007-10-17 2013-03-13 セイコーエプソン株式会社 接合膜付き放熱体、被着体と放熱体との接合方法および表示装置
JP5270505B2 (ja) * 2009-10-05 2013-08-21 株式会社神戸製鋼所 プラズマｃｖｄ装置
JP6260593B2 (ja) * 2015-08-07 2018-01-17 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215629A (ja) * 1988-07-01 1990-01-19 Nec Corp 化学気相成長法
JPH03175632A (ja) * 1989-12-04 1991-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JPH04289173A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd プラズマｃｖｄ装置
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
JP2837993B2 (ja) 1992-06-19 1998-12-16 松下電工株式会社 プラズマ処理方法およびその装置
US5393447A (en) * 1993-07-09 1995-02-28 Henkel Corporation Composition and process for desmutting and deoxidizing without smutting
JPH07211711A (ja) * 1994-01-25 1995-08-11 Sumitomo Electric Ind Ltd 絶縁基板及びその製造方法
JP3743519B2 (ja) * 1994-10-18 2006-02-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコン−酸化物薄層の製造方法
JP3295310B2 (ja) 1995-08-08 2002-06-24 三洋電機株式会社 回転電極を用いた高速成膜方法及びその装置
JPH10189857A (ja) * 1996-12-25 1998-07-21 Mitsubishi Electric Corp レジンモールド半導体装置およびその製造方法
US6015595A (en) * 1998-05-28 2000-01-18 Felts; John T. Multiple source deposition plasma apparatus
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP2002237480A (ja) 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
DE10142472A1 (de) * 2001-08-31 2002-10-31 Infineon Technologies Ag Elektronisches Hochleistung- und Leistungsbauteil mit Ausgangskontaktstiften
JP4133353B2 (ja) * 2002-07-26 2008-08-13 株式会社神戸製鋼所 シリコン酸化薄膜またはチタン酸化薄膜の製造方法
JP2004152972A (ja) * 2002-10-30 2004-05-27 Mitsubishi Materials Corp ヒートシンク付セラミック回路基板及びその製造方法
US7704936B2 (en) * 2005-07-15 2010-04-27 Kobe Steel Ltd. Methods and removers for removing anodized films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461940B2 (en) 2008-02-18 2013-06-11 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same

Also Published As

Publication number Publication date
JP4908801B2 (ja) 2012-04-04
JP2007053173A (ja) 2007-03-01
SG130144A1 (en) 2007-03-20
EP1755160A1 (en) 2007-02-21
TWI325019B (en) 2010-05-21
TW200728494A (en) 2007-08-01
US20070039666A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP5888329B2 (ja) ガスバリア性フィルム、ガスバリア性フィルムの製造方法、および電子デバイス
CN1288720C (zh) 成膜方法、成膜装置以及使用该成膜方法制造的器件
EP2660042B1 (en) Method for manufacturing gas-barrier film, gas-barrier film, and electronic device
EP3190148A1 (en) Method for manufacturing surface-modified molded article, and method for manufacturing composite using surface-modified molded article
CN100338977C (zh) 凝胶和粉末的制备方法和装置以及所得产品
WO2012090644A1 (ja) ガスバリア性フィルム及び電子デバイス
JP6687818B1 (ja) 珪素含有酸化物被覆窒化アルミニウム粒子の製造方法および珪素含有酸化物被覆窒化アルミニウム粒子
CN1916234A (zh) 电子元件铜基片、电子元件和电子元件铜基片制备方法
CN1881541A (zh) 半导体工艺的成膜方法和装置
CN1416593A (zh) 电子器件封装
CN1647591A (zh) 保护涂料组合物
CN1883037A (zh) 等离子体处理方法以及等离子体处理装置
CN1943021A (zh) 电子装置用基板及其处理方法
JP7395111B2 (ja) 無機粒子分散樹脂組成物及び無機粒子分散樹脂組成物の製造方法
WO2012060325A1 (ja) プラズマアニール方法及びその装置
CN1247322C (zh) 零件安装装置以及零件的安装方法
CN1571117A (zh) 表面处理方法、表面处理装置、表面处理基板及光电装置
JP2004095953A (ja) 窒化シリコンの堆積膜形成方法
Hah et al. Design and surface modification of PET substrates using UV/ozone treatment for roll-to-roll processed solar photovoltaic (PV) module packaging
CN101297066B (zh) 电子部件用铜系复合基材、电子部件及电子部件用铜系复合基材的制造方法
JP4133353B2 (ja) シリコン酸化薄膜またはチタン酸化薄膜の製造方法
KR20070021053A (ko) 전자 부품용 구리계 기재, 전자 부품 및 전자 부품용구리계 기재 제조 방법
JP2020073625A (ja) シリカ被覆窒化アルミニウム粒子分散樹脂組成物の製造方法、その硬化物からなるシートの製造方法、およびシートを備えるパワーデバイスの製造方法
JP2020073624A (ja) シリカ被覆窒化アルミニウム粒子分散樹脂組成物の製造方法、その硬化物からなるシートの製造方法、およびシートを備えるパワーデバイスの製造方法
JP2023098163A (ja) 珪素含有酸化物被覆窒化アルミニウム粒子の製造方法及び樹脂組成物の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication