TWI325019B - Copper base for electronic component, electronic component, and process for producing copper base for electronic component - Google Patents

Copper base for electronic component, electronic component, and process for producing copper base for electronic component Download PDF

Info

Publication number
TWI325019B
TWI325019B TW095129415A TW95129415A TWI325019B TW I325019 B TWI325019 B TW I325019B TW 095129415 A TW095129415 A TW 095129415A TW 95129415 A TW95129415 A TW 95129415A TW I325019 B TWI325019 B TW I325019B
Authority
TW
Taiwan
Prior art keywords
substrate
film
electronic component
copper
plasma
Prior art date
Application number
TW095129415A
Other languages
English (en)
Other versions
TW200728494A (en
Inventor
Kazushi Hayashi
Toshihiro Kugimiya
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW200728494A publication Critical patent/TW200728494A/zh
Application granted granted Critical
Publication of TWI325019B publication Critical patent/TWI325019B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

(1) (1)I325CM9 九、發明說明 【發明所屬之技術領域】 本發明係關於一種用於電子組件如半導體裝置的電子 組件用銅基材β本發明亦關於一種包括該銅基材的電子組 件。此外，本發明關於適用於製造電子組件用銅基材的氧 化矽薄膜的形成方法。具體而言，本發明關於一種電子組 件用銅基材，該基材對樹脂黏合劑和樹脂密封劑具有經改 善的黏合作用。本發明亦關於包括該電子組件用銅基材的 電子組件。此外，本發明還關於適用於製造電子組件用銅 基材的氧化矽薄膜的形成方法。 【先前技術】 銅或銅合金基材（需要時該基材鑛有鎳或鎳合金）已在 半導體裝置如微處理單元（MPU)、各種記憶體裝置、及各 種電子裝置如電容器和二極體中，用作引線框架和各種基 板，如散熱基板。 在各種電子組件中使用的銅或銅合金基材（以下簡稱 爲“銅基材”）係藉由樹脂黏合劑結合到各種元件上用作 散熱片。此外’此類元件係結合至由銅基材構成的引線框 架上，隨後用樹脂密封劑予以密封。因此，銅基材和樹脂 組分之間的黏合是非常重要的。 近年來’各種電子組件都藉由回流焊接接（reflow soldering)進行表面安裝。具體而言，由於高溫環境造成 的熱應力，在銅基材與樹脂組分之間出現不利的脫離，因 -4 - (2) (2) a< 1325019 此形成間隙。 ’ 當銅基材用作散熱片時，間隙的形成會降低散熱效 率。當銅基材用作引線框架時，間隙的形成可能導致透過 該間隙吸收水氣，從而在某些情況中使電子組件的性能下 降。 此類情況的典型例子是在高度整合的半導體裝置，如 微處理單元（MPU)或特定應用積體電路（AS 1C)中的情況。 球柵陣列（BGA)封裝已用於MPU或ASIC中的半導體 封裝。爲了充分表現出高度整合半導體裝置的性能，BG A 封裝包括在每個半導體元件表面上的散熱片，以有效地散 發在操作過程中產生的大量熱量。 在製造包括散熱片的BGA封裝中，將具有由銅構成 的晶片的半導體元件結合到由玻璃環氧樹脂材料或類似者 構成的樹脂基板上，並將銅散熱片用樹脂黏合劑結合到該 半導體元件上。在這種情況中，由於對所得BGA封裝施 以回流焊接時產生的熱應力，在半導體元件與散熱片之間 會形成間隙，從而在某些情況中顯著降低了散熱效率。這 導致處理速度下降並對該元件造成損害。 作爲克服這些問題的例子，日本未審專利申請公開案 案No.2004-107788(專利文獻1)描述了下述技術：在爲了 散發產生自電子組件的熱量而藉由樹脂模塑將電子元件與 銅板緊密接觸（泥糊）的電子組件中，在表面上設置了由銅 ⑴氧化物構成的黑化膜（blackened film)以增強銅板與樹 脂的黏合並防止銅板與樹脂的脫離 -5- (3) (3)1325019 圖7是包括銅基散熱片的半導體裝置的例子的示意 圖’其中該銅基散熱片具有經該黑色氧化物處理的層。圖 7顯示了半導體元件1〇〇、銅基散熱片1〇1、經黑色氧化 物處理層102、鏟鎳層103、樹脂層合基板104、和由樹 脂黏合劑構成的樹脂黏合層105。 然而，由於黑化處理相當複雜，所以黑色氧化物處理 層的形成需要高加工成本。此外，所產生的黑色氧化物處 理層安定性低。而且，黑化處理需要強鹼化學溶液，如鹼 性亞氯酸鈉水溶液，因此對環境造成很大的負擔。此外， 對用廢的化學品的解毒處理也不利地需要高成本。 另一方面，爲了改善基材的表面硬度、吸收特定波 長、改善透氣性和表現出光催化功能，已知藉由電漿加強 化學蒸氣沈積法（電漿加強CVD)在基材上形成薄膜的技 術。 例如，日本未審專利申請公開案案No.2004-107788 (專利文獻2)揭示了在基板上形成氧化矽薄膜和氧化鈦薄 膜的方法，該基板由樹脂材料如聚對苯二甲酸乙二酯 (PET)、聚碳酸酯或丙烯酸系樹脂；玻璃，如白玻璃、鈉 鈣玻璃、無鹼玻璃；石英；或矽所構成，該方法可用於形 成在各種領域中使用的塗層，例如平面顯示器（FPD)、建 築物和汽車用玻璃、食品包裝膜及類似者。 【發明內容】 發明槪要說明 -6- (4) (4)13250.19 因此，鑑於這種狀況，本發明的目的在於提供一種用 於引線框架的銅基材，該基材對在製造電子組件中用作黏 合劑或密封劑的樹脂組分具有特別優異的黏合力；或一種 用於電子組件的銅基材，該基材用作半導體的散熱片或類 似者。本發明的另一目的是提供一種包括該銅基材的電子 組件。本發明還有另一目的是提供一種氧化矽薄膜的形成 方法以容易地製造該銅基材。 用於電子組件的本發明銅基材包括含有烴基和羥基其 中至少一種的氧化矽薄膜，該氧化矽薄膜係設置在該銅基 材的表面上。 具有令人滿意的導熱率和導電率的銅和各種銅合金可 以用作本發明中所用銅基材的材料。銅基材材料的例子包 括但不限於純銅、Cu-Fe-P基合金、Cu-Ni-Si基合金和 Cu-Cr-Zr基合金。 而且，需要時，該銅基材的表面可以藉由已知方法鍍 上Ni合金。
Ni合金的例子包括二元體系合金，如Ni-Sn、Ni-Fe、Ni-P 和 Ni-Co;三元體系合金，如 Ni-Cu-Sn、Ni-Cu-Fe和Ni-Co-P;和其他多體系合金。 對銅基材的形狀沒有限制。可因應特定用途，例如散 熱片、基板、引線框架或用於半導體裝置的佈線，選擇合 適的所需形狀。 另一方面，含有烴基和羥基其中至少一種並且在銅基 材表面上形成的氧化矽薄膜的例子是利用包括下述矽烷氧 (5) (5)13250.19 化物的含矽反應氣體藉由電漿加強CVD製造的薄膜。 本發明的氧化矽薄膜含有Si-Ο鍵及烴基和羥基其中 至少一種，每種基團均源自矽烷氧化物的電漿分解產物或 矽烷氧化物和含氧分子的電漿分解產物。 該其中至少一種的烴基和羥基是用來進一步改善銅基 材對用作黏合劑、密封劑或類似者之樹脂組分的黏合的組 分。其具體例子包括源自四甲氧基矽烷、六甲基二矽氧 烷、六甲基二矽氮烷、或類似者之電漿分解產物的甲基 (-ch3);源自含乙基（-c2H5)的矽烷氧化物（例如四乙氧基 矽烷）的電漿分解產物的烴基；以及將矽烷氧化物的電漿 分解產物和含氧分子的電漿分解產物鍵合所產生的羥基。 此外，該其中至少一種的烴基和羥基的例子包括源自含有 反應性官能基之矽烷氧化物的電漿分解產物的烴基、羥 基、及類似者，該矽烷氧化物爲例如r -環氧丙氧基丙基 三甲氧基矽烷、r-環氧丙氧基丙基三乙氧基矽烷、召-(3，4-環氧環己基）乙基三甲氧基矽烷、或胺基丙基三乙 氧基矽烷。這些化合物可以單獨使用或組合使用。 該其中至少一種的烴基和羥基的含量沒有特殊限制。 在藉由傅立葉轉換紅外光譜（ft-ir)於相同條件下對si基 板上所形成的膜進行測量而獲得的光譜的吸收峰強度比値 中，Si-OH (3 000-3400 cm·1)對 Si-0 ( 1 070-1 080 cm.1)的峰 値強度比，或 Si-CH3、Si-C2H5 和 Si-C^HsPSOOdgOOcm-1) 對Si-O的峰値強度比，較佳爲0.01-0.5，更佳爲0.05-0.2。在過低的峰値強度比時，對與樹脂組分黏合的改善 -8- (6) (6)1325019 效果會較差。在過高的峰値強度比時，該膜的強度和耐久 性會較低。 本發明的氧化矽薄膜的厚度沒有特殊限制，但較佳爲 約1 - 1 000 nm’更佳爲約5-100 nm。氧化矽薄膜的厚度過 大會由於成膜所需時間長而導致成本增加，而且會造成與 銅基材的黏合性下降。氧化矽薄膜的厚度過小可能導致黏 合強度不足。 具體而言，當用於電子組件的本發明銅基材被用於半 導體裝置中時，厚度過大可能降.低黏合強度，這是因爲在 藉由回流焊接安裝裝置的過程中經歷的熱歷史導致吸收了 水分。因此，其厚度較佳爲lOOnm或以下。 該薄膜並非一定要形成連續膜形式。例如，當非連續 氧化矽薄膜呈多條狀形式時，由於樹脂組分的定錨效應 (anchor effect)，也能改善黏合強度。 當在氧化矽薄膜表面上形成較佳爲峰-谷高度爲100-1000 nm且更較佳爲500-1000 nm的粗糙度時，由於表面 積增加以及不規則性帶來的定錨效應使得黏合改善，所以 銅基材對樹脂組分的黏合得到進一步改善。 另一方面，當形成連續均勻的薄膜時，由於該連續均 勻的薄膜充當保護層（如電鍍膜），所以可以省略保護帶， 保護帶的使用到目前爲止都是需要的。 上述用於電子組件的本發明銅基材，其中包括含有烴 基和羥基其中至少一種並且沈積在該銅基材或銅合金基材 表面上的氧化矽薄膜，具有對樹脂組分的高黏合性及高晶 -9 - (7) (7)1325019 片抗切強度（die shear strength)。對於將本發明銅基材從 樹脂組分脫離時的樹脂失效模式而言，即使在習知的銅基 材以介面失效模式脫離的情況中，本發明的銅基材也傾向 於以黏著失效模式脫離。 因此，用於電子組件的本發明銅基材適用於任何一種 高度整合的半導體裝置，如MPU和ASIC。而且，本發明 的銅基材適用於任何一種電子組件，如電容器和二極體， 其中每種都包括銅基材並要求銅基材與樹脂組分之間的高 黏合性。 下面將詳細說明用於電子組件的本發明銅基材的製造 方法。 作爲製造用於電子組件的本發明銅基材的方法，係採 用一種形成氧化矽薄膜的方法，該方法包括以下步驟：在 至少一對電極之間的間隙中引入含矽的反應氣體，該間隙 係用於藉由放電產生電漿；在電極之間的間隙中產生電漿 以將含矽反應氣體分解成分解產物；以及使銅基材或銅合 金基材接觸該來自含矽反應氣體的分解產物，從而在該銅 基材或銅合金基材的表面上形成氧化矽薄膜。 該方法的具體例子是一種採用配有一對相互面對之電 極的裝置的方法，該方法包括將銅基材置於其中一個電極 之上，將含矽反應氣體引入電極之間的空間，以及產生電 漿以在銅基材上形成薄膜。 更具體而言，其例子包括低壓電漿加強化學蒸氣沈積 法（CVD)，其中在減壓條件下，例如約10-1000Pa的壓力 -10- (8) (8)1325019 下，藉由輝光放電產生電漿；日本未審專利申請公開案案 No.6-2149或類似者中提出的方法，該方法包括在接近大 氣壓的壓力下藉由輝光放電產生電漿以在基材上形成薄 膜；日本未審專利申請公開案Νο·20〇2-23748〇中所述的 方法，該方法包括在至少一個與另一電極相對的電極上形 成介電質，並藉氣體壓力在基材上吹入材料氣體，同時在 大氣壓力下藉由DC脈衝或類似者產生電漿；以及日本未 審專利申請公開案No.9-1 04985或類似者中描述的方法， 該方法包括用旋轉電極形成薄膜。 在上述這些方法中，以採用旋轉電極藉由電漿加強 CVD形成膜的方法較爲理想，因其沒有電場集中（electric field concentration)而不容易發生弧光放電，而且例如沿 著旋轉電極的氣流在寬度方向上均勻而能夠以高生產率形 成膜。 現將詳細說明藉由採用電漿加強CVD裝置（其包括含 有旋轉電極的室）形成膜的方法來製造用於電子組件的本 發明銅基材的範例方法。除了下述方法以外，本發明還可 以藉由採用包括旋轉電極但沒有室的電漿加強CVD裝置 形成膜的方法來實施。 一種採用配有一對在一室中相互面對的電極（其中一 個電極是旋轉電極，充當放電電極）的裝置藉由電漿加強 CVD在銅基材上形成氧化矽薄膜的方法，包括將基材放 置在與旋轉電極相對的電極上；將含矽反應氣體引入該室 中；在接近大氣壓的壓力下，藉由輝光放電在旋轉電極和 -11 - (9) (9)1325019 基材之間的空間（下面稱作“間隙”）中產生電漿，以在該 間隙中形成線形電漿；以及移動該銅基材使得銅基材橫越 該電漿空間。根據此方法，無需放大裝置即可形成大面積 的膜以及進行表面處理》 就在該室中相互面對的一對電極而言，其中一個電極 是旋轉電極，另一個電極是平面電極。銅基材係置於該平 面電極上。 就旋轉電極而言，可以採用在下述圖1所示的藉由 CVD進行成膜的裝置結構實例中所示的圓柱形旋轉電 極。此外，也可以採用圖2中所示的迴圈帶式電極。 旋轉電極的表面形狀沒有特別限制，但可以是平滑 的。在表面上也可以形成不規則形，如一系列凸起》不規 則形係用於調整旋轉電極與基材目標位置之間的距離。例 如，當沿著旋轉方向形成不規則形時，能夠僅在部分基材 上，即朝向凸起的部分上優先產生電漿。結果，氧化矽薄 膜可以僅在該部分上優先形成。因此可在氧化矽薄膜的表 面上形成不規則形。 此外，在具有不規則形的旋轉電極中，有將含矽反應 氣體擴散的效應’其中在接近大氣壓的壓力下氣體的流動 是層流（黏性流動）。 具有針對特定應用所需形狀的銅基材或銅合金基材係 置於與旋轉電極相對的電極上。 爲了改善本發明中氧化矽薄膜對銅基材的黏合，對該 基材進行加熱也是有效的加熱溫度較佳爲設定在70°c- -12- (10) (10)1325019 350 °C的範圍，以使得下述含矽反應氣體在該範圍內不結 露。加熱溫度設定在200°C或以下，且更較佳爲爲150 °C 或以下’以使得通常施加在銅基板表面上的防脫色劑不會 蒸發。 爲了回應對旋轉電極施加的射頻功率、所用含矽反應 氣體的類型、組成及類似者，故適當調整旋轉電極和放置 在與旋轉電極相對的電極上的銅基材之間的距離（間隙距 離）。一般而言，該距離較佳爲約0.5-5 mm，更佳爲約1-3 mm。在間隙過窄的情況中，含矽反應氣體無法穩定地 送入間隙中，而且間隙距離在寬度方向上的不均勻性相當 大。結果，難以均勻地形成膜。此外，爲了以窄間隙穩定 地產生電漿，需要在電漿中夾帶帶電荷的顆粒，即電子和 離子。因此，需要1〇〇 MHz或以上的高頻，這在成本上 是不利的。 另一方面，在間隙過寬的情況中，可能發生下列問 題：例如，由於電場和電漿密度的降低，成膜速度下降。 此外，由於旋轉電極旋轉產生的層流，導致前體會流出到 基材上方，因而成膜速度下降。而且，該室會被污染。 旋轉電極的圓周速度較佳爲3 00 0 cm/min或以上。當 圓周速度低於3000 cm/min時，成膜速度容易降低。因 此，圓周速度較佳爲10000 cm/min或以上。爲了改善產 率，圓周速度較佳爲100000 cm/min或以下。 將含矽反應氣體引入到該室中。較佳爲，室中壓力被 調整到接近大氣壓。 -13- (11) (11)1325019 接近大氣壓的壓力是指約0.01-0.1 MPa的壓力。考 慮到控制壓力的容易程度和裝置的簡單結構，該壓力較佳 爲在約0.08-0.1 MPa的範圍。 含矽反應氣體是較佳爲除了矽烷氧化物以外還含有惰 性氣體、氧及類似者的物質氣體。 矽烷氧化物的例子包括四乙氧基矽烷、四甲氧基矽 烷、甲基三乙氧基矽烷、六甲基二矽氧烷、六甲基二矽氮 烷、r-環氧丙氧基丙基三甲氧基矽烷、r-環氧丙氧基丙 基三乙氧基矽烷、；8-(3,4-環氧環己基）乙基三甲氧基矽 烷、和T-胺基丙基三乙氧基矽烷。這些物質可以單獨使 用或組合使用。其中，從工業易得性的觀點來看，較佳爲 四乙氧基矽烷。 在接近大氣壓的壓力下採用電漿加強CVD時，由於 即使在沒有電漿的高壓下矽烷氧化物與〇2的反應性也很 低，所以矽烷氧化物是安全的材料。 惰性氣體是用於在不產生反應性基團的氣氛中穩定產 生輝光放電的組分。惰性氣體的例子包括鈍氣，如He、 Ar、Xe和Kr ;和氣體如N2 »可以採用這些氣體中的至少 一種。惰性氣體較佳爲He’因爲He的介穩激發態的壽命 長。 此外，本發明中的含矽反應氣體可進一步含有其他組 分。該組分的具體例子包括除了矽烷氧化物以外的矽化合 物：氧；氮氧化物如一氧化氮（N2〇);和水。 尤其是，當含矽反應氣體含有氧時，矽烷氧化物的氧 -14 - (12) (12)1325019 化和交聯反應會加速。在氧含量相對較高的情況中，可形 成顆粒狀的氧化矽薄膜，而用於形成具有表面粗糙度的氧 化矽薄膜。 就氧含量而言，氧對矽烷氧化物的體積比（即氧/矽烷 氧化物）較佳爲約0.1-2。當比値小於〇.1時，充分促進氧 化和交聯反應的效果差，而且氧化矽細粒的生長不足。當 比値超過2時，氧化矽顆粒容易沈積。 就含矽反應氣體中組分的較佳含量而言，在1大氣壓 下矽烷氧化物含量是0.1-5體積％，且較佳爲1_5體積 %。在1大氣壓下氧含量較佳爲約0-10體積％。 在此方法中，係對放電電極施加高頻功率以產生輝光 放電，由此產生電漿。 在這種情況中，從含矽反應氣體藉由輝光放電發生離 子化到經離子化的分子發生重組的時間很短。而且，電子 的平均自由徑也很短。因此，爲了在電極之間的窄間隙中 穩定地產生輝光放電，需要夾帶電子和離子帶電顆粒。 所以，在對旋轉電極施加高頻功率時，可以採用100 KHz或以上的頻率。尤其是，較佳爲1〇 MHz或以上的高 頻。採用10 MHz或以上的高頻，亦即，採用例如13.56 MHz(最容易得到的工業頻率）、70 MHz、100 MHz或150 MHz(其爲可以電力供應形式獲得者）的頻率，可改善電漿 密度，從而產生穩定的電漿。 【實施方式】 -15- (13) (13)1325019 較佳具體實施方案的說明 圖1是藉CVD成膜的裝置的結構示意圖，該裝置是 用來形成適用於本發明電子組件用銅基材的製造方法中的 氧化矽薄膜。在該圖中，顯示了成膜室1、用於引入基材 的載入閘室（load lock chamber)2a、用於取出基材的載入 閘室2b、閘閥3a-3d、進氣口 4a-4d、浅氣口 5a-5c、基材 支架6、基材7、軸承8、旋轉電極9、支架杆10、用於 支撐旋轉電極的絕緣體11 a-11c、合成石英玻璃12、近紅 外燈13、觀察窗14、輻射溫度計15、射頻電源16和 19'匹配箱17和20、基材支架中的加熱器18、和輝光放 電區21(電獎產生區）。 在圖1所示的裝置結構中，用於引入基材的載入閘室 2a經由閘閥3b連接到成膜室1，而用於取出基材的載入 閘室2b經由閘閥3 c連接到成膜室1。惰性氣體如He — 直從進氣口 4a和4b(控流閥VI和V2)引入到載入閘室2a 和2b。用分別連接到載入閘室2a和2b的洩氣口 5a和5b 調節載入閘室中的壓力（控流閥V3和V4)。結果，使載入 閘室2a和2b保持在正常壓力下（約0.1 MPa)。 將惰性氣體如He和需要時的氧（〇2)的混合氣體從進 氣口 4c引入，同時用質量流量控制器（未示出）予以控 流。將藉由吹入惰性氣體氣泡如He而稀釋的矽烷氧化物 從進氣口 4d引入，同時用質量流量控制器（未示出）予以 控流。藉由調節洩氣口 5c中的流速來控制成膜室1中的 壓力。 -16 - (14) (14)1325019 將基材7放置在基材支架6上。打開閘閥3a，然後 將基材支架6轉移並放置到載入閘室2a中。關閉閘閥 3a，然後打開閘閥3b。沿著箭頭A方向轉移基材支架6 並放置到成膜室1中。然後，關閉閘閥3b ^ 當基材支架6置於成膜室1中時，在基材支架6上的 基材7表面上形成氧化矽薄膜。在基材7上形成氧化矽薄 膜後，打開閘閥3 c，並將基材支架6轉移到載入閘室2b 中。隨後，關閉閘閥3c，然後打開閘閥3d。從載入閘室 2b中取出基材支架6和位於基材支架6上的基材7。一系 列的操作是連續進行的。基材支架6的停止和轉移可以按 照需要進行控制。 爲了防止矽烷氧化物（在室溫時爲液態物質）在成膜室 1的內壁及類似者上面冷凝，較佳爲在成膜室1、載入閘 室2a和2b及類似者的外壁上加裝加熱器（未示出），並將 每個壁都加熱到約1 〇〇 °C。基於同樣的理由，較佳爲利用 內建加熱器將用於支撐旋轉電極9的支架杆10、絕緣體 1 la-1 lc及類似者的溫度調節至約100 °C。此外，旋轉電 極9較佳爲藉由從絕緣層13發射通過合成石英玻璃12的 紅外線加熱到約150°C。利用輻射溫度計15透過由BaF2 或類似者組成的觀察窗14監測旋轉電極9的溫度。 在該裝置中，在旋轉電極9與基材7之間的間隙中， 藉由輝光放電區產生電漿，從而在基材7上形成氧化矽薄 膜。下面將說明成膜原理。旋轉電極9是由鋁或類似材料 構成。例如，旋轉電極9具有圓柱形狀，寬度爲約120 -17- (15) (15)1325019 mm，直徑約100 mm。爲了防止電場集中，旋轉電極9的 邊緣係經圓形化，各具有R5 (mm)的曲率半徑。此外，爲 了防止電弧作用，旋轉電極9的表面具有介電塗層。例 如，以藉由熱噴塗形成的白色氧化鋁所構成厚度爲約150 y m的介電塗層。 將在旋轉電極9和基材7之間形成間隙的旋轉電極9 表面抛光。如果需要，形成不規則形。旋轉電極9係由軸 承8和支架杆10支撐。旋轉電極9的軸端係磁性耦合到 設置在成膜室1外面的馬達（未示出）端部上的磁體上。旋 轉電極9可以0-3000 rpm的速度旋轉β 支架杆10係由不銹鋼或類似物所構成。可以從射頻 電源1 6經由匹配箱1 7將射頻功率施加到支架杆10上。 當基材支架6的前端轉移到直接位於旋轉電極9下方的位 置時，施加射頻功率以在旋轉電極9與基材支架6之間的 空間中引發輝光放電（亦即，基材支架6相當於與旋轉電 極相對的電極）》當基材支架6上的基材7轉移到直接位 於旋轉電極9下方的位置時，在旋轉電極9和基材7之間 的間隙中發生輝光放電。 加熱器18係安裝在基材支架6中。加熱器18能夠將 基材支架6從室溫加熱到約3 00 °C。基材支架6在其表面 上具有厚度約1〇〇 的白色氧化鋁塗層，該塗層係藉由 熱噴塗形成。基本上，基材支架6可以接地。或者，如圖 1所示，射頻功率可以由射頻電源19經由匹配箱20施加 到基材支架6上。以此方式，對基材支架6施加射頻功率 -18- (16) (16)1325019 使電漿密度增加並顯示出局限電漿的效果。就由射頻電源 19對基材支架6施加功率的起始時機而言，必需在由射頻 電源1 6對旋轉電極9施加功率之後立刻施加射頻功率。 匹配箱1 7具有下列功能：例如，頻率調整和阻抗調 整，從而使射頻電源16側與包括匹配箱17的負載側相匹 配；使包括匹配箱17的整個負載電路的功率消耗達到最 大；以及保護射頻電源16和高頻振盪電路（匹配箱20與 射頻電源1 9之間的關係與上述相同）。 圖2是根據本發明另一具體實施方案之藉由CVD成 膜的裝置的結構示意圖。其基本結構類似於圖1中所示 者。故採用相同的參考代號來表示等同的元件，而不在此 重複贅述。在圖2中，用於引入基材的載入閘室2a、用 於取出基材的載入閘室2b及連接到載入閘室2a和2b的 組件都按照與圖1所示裝置相同的方式設置（爲了簡便未 予示出）。 在圖2所示裝置結構中，設置了迴圈帶式電極22代 替旋轉電極9。該迴圈帶式電極22係由導電薄鋼材所構 成。迴圈帶式電極22在兩個滾筒23和24之間伸展以進 行運轉。 滾筒23和24具有圓柱形外周。這些滾筒23和24係 經設置使得迴圈帶式電極22的表面與基材7的水平延伸 表面相平行，並使得迴圈帶式電極22的表面與基材7表 面之間的距離在電漿形成區P中維持恒定間距。迴圈帶式 電極22旋轉以使其在電漿形成區P中以與基材7移動方 -19 - (17) (17)1325019 向相同的方向運轉。 在滾筒23和24之間’滾筒24被設置在圖2的右 側。滾筒24由金屬構成。滾筒24充當驅動滾筒和供電滾 筒。滾筒24係藉由驅動帶的馬達（未示出）使其旋轉。採 用基材轉移機構25，將成膜室1中基材支架6上的基材7 沿著水平方向（沿著箭頭B的方向）轉移。 在圖2所示的藉由電漿加強CVD成膜的裝置中，含 矽反應氣體從進氣口 4e引入成膜室1，而該氣體通過排 氣管道5e排放以將成膜室1中的壓力維持在預定壓力 下。迴圈帶式電極22由滾筒23和24驅動。在迴圈帶式 電極22和基材7之間的間隙中，藉由輝光放電產生寬度 相當大的線形電漿。隨後，在基材7被轉移時，藉由該氣 體的化學反應在基材7上形成氧化矽薄膜。 圖3是根據本發明另一具體實施方案之藉由CVD成 膜裝置的示意圖，該裝置包括旋轉電極。在本實例中，藉 由省略氣體排放和置換而提高了生產率，且可直接從空氣 中引入基材以及取出基材，從而避免了採用昂貴的真空容 器。旋轉電極部分的基本結構與圖1的相同。在此省略了 對此相同部分的說明。 在此裝置中，基材7係由帶式傳送機26沿著單一方 向轉移。藉由基板操作機器人（未示出）將基材7以恆定間 距方式放置到帶式傳送機的端部。隨後，藉由帶式傳送機 的運轉而將基材7引入反應容器中。 在此裝置中，入口（出口）係限制爲轉移基材7所需的 -20- (18) 1325019 最起碼的最小尺寸。藉由採用氣流提供空氣簾幕27以阻 擋空氣。反應空間中塡充有惰性氣體。藉由旋轉電極9的 運動而產生的氣流將分開供料的原料氣體引入到電漿空間 中，並在基材上形成氧化矽薄膜。 圖4是根據本發明另一具體實施方案之藉由CVD成 膜的裝置的示意圖，該裝置包括旋轉電極。 在此裝置中，基材7是卷狀形式。基材7從供給滾筒 29上解繞，然後捲繞到接受滾筒30上。反應容器包括用 於將該反應容器與空氣分開的擋氣滾筒31，該擋氣滾筒 31設置在入口和出口處。這種結構使得基材7可以被連 續處理，從而顯著改善了生產率。 下面藉由實施例更詳細地說明本發明的操作和功效。 但是，下列實施例並不是對本發明的限制。不偏離上述和 下述本發明範圍的修改是包括在本發明的技術範圍內的。 φ 實施例 實施例1 -1 1 採用圖1所示的藉由CVD成膜的裝置形成氧化矽薄 - 膜，該裝置包括旋轉電極。 在圖中，採用了寬度爲170 mm和長度（沿著轉移方向 的長度）爲170 mm的基材支架6。基材7被放置在基材支 架6上並隨後放置到室1內。 基材7的寬度爲1〇〇 mm，長度（沿著轉移方向的長度） 爲150 mm，厚度爲〇.4mm，且係由組成爲Cu-0.1質量％ -21 - (19) (19)1325019
Fe-0.03質量％P的銅合金（C19210)所構成，該銅合金鍍 有Ni或Ni合金。 在基材支架6的前端轉移到直接位於旋轉電極9下方 的位置後，從射頻電源16對旋轉電極9施加射頻功率 (13·56ΜΗζ，500 W)»基材支架6接地。 將基材支架6的溫度設爲100°C -2 5 0°C。旋轉電極9 的溫度設爲150°C。成膜室1和連接到該室的元件的溫度 設爲l〇〇°C。 旋轉電極9的旋轉數設爲500- 1 500 rpm (圓周速度： 15000-45000 cm/min)。旋轉電極9和基材7之間的間隙 距離設爲1 mm。基材7的轉移速度爲3.3-17 mm/s。因 此，沿著轉移方向在基材7的兩端之間的放電時間是約 8-51 秒。 用設置在洩氣口 5c處的自動控壓器（未示出）控制成 膜室1中的壓力。在此製造實施例中，將總壓力調至101 kPa。引入成膜室1的反應氣體是He與四乙氧基矽烷 (TEOS)的混合氣體。各氣體的分壓藉由流量控制予以調 整。 TEOS的分壓設爲0.101-5.05 kP a (該分壓對總壓力之 比= 0·101/101-5·05/101=0·1%-5%)。TEOS 的分壓在上 述範圍內變化，並形成氧化矽薄膜。 藉由用Dektak探針輪廓儀測量基材上的所得膜與遮 蔽區域之間的階梯高度，以測定所得氧化矽薄膜的厚度。 結果，如表1所示，在銅合金基材上形成的所得氧化矽薄 -22- (20) (20)1325019 膜厚度爲1 - 1 000 nm。 在Si基板上以相同條件形成相同的氧化矽薄膜。藉 由透射傅立葉轉換紅外光譜（FT-IR)分析該膜中的有機組 分。圖5A和5B各顯示了在實施例1得到的膜經測量所 得的典型IR圖。 在圖5A和5B中，在頻率爲約3000-3400 cm·1處觀 察到的峰値被指定爲來自該薄膜中的-OH基團，在頻率爲 約2 800-2900 cnT1處觀察到的峰値被指定爲來自烷基團 (甲基和乙基）。 該測量係藉由透射傅立葉轉換紅外光譜法進行。根據 吸收模式的分析結果，證實存在羥基、甲基和乙基。 根據下述方法對樹脂與電子組件用銅基材的黏合進行 評估，該銅基材在所得表面上具有氧化矽薄膜。 (評估晶片抗切強度） 採用熱固性聚烯烴樹脂（型號：1592，Sumitomo 3M Limited 生產）將砂晶片（Koj undo Chemical Lab. Co.，Ltd. 生產，厚度爲1 mm，大小爲5x5 mm)結合到電子組件用 的銅基材表面上。將樹脂在1 50°C下固化2小時。 然後，以根據U.S.MIL STD-883的晶片抗切強度評估 系統測量結合到電子組件用銅基材表面上的矽晶片的晶片 抗切強度。 爲了評估防潮性，在l〇5°C和100%RH下進行加壓蒸 煮試驗24小時後，測量晶片抗切強度。 結果如表1所示。 -23- (21)1325019
y— 2.666 98.658 O I 101.32 I o CM ο ο 11.768 10.003 ο Ο 1.6D0 99.725 o I 101.32 I S T· ο S 14.71 12.503 沄 Oi 0.933 100.391 o 1101-32 I 〇 ο g 11.768 10.003 U1 m 00 0.667 100.658 o | 101,32 | o CM ο S 14.71 12.503 ω 卜 0.667 100.658 σ 101.32 | o s ω t· 13.729 τ- u> (D <〇 0.533 100.791 o | 101.32 | o N s I 17.652 15.004 m (D in 0.267 101.058 I_ o 丨 101.32] o r· ο 19.613 16.671 U) 00 寸 0.267 101.058 o 101.32 | w T· in 21.575 18.338 s CO 0.133 101.191 o | 101.32 | 〇 s 19.613 16.671 U) O) CM 0.267 101.058 o I 101.32 | s «Ρ· ο yr 17,652 15.004 s Τ' 0.107 101.218 o I 101.32 I o P： 12.503 vn CO 逞 m II H W He分壓 (kPa)_ 氧氣分壓 JkPa)_ 1c a m 蹵支架温度_ s 1 as ΕΚ gl fm度 mm 黏合强度 1 1 -24- (22) (22)1325019 實施例12-23 按照實施例1 -1 1的方式製備和評估樣品，但當該氧 化矽薄膜的厚度爲20、40、250和500 nm時，加入氧， 使得氧分壓爲TEOS分壓（0.133-2.66 kP a)的0.1-2倍。結 果如表2所示。
-25- 1325019 231 Γ CO CNJ 2.6664 93.325 5.3329 101.32 I CM 200 500 14.71 I Γ\ϊ OJ 2.6664 95.992 2.6664 101.32 200 500 14.71 s 2.6664 98.632 0.0267 101.32 τ- Ο — 200 . 500 16.671 s 0.9333 98.525 1.8665 101.32 CM 200 250 17.652 O) 0.9333 99.458 0.9333 101.32 j 200 250 13.729 00 0.Θ333 100.3 0.0933 101.32 5 200 250 14.71 0,2666 100.52 0.5333 101.32 CSJ 200 Ο 17.652 0.2666 100.79 0.2666 101.32 200 ο 15.691 CO 0.2666 101.03 0.0267 101.32 5 200 ο 11.768 寸 0.1333 100.92 0.2666 101.32 ΓΊ 200 a 14.71 λ 0.1333 101.06 0.1333 101.32 200 11.768 0.1333 101.18 101.32 5 200 17.652 1 p 1 豳 si He分壓 (kPa) 氧分壓 LikPa) 0. 親 氧分壓/ TEOS分壓 翱支架温度 ^1 赵 llj； 0. 薛 扫 rk ml 薄膜形成 條件 -26- (24) (24)1325019 實施例2 4 按照實施例1-11的方式製備樣品，但成膜溫度設爲 1 00 °c °結果，由電漿分解產生的活性物種的遷移在表面 上受到壓抑，而在表面上形成了不規則形。厚度設定爲 2 00 nm。以原子力顯微鏡（AFM)評估所得膜的表面形態。 證實表面的峰-谷（P-V)高度爲1 /z m或更小。晶片抗切強 度爲22 MPa。亦即，晶片抗切強度顯著增加。 比較實施例1 作爲比較實施例，在銅板上形成不含羥基或烷基的氧 化矽薄膜。進行同樣的比較。藉由磁控管濺射成膜。藉由 施加RF功率產生電漿。用由電漿產生的氬離子濺射Si02 靶形成氧化矽薄膜。根據先前計算的成膜速度改變濺射時 間，從而將所得膜的厚度調整至1 0-200 nm。 進行與實施例相同的評估所得的結果顯示，晶片抗切 強度略微提高。這可能是源於定錨效應。但是，在所有試 樣中，在吸收水分後，晶片抗切強度明顯下降。此外，也 觀察到銅板和黏合劑之間的脫離。因此，沒有獲得充分的 效果。 【圖式簡單說明】 圖1是根據本發明一個具體實施方案之藉由CVD成 膜的裝置的結構示意圖； 圖2是根據本發明另一具體實施方案之藉由CVD成 膜的裝置的結構示意圖； -27- (25) (25)1325019 圖3是根據本發明另一具體實施方案之藉由Cvd成 膜的裝置的結構示意圖； 圖4是根據本發明另一具體實施方案之藉由CVD成 膜的裝置的結構示意圖； 圖5A和5B分別是顯不實施例1中獲得的氧化砂薄 膜的FT-IR吸收光譜的圖； 圖6A和6B分別是實施例24中獲得的表面粗糙度的 掃描電子顯微照片，用該顯微照片代替圖，圖6A的放大 倍數爲X3000，圖6B的放大倍數是χίοοοο;和 圖7是已知的半導體裝置的橫截面示意圖。 【主要元件符號說明】 1 :成膜室 2a :用於引入基材的載入閘室 2b:用於取出基材的載入閘室 3 a- 3 d :聞閥 4a-4f :進氣口 5a-5c、5f :洩氣口 5e :排氣管道 6 :基材支架 7 :基材 8 :軸承 9 :旋轉電極 10 :支架杆 -28- (26)1325019 · 絕緣體
lla-llc:用於支撐旋轉電極的 1 2 :合成石英玻璃 1 3 :近紅外燈 14 :觀察窗 1 5 :輻射溫度計 1 6、1 9 :射頻電源 1 7、20 :匹配箱 1 8 :加熱器 21 :輝光放電區（電漿產生區） 22 :迴圈帶式電極 23 、 24 :滾筒 25 :基材轉移機構 26 :帶式傳送機 27 :空氣簾幕 29 :供給滾筒
30 :接受滾筒 31 :擋氣滾筒 P :電漿形成區 100 :半導體元件 101 :銅基散熱片 102:經黑色氧化物處理層 1 0 3 :鍍鎳層 104 :樹脂層合基板 黏合層 105 :由樹脂黏合劑構成的樹月! -29-

Claims (1)

1325019 · 十' 申請專利範圍 第95 1 294 1 5號專利申請案 中文申請專利範圍修正本 民國99年2月24日修正 1· 一種電子組件用銅基材，其包含： 含有烴基和羥基其中至少一種的氧化矽薄膜，該氧化 矽薄膜係設置在該銅基材的表面上，且該氧化矽薄膜的厚 度爲 1-1000 nm。 2. —瘇電子組件用銅基材，其包含： 含有烴基和羥基其中至少一種的氧化矽薄膜，該氧化 矽薄膜係設置在該銅基材的表面上，且該氧化矽薄膜在氧 化矽薄膜表面上具有表面粗糙度，且該粗糙度的峰-谷高 度爲1000 nm或更小。 3. 如申請專利範圍第1或2項的電子組件用銅基 材，其中該烴基是甲基或乙基。 4 . 一種電子組件’其包括如申請專利範圍第1 - 3項 中任一項的電子組件用銅基材。
TW095129415A 2005-08-16 2006-08-10 Copper base for electronic component, electronic component, and process for producing copper base for electronic component TWI325019B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005236052A JP4908801B2 (ja) 2005-08-16 2005-08-16 電子部品用銅系基材及び電子部品

Publications (2)

Publication Number Publication Date
TW200728494A TW200728494A (en) 2007-08-01
TWI325019B true TWI325019B (en) 2010-05-21

Family

ID=37434303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095129415A TWI325019B (en) 2005-08-16 2006-08-10 Copper base for electronic component, electronic component, and process for producing copper base for electronic component

Country Status (6)

Country Link
US (1) US20070039666A1 (zh)
EP (1) EP1755160A1 (zh)
JP (1) JP4908801B2 (zh)
CN (1) CN1916234A (zh)
SG (1) SG130144A1 (zh)
TW (1) TWI325019B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE527166C2 (sv) * 2003-08-21 2006-01-10 Kerttu Eriksson Förfarande och anordning för avfuktning
JP5163046B2 (ja) * 2007-10-17 2013-03-13 セイコーエプソン株式会社 接合膜付き放熱体、被着体と放熱体との接合方法および表示装置
CN101946409B (zh) * 2008-02-18 2014-08-20 株式会社村田制作所 弹性波装置及其制造方法
JP5270505B2 (ja) * 2009-10-05 2013-08-21 株式会社神戸製鋼所 プラズマｃｖｄ装置
JP6260593B2 (ja) * 2015-08-07 2018-01-17 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215629A (ja) * 1988-07-01 1990-01-19 Nec Corp 化学気相成長法
JPH03175632A (ja) * 1989-12-04 1991-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JPH04289173A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd プラズマｃｖｄ装置
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
JP2837993B2 (ja) 1992-06-19 1998-12-16 松下電工株式会社 プラズマ処理方法およびその装置
US5393447A (en) * 1993-07-09 1995-02-28 Henkel Corporation Composition and process for desmutting and deoxidizing without smutting
JPH07211711A (ja) * 1994-01-25 1995-08-11 Sumitomo Electric Ind Ltd 絶縁基板及びその製造方法
JP3743519B2 (ja) * 1994-10-18 2006-02-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコン−酸化物薄層の製造方法
JP3295310B2 (ja) 1995-08-08 2002-06-24 三洋電機株式会社 回転電極を用いた高速成膜方法及びその装置
JPH10189857A (ja) * 1996-12-25 1998-07-21 Mitsubishi Electric Corp レジンモールド半導体装置およびその製造方法
US6015595A (en) * 1998-05-28 2000-01-18 Felts; John T. Multiple source deposition plasma apparatus
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP2002237480A (ja) 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
DE10142472A1 (de) * 2001-08-31 2002-10-31 Infineon Technologies Ag Elektronisches Hochleistung- und Leistungsbauteil mit Ausgangskontaktstiften
JP4133353B2 (ja) * 2002-07-26 2008-08-13 株式会社神戸製鋼所 シリコン酸化薄膜またはチタン酸化薄膜の製造方法
JP2004152972A (ja) * 2002-10-30 2004-05-27 Mitsubishi Materials Corp ヒートシンク付セラミック回路基板及びその製造方法
US7704936B2 (en) * 2005-07-15 2010-04-27 Kobe Steel Ltd. Methods and removers for removing anodized films

Also Published As

Publication number Publication date
JP4908801B2 (ja) 2012-04-04
JP2007053173A (ja) 2007-03-01
CN1916234A (zh) 2007-02-21
SG130144A1 (en) 2007-03-20
EP1755160A1 (en) 2007-02-21
TW200728494A (en) 2007-08-01
US20070039666A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
TWI325019B (en) Copper base for electronic component, electronic component, and process for producing copper base for electronic component
KR100605799B1 (ko) 반도체 처리 시스템의 매엽식 열처리 장치
CN103031537B (zh) 成膜装置和基板处理装置
CN1038349C (zh) 精确刻蚀和去除薄膜的新装置和方法
JP2005051200A (ja) メッキ処理された基板支持体
WO2006033268A1 (ja) 透明導電膜
CN106575612A (zh) 利用固体二氧化碳颗粒的腔室部件清洁
JP2012149278A (ja) シリコン含有膜の製造方法
CN1732287A (zh) 氮化钨膜的成膜方法
CN1738922A (zh) 利用等离子体cvd的成膜方法和成膜装置
JP3984629B2 (ja) 電子部品用銅系複合基材及び電子部品
JP2010067637A (ja) 放熱部材並びにそれを用いた半導体装置及びそれらの製造方法
JP4133353B2 (ja) シリコン酸化薄膜またはチタン酸化薄膜の製造方法
US20110244141A1 (en) Method of processing multilayer film
JP4806320B2 (ja) 基材の被覆方法および表面被覆基材
JP2004162133A (ja) 超撥水膜の製造方法
KR20070021053A (ko) 전자 부품용 구리계 기재, 전자 부품 및 전자 부품용구리계 기재 제조 방법
WO2016080447A1 (ja) 成膜装置及びガスバリアーフィルムの製造方法
JPH088257B2 (ja) 常圧ｃｖｄ装置
JP4361747B2 (ja) 薄膜の形成方法
JP2009200112A (ja) Ｉｉｉ族元素添加酸化亜鉛の生成方法及び基板
WO2015046092A1 (ja) 積層フィルム、有機エレクトロルミネッセンス装置、光電変換装置および液晶ディスプレイ
JP5193488B2 (ja) 酸化膜の形成方法及びその装置
WO2017104357A1 (ja) プラズマｃｖｄ成膜装置用電極、電極の製造方法、プラズマｃｖｄ成膜装置および機能性フィルムの製造方法
JP2005162543A (ja) 金属酸化物薄膜の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees