CN1914964A - 电路、多层电路及其制造方法 - Google Patents

电路、多层电路及其制造方法 Download PDF

Info

Publication number
CN1914964A
CN1914964A CNA2004800380382A CN200480038038A CN1914964A CN 1914964 A CN1914964 A CN 1914964A CN A2004800380382 A CNA2004800380382 A CN A2004800380382A CN 200480038038 A CN200480038038 A CN 200480038038A CN 1914964 A CN1914964 A CN 1914964A
Authority
CN
China
Prior art keywords
fusing point
circuit
layer
equal
dsc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800380382A
Other languages
English (en)
Inventor
E.·克利福德·小罗森
斯科特·D.·肯尼迪
多丽斯·I.·汉德
迈克尔·S.·怀特
艾伦·F.Ⅲ·霍恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
World Properties Inc
Original Assignee
World Properties Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by World Properties Inc filed Critical World Properties Inc
Publication of CN1914964A publication Critical patent/CN1914964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

制造包括液晶聚合物层的多层电路的方法，该方法包括用足以将晶体提高到高于液晶聚合物层的向列熔点至少约10℃的热量处理多层电路，向列熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定。

Description

电路、多层电路及其制造方法
发明背景
本发明涉及包括液晶聚合物(LCP)的多层电路及其制造方法。
如在此所使用的，电路材料是用于制造电路及多层电路的物质，其包括电路层压板、导热双面胶(bond ply)、传导层、涂有树脂的传导层、及覆盖薄膜。这些电路材料中的每一种均包括由热硬化性或热塑性聚合物形成的电介质材料。在导热双面胶、覆盖树脂的传导层或覆盖薄膜中的电介质材料可包括实质上不可变形的电介质材料，即其在制造期间变柔软或变形、但在电路使用期间不可变形。相反，电路层压板(即电介质衬底)中的电介质材料被设计成在制造或在电路或多层电路使用期间均不变软或变形。电介质衬底材料通常进一步分为两类：软的及硬的。软的电介质衬底材料较所谓的硬电介质材料易于做得更薄且更容易弯曲，其通常包括纤维网或其它形式的加固如短纤维或长纤维或填料。
电路层压板还具有固定连到电介质衬底层的传导层。当第二传导层布置在电介质层的另一侧时，该材料通常被称为双包层电路层压板。例如通过刻蚀形成电路层压板的传导层可提供电路层。双包层层压板的一或两传导层可被处理以提供电路层。
前述电路材料和电路可以多种结构进行组合以提供多层电路。在此使用的“多层电路”指具有至少两电介质层和至少三传导层的材料，其中至少一传导层被电路化(circuitize)并包括用于形成完成的电路及该完成的电路本身的两个子组件。
在一简单的形式中，多层电路包括双包层电路和涂有树脂的传导层，其中涂有树脂的传导层的电介质材料布置在双包层电路的电路层上。在另一实施例中，具有第二涂有树脂的传导层，其中第二涂有树脂的传导层的电介质材料布置在双包层电路的第二传导层(或电路层)上。在另一简单的形式中，多层电路包括第一电路和第二电路，其由布置在第一电路的电路层和第二电路的电介质衬底之间的导热双面胶连接。通常，这样的多层电路通过使用加热和/或压力按同心性层压电路和/或电路材料而形成。导热双面胶可用于提供电路之间和/或电路及传导层之间、或两传导层之间的粘合。代替用导热双面胶粘结到电路的传导层，多层电路可包括直接粘结到电路外层的涂有树脂的传导层。在这样的多层结构中，在层压之后，已知的孔形成和电镀技术可用于在传导层之间产生有用的电路径。
已知液晶聚合物用作电路和多层电路中的电介质层、导热双面胶、及保护层。Forcier申请的加拿大专利申请2,273,542描述了通过将带粘性的涂有树脂的铜箔粘结到薄的液晶聚合物薄膜而制成的电路层压板，但没有公开怎样将这些电路层压板用于多层电路中。
还已知在将液晶聚合物使用在电路中之前对其进行退火，因为退火可增加其抗高温性、抗焊接特性及面内热膨胀系数。在此使用的术语“退火”是将晶体提升到液晶聚合物的向列熔点(由差示扫描量热仪(DSC)测量中高于玻璃态转变温度的峰值吸热确定)的过程，其通过将聚合物在高于其玻璃态转变温度、但低于其熔点的温度保持延长的一段时间而实现。如VECTRA液晶聚合物的制造商Ticona出版的小册子中所述，“Vectra液晶聚合物的抗高热挠曲还可在模制品的处理之后由热量提高30-50℃”。要退火熔点为280℃的液晶聚合物组合物，该小册子建议在2小时左右将炉和模制品从室温加热到220℃、然后在1小时左右将温度从220℃逐步增加到240℃、在240℃保温2小时、在1小时左右将温度从240℃逐渐增加到250℃、在250℃保温2小时、然后冷却到室温。还对具有不同熔点和玻璃态转变温度的不同等级的液晶聚合物提供了类似的具有不同温度定点的退火周期。美国专利6,274,242公开了特殊的热处理进度表以更快速地退火液晶聚合物薄膜。
虽然已知多种材料和方法可用于使用包括退火的液晶聚合物的液晶聚合物制造多层电路，但它们具有很多限制其实用性的缺陷。例如，由于传统电加热压力机的温度极限低于或等于约280℃，因而可能非常希望使用在低于约280℃、最好低于约250℃的相对低温度软化和变形的导热双面胶。然而，也非常希望多层电路能抵抗260℃或更高的温度。这对于将器件连接到多层电路板的焊接操作特别重要。当目前可通过商业途径获得的液晶聚合物用作导热双面胶时，导热双面胶在焊接或其它高温操作下再熔化，这可导致导热双面胶起泡或模制品空间形状变形。
授予Bross等人的美国专利5,259,110公开了具有液晶聚合物电介质衬底层的多层印刷电路板。Bross等还公开了几个这样的层可使用加热和压力结合在一起，且可使用导热双面胶胶粘层如另一液晶聚合物。然而，在制作Bross等人的多层板期间，液晶聚合物层必须在或高于其熔点进行加热以实现良好的粘合，而这可导致电路层的扭曲或变形。
授予Jester等人的美国专利5,719,354公开了使用液晶聚合物导热双面胶制作多层电路，其中液晶聚合物导热双面胶的熔化温度比液晶聚合物电路层电介质材料的熔化温度至少低10℃。使用较低熔点的导热双面胶消除或实质上减少了电路层在层压期间可能出现的变形，但为避免变形或起泡及损失粘附力，其也将随后的层压和/或元件焊接期间的多层电路最大处理温度限制到低于或等于导热双面胶的熔化温度。
授予St.Lawrence等人的美国专利6,538,211公开了包括电路和保护层的多层电路，保护层包括布置在电路上的液晶聚合物层。该电路可用于将细线薄外层添加到高布线密度多层电路板上。然而，如果几个保护层被相继添加到多层电路中，为避免先前层压的层变形，必须使用其液晶聚合物熔点相继降低的保护层。这是一个大问题，因为完成的多层电路的任何随后的处理如焊接必须在低于涂有树脂的箔液晶聚合物树脂层的最低熔点的温度下进行。
因此，需要一种制造具有热塑性液晶聚合物层的多层电路的方法，其中该方法既允许用传统电加热压力机在可用温度下集结层，又允许随后以更高的温度进行处理，而不会出现扭曲、起泡和/或粘合剂的损失。
发明内容
前述缺陷和缺点可通过下述制造包括液晶聚合物层的多层电路的方法而得以避免或减少，该方法包括：用足以将晶体升高到高于液晶聚合物层的向列熔点至少10℃的热量处理多层电路，向列熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定。退火多层电路而不是电路材料可允许用传统的电加热压力机在可用温度制造多层电路，并允许在随后以更高温度进行处理，而不会出现扭曲、起泡和/或粘合剂损失。
该方法还允许制造具有多种构造的多层电路。在一实施例中，多层电路包括使用液晶聚合物导热双面胶粘结到第二电路的第一电路，导热双面胶位于两电路之间。在另一实施例中，多层电路包括(单包层或双包层)电路及粘结到电路的电路层的保护层。本发明的上述及其它特征和优点将为本领域技术人员从下面的详细描述中意识到并理解。
附图说明
现在参考示例性的附图，其中同样的元件用同一附图标记标示。
图1为对比多层电路和本发明多层电路的比较数据。
图2为示例性多层电路的示意性表示。
图3为另一示例性多层电路的示意性截面表示。
图4为另一示例性多层电路的示意性表示。
图5为另一示例性多层电路的示意性表示。
图6为另一示例性多层电路的示意性表示。
具体实施方式
本发明的发明人已发现在包含液晶聚合物层的多层电路中，在组装后退火多层电路对随后的组装和制造均有很大的好处，既增加了制造过程的灵活性又提高了产品质量。具体地，本发明方法允许在低于先前实践的温度下形成多层电路，以产生较先前具有更高耐温性的多层电路。多层电路通过曝露在液晶聚合物层的玻璃态转变温度和向列熔点之间温度的热度中而被退火。退火提高液晶聚合物层的向列熔点，从而增大多层电路的最大耐温性。优选地，向列熔点被提高至少约10℃或更多，最好提高至少约15℃或更多。该方法允许制造液晶聚合物粘结的多层电路或电路组件，其最大使用温度高于层压温度。
适于用于在此描述的制造方法中的液晶聚合物是已知的，其有时被描述为“刚性杆”、“杆状”或有序聚合物。这些聚合物被认为由于包括聚合链的重复单位的特性而具有固定的分子形状，如线性或类似形状。重复单位通常包括刚性分子成分。刚性分子成分(mesogens)常常是杆状或盘状形状，并通常是芳香族的且常常是杂环的。刚性分子成分可出现在聚合物的主链或侧链中。当出现在主链或侧链中时，它们可由更柔软的分子成分分隔，这些分子成分有时称为隔离物。
液晶聚合物可与不是液晶聚合物的聚合物混合，其在下文中称为非液晶聚合物。这些混合物有时称为聚合物合金。一些这样的混合物具有类似于液晶聚合物的处理和功能特性，并因而被包括在本发明的范围之内。非液晶聚合物和液晶聚合物成分通常以10∶90到90∶10的重量比混合，最好在30∶70到70∶30的范围内。在下文中，术语液晶聚合物将包括液晶聚合物混合物。
有用的液晶聚合物可以是热塑性或热固性聚合物。适当的热致液晶聚合物包括液晶聚酯、液晶聚碳酸酯、液晶聚醚醚酮、液晶聚醚酮酮、液晶聚酯酰亚胺，其具体例子包括芳香族聚酯、聚酯酰胺、聚酰胺酰亚胺、聚碳酸酯、及聚甲亚胺。
有用的热致液晶聚合物还包括这样的聚合物，其包含能够形成各向异性熔化相的聚合体段作为其一聚合物链的一部分并包含不能形成各向异性熔化相的聚合体段作为其余的聚合物链，及多个热致液晶聚合物的合成物。
可用于形成热致液晶聚合物的单体的代表性例子包括：(a)至少一芳族二羧酸化合物，(b)至少一芳族羟基羧酸化合物，(c)至少一芳族二醇化合物，(d)芳族二硫醇(d1)、芳族硫代苯酚(d2)、芳族硫代羧酸(d3)中的至少一个，及(e)芳族羟基胺化合物和芳族二胺化合物中的至少一个。单体有时可单独使用，但经常以(a)和(c)组合、(a)和(d)组合、(a)、(b)和(c)组合、(a)、(b)和(e)组合、(a)、(b)、(c)和(e)组合的形式使用。
芳族二羧酸化合物(a)的例子包括芳族二羧酸，如对苯二甲酸、4，4’-二苯基二甲酸、4，4’-三苯基二甲酸、2，6-萘二甲酸、1，4-萘二甲酸、2，7-萘二甲酸、二苯醚-4，4’-二甲酸、二苯氧基乙烷-4，4’-二甲酸、二苯氧基丁烷-4，4’-二甲酸、二苯乙烷-4，4’-二甲酸、间苯二甲酸、二苯醚-3，3’-二甲酸、二苯氧基乙烷-3，3’-二甲酸、二苯乙烷-3，3’-二甲酸和1，6-萘二甲酸；以及上述芳族二羧酸的烷基、烷氧基和卤素取代衍生物，如氯代对苯二甲酸、二氯代对苯二甲酸、溴代对苯二甲酸、甲基对苯二甲酸、二甲基对苯二甲酸、乙基对苯二甲酸、甲氧基对苯二甲酸和乙氧基对苯二甲酸。
芳族羟基羧酸化合物(b)的例子包括芳族羟基羧酸，如4-羟基苯甲酸、3-羟基苯甲酸、6-羟基-2-萘甲酸和6-羟基-1-萘甲酸；以及这些芳族羟基羧酸的烷基、烷氧基和卤素取代衍生物，如3-甲基-4-羟基苯甲酸、3，5-二甲基-4-羟基苯甲酸、6-羟基-5-甲基-2-萘甲酸、6-羟基-5-甲氧基-2-萘甲酸、2-氯-4-羟基苯甲酸、3-氯-4-羟基苯甲酸、2，3-二氯-4-羟基苯甲酸、3，5-二氯-4-羟基苯甲酸、2，5-二氯-4-羟基苯甲酸、3-溴-4-羟基苯甲酸、6-羟基-5-氯-2-萘甲酸、6-羟基-7-氯-2-萘甲酸和6-羟基-5，7-二氯-2-萘甲酸。
芳族二醇化合物(c)的例子包括芳族二醇，如4，4’-二羟基联苯、3，3’-二羟基联苯、4，4’-二羟基三苯基、对苯二酚、间苯二酚、2，6-萘二甲醇、4，4’-二羟基二苯醚、双(4-羟基苯氧基)乙烷、3，3’-二羟基二苯醚、1，6-萘二甲醇、2，2-双(4-羟基苯基)丙烷和双(4-羟基苯基)甲烷以及这些芳族二醇的烷基、烷氧基和卤素取代衍生物，如氯代对苯二酚、甲基对苯二酚、叔丁基对苯二酚、苯基对苯二酚、甲氧基对苯二酚、苯氧基对苯二酚、4-氯代间苯二酚和4-甲基间苯二酚。
芳族二硫醇(d1)的例子包括苯-1，4-二硫醇、苯-1，3-二硫醇、2，6-萘-二硫醇和2，7-萘-二硫醇。芳族硫代苯酚(d2)的例子包括4-巯基苯酚、3-巯基苯酚和6-巯基苯酚。芳族硫代羧酸(d3)的例子包括4-巯基苯甲酸、3-巯基苯甲酸、6-巯基-2-萘甲酸和7-巯基-2-萘甲酸。
芳族羟基胺化合物和芳族二胺化合物(e)的例子包括4-氨基苯酚、N-甲基-4-氨基苯酚、1，4-苯二胺、N-甲基-1，4-苯二胺、N，N’-二甲基-1，4-苯二胺、3-氨基苯酚、3-甲基-4-氨基苯酚、2-氯-4-氨基苯酚、4-氨基-1-萘酚、4-氨基-4’-羟基联苯、4-氨基-4’-羟基二苯醚、4-氨基-4’-羟基二苯基甲烷、4-氨基-4’-羟基二苯基硫醚、4，4’-二氨基二苯基硫醚(硫代二苯胺)、4，4’-二氨基二苯基砜、2，5-二氨基甲苯、4，4’-次乙基二苯胺、4，4’-二氨基二苯氧基乙烷、4，4’-二氨基二苯基甲烷(亚甲基二苯胺)和4，4’-二氨基二苯醚(氧代二苯胺)。
热致液晶聚合物由多种酯化方法如熔化酸解、淤浆聚合或类似方法进行准备。可顺利使用的热致液晶聚酯的分子量在约2000到约200000之间，最好在约4000到约100000之间。分子量的测量可通过根据红外光谱学确定其压缩薄膜的端基或通过凝胶渗透色谱法(GPC)进行。
热致液晶聚合物可单独使用也可以其至少两种的混合物进行使用。优选的热致液晶聚合物是2-萘甲酸、具有4-(乙酰氧基)苯甲酸的6-(乙酰氧基)-聚合物(6-(acetyloxy)-polymer with4-(acetyloxy)benzoic acid)。
适当的液晶聚合物包括可通过商业途径从Ticona获得的VECTRA、可通过商业途径从Amoco Polymers获得的XYDAR、及可通过商业途径从DuPont获得的ZENITE。上文中描述的液晶聚合物和聚合物混合物仅意为解释说明并非限制，因为许多其它适当的液晶聚合物和聚合物混合物在本领域中众所周知。同样，增容剂、增塑剂、阻燃剂、及其它添加剂均可包含在液晶聚合物中。还可预计，在形成电路材料、电路和多层电路时，那些不同于在此公开的电介质材料也可与至少一液晶聚合物层组合使用。
液晶聚合物可以合成物的形式使用，包括无机或有机微粒填料、和/或机织织物或无纺布。有用的微粒填料包括但不限于二氧化钛(金红石和锐钛矿)、钛酸钡、锶、钛酸盐、包括熔融无定形硅石和煅制硅石的硅石(粒子及中空球)、刚玉、硅灰石、芳族聚酰胺纤维(如可从DuPont获得的KEVLAR)、玻璃纤维、Ba2Ti9O20、玻璃球、石英、氮化硼、氮化铝、碳化硅、氧化铍、氧化铝和氧化镁。微粒填料可单独使用也可组合使用。特别优选的微粒填料是金红石二氧化钛及无定形硅石，因为这些填料分别具有高和低介电常数，从而允许通过调整组合物中两种填料的数量而在最终产品中获得宽范围的介电常数和低耗散因数组合。
当使用时，微粒填料可以占组合物总重量的约1-约70重量百分比(wt％)，小于等于或等于约60wt％更好，最好小于等于或等于约50wt％。
偶联剂可用于促进共价键的形成或参与共价键，共价键使填料表面与聚合物连接。示例性的偶联剂包括3-巯基丙基甲基二甲氧基硅烷(3-mercaptopropylmethyldimethoxysilane)和3-巯基丙基三甲氧基硅烷(3-mercaptopropyltrimethoxysilane)。当使用时，偶联剂可以占树脂组合物总重量约0.1wt％到约1wt％的量进行添加。
当用作实质上不可变形电介质材料如刚性电路层压板的电介质衬底时，纤维网可被组合到液晶聚合物中。在此“纤维网”被定义为能够经受在形成电介质材料、导热双面胶材料、电路材料、及其形成的电路时所涉及的处理条件的机织或无纺纤维集合。纤维网材料可以是有机材料也可是无机材料。特别有用的纤维网可包括熔点大于或等于最高处理温度的材料。示例性的纤维网的熔点大于或等于约250℃，大于等于或等于约280℃更好，最好大于等于或等于约300℃。纤维网包括适当纤维的热稳定的网，最好是玻璃(E、S和D玻璃)或高温聚合物纤维(如可从Eastman Kodak获得的KODEL聚酯或可从Phillips Petroleum获得的聚苯硫醚纤维)。这样的热稳定纤维加固可提供具有所需结构刚度的合成物。此外，使用纤维网可获得具有相对高机械强度的电介质材料、导热双面胶材料或电路材料。
纤维网的优选例子在下表中提出：
 制造商   型号   厚度(英寸)(微米)
 Fiber Glast   519-A   0.0015(38.1)
 Hexcel-Schwebel   1674   0.0045(114.3)
 Hexcel-Schwebel   1080   0.0025(63.5)
 BGF   106   0.0015(38.1)
 BGF   7628   0.0069(175.26)
通常，纤维网的量占总液晶聚合物合成物的小于等于或等于约50wt％，小于等于或等于约40wt％更好，最好小于等于或等于约30wt％。优选地，纤维网的量大于等于或等于约10wt％，大于等于或等于约15wt％则更好，最好大于等于或等于约20wt％。有用的纤维网厚度为约25-150微米，最好在约50-100微米之间。
用于形成电路材料、电路及多层电路的有用传导层包括不锈钢、铜、铝、锌、铁、过渡金属元素、及包括前述成分中至少一种的合金，优选为铜。关于传导层的厚度没有特别限制，对传导层的形状、大小或表面纹理也没有限制。然而，优选地，传导层厚度为约3-200微米，最好为约9-180微米。当出现两或更多层传导层时，两层的厚度可以一样或不同。
铜传导层是首选。铜传导层可被处理以增加表面面积、可用稳定剂处理以阻止传导层氧化(即防锈)、或被处理以形成阻热层。用锌或锌合金阻热层处理的低及高粗糙度铜传导层特别有用，且还可包括防锈层。这样的铜传导层可从Co-Tech获得，其商品名称为“TWX”、“TW”和“TAX”；也可从Oak-Mitsui获得，其商品名称为“TOB”；也可从Circuit Foil Luxembourg获得，其商品名称为“TWS”和“NTTOR”；也可从Gould Electronics获得，其商品名称为“JTCS”；还可从长春石化公司获得，其商品名称为“PINK”。
有时，实心片的传导包层如接地层或电源层可导致捕集微量在退火期间释放的气态物，从而导致起泡。如果在接地层和电源层之间有起泡现象，则使用“网格栅”层结构可使其消除或减轻。实际上，网格栅由蚀刻在固体传导层中的形成图案的孔组成，这些孔允许气体漏出。
多层电路可使用本领域公知的不连续或半连续方法进行组装和层压。例如，用于形成多层电路的层按希望的顺序排列以形成组套。这些层可被单独组装或以电路和/或电路材料如电路层压板、保护层等的形式提供。之后，该组套被放置在压力机中，其可以也可不被抽空以形成真空。温度通常以在约0.5-3MPa的压力下约2-10℃/分的增长速率增加。一旦达到所需的层压温度，该组套在所需温度和压力下保持足够的时间以粘结那些层，例如保持约5-45分钟。所需温度取决于液晶聚合物的成分和组套材料的其它成分，温度通常在液晶聚合物的熔点和高于液晶聚合物的熔点20℃的温度之间。这样的温度通常为约200-350℃。在此所述的退火方法可很好地允许使用可在更低温度层压的液晶聚合物，优选地，在约200-290℃之间的温度，在约200-275℃之间更好，最好在约200-250℃之间。这样的温度可与传统电加热压力机兼容。因而，未了层压，液晶聚合物在退火之前的熔点优选小于或等于约290℃，小于或等于约285℃更好，小于或等于约250℃更好，小于或等于约240℃则更好，最好小于或等于约230℃。
接下来，冷却所得到的多层电路，通常在压力下冷却，当温度小于或等于约100℃时将其从压力机中取出。在退火前多层电路可被贮藏。
接着，多层电路在足以提升液晶聚合物层的向列熔点的温度退火一段时间，从而改善多层电路的相关热性质，如热变形温度、耐焊接温度、和/或最大使用温度。有效的退火温度高于玻璃态转变温度但低于液晶聚合物的向列熔点，并可在不进行不适当的实验的情况下基于液晶聚合物层的特性、其它层的数量和特性及类似考虑因素而容易地确定。退火通常包括使多层电路经受一连串程序升温，其高于玻璃态转变温度但低于液晶聚合物层的向列熔点。
优选地，退火使液晶聚合物的熔点升高约10℃或更多，最好升高约15℃或更多。优选地，提升后的熔点大于或等于约250℃，大于或等于约290℃则更好，最好大于或等于约300℃。因此，在一优选实施例中，选择有效层压温度小于或等于约290℃的液晶聚合物，退火后的液晶聚合物的熔点大于或等于约300℃。例如，这可通过使用熔点在约250-290℃之间的液晶聚合物导热双面胶并在层压后对导热双面胶退火以将其熔点提高到约300-315℃而实现。在另一实施例中，选择有效层压温度小于或等于约250℃的液晶聚合物，退火后的液晶聚合物的熔点大于或等于约265℃。在另一实施例中，选择有效层压温度小于或等于约235℃的液晶聚合物，退火后的液晶聚合物的熔点大于或等于约250℃。例如，这可通过使用熔点在约200-235℃之间的液晶聚合物导热双面胶并在层压后对导热双面胶退火以将其熔点提高到约250-285℃而实现。
在一实施例中，退火多层电路是在完成的多层电路上进行以提高粘合层的熔点，从而提高完成的多层电路的耐焊接温度、热变形温度和最大使用温度。
或者，退火可在随后将用于形成另一多层电路的多层电路上进行。在优选实施例中，当添加新层时，执行多个顺序退火步骤。在退火多层电路前的外传导层的电路化过程及随后层压另外的传导层均可继续，直到达到所需数量的传导层为止。有利地，可使用相同成分的液晶聚合物导热双面胶及相同的层压温度进行多次顺序层压，而不会熔化先前层压的层。
通过本发明方法制造的多层电路的示例性实施例如图2中10所示，其包括位于双包层电路14上的涂有树脂的传导层12。双包层电路14包括电介质衬底20和两个传导层22、24，其中至少一传导层22被电路化。如在此使用的，“位于”意为这些层部分或全部相互覆盖。在一制造方法中，涂有树脂的传导层12，包括实质上可变形(在提高的温度)的电介质材料16和传导层18，邻近双包层电路14的电路层22放置。电介质材料16和/或电介质衬底20包括液晶聚合物。电介质衬底20还可包括微粒填料和/或机织网28。或者，机织网28可由非纺织集合代替。之后，组套被层压，最好在不高于液晶聚合物层16和/或20的熔点20℃的温度下进行。层压后的多层电路接着可按上述方法进行退火或用于制造其它多层电路。
通过本发明方法制造的多层电路的另一示例性实施例110如图3中所示，其包括通过导热双面胶115粘结到双包层电路114的第一电路112。第一电路112包括实质上不可变形的电介质衬底116和电路层118。双包层电路114包括电路层122、实质上不可变形的电介质衬底120、及位于其另一侧上的传导层124。传导层124可以也可不被电路化。电介质材料115和/或电介质衬底116、120中的一个或两个包括液晶聚合物。电介质衬底116、120中的每一个可包括微粒填料和/或机织或非机织网(未示出)。在一制造方法中，导热双面胶115位于电路层122和电介质衬底116之间。之后，组套被层压，最好在不高于液晶聚合物层的熔点20℃的温度下进行。层压后的多层电路接着可按上述方法进行退火或用于制造其它多层电路。
如图4中210所示，液晶聚合物导热双面胶115可与另外的聚合物层117结合以形成多层导热双面胶。层117最好为液晶聚合物，并具有与导热双面胶115相同或不同的成分和/或特性。在一实施例中，层117比层115薄并在比层115更低的温度熔化。多层电路210可通过将包含导热双面胶层115、117的多层薄膜按如图所示放置在电路层122和电介质衬底116之间并层压该组套而制成。层压后的多层电路接着可按上述方法进行退火或用于制造其它多层电路。
按照应用要求使用一个以上其它层也在本发明范围之内。如图5中所示，示例性的多层导热双面胶140包括聚合物层115、117和119，其中层115、117和119中至少一层最好是全部均为液晶聚合物层。在一实施例中，层115和119均比层117薄，和/或在更低的温度熔化。制造图5的多层电路310可通过按如图所示将多层薄膜140放置在电路层136和电路层122之间并层压该组套而实现。包括三层以上的多层薄膜(未示出)也在本发明范围之内，其包括至少两层外导热双面胶层和满足需要的多层内导热双面胶层。多层薄膜接着可邻近传导层或多个传导层布置以形成组套并按上述方法层压。
通过本发明方法制造的多层电路的另一示例性实施例如图6中410所示，其包括通过第一导热双面胶224粘结到第二电路214的第一电路212及通过导热双面胶232粘结到第二电路214的第三电路216。第一双包层电路212包括实质上不可变形的电介质衬底222和电路层218、224。第二电路是双包层电路并包括实质上不可变形的电介质衬底228和两电路层226、230。第三电路216包括实质上不可变形的电介质衬底236和电路层234、238。其它构造也是可能的。导热双面胶216、232和/或电介质衬底220、228、236中的一个或多个包括液晶聚合物。优选地，前述每一个均是液晶聚合物。电介质衬底222、226、230中的每一个可包括微粒填料和/或机织或非机织网。
在一制造方法中，导热双面胶224、232按如图所示放置在电路212、214、216之间且该组套被层压，其最好在不高于液晶聚合物层的熔点20℃的温度进行。层压后的多层电路接着可按上述方法进行退火或用于制造其它多层电路。
在另一制造方法中，使用连续退火，即导热双面胶224按如图所示放置在电路212、214且该组套被层压，其最好在不高于液晶聚合物层的熔点20℃的温度进行，之后，按在此所述的接着进行退火。导热双面胶232被放置在第二电路214和第三电路218之间，其该组套被层压，其最好在不高于液晶聚合物层的熔点20℃的温度进行。所得的层压板接着还可被退火或用于形成另一多层电路层压板。
很明显，本方法相比于现有技术具有许多优点。使用低于290℃最好低于250℃的层压温度意味着层压步骤可用传统的电加热压力机进行。对多层电路使用新的层压后退火步骤可将液晶聚合物熔点提高高高于层压温度的值。其允许连续退火，并对多层电路制造提高最大制造灵活性。
上述方法还可由下述例子证明，这些例子仅是说明性的而非限制。
例1：增加Vectra LKX1112液晶聚合物导热双面胶的耐温性
为证明用层压后退火步骤可获得的实际多层电路特性，进行下述实验。两片17微米厚的NT-TOR铜箔(由Circuit Foils Luxembourg生产)与50微米厚的液晶聚合物导热双面胶片--VectraLKX1112液晶聚合物(Ticona Corporation)层压在一起。VectraLKX1112液晶聚合物的熔点为232℃(由差示扫描量热法(DSC)的熔点峰值度量)。压合温度程序以压力机预加热到95℃开始，以3.3℃/分的速率和400psi的压力将温度增加到230℃，将压力机在230℃保持15分钟，之后以3.3℃/分的速率将压力机冷却到室温。
从上述层压板准备四个不同的试样，其中一个未退火，三个试样在200℃、210℃和220℃的炉中退火8小时。
根据IPC-TM-650 2.4.13测试方法测量抗焊接变形温度。
通过在氮保护气氛中以10℃/分的加热速率使用TA InstrumentsMDSC model 2920记录DSC跟踪中的吸热值而测量熔点。
热变形温度(HDT)在3mm×9mm试样上的“面内”测量，该试样在拉伸载荷下放置在TA Instruments model 2940热机分析器中。HDT被记录为试样在0.01牛顿拉伸载荷和10℃/分的加热速率下突然屈服时的温度。
如图1中所示，在220℃退火使得所有三个实际的热性质均有实质的增长。
例2：用Rogers R/flex 3800 LCP薄膜多次连续多层层压
下面的例子示出了使用涂有液晶聚合物树脂的导电箔连续层压及本方法通过在层压后退火多层电路集合而获得的改善。
包括Rogers R/flex 3800液晶聚合物薄膜作为电介质层的电路可从Rogers Corporation获得，其商品名称为R/flex 3850，且其在两侧用铜箔包覆。该材料中的液晶聚合物电路衬底的向列熔点用DSC测量为315℃。具有Rogers R/flex 3800液晶聚合物薄膜作为电介质层的电路衬底可从Rogers Corporation获得，其商品名称为R/flex 3600，且其在一侧用铜箔包覆。该材料中的液晶聚合物衬底的向列熔点用DSC测量为290℃。
模型双边电路通过在6英寸×6英寸×0.002英寸R/flex 3850层压板的铜箔内蚀刻一系列并排的1/8英寸宽的行而制造。之后，两片0.002英寸厚R/flex 3600电路衬底在290℃的温度和75psi的压力层压到R/flex 3850层压板的外层，层压时间为35分钟。多层电路子组件在压力机中冷却到室温并继而消除压力。1/8英寸宽的条被蚀刻在铜箔的外层中。接着，通过将多层电路子组件在炉中270℃温度的0.100英寸厚不锈钢板之间放置1.5小时而对其退火。
另外两层0.002英寸厚R/flex 3600电路衬底在290℃和75psi的压力层压到上述多层电路子组件的外层，层压时间为35分钟。所得的多层电路子组件(现在具有另外两层R/flex 3600衬底)在压力机中冷却到室温并继而消除压力。再一次，1/8英寸宽的条被蚀刻在铜箔的外层中且通过将多层电路子组件在炉中270℃温度的0.100英寸厚不锈钢板之间放置1.5小时而对其退火。
同样的增加R/flex 3600衬底外层的步骤可被重复，包括蚀刻1/8英寸宽的行及第三退火步骤。
在第三退火步骤之后使用DSC方法测量外层薄膜的向列熔点。发现退火已将R/flex 3600衬底的熔点从290℃增加到311℃。
对多层电路组件进行横截并检查，没有发现在三个层压步骤的任一步骤期间存在铜迹线的移动。
在没有有效的炉退火步骤的情况下重复同样的步骤，则没有发现向列熔点有任何实质的增长，且发现内层中蚀刻的铜线有明显的移动。在没有退火步骤的情况下，使用相同熔点的液晶聚合物材料和相同的粘结温度连续层压多层电路子组件并不会得到可用的多层电路。
在优选实施例已被示出和描述的同时，在不背离本发明精神和范围的情况下可对其进行多种修改和替换。因此，应该理解，本发明仅通过举例说明进行了描述，这些描述并非对本发明的限制。

Claims (29)

1、制造电路的方法，所述电路包括布置在液晶聚合物层上的已电路化的传导层，液晶聚合物层具有Tg及第一晶态到向列熔点，该熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定，该方法包括在Tg和第一熔点之间的温度处理电路以足以将第一熔点升高到第二晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定，其中第二熔点至少高于第一熔点10℃。
2、根据权利要求1的方法，其中第二熔点至少高于第一熔点15℃。
3、根据权利要求1的方法，其中第一熔点小于或等于约250℃。
4、根据权利要求1的方法，其中第一熔点小于或等于约290℃。
5、根据权利要求1的方法，其中第二熔点大于或等于约250℃。
6、根据权利要求1的方法，其中第二熔点大于或等于约290℃。
7、根据权利要求1的方法，其中第二熔点大于或等于约300℃。
8、根据权利要求1的方法，其中液晶聚合物层的第一熔点为约200-235℃，第二熔点为约250-285℃。
9、根据权利要求1的方法，其中液晶聚合物层的第一熔点为约250-290℃，第二熔点为约300-315℃。
10、根据权利要求1的方法，其中电路为单包层电路、双包层电路、多层电路、或包括前述电路类型中的任一或多个的电路结构。
11、制造多层电路的方法，包括：
层压包括第一电路、第二电路及位于其间的导热双面胶层的组套，导热双面胶包括具有Tg和第一晶态到向列熔点的液晶聚合物层，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定；及
在Tg和第一熔点之间的温度处理所层压的组套以足以将第一熔点升高到第二晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定，其中第二熔点至少高于第一熔点10℃。
12、根据权利要求11的方法，其中第二熔点至少高于第一熔点15℃。
13、根据权利要求11的方法，其中第一熔点小于或等于约250℃。
14、根据权利要求11的方法，其中第一熔点小于或等于约290℃。
15、根据权利要求11的方法，其中第二熔点大于或等于约250℃。
16、根据权利要求11的方法，其中第二熔点大于或等于约300℃。
17、根据权利要求11的方法，其中层压温度小于或等于约290℃，第二熔点大于或等于约300℃。
18、根据权利要求11的方法，其中层压温度小于或等于约250℃，第二熔点大于或等于约265℃。
19、根据权利要求11的方法，其中层压温度小于或等于约235℃，第二熔点大于或等于约250℃。
20、根据权利要求11的方法，还包括：
层压包括所处理的经层压的组套、第三电路、及位于其间的第二导热双面胶层的第二组套，第二导热双面胶包括具有Tg和第一晶态到向列熔点的液晶聚合物层，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定；及
在第二导热双面胶的Tg和第二导热双面胶的第一熔点之间的温度处理第二层压的组套以足以将第二导热双面胶的第一熔点升高到第二导热双面胶的第二晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定，其中第二导热双面胶的第二熔点至少高于第二导热双面胶的第一熔点10℃。
21、根据权利要求11的方法，其中第一和/或第二电路是单包层电路。
22、根据权利要求11的方法，其中第一和/或第二电路包括位于两传导层之间的电介质衬底层，其中至少一衬底层被电路化。
23、根据权利要求11的方法，其中第一和/或第二电路是多层电路。
24、制造多层电路的方法，包括：
层压包括双包层电路和涂有树脂的传导层的组套，其中涂有树脂的传导层的电介质层位于双包层电路的电路层上，且其中涂有树脂的传导层的电介质层具有Tg和第一晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定；及
在Tg和第一熔点之间的温度处理所层压的组套以足以将第一熔点升高到第二晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定，其中第二熔点至少高于第一熔点10℃。
25、根据权利要求24的方法，还包括：
将第二涂有树脂的传导层布置在双包层电路的第二电路层上，其中第二涂有树脂的传导层的电介质层具有第三Tg和第三晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定；及
在Tg和第三熔点之间的温度处理所层压的组套以足以将第三熔点升高到第四晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定，其中第四熔点至少高于第一熔点10℃。
26、制造多层电路的方法，包括：
层压包括双包层电路、第一涂有树脂的传导层、及第二涂有树脂的传导层的组套，其中
双包层电路包括位于第一电路层和第二电路层之间的电介质衬底；
第一涂有树脂的传导层包括第一电介质层和第一传导层，其中第一电介质层具有Tg和第一晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定；及
第二涂有树脂的传导层包括第二电介质层和第二传导层，其中第二电介质层具有第二Tg和第二晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定；且其中
第一电介质层位于第一电路层上，第二电介质层位于第二电路层上；及
在第一Tg和第一熔点之间的温度处理所层压的组套以足以将第一熔点升高到第三晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定，其中第三熔点至少高于第一熔点10℃。
27、根据权利要求26的方法，其中处理温度在第二Tg和第二熔点之间，并足以将第二熔点提高到第四晶态到向列熔点，所述熔点由差示扫描量热计测量中高于玻璃态转变温度的峰值吸热确定，其中第四熔点至少高于第一熔点10℃。
28、根据权利要求26的方法，其中第一和第二Tg相同，且第一和第二熔点也相同。
29、由权利要求1、11、20、24或26制造的多层电路。
CNA2004800380382A 2003-12-17 2004-09-27 电路、多层电路及其制造方法 Pending CN1914964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/740,382 US7549220B2 (en) 2003-12-17 2003-12-17 Method for making a multilayer circuit
US10/740,382 2003-12-17

Publications (1)

Publication Number Publication Date
CN1914964A true CN1914964A (zh) 2007-02-14

Family

ID=34677865

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800380382A Pending CN1914964A (zh) 2003-12-17 2004-09-27 电路、多层电路及其制造方法

Country Status (6)

Country Link
US (1) US7549220B2 (zh)
JP (1) JP4621690B2 (zh)
CN (1) CN1914964A (zh)
DE (1) DE112004002510T5 (zh)
GB (1) GB2425898B (zh)
WO (1) WO2005069708A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107079594A (zh) * 2014-11-07 2017-08-18 株式会社可乐丽 电路基板及其制造方法
CN109699132A (zh) * 2018-12-28 2019-04-30 广州市香港科大霍英东研究院 多层lcp低温压合方法及制备的产品

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
TW200721216A (en) * 2005-09-22 2007-06-01 Murata Manufacturing Co Packaging method of electronic component module, method for manufacturing electronic apparatus using it, and electronic component module
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
CN101683005B (zh) * 2007-04-11 2012-12-05 环球产权公司 电路材料、多层电路及其制造方法
US20130025839A1 (en) * 2011-07-25 2013-01-31 Endicott Interconnect Technologies, Inc. Thermal substrate
JP6380548B2 (ja) * 2014-10-16 2018-08-29 株式会社村田製作所 複合デバイス
KR102624247B1 (ko) * 2016-03-08 2024-01-12 주식회사 쿠라레 금속 피복 적층판 및 회로 기판
KR20200014329A (ko) * 2017-05-31 2020-02-10 파나소닉 아이피 매니지먼트 가부시키가이샤 금속 클래드 적층판 및 그의 제조 방법

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61130046A (ja) * 1984-11-28 1986-06-17 ポリプラスチックス株式会社 ラミネ−トフイルムの製造法
US4973442A (en) 1985-09-26 1990-11-27 Foster Miller Inc. Forming biaxially oriented ordered polymer films
DE3625263A1 (de) * 1986-07-25 1988-02-04 Basf Ag Mikroelektronische bauelemente sowie dickschicht-hybridschaltungen
US4966806A (en) * 1986-12-16 1990-10-30 Foster Miller, Inc. Film-based structural components with controlled coefficient of thermal expansion
US4871595A (en) * 1986-12-16 1989-10-03 Foster Miller, Inc. Lyotropic liquid crystalline oriented polymer substrate for printed wire board
US4876120A (en) * 1987-04-21 1989-10-24 General Electric Company Tailorable multi-layer printed wiring boards of controlled coefficient of thermal expansion
DE3737922A1 (de) * 1987-11-07 1989-05-18 Basf Ag Verbundmaterial aus hochtemperaturbestaendigen polymeren und direkt darauf aufgebrachten metallschichten
US4966807A (en) * 1988-06-13 1990-10-30 Foster Miller, Inc. Multiaxially oriented thermotropic polymer films and method of preparation
US4975312A (en) * 1988-06-20 1990-12-04 Foster-Miller, Inc. Multiaxially oriented thermotropic polymer substrate for printed wire board
JPH0247046U (zh) * 1988-09-28 1990-03-30
US5079289A (en) * 1988-10-11 1992-01-07 Amoco Corporation High modulus, high strength melt-processible polyester of hydroquinone poly (iso-terephthalates) containing residues of a p-hydroxybenzoic acid
EP0390908A4 (en) * 1988-10-11 1992-07-08 Amoco Corporation Blends of liquid crystalline polymers of hydroquinone poly(iso-terephthalates) p-hydroxybenzoic acid polymers and another lcp containing oxybisbenzene and naphthalene derivatives
US5164458A (en) * 1989-04-28 1992-11-17 Synthetic Products Company High performance engineering polymer compositions
EP0477291B1 (en) * 1989-06-16 2002-10-16 Foster-Miller, Inc. Liquid crystal polymer film
DE69033139T2 (de) * 1990-09-28 1999-10-28 Daicel Chemical Industries, Ltd. Verbund-metallplatte
DE69124193T2 (de) 1990-11-07 1997-06-05 Hoechst Celanese Corp Umarbeitung einer flüssigkristallinen Folie durch Walzen
JP3245437B2 (ja) 1991-04-05 2002-01-15 株式会社クラレ 積層体の製造方法
JP3090706B2 (ja) * 1991-04-08 2000-09-25 株式会社クラレ 液晶高分子よりなるフィルムの製造方法
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5681624A (en) * 1993-02-25 1997-10-28 Japan Gore-Tex, Inc. Liquid crystal polymer film and a method for manufacturing the same
US6027771A (en) * 1993-02-25 2000-02-22 Moriya; Akira Liquid crystal polymer film and a method for manufacturing the same
JPH06252555A (ja) 1993-02-26 1994-09-09 Toshiba Corp 多層配線基板
JP2939477B2 (ja) 1994-08-16 1999-08-25 エイチエヌエイ・ホールディングス・インコーポレーテッド 液晶重合体−金属積層品および該積層品の製造法
US5529740A (en) * 1994-09-16 1996-06-25 Jester; Randy D. Process for treating liquid crystal polymer film
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
US5847039A (en) * 1995-06-09 1998-12-08 Sumitomo Chemical Company, Limited Liquid crystalline polyester resin compositions
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
TW492996B (en) * 1997-03-19 2002-07-01 Sumitomo Chemical Co Laminate of liquid crystal polyester resin composition
JP2000044797A (ja) 1998-04-06 2000-02-15 Kuraray Co Ltd 液晶ポリマ―フィルムと積層体及びそれらの製造方法並びに多層実装回路基板
CN1116164C (zh) 1998-04-09 2003-07-30 可乐丽股份有限公司 使用聚合物薄膜的涂层方法和由此得到的涂层体
JP4004139B2 (ja) 1998-04-27 2007-11-07 株式会社クラレ 多層積層板とその製造方法および多層実装回路基板
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
CA2273542A1 (en) 1998-06-23 1999-12-23 Nelco International Corporation Thin film laminates
JP4216433B2 (ja) * 1999-03-29 2009-01-28 株式会社クラレ 回路基板用金属張積層板の製造方法
US6528164B1 (en) * 1999-09-03 2003-03-04 Sumitomo Chemical Company, Limited Process for producing aromatic liquid crystalline polyester and film thereof
JP4255580B2 (ja) 1999-09-09 2009-04-15 株式会社クラレ 片面金属張積層板の製造方法
US6472076B1 (en) * 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
JP2001244630A (ja) 2000-02-25 2001-09-07 Kuraray Co Ltd 多層配線回路基板およびその製造方法
ES2246319T3 (es) * 2000-03-24 2006-02-16 Hybrid Plastics Llp Productos quimicos nanoestructurados como agentes de aleacion en polimeros.
AU2001268277A1 (en) * 2000-06-08 2001-12-17 World Properties Inc. Method of manufacturing circuit laminates
US6923919B2 (en) * 2000-07-18 2005-08-02 3M Innovative Properties Company Liquid crystal polymers for flexible circuits
JP4201965B2 (ja) * 2000-08-10 2008-12-24 三菱樹脂株式会社 耐熱性樹脂組成物及びこれよりなる耐熱性フィルムまたはシート並びにこれを基材とする積層板
AU2002227426A1 (en) * 2000-08-15 2002-06-24 World Properties Inc. Multi-layer circuits and methods of manufacture thereof
EP1194020A3 (en) * 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
WO2002049404A2 (en) * 2000-12-14 2002-06-20 World Properties Inc. Liquid crystalline polymer bond plies and circuits formed therefrom
JP4073631B2 (ja) * 2001-01-22 2008-04-09 三菱樹脂株式会社 ポリアリールケトン系樹脂フィルム及びそれを用いてなる金属積層体
US6623711B2 (en) * 2001-03-27 2003-09-23 Samsung Electronics Co., Ltd. Siloxane-based resin and method for forming insulating film between interconnect layers in semiconductor devices by using the same
WO2004114732A1 (en) 2003-06-19 2004-12-29 World Properties, Inc. Material including a liquid crystalline polymer and a polyhedral oligomeric silsesquioxane (poss) filler
DE10330022A1 (de) 2003-07-03 2005-01-20 Degussa Ag Verfahren zur Herstellung von Iow-k dielektrischen Filmen

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107079594A (zh) * 2014-11-07 2017-08-18 株式会社可乐丽 电路基板及其制造方法
CN107079594B (zh) * 2014-11-07 2019-08-23 株式会社可乐丽 电路基板及其制造方法
US10492306B2 (en) 2014-11-07 2019-11-26 Kuraray Co., Ltd. Circuit board and method for manufacturing same
TWI695655B (zh) * 2014-11-07 2020-06-01 日商可樂麗股份有限公司 電路基板之製造方法
CN109699132A (zh) * 2018-12-28 2019-04-30 广州市香港科大霍英东研究院 多层lcp低温压合方法及制备的产品

Also Published As

Publication number Publication date
GB0613845D0 (en) 2006-08-23
WO2005069708A1 (en) 2005-07-28
US20050132566A1 (en) 2005-06-23
US7549220B2 (en) 2009-06-23
DE112004002510T5 (de) 2006-12-14
JP4621690B2 (ja) 2011-01-26
GB2425898A (en) 2006-11-08
GB2425898B (en) 2008-06-04
JP2007515069A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP6640072B2 (ja) 熱可塑性液晶ポリマーフィルムならびにこれを用いた積層体および回路基板
US6602583B2 (en) Liquid crystalline polymer bond plies and circuits formed therefrom
JP5479858B2 (ja) 金属箔積層体の製造方法
US20040124405A1 (en) Liquid crystalline polymer composites, method of manufacture thereof, and articles formed therefrom
EP0697278B1 (en) Liquid crystal polymer-metal laminate and a method of producing such a laminate
JP4162321B2 (ja) 金属箔積層板の製造方法
WO2011037138A1 (ja) 金属箔積層体の製造方法
JP5868581B2 (ja) 金属箔積層体の製造方法
CN1914964A (zh) 电路、多层电路及其制造方法
JP5154055B2 (ja) 電子回路基板の製造方法
JP5234647B2 (ja) 複合接着フィルムおよびそれを用いた多層回路基板並びにその製造方法
JP4827446B2 (ja) 電子回路基板およびその製造方法
JPWO2020080190A1 (ja) 熱可塑性液晶ポリマー構造体の製造方法
CN112433405B (zh) 一种液晶高分子基板及其加工方法
WO2009157143A1 (ja) 離型フィルム
JP6992949B2 (ja) 変性液晶ポリマーの製造方法、液晶ポリマー組成物及び液晶ポリマーの融点の変更方法
JP2004136671A (ja) 液晶ポリマー誘電体被膜の積層
JP2009286094A (ja) 多層ポリイミドフィルム
JP2013208891A (ja) 積層体及びその製造方法
KR102669913B1 (ko) 연성 금속 적층체 및 이의 제조방법
TW202037633A (zh) 改質液晶高分子的製作方法、液晶高分子組合物及改變液晶高分子之熔點的方法
JP2016028898A (ja) 金属箔積層体の製造方法
KR101797721B1 (ko) 연성 금속 적층체용 열가소성 폴리이미드 수지, 연성 금속 적층체, 및 연성 금속 적층체의 제조 방법
WO2023233878A1 (ja) フィルム及び積層体
JP2020040378A (ja) ポリエステルフィルム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070214