JP2007515069A - 回路、多層回路およびその製造法 - Google Patents

回路、多層回路およびその製造法 Download PDF

Info

Publication number
JP2007515069A
JP2007515069A JP2006545329A JP2006545329A JP2007515069A JP 2007515069 A JP2007515069 A JP 2007515069A JP 2006545329 A JP2006545329 A JP 2006545329A JP 2006545329 A JP2006545329 A JP 2006545329A JP 2007515069 A JP2007515069 A JP 2007515069A
Authority
JP
Japan
Prior art keywords
melting point
circuit
layer
temperature
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006545329A
Other languages
English (en)
Other versions
JP4621690B2 (ja
JP2007515069A5 (ja
Inventor
イー クリフォード ジュニア ロシーン
スコット ディ ケネディ
ドリス アイ ハンド
マイケル エス ホワイト
アレン エフ ザサード ホーン
Original Assignee
ワールド・プロパティーズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ワールド・プロパティーズ・インコーポレイテッド filed Critical ワールド・プロパティーズ・インコーポレイテッド
Publication of JP2007515069A publication Critical patent/JP2007515069A/ja
Publication of JP2007515069A5 publication Critical patent/JP2007515069A5/ja
Application granted granted Critical
Publication of JP4621690B2 publication Critical patent/JP4621690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

液晶ポリマー層(20)を備える多層回路の製造方法であって、示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される、液晶ポリマー層(20)の結晶からネマチックへの融点を少なくとも約10℃上昇させるのに有効な一定量の熱で、多層回路を処理する工程を含む、方法。

Description

本発明は液晶ポリマー(LCP)を含む多層回路およびその製造方法に関する。
本明細書で使用されるように、回路材料は、回路および多層回路を製造する際に使用される物品であり、回路積層板、ボンドプライ(bond ply)、導電層、樹脂コート導電層、およびカバーフィルムを含む。これらの回路材料はそれぞれ、熱硬化性または熱可塑性ポリマーから形成される誘電体材料を含む。ボンドプライ、樹脂カバー導電層、またはカバーフィルム中の誘電体材料は、実質的に流動性のない誘電体材料、すなわち、製造中に軟化する、または流動するが、回路の使用中にはそうではない材料を含んでもよい。対照的に、回路積層板(すなわち、誘電体基板)中の誘電体材料は、回路または多層回路の製造または使用中に軟化しない、または流動しないように設計される。誘電体基板材料はさらに、典型的には2つのクラス、可撓性および剛性に分割される。可撓性誘電体基板材料は一般に、いわゆる剛性誘電体材料よりも薄く、より曲がりやすい傾向があり、典型的には繊維状ウエブまたは他の形態の補強材、例えば短いもしくは長い繊維またはフィラーを含む。
回路積層板はさらに、誘電体基板層に固定された導電層を有する。第2の導電層が誘電体層の反対側に配置される場合、材料はしばしばダブルクラッド回路積層板と呼ばれる。例えばエッチングにより、回路積層板の導電層をパターニングすると、回路層が得られる。ダブルクラッド積層板の導電層の1つまたは両方を、回路層を提供するように加工してもよい。
前記回路材料および回路を、様々な構造で組み合わせて、多層回路を提供してもよい。本明細書で使用されるように「多層回路」は、少なくとも2つの誘電体層と、少なくとも3つの導電層とを有する材料を示し(ここで、導電層の少なくとも1つは回路化されている(circuitized))、最終回路を形成するために使用されるサブアセンブリならびに最終回路自体の両方が含まれる。
1つの簡単な形態では、多層回路はダブルクラッド回路と樹脂コート導電層とを含み、ここで、樹脂コート導電層の誘電体材料はダブルクラッド回路の回路層上に配置される。別の態様では、第2の樹脂コート導電層が存在し、この場合、第2の樹脂コート導電層の誘電体材料は、ダブルクラッド回路の第2の導電層(または回路層)上に配置される。さらに別の簡単な形態では、多層回路は、第1の回路の回路層と第2の回路の誘電体基板との間に配置されたボンドプライにより結合された第1の回路と第2の回路とを含む。典型的には、そのような多層回路は、熱および/または圧力を用いて、(1つまたは複数の)回路および/または(1つまたは複数の)回路材料を正しく整合させて積層することにより形成される。回路間および/または回路と導電層との間、または2つの導電層の間の接着を提供するためのボンドプライを使用することができる。ボンドプライにより回路にボンディングさせた導電層の代わりに、多層回路は、回路の外側層に直接ボンディングさせた樹脂コート導電層を含んでもよい。そのような多層構造では、積層後、公知のホール形成技術およびめっき技術を使用して、導電層間で有益な電気経路を生成させてもよい。
液晶ポリマーは、回路および多層回路において、誘電体層、ボンドプライとして、およびキャップ層において使用されることが知られている。フォルシエール(Forcier)のカナダ特許出願第2,273,542号では、例えば、接着樹脂コート銅ホイルを薄い液晶ポリマー膜にボンディングさせることにより形成させた回路積層板が記述されているが、これらの回路積層板をどのようにして積層回路にするかについては開示されていない。
さらに、回路において使用する前に液晶ポリマーをアニールすることが知られている。アニーリングにより高温に対する耐性、ならびにはんだ耐性および面内熱膨張係数を増大させることができるからである。本明細書で使用されるように「アニーリング」という用語は、ポリマーをそのガラス転移温度より高く、その融点より低い温度で、長時間保持することにより、液晶ポリマーの結晶からネマチックへの融点(示差走査熱量計(DSC)測定においてガラス転移温度を超える吸熱ピークにより規定される)を上昇させるプロセスである。ベクトラ(VECTRA、登録商標)液晶ポリマーの製造者であるチコナ(Ticona)により出版されているパンフレットに記述されているように、「ベクトラ液晶ポリマーの高熱偏向耐性(high heat deflection resistance)は、成形部品の熱による後処理により30〜50℃だけ上昇させることができる」。280℃の融点を有する液晶ポリマー組成物をアニールするために、オーブンおよび部品を室温から220℃まで2時間にわたり加熱し、徐々に1時間にわたり温度を220℃〜240℃まで上昇させ、2時間にわたり温度を240℃で維持し、徐々に1時間にわたり240℃から250℃まで温度を上昇させ、250の温度で2時間維持し、室温まで冷却することがパンフレットで示唆されている。異なる融点およびガラス転移温度を有する、異なるグレードの液晶ポリマーに対する異なる温度設定点を用いた同様のアニーリングサイクルも提供される。米国特許第6,274,242号では、より迅速に液晶ポリマー膜をアニールするために比熱処理スケジュールの使用が開示されている。
アニールされた液晶ポリマーを含む、液晶ポリマーを使用した多層回路を製造するために、様々な材料および方法が公知であるが、多くの欠点があり、有用性が限定される。例えば、従来の電気加熱プレスの温度限界は約280℃以下であるので、約280℃より低いかなりの低温、好ましくは約250℃未満で軟化し、流動するボンドプライを使用することが非常に望ましい。しかしながら、多層回路は260℃以上の温度に対し耐性があることも非常に望ましい。これは、多層回路基板にデバイスを取り付けるためのはんだ付け操作にとって特に重要である。現在市販されている液晶ポリマーをボンドプライとして使用する場合、ボンドプライははんだ付けおよび他の高温操作で再融解し、これにより、ボンドプライ中にブリスタリング、または部品の寸法歪みが生じることがある。
ブロス(Bross)らの米国特許第5,259,110号では、液晶ポリマー誘電体基板層を有する多層プリント回路基板が開示されている。ブロスらは、さらに、いくつかのそのような層を熱および圧力を用いて共にボンディングしてもよいこと、別の液晶ポリマー層などのボンドプライ接着層を使用してもよいことを開示している。しかしながら、ブロスらの多層基板の製造中、良好な接着を達成するために液晶ポリマー層をその融点以上の温度まで加熱しなければならず、これにより回路層の歪みまたは流動化が起こることがある。
ジェスター(Jester)らに付与された米国特許第5,719,354号では、融点が、液晶ポリマー回路層誘電体材料の融点よりも少なくとも10℃低い液晶ポリマーボンドプライを用いた、多層回路の製造が開示されている。低融点ボンドプライを使用することにより、積層中の回路層の歪みが排除され、または実質的に減少するが、その後の積層および/または部品のはんだ付け中の多層回路の最大加工温度は、歪みまたはブリスタリングおよび接着の喪失を避けるために、ボンドプライの融点以下に制限される。
セント・ローレンス(St.Lawrence)らに付与された米国特許第6,538,211号では、回路と、回路上に積層された液晶ポリマー層を含むキャップ層とを備える多層回路が開示されている。この回路は、高配線密度多層回路基板に細線外側薄層を付与して用いることができる。しかし、いくつものキャップ層が多層回路に順次付与される場合、前に積層させた層の変形を避けるために、順次低い融点を有する液晶ポリマーを含むキャップ層が用いられなければならない。これは、はんだのような完成した多層回路のその後の処理を樹脂被覆箔液晶ポリマー樹脂層の最も低い融点の組成の融点より低い温度で実施しなければならないときに特に問題になる。
カナダ特許第2,273,542号明細書 米国特許第6,274,242号明細書 米国特許第5,259,110号明細書 米国特許第5,719,354号明細書 米国特許第6,538,211号明細書
したがって、当技術分野では、従来の電気加熱プレスと共に使用することができる温度での層の組み立て、ならびにより高温での、そり、ブリスタリングおよび/またはボンドの喪失のない、その後の加工の両方が可能となる、熱可塑性液晶ポリマー層を有する多層回路を製造するための方法が必要である。
上記欠点および不都合は、示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される、液晶ポリマー層の結晶からネマチックへの融点を少なくとも約10℃だけ、上昇させるのに有効な一定量の熱で多層回路を処理する工程を含む、液晶ポリマー層を備える多層回路の製造法により緩和される。回路材料ではなく多層回路のアニーリングにより、従来の電気加熱プレスと共に使用することができる温度での多層回路の製造、ならびにそり、ブリスタリングおよび/またはボンドの喪失のない、その後のより高温での加工が可能となる。
本方法によりさらに、広範囲にわたる構造を有する多層回路を製造することができる。1つの実施形態では、多層回路は、第1の回路および第2の回路の間に配置された液晶ポリマーボンドプライを用いて第2の回路にボンディングされた第1の回路を備える。別の実施形態では、多層回路は、回路(シングルクラッドまたはダブルクラッド)と、回路の回路層にボンディングされたキャップ層と、を備える。本発明の上記および他の特徴ならびに利点は、下記の詳細な説明により、当業者に認識および理解されるであろう。
以下、例示的な図面について説明する。7つの図面において、同様の要素には同様の符号を付する。
本発明の発明者らは、液層ポリマー層を備える多層回路では、組み立て後多層回路をアニールすると、その後の組み立ておよび製造において著しい利点が得られ、製造プロセスのフレキシビリティが増大し、製品品質が改善されることを見いだした。特に、本発明の方法により、従来よりも低い温度下での多層回路の製造が可能となり、従来よりも高い温度耐性を有する多層回路が製造される。多層回路は、液晶ポリマー層のガラス転移温度とネマチック融点との間の温度の熱に曝露することによりアニールされる。アニーリングにより液晶ポリマー層のネマチック融点が上昇し、これにより多層回路の最大温度耐性が増加する。好ましくは、ネマチック融点は少なくとも10℃以上、より好ましくは少なくとも15℃以上、上昇する。この方法により、最大使用温度が積層温度よりも高い、液晶ポリマーボンディング多層回路または回路サブアセンブリの製造が可能となる。
本明細書で記述した製造方法で使用するのに適した液晶ポリマー類は公知であり、時として「剛性ロッド」または「ロッド状」または配向ポリマー類(ordered polymers)として記述される。これらのポリマー類は、ポリマー鎖を含む繰り返しユニットの性質のため、固定された分子形状、例えば直線などを有すると考えられる。繰り返しユニットは典型的には剛性分子要素を含む。剛性分子要素(メソゲン、mesogen)はしばしば形状がロッド状またはディスク状であり、典型的には芳香族であり、しばしば複素環である。剛性分子要素はポリマーの主鎖(バックボーン)または側鎖のいずれかに存在してもよい。主鎖または側鎖に存在する場合、よりフレキシブルな分子要素により分離されてもよく、それらはしばしばスペーサと呼ばれる。
液晶ポリマー類は、液晶ポリマー類ではないポリマー類(以後、非液晶ポリマー類と呼ぶ)とブレンドすることができる。これらのブレンドは時としてポリマー合金(polymer alloys)と呼ばれる。これらのブレンドの中には、液晶ポリマー類と同様の加工特性および機能特性を有するものがあり、このように本発明の範囲内に含まれる。非液晶ポリマー類および液晶ポリマー成分は一般に10:90〜90:10、好ましくは30:70〜70:30の重量比で混合される。以後、液晶ポリマーという用語は液晶ポリマーブレンド類を含む。
有益な液晶ポリマー類は熱可塑性または熱硬化性とすることができる。適したサーモトロピック液晶ポリマー類は液晶ポリエステル類、液晶ポリカーボネート類、液晶ポリエーテルエーテルケトン類、液晶ポリエーテルケトンケトン類、および液晶ポリエステルイミド類を含み、具体例としては、(全)芳香族ポリエステル類、ポリエステルアミド類、ポリアミドイミド類、ポリエステルカーボネート類、およびポリアゾメチン類が挙げられる。
有益なサーモトロピック液晶ポリマー類はまた、1つのポリマー鎖の一部として異方性溶融相を形成することができるポリマーセグメントと、ポリマー鎖の残りとして異方性溶融相を形成することができないポリマーセグメントとを含むポリマー類、ならびに複数のサーモトロピック液晶ポリマー類の複合体をも含む。
サーモトロピック液晶ポリマー類の形成のために使用可能なモノマー類の代表的な例としては、(a)少なくとも1つの芳香族ジカルボン酸化合物、(b)少なくとも1つの芳香族ヒドロキシカルボン酸化合物、(c)少なくとも1つの芳香族ジオール化合物、(d)少なくとも1つの芳香族ジチオール(d)、芳香族チオフェノール(d)、および芳香族チオールカルボン酸化合物(d)、および(e)少なくとも1つの芳香族ヒドロキシアミン化合物および芳香族ジアミン化合物が挙げられる。モノマー類は時として単独で使用してもよいが、しばしば、モノマー類(a)と(c)、(a)と(d)、(a)と(b)と(c)、(a)と(b)と(e)、(a)と(b)と(c)と(e)などの組み合わせで使用してもよい。
芳香族ジカルボン酸化合物(a)の例としては、芳香族ジカルボン酸類、例えば、テレフタル酸、4,4’−ジフェニルジカルボン酸、4,4’−トリフェニルジカルボン酸、2,6−ナフタレンジカルボン酸、1,4−ナフタレンジカルボン酸、2,7−ナフタレンジカルボン酸、ジフェニルエーテル−4,4’−ジカルボン酸、ジフェノキシエタン−4,4’−ジカルボン酸、ジフェノキシブタン−4,4’−ジカルボン酸、ジフェニルエタン−4,4’−ジカルボン酸、イソフタル酸、ジフェニルエーテル−3,3’−ジカルボン酸、ジフェノキシエタン−3,3’−ジカルボン酸、ジフェニルエタン−3,3’−ジカルボン酸、および1,6−ナフタレンジカルボン酸、ならびに上記芳香族ジカルボン酸のアルキル−、アルコキシ−およびハロゲン−置換誘導体、例えば、クロロテレフタル酸、ジクロロテレフタル酸、ブロモテレフタル酸、メチルテレフタル酸、ジメチルテレフタル酸、エチルテレフタル酸、メトキシテレフタル酸、およびエトキシテレフタル酸が挙げられる。
芳香族ヒドロキシカルボン酸化合物(b)の例としては、芳香族ヒドロキシカルボン酸類、例えば、4−ヒドロキシ安息香酸、3−ヒドロキシ安息香酸、6−ヒドロキシ−2−ナフトエ酸、および6−ヒドロキシ−1−ナフトエ酸、ならびに芳香族ヒドロキシカルボン酸類のアルキル−、アルコキシ−およびハロゲン−置換誘導体、例えば、3−メチル−4−ヒドロキシ安息香酸、3,5−ジメチル−4−ヒドロキシ安息香酸、6−ヒドロキシ−5−メチル−2−ナフトエ酸、6−ヒドロキシ−5−メトキシ−2−ナフトエ酸、2−クロロ−4−ヒドロキシ安息香酸、3−クロロ−4−ヒドロキシ安息香酸、2,3−ジクロロ−4−ヒドロキシ安息香酸、3,5−ジクロロ−4−ヒドロキシ安息香酸、2,5−ジクロロ−4−ヒドロキシ安息香酸、3−ブロモ−4−ヒドロキシ安息香酸、6−ヒドロキシ−5−クロロ−2−ナフトエ酸、6−ヒドロキシ−7−クロロ−2−ナフトエ酸、および6−ヒドロキシ−5,7−ジクロロ−2−ナフトエ酸が挙げられる。
芳香族ジオール化合物(c)の例としては、芳香族ジオール類、例えば、4,4’−ジヒドロキシジフェニル、3,3’−ジヒドロキシジフェニル、4,4’−ジヒドロキシトリフェニル、ヒドロキノン、レゾルシノール、2,6−ナフタレンジオール、4,4’−ジヒドロキシジフェニルエーテル、ビス(4−ヒドロキシフェノキシ)エタン、3,3’−ジヒドロキシジフェニルエーテル、1,6−ナフタレンジオール、2,2−ビス(4−ヒドロキシフェニル)プロパン、およびビス(4−ヒドロキシフェニル)メタン、ならびに芳香族ジオール類のアルキル−、アルコキシ−およびハロゲン−置換誘導体、例えば、クロロヒドロキノン、メチルヒドロキノン、t−ブチルヒドロキノン、フェニルヒドロキノン、メトキシヒドロキノン、フェノキシヒドロキノン、4−クロロレゾルシノール、および4−メチルレゾルシノールが挙げられる。
芳香族ジチオール(d)の例としては、ベンゼン−1,4−ジチオール、ベンゼン−1,3−ジチオール、2,6−ナフタレン−ジチオール、および2,7−ナフタレン−ジチオールが挙げられる。芳香族チオフェノール(d)の例としては、4−メルカプトフェノール、3−メルカプトフェノール、および6−メルカプト−フェノールが挙げられる。芳香族チオールカルボン酸(d)の例としては、4−メルカプト安息香酸、3−メルカプト安息香酸、6−メルカプト−2−ナフトエ酸、および7−メルカプト−2−ナフトエ酸が挙げられる。
芳香族ヒドロキシアミン化合物および芳香族ジアミン化合物(e)の例としては、4−アミノフェノール、N−メチル−4−アミノフェノール、1,4−フェニレンジアミン、N−メチル−1,4−フェニレンジアミン、N,N’−ジメチル−1,4−フェニレンジアミン、3−アミノフェノール、3−メチル−4−アミノフェノール、2−クロロ−4−アミノフェノール、4−アミノ−1−ナフトール、4−アミノ−4’−ヒドロキシジフェニル、4−アミノ−4’−ヒドロキシジフェニルエーテル、4−アミノ−4’−ヒドロキシジフェニルメタン、4−アミノ−4’−ヒドロキシジフェニルスルフィド、4,4’−ジアミノジフェニルスルフィド(チオジアニリン)、4,4’−ジアミノジフェニルスルホン、2,5−ジアミノトルエン、4,4’−エチレンジアニリン、4,4’−ジアミノジフェノキシエタン、4,4’−ジアミノジフェニルメタン(メチレンジアニリン)、および4,4’−ジアミノジフェニルエーテル(オキシジアニリン)が挙げられる。
サーモトロピック液晶ポリマー類は、溶融酸分解またはスラリー重合などの様々なエステル化法、または同様の方法により調製される。好適に使用してもよいサーモトロピック液晶ポリエステルの分子量は約2,000〜約200,000としてもよく、4,000〜約100,000が好ましい。分子量測定は例えば、赤外分光法により圧縮膜の末端基を決定することにより、またはゲル透過クロマトグラフィー(GPC)により、実施してもよい。
サーモトロピック液晶ポリマー類は単独で、または少なくとも2つの混合物として使用してもよい。好ましいサーモトロピック液晶ポリマーは(4−アセチルオキシ)安息香酸を有する2−ナフタレンカルボン酸、6−(アセチルオキシ)−ポリマーである。
適した液晶ポリマーとしては、例えば、特に、チコナ(Ticona)から市販されているベクトラ(VECTRA、登録商標)、アモコポリマーズ(Amoco Polymers)から市販されているキシダール(XYDAR、登録商標)、およびデュポン(DuPont)から市販されているゼナイト(ZENITE、登録商標)が挙げられる。上記で記述した液晶ポリマー類およびポリマーブレンド類は、説明のためのものであり、制限するものではなく、多くの他の適した液晶ポリマー類およびポリマーブレンド類が当技術分野で公知である。同様に、相溶化剤、可塑剤、難燃剤および他の添加剤を液晶ポリマー類に含有させてもよい。本明細書で開示したもの以外の誘電体材料を、回路材料、回路および多層回路の形成において、少なくとも1つの液晶ポリマー層と組み合わせて使用してもよいことが、さらに企図される。
液晶ポリマー類は、無機または有機粒状フィラー、および/または織布または不織布を含む、複合体の形態で使用してもよい。有益な粒状フィラーとしては、二酸化チタン(ルチルおよびアナターゼ)、チタン酸バリウム、ストロンチウム、チタネート、融解アモルファスシリカおよびヒュームドシリカを含むシリカ(粒子および中空球)、コランダム、ウォラストナイト、アラミドファイバ(例えば、デュポンが提供しているケブラール(KEVLAR))、繊維ガラス、BaTi20、ガラス球、石英、窒化ホウ素、窒化アルミニウム、炭化ケイ素、ベリリア、アルミナおよびマグネシアが挙げられるが、これらに限定されない。粒状フィラーは単独で、または組み合わせて使用してもよい。特に好ましい粒状フィラーは、ルチル二酸化チタンおよびアモルファスシリカである。これらのフィラーはそれぞれ、高いおよび低い誘電率を有し、これにより、組成物中の2つのフィラーの各々の量を調整することにより、最終製品で、低い散逸率を有する広範囲にわたる誘電率が達成できるからである。
使用する場合、粒状フィラーは組成物の総重量の約1〜約70重量%(wt%)で存在してもよく、約60wt%以下が好ましく、約50wt%以下がより好ましい。
フィラー表面をポリマーと結合させる共有結合の形成を促進し、またはその結合に関与させるためにカップリング剤を使用してもよい。例示的なカップリング剤としては、3−メルカプトプロピルメチルジメトキシシランおよび3−メルカプトプロピルトリメトキシシランが挙げられる。カップリング剤は、使用する場合、樹脂組成物の総重量の約0.1wt%〜約1wt%の量で添加してもよい。
剛性回路積層板用の誘電体基板など、実質的に非流動性の誘電体材料として使用する場合、繊維状ウエブを液晶ポリマー中に組み入れてもよい。「繊維状ウエブ」は本明細書において、誘電体材料、ボンドプライ材料、回路材料およびそれらから形成される回路の形成に関連する加工条件に耐えることができる織または不織繊維集合体として規定される。繊維状ウエブ材料は有機であっても無機であってもよい。特に有益な繊維状ウエブは、最も高い加工温度より高い、またはそれに等しい融点を有する材料を含んでもよい。例示的な繊維状ウエブは約250℃以上の融点を有し、約280℃以上が好ましく、約300℃以上がより好ましい。繊維状ウエブは、適した繊維、好ましくはガラス(E、SおよびDガラス)または高温ポリマー繊維(例えば、イーストマンコダック(Eastman Kodak)から提供されているコデル(KODEL)ポリエステルまたはフィリップスペトロリウム(Phillips Petroleum)から提供されているポリフェニレンスルフィド繊維)の熱的に安定なウエブを含む。そのような熱的に安定な繊維強化により、複合体には所望の構造強度が付与される。さらに、繊維状ウエブを使用すると、誘電体材料、ボンドプライ材料、または回路材料に、かなり高い機械強度が提供される。
繊維状ウエブの好ましい例を下記表で説明する。
Figure 2007515069
一般に、繊維ウエブは総液晶ポリマー組成物の約50wt%以下の量で存在し、約40wt%以下が好ましく、約30wt%以下がより好ましい。繊維ウエブの量は好ましくは約10wt%以上であり、約15wt%以上が好ましく、約20wt%以上がより好ましい。繊維ウエブに対する有益な厚さは約25〜約150μmであり、約50〜約100μmが好ましい。
回路材料、回路、および多層回路を形成するのに有益な導電層としては、ステンレス鋼、銅、アルミニウム、亜鉛、鉄、遷移金属、および前記の少なくとも1つを含む合金が挙げられ、銅が好ましい。導電層の厚さに関しては特別な制限は存在せず、導電層の形状、サイズまたは表面構造についても制限はない。しかしながら、好ましくは、導電層は約3μm〜約200μmの厚さを有し、約9μm〜約180μmがとりわけ好ましい。2またはそれ以上の導電層が存在する場合、2つの層の厚さは同じであっても異なってもよい。
銅導電層が好ましい。銅導電層は、表面積を増大させるように、安定化剤を用い導電層の酸化を阻止するように(すなわち、汚れ防止)、または断熱層を形成するように処理することができる。亜鉛または亜鉛合金断熱層を用いて処理した粗さの低いおよび高い銅導電層はどちらも特に有益であり、さらに選択的に汚れ防止層を備えてもよい。そのような銅導電層は、例えば、コテック(Co−Tech)から商標名「TWX」、「TW」および「TAX」で、オーク−ミツイ(Oak−Mitsui)から商標名「TOB」で、サーキットホイルルクセンブルグ(Circuit Foil Luxembourg)から商標名「TWS」および「NT TOR」で、ゴールドエレクトロニクス(Gould Electronics)から商標名「JTCS」で、およびチャンチュンペテロケミカルカンパニー(Chang Chun Petrochemical Company)から商標名「PINK」で入手可能である。
時に、導電クラッディングの固体シート、例えばグラウンド面またはパワー面は、アニーリング中に放出されることがあるわずかなガス状物質をトラップする場合があり、ブリスタリングが起きる。グラウンド面とパワー面との間でブリスタリングが起きる場合、「グリッド」面構造を使用するとそれを軽減させることができる。本質的には、グリッドは固体導電面内にエッチしたホールのパターンから構成され、発生したガスは抜け出ることができる。
多層回路は、当技術分野で公知のバッチ式または半連続プロセスを用いて組み立ておよび積層させてもよい。例えば、多層回路を形成するために使用される層は所望の順に配列され、スタックが形成される。層は個々に組み立てられてもよく、または回路積層板、キャップ層、などの回路および/または回路材料の形態で提供されてもよい。その後、スタックをプレス内に置き、プレスは排気して真空を形成しても、しなくてもよい。温度は典型的には、約0.5〜3MPaの圧力下、約2〜約10℃/分の割合で増加させる。所望の積層温度に到達した時点で、スタックを所望の温度および圧力で、層を接着させるのに十分な時間、例えば約5分〜約45分保持する。所望の温度は液晶ポリマーの組成およびスタック材料の他の成分に依存するが、温度は典型的には液晶ポリマーの融点と、液晶ポリマーの融点より約20℃高い温度との間である。そのような温度は一般的には約200〜約350℃である。本明細書で記述するようにアニーリングプロセスは、低温、好ましくは約200〜約290℃、より好ましくは約200〜約275℃、さらにより好ましくは約200℃〜約250℃で積層させることができる液晶ポリマーを使用することができ好都合である。そのような温度は、従来の電気加熱プレスと適合する。したがって、積層目的のためには、アニーリング前の液晶ポリマーの融点は好ましくは約290℃以下、より好ましくは約285℃以下、さらに好ましくは約250℃以下、より好ましくは約240℃以下、より好ましくは約230℃以下である。
得られた多層回路をその後、一般に加圧下で、冷却し、温度が約100℃以下になるとプレスから取り出す。多層回路はアニーリング前に保存してもよい。
その後、多層回路を、液晶ポリマー層のネマチック融点を上昇させるのに有効な温度で、一定時間アニールし、それにより、多層回路の関連する熱特性、例えば熱変形温度、はんだ耐性温度、および/または最大使用温度を改善させる。有効なアニール温度は液晶ポリマーのガラス転移温度より高いがネマチック融点より低く、液晶ポリマー層のアイデンティティ、液晶ポリマー層の数、別の層の数およびアイデンティティ、ならびに同様の検討材料に基づき、必要以上の実験せずに容易に決定することができる。アニーリングは一般に、多層回路を、液晶ポリマー層のガラス転移温度より高いが融点より低い一連のプログラムされた温度下に置く工程を含む。
好ましくは、アニーリングにより液晶ポリマーの融点が約10℃以上、好ましくは約15℃以上、上昇する。上昇した融点は好ましくは、約250℃以上、より好ましくは約290℃以上、最も好ましくは約300℃以上である。このように、1つの好ましい実施形態では、液晶ポリマーは、有効積層温度が約290℃以下であり、アニールされた液晶ポリマーの上昇融点が約300℃以上となるように選択される。これは、例えば、融点が約250℃〜約290℃である液晶ポリマーボンドプライを使用し、積層後ボンドプライをアニールし、融点を約300〜約315℃まで上昇させることにより達成してもよい。別の実施形態では、液晶ポリマーは、有効積層温度が約250℃以下であり、アニールされた液晶ポリマーの上昇融点は約265℃以上となるように選択される。さらに別の実施形態では、液晶ポリマーは、有効積層温度が約235℃以下であり、アニールされた液晶ポリマーの上昇融点は約250℃以上となるように選択される。これは、例えば、融点が約200℃〜約235℃である液晶ポリマーボンドプライを使用し、積層後ボンドプライをアニールし、融点を約250〜約285℃まで上昇させることにより達成してもよい。
1つの実施形態では、多層回路のアニーリングを、完成多層回路に対し実施し、ボンディング層の融点を上昇させ、これにより、完成多層回路のはんだ耐性温度、熱変形温度、および最大使用温度を上昇させる。
また、アニーリングを、別の多層回路の形成においてその後使用される多層回路に対し実施してもよい。好ましい実施形態では、複数の逐次アニーリング工程を、新しい層が追加された時に実施する。外側導電層の回路化後、多層回路をアニーリングし、続いてその後の追加の導電層を積層するプロセスを、所望の数の導電層が達成されるまで続けることができる。好都合なことに、同じ組成の液晶ポリマーボンドプライと同じ積層温度を使用する複数の連続積層を、前に積層させた層を融解させずに、実施することができる。
本発明の方法により製造した多層回路の例示的な実施形態を図2の10で示す。この回路は、ダブルクラッド回路14上に配置された樹脂コート導電層12を備える。ダブルクラッド回路14は誘電体基板20と、2つの導電層22、24とを備え、少なくとも導電層22は回路化されている。本明細書で使用されるように、「配置された」という用語は、複数の層が部分的に、または完全に互いを被覆することを意味する。1つの製造方法では、実質的に流動性(高温で)の誘電体材料16と導電層18とを備える樹脂コート導電層12を、ダブルクラッド回路14の回路層22に隣接して設置する。誘電体材料16および/または誘電体基板20は液晶ポリマーを含む。誘電体基板20はさらに、粒状フィラーおよび/または織ウエブ28を含んでもよい。また、織ウエブ28は、不織集合体により置換してもよい。その後、スタックを、好ましくは液晶ポリマー層16および/または20の融点よりせいぜい約20℃高い温度で、積層させる。積層させた多層回路はその後、上記のようにアニールしてもよく、または他の多層回路の製造において使用してもよい。
本発明の方法により製造した多層回路110の別の例示的な実施形態を図3に示す。この回路は、ボンドプライ115によりダブルクラッド回路114にボンディングさせた第1の回路112を備える。第1の回路112は実質的に非流動性の誘電体基板116と回路層118とを備える。ダブルクラッド回路114は回路層122と、実質的に非流動性の誘電体基板120と、その反対側に配置された導電層124と、を備える。導電層124は回路化されても、されなくてもよい。誘電体材料115および/または誘電体基板116、120のうちの1つもしくは両方が液晶ポリマーを含む。誘電体基板116、120の各々が粒状フィラーおよび/または織もしくは不織ウエブ(図示せず)を含んでもよい。1つの製造方法では、ボンドプライ115を回路層122と誘電体基板116との間に設置する。その後、スタックを、好ましくは液晶ポリマー層の融点よりせいぜい約20℃高い温度で、積層させる。積層させた多層回路はその後、上記のようにアニールしてもよく、または他の多層回路の製造において使用してもよい。
図4の210で示されるように、液晶ポリマーボンドプライ115を追加のポリマー層117と一緒にして、多層ボンドプライを形成させてもよい。層117は好ましくは液晶ポリマーであり、ボンドプライ115と同じまたは異なる組成および/または特性を有してもよい。1つの実施形態では、層117は層115よりも薄くおよび/またはより低い温度で融解する。多層回路210は、図示されるように、ボンドプライ層115、117を含む多層膜を回路層122と誘電体基板116との間に設置し、スタックを積層させることにより製造することができる。その後、積層させた多層回路を上記のようにアニールしてもよく、または他の多層回路の製造で使用してもよい。
本出願の必要条件から示されるように、1を超える追加の層を使用することも本発明の範囲内に含まれる。図5で示されるように、例示的な多層ボンドプライ140はポリマー層115、117および119を備え、この場合、115、117および119のうちの少なくとも1つ、好ましくは全てが液晶ポリマー層である。1つの実施形態では、層115および119は層117より薄く、および/またはより低い温度で融解する。図5の多層回路310の製造は、図示されるように、回路層136と回路層122との間に多層膜140を設置し、スタックを積層させることにより実施することができる。3を超える層(図示せず)を備える多層膜もまた、本発明の範囲内に含まれ、少なくとも2つの外側ボンドプライ層と所望の数の内側ボンドプライ層とが備えられる。その後、多層膜を1つのまたは複数の導電層に隣接して配置し、スタックを形成させ、上記のように積層させる。
本発明の方法により製造した多層回路のさらに別の例示的な実施形態を図6の410で示す。この回路は第1のボンドプライ224により第2の回路214にボンディングされた第1の回路212と、ボンドプライ232により第2の回路214にボンディングされた第3の回路216を備える。第1のダブルクラッド回路212は実質的に非流動性の誘電体基板222と、回路層218、224とを備える。第2の回路214はダブルクラッド回路であり、実質的に非流動性の誘電体基板228と、2つの回路層226、230とを備え、第3の回路216は実質的に非流動性の誘電体基板236と回路層234、238とを備える。他の構造も可能である。1または複数のボンドプライ216、232および/または誘電体基板220、228、236は液晶ポリマーを含む。好ましくは、各々が液晶ポリマーである。誘電体基板222、226、230の各々が粒状フィラーおよび/または織もしくは不織ウエブを含んでもよい。
1つの製造方法では、ボンドプライ224、232を図示されるように回路212、214、216間に設置させ、スタックを、好ましくは液晶ポリマー層の融点よりせいぜい約20℃高い温度で、積層させる。積層させた多層回路はその後、上記のようにアニールしてもよく、または他の多層回路の製造において使用してもよい。
別の製造方法では、逐次アニールを使用し、すなわち、図示されるようにボンドプライ224を第1の回路212と第2の回路214との間に設置し、スタックを、好ましくは液晶ポリマー層の融点よりせいぜい約20℃高い温度で、積層させ、その後、本明細書で記述したようにアニールする。その後、ボンドプライ232を第2の回路214と第3の回路218との間に設置し、スタックを、好ましくは液晶ポリマー層のいずれかの融点よりせいぜい約20℃高い温度で、積層させる。得られた積層体をその後アニールしてもよく、または別の多層回路積層板を形成するのに使用してもよい。
明らかに、本発明の方法は従来技術に比べ多くの利点を有している。290℃より低い、好ましくは250℃より低い積層温度を使用することは、積層工程が、従来の電気加熱プレスにより実施することができることを意味する。多層回路の新規積層後アニーリング工程の使用により、液晶ポリマー融点が積層温度よりも高い値まで上昇する。これにより逐次アニーリングが可能となり、多層回路製造者に、最大の製造フレキシビリティが提供される。
上記方法について、下記実施例によりさらに説明する。これらの実施例は例示であり、制限するものではない。
(実施例1)
<ベクトラ(Vectra)LKX1112液晶ポリマーボンドプライの温度耐性の増加>
積層化後アニーリング工程により達成することができる実際の多層回路特性の増加を証明するために、下記実験を実施した。17μmの厚さのNT−TOR銅箔(サーキットホイルルクセンブルグ(Circuit Foils Luxembourg)により製造)の2つのシートを50μmの厚さの液晶ポリマーボンドプライベクトラ(Vectra、登録商標)LKX1112液晶ポリマー(チコナコーポレーション)シートと共に積層させた。ベクトラLKX1112液晶ポリマーは232℃の融点を示す(示差走査熱量法(DSC)により融点のピーク値により測定)。プレス温度プログラムは95℃まで予め加熱したプレスを用いて開始させ、圧力400psi、3.3℃/分の割合で温度を230℃まで上昇させ、プレスを15分間230℃で保持し、その後3.3℃/分の割合でプレスを室温まで冷却させた。
4つの異なるサンプルを上記積層板から調製し、アニール無しの対照サンプルと、オーブンで8時間200℃、210℃および220℃でアニールした3つのサンプルとした。
はんだフロート耐性温度をIPC−TM−650 2.4.13試験法に従い測定した。
融点は、窒素雰囲気下、10℃/分の加熱速度で、TAインスツルメント(Instruments)MDSCモデル2920を用いて、DSCトレースにおける吸熱ピーク値を記録することにより測定した。
熱変形温度(HDT)を、TAインスツルメントモデル2940熱機械分析計内で引張負荷下をかけた3mm×9mmのサンプル上で「面内」測定した。HDTは、0.01ニュートンの引張負荷下、10℃/分の加熱温度下、サンプルが突然曲がる温度として記録する。
図1で示されるように、220℃のアニーリングにより、3つの実際の熱特性全てが実質的に増加する。
(実施例2)
<ロジャース(Rogers)R/フレックス(R/flex)3800LCP膜を用いた逐次多層積層化>
下記実施例は、液晶ポリマー樹脂コート導電箔を用いた逐次積層化を説明するものであり、積層後、多層回路サブアセンブリをアニールすることにより方法が改善される。
銅箔で両側が被覆されており、誘電体層としてロジャースR/フレックス3800液晶ポリマー膜を含む回路は、ロジャースコーポレーションから商標名R/フレックス3850(R/flex3850、登録商標)で入手可能である。この材料中の液晶ポリマー回路基板は、DSCで測定すると315℃のネマチック融点を示す。1つの側が銅箔で被覆されており、誘電体層としてロジャースR/フレックス3800液晶ポリマー膜を有する回路基板は、ロジャースコーポレーションから商標名R/フレックス3600(R/flex3600、登録商標)で入手可能である。この材料中の液晶ポリマー回路基板は、DSCで測定すると290℃のネマチック融点を示す。
6インチ×6インチ×0.002インチR/フレックス3850(R/flex3850、登録商標)積層板の銅箔に一連の平行1/8インチ幅線をエッチングすることにより、モデル両面回路を作製した。0.002インチの厚さのR/フレックス3600(R/flex3600、登録商標)回路基板の2つのシートを、その後、290℃の温度および75psiの圧力で35分間、R/フレックス3850(R/flex3850、登録商標)積層板の外側層に積層させた。多層回路サブアセンブリをプレス内で室温まで冷却し、その後、圧力を排除した。1/8インチ幅のストリップが銅箔の外側層でエッチングされた。その後、多層回路サブアセンブリを、オーブン内、0.100インチの厚さのステンレス鋼プレート間に1.5時間、270℃の温度で置くことによりアニールした。
0.002インチの厚さのR/フレックス3600(R/flex3600、登録商標)回路基板の追加の2つの層を、290℃の温度および75psiの圧力で35分間、上記多層回路アセンブリの外側層に積層させた。得られた多層回路サブアセンブリ(この時点では、R/フレックス3600(R/flex3600、登録商標)基板の追加の2つの層を有する)をプレス内で室温まで冷却し、その後、圧力を排除した。再び、1/8インチ幅のストリップが銅箔の外側層でエッチングされた。その後、多層回路サブアセンブリを、オーブン内、0.100インチの厚さのステンレス鋼プレート間に1.5時間、270℃の温度で置くことによりアニールした。
1/8インチの幅の線のエッチングおよび第3のアニーリング工程を含む、R/フレックス3600(R/flex3600、登録商標)基板の外側層を追加する同じプロセスを繰り返した。
外側層膜のネマチック融点を、DSC法を用いて第3のアニーリング工程後に測定した。アニーリングにより、R/フレックス3600(R/flex3600、登録商標)基板の融点が290℃から311℃まで増加することがわかった。
多層回路アセンブリを切断し、検査した。3つの積層段階のいずれの間でも、銅トレースの移動は起きないことがわかった。
有効なオーブンアニーリング工程無しで、同じプロセスを繰り返した。ネマチック融点の実質的な増加は見られなかった。内部相ではエッチングした銅線のかなりの移動が見られた。アニーリング工程がないと、同じ融点液晶ポリマー材料および同じボンディング温度を用いて多層回路アセンブリを逐次積層しても使用可能な多層回路が得られない。
好ましい実施形態を図示し、説明してきたが、本発明の精神および範囲から逸脱せずに、様々な改変および置換が可能である。したがって、本発明について、上記で、例示により記述してきたが、限定するものではないことを理解すべきである。
比較の多層回路および本発明の多層回路に対する比較データを示す図である。 例示的な多層回路の概略図である。 別の例示的な多層回路の概略断面図である。 別の例示的な多層回路の概略図である。 別の例示的な多層回路の概略図である。 さらに別の例示的な多層回路の概略図である。

Claims (29)

  1. 回路の製造方法であって、
    前記回路は、Tgと示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される第1の結晶からネマチックへの融点とを有する液晶ポリマー層上に配置した回路化導電層を備え、
    前記回路を、前記Tgと前記第1の融点との間の、示差走査熱量計測定でガラス転移温度を超える吸熱ピークとして規定されるような、前記第1の融点を第2の結晶からネマチックへの融点まで上昇させるのに有効な温度で処理する工程を含み、
    前記第2の融点は前記第1の融点より少なくとも約10℃高い、方法。
  2. 前記第2の融点は前記第1の融点よりも少なくとも約15℃高い、請求項1記載の方法。
  3. 前記第1の融点は約250℃以下である、請求項1記載の方法。
  4. 前記第1の融点は約290℃以下である、請求項1記載の方法。
  5. 前記第2の融点は約250℃以上である、請求項1記載の方法。
  6. 前記第2の融点は約290℃以上である、請求項1記載の方法。
  7. 前記第2の融点は約300℃以上である、請求項1記載の方法。
  8. 前記液晶ポリマー層の前記第1の融点は約200〜約235℃であり、前記第2の融点は約250〜約285℃である、請求項1記載の方法。
  9. 前記液晶ポリマー層の前記第1の融点は約250〜約290℃であり、前記第2の融点は約300〜約315℃である、請求項1記載の方法。
  10. 前記回路はシングルクラッド回路、ダブルクラッド回路、もしくは多層回路、または前記回路型のうちの任意の1つまたは複数を含む回路構造である、請求項1記載の方法。
  11. 第1の回路と、第2の回路と、それらの間に配置されたボンドプライ層と、を備えるスタックを積層する工程であって、前記ボンドプライは、Tgと示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される第1の結晶からネマチックへの融点とを有する液晶ポリマー層を含む、工程と、
    前記積層スタックを、前記Tgと前記第1の融点との間の、示差走査熱量計測定でガラス転移温度を超える吸熱ピークとして規定されるような、前記第1の融点を第2の結晶からネマチックへの融点まで上昇させるのに有効な温度で処理する工程と、
    を含み、
    前記第2の融点は前記第1の融点より少なくとも約10℃高い、多層回路の製造方法。
  12. 前記第2の融点は前記第1の融点よりも少なくとも約15℃高い、請求項11記載の方法。
  13. 前記第1の融点は約250℃以下である、請求項11記載の方法。
  14. 前記第1の融点は約290℃以下である、請求項11記載の方法。
  15. 前記第2の融点は約250℃以上である、請求項11記載の方法。
  16. 前記第2の融点は約300℃以上である、請求項11記載の方法。
  17. 前記積層温度は約290℃以下であり、前記第2の融点は約300℃以上である、請求項11記載の方法。
  18. 前記積層温度は約250℃以下であり、前記第2の融点は約265℃以上である、請求項11記載の方法。
  19. 前記積層温度は約235℃以下であり、前記第2の融点は約250℃以上である、請求項11記載の方法。
  20. 前記処理済み積層スタックと、第3の回路と、それらの間に配置された第2のボンドプライ層と、を備える第2のスタックを積層する工程であって、前記第2のボンドプライは、Tgと示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される第1の結晶からネマチックへの融点とを有する液晶ポリマー層を含む、工程と、
    前記第2の積層スタックを、前記第2のボンドプライのTgと前記第2のボンドプライの第1の融点との間の、示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定されるような、前記第2のボンドプライの前記第1の融点を前記第2のボンドプライの第2の結晶からネマチックへの融点まで上昇させるのに有効な温度で処理する工程と、
    をさらに含み、
    前記第2のボンドプライの前記第2の融点は前記第2のボンドプライの前記第1の融点より少なくとも約10℃高い、請求項11記載の方法。
  21. 前記第1および/または第2の回路はシングルクラッド回路である、請求項11記載の方法。
  22. 前記第1および/または第2の回路は2つの導電層間に配置された誘電体基板層を備え、ここで、前記導電層の少なくとも1つは回路化されている、請求項11記載の方法。
  23. 前記第1および/または第2の回路は多層回路である、請求項11記載の方法。
  24. ダブルクラッド回路と樹脂カバー導電層とを備えるスタックを積層する工程であって、前記樹脂カバー導電層の誘電体層は、前記ダブルクラッド回路の回路層上に配置され、さらに前記樹脂カバー導電層の前記誘電体層は、Tgと示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される第1の結晶からネマチックへの融点とを有する、工程と、
    前記積層スタックを、前記Tgと前記第1の融点との間の、示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定されるような、前記第1の融点を第2の結晶からネマチックへの融点まで上昇させるのに有効な温度で処理する工程と、
    を含み、
    前記第2の融点は前記第1の融点より少なくとも約10℃高い、多層回路の製造方法。
  25. 第2の樹脂コート導電層を前記ダブルクラッド回路の第2の回路層上に配置する工程であって、前記第2の樹脂カバー導電層の誘電体層は第3のTgと示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される第3の結晶からネマチックへの融点とを有する、工程と、
    前記積層スタックを、前記Tgと前記第3の融点との間の、示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定されるような、前記第3の融点を第4の結晶からネマチックへの融点まで上昇させるのに有効な温度で処理する工程と、
    をさらに含み、
    前記第4の融点は前記第1の融点より少なくとも約10℃高い、請求項24記載の方法。
  26. ダブルクラッド回路と、第1の樹脂カバー導電層と、第2の樹脂カバー導電層とを備えるスタックを積層する工程を含み、
    前記ダブルクラッド回路は第1の回路層と第2の回路層との間に配置された誘電体基板を備え、
    前記第1の樹脂カバー導電層は、第1の誘電体層と第1の導電層とを備え、前記第1の誘電体層は第1のTgと示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される第1の結晶からネマチックへの融点とを有し、
    前記第2の樹脂カバー導電層は、第2の誘電体層と第2の導電層とを備え、前記第2の誘電体層は第2のTgと示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定される第2の結晶からネマチックへの融点とを有し、
    さらに、
    前記第1の誘電体層は前記第1の回路層上に配置され、前記第2の誘電体層は前記第2の回路層上に配置され、
    ならびに、
    前記積層スタックを、前記第1のTgと前記第1の融点との間の、示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定されるような、前記第1の融点を第3の結晶からネマチックへの融点まで上昇させるのに有効な温度で処理する工程を含み、
    前記第3の融点は前記第1の融点より少なくとも約10℃高い、
    多層回路の製造方法。
  27. 前記処理温度は、前記第2のTgと前記第2の融点との間にあり、示差走査熱量計測定でガラス転移温度を超える吸熱ピークにより規定されるような、前記第2の融点を第4の結晶からネマチックへの融点まで上昇させるのに有効な温度であり、前記第4の融点は前記第1の融点より少なくとも約10℃高い、請求項26記載の方法。
  28. 前記第1および第2のTgは同じであり、前記第1および第2の融点は同じである、請求項26記載の方法。
  29. 請求項1、請求項11、請求項20、請求項24、または請求項26記載の方法により製造される多層回路。
JP2006545329A 2003-12-17 2004-09-27 多層回路の製造方法 Active JP4621690B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/740,382 US7549220B2 (en) 2003-12-17 2003-12-17 Method for making a multilayer circuit
PCT/US2004/031730 WO2005069708A1 (en) 2003-12-17 2004-09-27 Circuits, multilayer circuits, and method of manufacture thereof

Publications (3)

Publication Number Publication Date
JP2007515069A true JP2007515069A (ja) 2007-06-07
JP2007515069A5 JP2007515069A5 (ja) 2007-11-01
JP4621690B2 JP4621690B2 (ja) 2011-01-26

Family

ID=34677865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006545329A Active JP4621690B2 (ja) 2003-12-17 2004-09-27 多層回路の製造方法

Country Status (6)

Country Link
US (1) US7549220B2 (ja)
JP (1) JP4621690B2 (ja)
CN (1) CN1914964A (ja)
DE (1) DE112004002510T5 (ja)
GB (1) GB2425898B (ja)
WO (1) WO2005069708A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072361A1 (ja) * 2014-11-07 2016-05-12 株式会社クラレ 回路基板およびその製造方法
WO2018221500A1 (ja) * 2017-05-31 2018-12-06 パナソニックIpマネジメント株式会社 金属張積層板及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
TW200721216A (en) * 2005-09-22 2007-06-01 Murata Manufacturing Co Packaging method of electronic component module, method for manufacturing electronic apparatus using it, and electronic component module
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US7790268B2 (en) * 2007-04-11 2010-09-07 World Properties, Inc. Circuit materials, multilayer circuits, and methods of manufacture thereof
US20130025839A1 (en) * 2011-07-25 2013-01-31 Endicott Interconnect Technologies, Inc. Thermal substrate
JP6380548B2 (ja) * 2014-10-16 2018-08-29 株式会社村田製作所 複合デバイス
EP3427926B1 (en) * 2016-03-08 2022-09-21 Kuraray Co., Ltd. Method for producing metal-clad laminate, and metal-clad laminate
CN109699132A (zh) * 2018-12-28 2019-04-30 广州市香港科大霍英东研究院 多层lcp低温压合方法及制备的产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000044797A (ja) * 1998-04-06 2000-02-15 Kuraray Co Ltd 液晶ポリマ―フィルムと積層体及びそれらの製造方法並びに多層実装回路基板
WO2002049404A2 (en) * 2000-12-14 2002-06-20 World Properties Inc. Liquid crystalline polymer bond plies and circuits formed therefrom

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61130046A (ja) 1984-11-28 1986-06-17 ポリプラスチックス株式会社 ラミネ−トフイルムの製造法
US4973442A (en) 1985-09-26 1990-11-27 Foster Miller Inc. Forming biaxially oriented ordered polymer films
DE3625263A1 (de) 1986-07-25 1988-02-04 Basf Ag Mikroelektronische bauelemente sowie dickschicht-hybridschaltungen
US4871595A (en) 1986-12-16 1989-10-03 Foster Miller, Inc. Lyotropic liquid crystalline oriented polymer substrate for printed wire board
US4966806A (en) 1986-12-16 1990-10-30 Foster Miller, Inc. Film-based structural components with controlled coefficient of thermal expansion
US4876120A (en) 1987-04-21 1989-10-24 General Electric Company Tailorable multi-layer printed wiring boards of controlled coefficient of thermal expansion
DE3737922A1 (de) 1987-11-07 1989-05-18 Basf Ag Verbundmaterial aus hochtemperaturbestaendigen polymeren und direkt darauf aufgebrachten metallschichten
US4966807A (en) 1988-06-13 1990-10-30 Foster Miller, Inc. Multiaxially oriented thermotropic polymer films and method of preparation
US4975312A (en) 1988-06-20 1990-12-04 Foster-Miller, Inc. Multiaxially oriented thermotropic polymer substrate for printed wire board
JPH0247046U (ja) * 1988-09-28 1990-03-30
US5079289A (en) 1988-10-11 1992-01-07 Amoco Corporation High modulus, high strength melt-processible polyester of hydroquinone poly (iso-terephthalates) containing residues of a p-hydroxybenzoic acid
US5216092A (en) 1988-10-11 1993-06-01 Amoco Corporation Blends of liquid crystalline polymers of hydroquinone poly(isoterephthalates) p-hydroxybenzoic acid polymers and another LCP containing oxybisbenzene and naphthalene derivatives
US5164458A (en) 1989-04-28 1992-11-17 Synthetic Products Company High performance engineering polymer compositions
DE69034011T2 (de) 1989-06-16 2003-08-14 Foster Miller Inc Polymerfilm aus flüssigkristall
US5360647A (en) 1990-09-28 1994-11-01 Daicel Chemical Industries, Ltd. Composite metal sheets
DE69124193T2 (de) 1990-11-07 1997-06-05 Hoechst Celanese Corp Umarbeitung einer flüssigkristallinen Folie durch Walzen
JP3245437B2 (ja) 1991-04-05 2002-01-15 株式会社クラレ 積層体の製造方法
JP3090706B2 (ja) 1991-04-08 2000-09-25 株式会社クラレ 液晶高分子よりなるフィルムの製造方法
US5259110A (en) 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US6027771A (en) 1993-02-25 2000-02-22 Moriya; Akira Liquid crystal polymer film and a method for manufacturing the same
US5681624A (en) 1993-02-25 1997-10-28 Japan Gore-Tex, Inc. Liquid crystal polymer film and a method for manufacturing the same
JPH06252555A (ja) 1993-02-26 1994-09-09 Toshiba Corp 多層配線基板
JP2939477B2 (ja) 1994-08-16 1999-08-25 エイチエヌエイ・ホールディングス・インコーポレーテッド 液晶重合体−金属積層品および該積層品の製造法
US5719354A (en) 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
US5529740A (en) 1994-09-16 1996-06-25 Jester; Randy D. Process for treating liquid crystal polymer film
DE69623858T2 (de) 1995-06-09 2003-08-07 Sumitomo Chemical Co Verwendung anorganischer Oxide oder Hydroxide in flüssigkristallinen Polyesterharzen
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
EP0865905B1 (en) 1997-03-19 2004-09-15 Sumitomo Chemical Company, Limited Laminate of liquid crystal polyester resin composition
CN1116164C (zh) 1998-04-09 2003-07-30 可乐丽股份有限公司 使用聚合物薄膜的涂层方法和由此得到的涂层体
JP4004139B2 (ja) 1998-04-27 2007-11-07 株式会社クラレ 多層積層板とその製造方法および多層実装回路基板
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
CA2273542A1 (en) 1998-06-23 1999-12-23 Nelco International Corporation Thin film laminates
JP4216433B2 (ja) 1999-03-29 2009-01-28 株式会社クラレ 回路基板用金属張積層板の製造方法
US6528164B1 (en) * 1999-09-03 2003-03-04 Sumitomo Chemical Company, Limited Process for producing aromatic liquid crystalline polyester and film thereof
JP4255580B2 (ja) 1999-09-09 2009-04-15 株式会社クラレ 片面金属張積層板の製造方法
US6472076B1 (en) 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
JP2001244630A (ja) 2000-02-25 2001-09-07 Kuraray Co Ltd 多層配線回路基板およびその製造方法
JP5535418B2 (ja) 2000-03-24 2014-07-02 ハイブリッド・プラスチックス・インコーポレイテッド ポリマー中のアロイ化剤としてのナノ構造化学物質
US20020081443A1 (en) 2000-06-08 2002-06-27 Connelly Susan M. Method of manufacturing circuit laminates
US6923919B2 (en) 2000-07-18 2005-08-02 3M Innovative Properties Company Liquid crystal polymers for flexible circuits
JP4201965B2 (ja) * 2000-08-10 2008-12-24 三菱樹脂株式会社 耐熱性樹脂組成物及びこれよりなる耐熱性フィルムまたはシート並びにこれを基材とする積層板
WO2002049405A2 (en) 2000-08-15 2002-06-20 World Properties, Inc. Multi-layer circuits and methods of manufacture thereof
EP1194020A3 (en) 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
JP4073631B2 (ja) * 2001-01-22 2008-04-09 三菱樹脂株式会社 ポリアリールケトン系樹脂フィルム及びそれを用いてなる金属積層体
US6623711B2 (en) 2001-03-27 2003-09-23 Samsung Electronics Co., Ltd. Siloxane-based resin and method for forming insulating film between interconnect layers in semiconductor devices by using the same
US7180172B2 (en) 2003-06-19 2007-02-20 World Properties, Inc. Circuits, multi-layer circuits, and methods of manufacture thereof
DE10330022A1 (de) 2003-07-03 2005-01-20 Degussa Ag Verfahren zur Herstellung von Iow-k dielektrischen Filmen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000044797A (ja) * 1998-04-06 2000-02-15 Kuraray Co Ltd 液晶ポリマ―フィルムと積層体及びそれらの製造方法並びに多層実装回路基板
WO2002049404A2 (en) * 2000-12-14 2002-06-20 World Properties Inc. Liquid crystalline polymer bond plies and circuits formed therefrom

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072361A1 (ja) * 2014-11-07 2016-05-12 株式会社クラレ 回路基板およびその製造方法
KR20170081175A (ko) * 2014-11-07 2017-07-11 주식회사 쿠라레 회로 기판 및 그 제조 방법
JPWO2016072361A1 (ja) * 2014-11-07 2017-08-17 株式会社クラレ 回路基板およびその製造方法
US10492306B2 (en) 2014-11-07 2019-11-26 Kuraray Co., Ltd. Circuit board and method for manufacturing same
KR102478200B1 (ko) * 2014-11-07 2022-12-15 주식회사 쿠라레 회로 기판 및 그 제조 방법
WO2018221500A1 (ja) * 2017-05-31 2018-12-06 パナソニックIpマネジメント株式会社 金属張積層板及びその製造方法
JPWO2018221500A1 (ja) * 2017-05-31 2019-11-07 パナソニックIpマネジメント株式会社 金属張積層板及びその製造方法

Also Published As

Publication number Publication date
US20050132566A1 (en) 2005-06-23
DE112004002510T5 (de) 2006-12-14
CN1914964A (zh) 2007-02-14
GB2425898A (en) 2006-11-08
WO2005069708A1 (en) 2005-07-28
GB2425898B (en) 2008-06-04
GB0613845D0 (en) 2006-08-23
JP4621690B2 (ja) 2011-01-26
US7549220B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
US6602583B2 (en) Liquid crystalline polymer bond plies and circuits formed therefrom
US20040124405A1 (en) Liquid crystalline polymer composites, method of manufacture thereof, and articles formed therefrom
US7790268B2 (en) Circuit materials, multilayer circuits, and methods of manufacture thereof
US6538211B2 (en) Multi-layer circuits and methods of manufacture thereof
US7524388B2 (en) Composites, method of manufacture thereof, and articles formed therefrom
JP4621690B2 (ja) 多層回路の製造方法
EP0697278B1 (en) Liquid crystal polymer-metal laminate and a method of producing such a laminate
WO2011037138A1 (ja) 金属箔積層体の製造方法
WO2011037173A1 (ja) 金属箔積層体の製造方法
JPH0425140B2 (ja)
JP2005029700A (ja) 複合誘電体、複合誘電体シート、複合誘電体ペースト、金属層付き複合誘電体シート、配線板及び多層配線板
US7180172B2 (en) Circuits, multi-layer circuits, and methods of manufacture thereof
US20040061105A1 (en) Circuit materials, circuits, multi-layer circuits, and methods of manufacture thereof
KR20120125034A (ko) 전방향족 폴리에스테르 아미드 공중합체 수지, 상기 전방향족 폴리에스테르 아미드 공중합체 수지를 포함하는 고분자 필름, 상기 고분자 필름을 포함하는 연성 금속박 적층판, 및 상기 연성 금속박 적층판을 구비하는 연성 인쇄 회로기판
JP4827446B2 (ja) 電子回路基板およびその製造方法
US6761834B2 (en) Electrostatic deposition of high temperature, high performance liquid crystalline polymers
JP2022070936A (ja) 熱可塑性液晶ポリマーフィルム、積層体、および成形体、ならびにそれらの製造方法
JP2005105165A (ja) 低温積層可能な熱可塑性液晶ポリマーフィルム
TW202417551A (zh) 製造液晶聚合物薄膜的方法
JP7024143B2 (ja) 熱可塑性液晶ポリマーフィルム、積層体、および成形体、ならびにそれらの製造方法
KR20240054164A (ko) 액정 폴리머 필름을 제조하기 위한 방법
KR20230121612A (ko) 액정 고분자 복합재, 액정 고분자 복합재 필름, 및그를 포함하는 금속 클래드 라미네이트

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4621690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250