CN1914714B - 基板处理装置及半导体装置的制造方法 - Google Patents

基板处理装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN1914714B
CN1914714B CN2004800413117A CN200480041311A CN1914714B CN 1914714 B CN1914714 B CN 1914714B CN 2004800413117 A CN2004800413117 A CN 2004800413117A CN 200480041311 A CN200480041311 A CN 200480041311A CN 1914714 B CN1914714 B CN 1914714B
Authority
CN
China
Prior art keywords
mentioned
substrate
shield
container handling
processing space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800413117A
Other languages
English (en)
Other versions
CN1914714A (zh
Inventor
置田阳一
揖斐恒治
铃木实
立野勇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1914714A publication Critical patent/CN1914714A/zh
Application granted granted Critical
Publication of CN1914714B publication Critical patent/CN1914714B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

本发明提供一种基板处理装置及半导体装置的制造方法，该基板处理装置由下述部分构成：处理容器，其通过排气系统排气，并具备保持被处理基板的基板保持台，并在内部区划出处理空间，由遮蔽板将上述处理空间分割为包括上述被处理基板的表面的第一处理空间部分和由上述处理空间的剩余区域构成的第二处理空间部分，在上述遮蔽板上形成有大于等于上述被处理基板的开口部；处理气体供给线路，其向上述处理容器中导入蚀刻气体；等离子体发生源，其在上述处理空间内形成等离子；高频源，其与上述基板保持台相结合。

Description

基板处理装置及半导体装置的制造方法
技术领域
本发明涉及蚀刻技术，尤其是涉及用于半导体装置的制造的蚀刻装置。 
等离子蚀刻是半导体装置的制造中不可或缺的技术，在通常的半导体装置的制造中，使用以平行平板式蚀刻装置为首的各种各样的蚀刻装置。 
在以往的半导体装置的制造工序中，蚀刻技术主要应用于以SiO2为主的绝缘膜的图形刻画，或是Al、W、Ti等的金属膜的图形刻画。 
另一方面，在最近的铁电存储器(FeRAM)等的具有如PZT(Pb(Zr，Ti)O3)、PLZT((Pb)(Zr，Ti)O3)、BST(BiSrTiO3)、STO(SrTiO3)的铁电体膜或高介电率膜，并且具有由Pt、Ir、Ru的蒸气压低的金属材料构成的电极膜的半导体装置的制造中，蚀刻这些膜需要高的电子密度及电子能量(电子温度)，因此就需要使用ECR型、螺旋型、ICP(电感耦合)型等的高密度等离子蚀刻装置。其中尤以ICP型蚀刻装置的装置结构比较简单，而被广泛地应用。 
背景技术
图1A～1D表示以往的FeRAM制造工序的一部分，尤其表示铁电体电容器的制造工序。 
参照图1A，在硅基板上1形成绝缘膜2，从而覆盖省略了图示的存储器元件晶体管，在上述绝缘膜2上，通过Ti等粘合层(未图示)形成有由Pt等贵金属、IrO2、SrRuO3等的导电性氧化物构成的下部电极层3。并且在上述下部电极3上，形成有PZT(Pb(Zr、Ti)O3)等的铁电体膜4，在上述铁电体膜4上，形成有由Pt、Ir、Ru等的贵金属、IrO2、SrRuO3等的导电性氧化物构成的上部电极层5。 
然后，在图1B的工序中，通过光刻法工序对上述上部电极层5刻画图形，在上述铁电体膜4上形成上部电极5A。 
在图1B的工序中，进而通过在氧环境中的热处理，对在上述铁电体膜4 中上述上部电极层5的图形刻画时形成的氧损失进行补偿，进而在图1C的工序中，通过光刻法工序对上述铁电体膜4刻画图形，并且在上述下部电极层3上形成铁电体电容器绝缘膜4A。 
在图1C的工序中，进而在氧环境中对如此形成的铁电体电容器绝缘膜4A进行热处理，从而对在上述铁电体膜4的图形刻画时在上述铁电体电容器绝缘膜4A中形成的氧损失进行补偿，进而通过Al2O3等的对于氢元素的渗透具有阻挡性的第一封装层6，对上述上部电极5A及铁电体电容器绝缘膜4A进行覆盖。 
进而，在图1D的工序中，通过光刻法工序，对上述下部电极层3及其下的Ti粘合层刻画图案，从而形成下部电极3A。 
进而在图1D的工序中，形成由Al2O3等构成的第二封装层7，由该第二封装层7覆盖着上述的第一封装层6那样对如此形成的铁电体电容器进行覆盖。 
在这样的FeRAM的制造工序中，虽然在对上述下部电极层3、铁电体膜4以及上部电极层5刻画图形的光刻法工序中，使用等离子蚀刻处理，但这些膜含有蒸气压低的金属元素，仅进行等离子体激发的自由基的作用不能达到足够的蚀刻速度，在基于自由基的蚀刻作用的基础上，还需要使用产生显著的溅射作用的高密度等离子蚀刻处理。 
图2表示在图1B～1D的高密度等离子蚀刻处理中以往使用的ICP型蚀刻装置10的结构。 
参照图2，ICP型蚀刻装置10在排气口10A排气，且具有区划出处理空间11A的石英罩11作为处理容器，并在上述处理容器11内设置有保持被处理基板W的基板保持台15。并且线圈12作为天线卷绕在上述处理容器11的外周。 
上述线圈12通过阻抗匹配电路13与高频电源14连接，从等离子气体供给口11a向上述处理容器11中导入Ar等的等离子气体，进而通过从上述高频电源14向线圈12供给高频电力，从而在上述处理容器11内形成等离子体。因此，通过从处理气体导入口11b向上述处理容器11内导入例如Cl及F等的含有卤素的蚀刻气体，从而在上述被处理基板W的表面上由上述等离子体激发蚀刻气体的自由基。 
进而，上述基板保持台15通过隔直流电容器16以及阻抗匹配电路17与高频偏置电源18连接，通过上述高频偏置电源18供给高频偏置功率，从而对上述基板保持台15施加负的偏置电位。 
这种偏置电位的施加结果，使上述等离子体中的Ar+等的正离子与自由基一起撞击上述基板保持台15上的被处理基板，在蚀刻的同时发生溅射，在与上述被处理基板W基本垂直的方向上，实现高效的异向性蚀刻。 
专利文献1：JP特开2000-195841号公报。 
专利文献2：JP特开昭57-96528号公报。 
专利文献3：JP特开昭58-168230号公报。 
专利文献4：JP特开平6-333881号公报。 
专利文献5：JP特开平6-243993号公报。 
专利文献6：JP特开平10-163180号公报。 
然而，对于被处理基板W，在如此地进行掺入溅射作用的等离子蚀刻时，溅射作用的结果如图3所示，会产生从上述被处理基板W溅射的粒子堆积在上述处理容器11的内壁面上的问题。特别是，如以图1A～1D对高密度等离子蚀刻装置进行说明的那样，在用于含有FeRAM等的铁电体电容器的半导体装置的制造时，容易发生蒸气压较低的Pt、Ir、Ru等贵金属膜的堆积。 
在图2的ICP型等离子蚀刻装置10的情况下，当这种导电性膜堆积在上述处理容器11的内壁面上时，来自上述线圈12的高频功率将无法到达处理容器11内的处理空间11A，则不能进行等离子蚀刻。另外，上述的处理容器11内壁面上的堆积物在脱落时会变为颗粒，从而降低半导体装置的制造成品率。 
在通常的SiO2类的绝缘膜和Al、W、Ti等的金属膜的等离子蚀刻中，即使如此在上述处理容器11的内壁面上产生堆积物，也可通过向上述处理容器11中供给清洁气体，进而通过上述高频源14供给高频功率，在上述处理容器中激发等离子体，从而高效地去除上述堆积物。另外，在最近的低介电率层间绝缘膜的等离子蚀刻中，也可通过向上述处理容器11中供给氧气等氧化气体，进而用来自高频源14的高频功率来驱动上述高频线圈12，在上述处理容器中激发氧元素等离子体，从而高效地去除在处理容器11的内壁上附着的碳氢化合物等的堆积物。 
对此，在含有FeRAM等的蒸气气压低、蚀刻速度慢的材料的半导体装置的制造中，在上述处理容器11的内壁面上附着的堆积物多为贵金属等蒸气压较低的材料，因此会使上述等离子蚀刻处理无效，为了高效、高成品率地进行等离子蚀刻，则需要拆开等离子蚀刻装置10，频繁地对处理容器11进行湿洗。然而，这样频繁维护会导致半导体装置的制造效率降低。 
本发明的一个课题在于提供一种基板处理装置，其由下述部分构成：处理容器，其通过排气系统排气，具备保持被处理基板的基板保持台，并在内部区划出处理空间，处理气体供给线路，其向上述处理容器中导入蚀刻气体，等离子体发生源，其在上述处理空间内形成等离子体，高频源，其与上述基板保持台相结合，其中，在上述处理容器内具备遮蔽板，其将上述处理空间分割为，包括上述被处理基板的表面的第一处理空间部分、和由上述处理空间的剩余区域构成的第二处理空间部分，在上述遮蔽板上形成有大于上述被处理基板的开口部。 
本发明的另一个课题在于提供一种基板处理装置，由下述部分构成：处理容器，其通过排气系统排气，具有备保持被处理基板的基板保持台，并在内部区划出处理空间；处理气体供给线路，其向上述处理容器中导入蚀刻气体；等离子体发生源，其在上述处理空间内形成等离子体；高频源，其与上述基板保持台相结合，其特征在于：在上述处理容器内具有遮蔽板，该遮蔽板将上述处理空间分割为第一处理空间部分和由上述处理空间的剩余区域构成的第二处理空间部分，其中，该第一处理空间部分包括上述被处理基板的表面，该第二处理空间部分内供给有高频功率以激发等离子体，上述遮蔽板配置在比用于发生上述高频功率的线圈更靠近上述基板保持台一侧的位置，该线圈卷绕在上述第二等离子体空间部分的外周，在上述遮蔽板上，形成有大于上述被处理基板的开口部，沿着上述开口部，朝向上述开口部的中心向上方倾斜地形成有倾斜面，上述倾斜面区划出上述开口部，上述遮蔽板具有延伸部，该延伸部设在上述倾斜面的区划出上述开口部的边缘部上，而且相对上述被处理基板的表面垂直向上方延伸。 
本发明的其他另一个课题在于提供一种半导体装置的制造方法，包括对 基板上的膜刻画图案的工序，其特征在于，包括：保持工序，其将形成了上述膜的基板保持在处理容器中的基板保持台上而作为被处理基板，该处理容器通过排气系统进行排气，并内部区划出处理空间；蚀刻工序，其向上述处理容器中导入蚀刻气体，在上述处理空间中形成等离子体，对上述基板保持台施加偏置电压，以此对上述膜进行蚀刻；捕获工序，其通过遮蔽板来捕获在进行上述蚀刻工序时从上述被处理基板溅射出的粒子，其中，上述遮蔽板设在上述处理容器内，将上述处理空间分割为包括上述被处理基板的表面的第一处理空间部分和由上述处理空间的剩余区域构成的第二处理空间部分，该第二处理空间部分内供给有高频功率以激发等离子体，并且上述遮蔽板配置在比用于发生上述高频功率的线圈更靠近上述基板保持台一侧的位置，该线圈卷绕在上述第二等离子体空间部分的外周，在上述遮蔽板上形成有大于上述被处理基板的开口部；沿着上述开口部，朝向上述开口部的中心向上方倾斜地形成有倾斜面，上述倾斜面区划出上述开口部，上述遮蔽板具有延伸部，该延伸部设在上述倾斜面的区划出上述开口部的边缘部上，而且相对上述被处理基板的表面垂直向上方延伸。 
根据本发明，在使用高密度等离子体对基板保持台上的被处理基板进行等离子蚀刻时，能够利用上述遮蔽板高效地捕捉伴随等离子蚀刻产生的溅射作用而从上述被处理基板放出的粒子，从而能够抑制堆积物向上述处理容器内壁堆积。此时，由于在上述遮蔽板上形成有大于上述被处理基板的开口部，因此即使上述遮蔽板上堆积的堆积物脱落，也不会下落到上述被处理基板上，通过使用这种遮蔽板，使半导体装置的制造成品率不会下降。另外，通过在上述遮蔽板上形成大于上述被处理基板的开口部，使在上述基板前表面上也能够进行同样的等离子蚀刻。 
通过以下参照附图进行的本发明的详细说明，本发明的其他课题及特征会更加清楚。 
图1A～1D是表示以往的铁电体电容器制造工序的图。 
图2是表示以往的ICP型高密度等离子蚀刻装置的结构的图。 
图3是说明图2的等离子蚀刻装置的问题点的图。 
图4是表示本发明第一实施例的等离子蚀刻装置的结构的图。 
图5是表示用于图4的等离子蚀刻装置的遮蔽板的结构的图。 
 图6是表示图5的遮蔽板的一个变形例的图。 
图7是表示本发明第二实施例的等离子蚀刻装置的结构的图。 
图8是表示图7的等离子蚀刻装置的一个变形例的图。 
图9是表示本发明第一实施例的等离子蚀刻装置的结构的图。 
图10是表示本发明第三实施例的等离子蚀刻装置的结构的图。 
[第一实施例] 
图4表示本发明的第一实施例的等离子蚀刻装置20的结构。 
参照图4，上述ICP型蚀刻装置20在排气口20A排气，且具有区划出处理空间21A的石英钟罩21作为处理容器，在上述处理容器21内，设置有水平保持被处理基板W的基板保持台25。另外，线圈22作为天线卷绕在上述处理容器21的外周。上述处理容器21由以下部分构成：套筒状的侧壁部21B，其由石英玻璃制成、并区划出上述处理空间21A；金属盖21C，其形成在上述石英侧壁部21B上，并盖在上述处理空间21A的上部；主体部21D，其在上述石英侧壁部21B的下部围着上述基板保持台25，支撑上述石英侧壁部21B，并形成有上述排气口20A。 
上述线圈22通过阻抗匹配电路23而与高频电源24相连，从上述金属盖21C上形成的等离子气体供给口21a向上述处理容器21中导入He、Ne、Ar、Kr、Xe等的等离子气体，再由上述高频电源24向线圈22供给高频电力，从而在上述处理容器21内形成等离子体。因此，通过从形成于上述主体部21D上的处理气体导入口21b向上述处理容器21内导入例如含有F及Cl等卤素的如Cl2、CCl4、CF4、CHF3等的蚀刻气体，从而在上述被处理基板W的表面上由上述等离子体激发蚀刻气体的自由基。 
进而上述基板保持台25通过隔直流电容器16及阻抗匹配电路27与高频偏置电源28连接，由上述高频偏置电源28供给高频偏置功率，从而对上述基板保持台25施加负的偏置电位。 
这种偏置电位的施加结果，使上述等离子体中的Ar+等的正离子与自由基共同撞击上述基板保持台25上的被处理基板，在上述被处理基板W上，在由上述等离子体进行的蚀刻的同时发生溅射，可在与上述被处理基板W大致垂直的方向上，实现高效的异向性蚀刻。 
在图4的ICP型等离子蚀刻装置20中，进而对由于溅射而从上述基板W放出的溅射粒子进行捕获，为了尽可能地抑制在上述处理容器21的内壁上的堆积物的形成，在上述被处理基板W上方以覆盖上述被处理基板W的 方式形成由石英或氧化铝等的绝缘物制成的遮蔽板26，从而使上述处理容器21内的处理空间21A被分割为包括上述基板表面并产生蚀刻以及溅射的处理空间部分21A1和通过上述线圈21供给高频功率并激发高密度等离子体的处理空间部分21A2，在上述遮蔽板26上，形成大于等于上述被处理基板W直径的开口部26A。 
在图4的等离子蚀刻装置20中，在上述处理空间21A2中被激发后的蚀刻气体的自由基以及离子，通过上述遮蔽板26中的开口部26A而到达上述被处理基板W的表面，在整个基板前表面同样进行高效的蚀刻。 
另一方面，在通过与上述离子的撞击相伴的溅射作用而被放出的溅射粒子中，向上述处理容器21的侧壁面飞散的粒子被上述遮蔽板26捕获，其结果，将不会在上述处理容器21的侧壁面上形成堆积物。 
并且，在图4的等离子蚀刻装置20中，在上述被处理基板W的正上方，以比上述被处理基板W的直径大的直径，形上述遮蔽板26中的开口部26A，因此，即使形成在上述遮蔽板26上的堆积物脱落，脱落的堆积物也不会落到被处理基板W上，从而能够回避半导体装置的制造成品率下降的问题。 
尤其当上述被处理基片W是直径为15至20cm的晶片时，将上述开口部26A设置得比上述晶片直径大0.5～5cm，进而将上述被处理基板W的表面和上述遮蔽板26间的距离H设为等于或小于15cm，从而即使从上述遮蔽板26脱落的堆积物经过不规则的曲线路径下落时，也能够降低其落到上述被处理基板W表面的概率。 
当在图4的等离子蚀刻装置20中进行蚀刻处理时，通过在本实施例中将上述石英侧壁部21B上的金属盖21C接地，使从高频电源28通过基板保持台25向上述被处理基板W施加的负的基板偏置电压有效地工作，能够达到高的蚀刻速度。同时，由于这种结构，穿过上述开口部26A而堆积到上述金属盖21C的下侧面上的溅射离子会受到穿过上述开口部26A新到来的带电粒子的逆溅射作用，其结果，在上述处理容器21中，在位于上述被处理基板W正上方的部分上形成的堆积物为微量。即，在这种结构中，在上述金属盖21C的下表面上，在上述被处理基板W的正上方的部分上不会堆积形成厚堆积物。因此，即使上述开口部26A露出上述被处理基板W，从上述金属盖21C通过上述开口部26A落到上述基板W上的堆积物也会很少。 
图5表示上述遮蔽板26的细节。 
参照图5，在上述遮蔽板26的下表面，通过喷砂处理，以0.1～几微米的间隔形成细小的凹凸26a。 
通过形成这种凹凸26a，增大上述遮蔽板26下表面的表面积，从上述被处理基板W的表面溅射的堆积物W‘将被该凹凸面26a有效地捕获。另外，如此增加上述遮蔽板26下侧面的表面积的结果是，单位面积上堆积物W‘的厚度降低。 
此外，在图5中，将上述凹凸面表示为具有矩形截面的形式，但这仅为模式图，也可以具有如图6所示的锯齿波状的截面或是不规则的截面。 
在图4的等离子处理装置20中，可以得到这样的优良效果，即基板保持台25用于保持被处理基板W的水平，可以容易的装卸基板，且可以减轻由基板上方的下落物引起的被处理基板W的污染等。 
[第二实施例] 
图7表示本发明的第二实施例的等离子蚀刻装置40的结构。在图7中，与在先说明过的部分对应的部分将被附以同一参照符号，并省略其说明。 
参照图7，上述等离子蚀刻装置40具有与图4的等离子蚀刻装置20类似的结构，但代替上述遮蔽板26而具有遮蔽板46。 
遮蔽板46与上述遮蔽板26相同，具有大于等于上述被处理基板W直径的开口部46A，在上述遮蔽板46中的包含上述开口部46A的内缘部在临近上述开口部46A的中心的部分46B形成向上方倾斜的斜面。 
在上述图7的等离子蚀刻装置40中，通过在上述遮蔽板46上如此形成向上方倾斜的斜面46B，使上述被处理基板W放出的溅射粒子的捕获面积增大，能够更为有效地抑制在上述石英侧壁部21B上的溅射粒子的堆积，以及能够去除由堆积物的脱落引起的颗粒。另外，通过形成这种斜面46B，即使脱落的堆积物落到上述遮蔽板46上，这种脱落物也不会通过上述开口部46A落到被处理基板W的表面上。 
图8表示图7的等离子蚀刻装置40的一个变形例的等离子蚀刻装置40A的结构。在图8中，与在先说明过的部分对应的部分将被附以同一参照符号，并省略其说明。 
参照图8，在等离子蚀刻装置40A中，在上述斜面46B的内缘部形成向上方延伸的延伸部46C，从而区划出上述开口部46A。通过形成这种延伸部46C，进一步增大了对上述溅射粒子的捕获面积，并且有效地阻止了遮蔽板46上的堆积物的脱落及再落到上述被处理基板W的表面上。 
[第三实施例] 
图9表示本发明的第三实施例等离子蚀刻装置60的结构。在图9中，与在先说明过的部分对应的部分将被附以同一参照符号，并省略其说明。 
参照图9，上述等离子蚀刻装置60具有与图4的等离子蚀刻装置20类似的结构，而在上述遮蔽板46的一部分设置有对上述遮蔽板46的温度进行控制的加热器等的温度控制部46H。 
包括在装卸上述被处理基板W时，上述温度控制部46H均将上述遮蔽板46的温度保持在从平时的几十度到200℃左右，由此，可以抑制这种情况的发生：即上述遮蔽板46的温度在例如更换被处理基板的W时下降，由于热膨胀系数的差，导致上述遮蔽板46捕获的堆积物脱落，进而落到被处理基板W上。 
此外，这种温度调节部46H也可以设置为先前的实施例或以下说明的实施例中的任意一种。 
[第四实施例] 
图10表示本发明的第四实施例的等离子蚀刻装置80的结构。在图10中，与在先说明过的部分对应的部分将被附以同一参考照号，并省略其说明。 
在本实施例中，在图7的等离子蚀刻装置40中，将由石英、氧化铝构成的遮蔽板46置换为金属遮蔽板86。 
这样，当在上述处理容器21中设置了金属遮蔽板86时，这种金属遮蔽板86的电位会影响上述处理容器21中等离子体的形成。 
因此，在图10的等离子蚀刻装置80中，为了控制上述金属遮蔽板86的电位，对上述金属遮蔽板86进行通电连接，并设置有电压控制电路86A。 
根据这种结构，不会对上述处理容器21中的等离子体形成带来实质性影响，并能够抑制溅射粒子向处理容器21内壁的堆积。 
以上，就ICP型等离子蚀刻装置对本发明进行了说明，但本发明并不限于这种特定的等离子蚀刻装置，对于ECR型等其它形式的高密度等离子蚀刻装置也可同样适用。 
使用本发明的等离子蚀刻装置，能够形成先前由图1A～1D说明的铁电体电容器。此时，通过使用本发明的等离子蚀刻装置，不仅对形成于基板上的PZT膜，而且对PLZT((Pb，La)(Zr，Ti)O3)膜、SBT(SrBi2(Ta，Nb) 2O9)膜等、其它的铁电体膜、BST(BaSrTiO3)膜、STO(SrTiO3)膜、HfO2膜等的高介电率膜、含有Al、Ti等的金属元素的金属氧化膜、还有含有Pt、Ir、Ru、Co、Fe、Sm、Ni中任意一种的金属氧化膜或化合物膜，均可实现高效、高成品率的刻画图形。 
工业上的可利用性 
根据本发明，当使用高密度等离子体来对基板保持台上的被处理基板进行等离子蚀刻时，能够通过上述遮蔽板，对由于伴随等离子蚀刻产生的溅射作用而从上述被处理基板放出的粒子进行有效地捕捉，从而能够抑制在上述处理容器内壁上的堆积物的形成。此时，由于上述遮蔽板具有大于等于上述被处理基板的开口部，因此即使堆积在上述遮蔽板上的堆积物脱落，也不会落到上述被处理基板上，通过使用这种遮蔽板，使半导体装置的制造成品率不会下降。另外，通过在上述遮蔽板上形成大于等于上述被处理基板的开口部，能够在上述基板前表面上进行同样的等离子蚀刻。 

Claims (15)

1.一种基板处理装置，由下述部分构成：
处理容器，其通过排气系统排气，具有保持被处理基板的基板保持台，并在内部区划出处理空间，
处理气体供给线路，其向上述处理容器中导入蚀刻气体，
等离子体发生源，其在上述处理空间内形成等离子体，
高频源，其与上述基板保持台相结合，
其特征在于：
在上述处理容器内具有遮蔽板，该遮蔽板将上述处理空间分割为第一处理空间部分和由上述处理空间的剩余区域构成的第二处理空间部分，其中，该第一处理空间部分包括上述被处理基板的表面，该第二处理空间部分内供给有高频功率以激发等离子体，
上述遮蔽板配置在比用于发生上述高频功率的线圈更靠近上述基板保持台一侧的位置，该线圈卷绕在上述第二处理空间部分的外周，
在上述遮蔽板上，形成有大于上述被处理基板的开口部，
沿着上述开口部，朝向上述开口部的中心向上方倾斜地形成有倾斜面，上述倾斜面区划出上述开口部，
上述遮蔽板具有延伸部，该延伸部设在上述倾斜面的区划出上述开口部的边缘部上，而且相对上述被处理基板的表面垂直向上方延伸。
2.如权利要求1所述的基板处理装置，其特征在于，上述遮蔽板被设在上述基板保持台的上方。
3.如权利要求1所述的基板处理装置，其特征在于，上述遮蔽板至少在其下表面形成有凹凸图案。
4.如权利要求1所述的基板处理装置，其特征在于，上述遮蔽板在其局部具有相对于上述被处理基板的表面倾斜的倾斜面。
5.如权利要求1所述的基板处理装置，其特征在于，上述遮蔽板由绝缘物构成。
6.如权利要求1所述的基板处理装置，其特征在于，上述遮蔽板由石英玻璃或氧化铝构成。
7.如权利要求1所述的基板处理装置，其特征在于，上述遮蔽板由金属构成，并且上述基板处理装置还包括控制上述遮蔽板的电位的控制电路。
8.如权利要求1所述的基板处理装置，其特征在于，上述基板保持台保持上述被处理基板为水平。
9.如权利要求1所述的基板处理装置，其特征在于，上述处理容器具有与上述被处理基板相对的导体盖，并且上述导体盖接地。
10.如权利要求1所述的基板处理装置，其特征在于，上述处理容器具有由电介质材料构成的侧壁面，上述等离子体发生源由卷绕在上述处理容器上的线圈构成。
11.一种半导体装置的制造方法，包括对基板上的膜刻画图案的工序，其特征在于，包括：
保持工序，其将形成了上述膜的基板保持在处理容器中的基板保持台上而作为被处理基板，该处理容器通过排气系统进行排气，并内部区划出处理空间，
蚀刻工序，其向上述处理容器中导入蚀刻气体，在上述处理空间中形成等离子体，对上述基板保持台施加偏置电压，以此对上述膜进行蚀刻，
捕获工序，其通过遮蔽板来捕获在进行上述蚀刻工序时从上述被处理基板溅射出的粒子，其中，上述遮蔽板设在上述处理容器内，将上述处理空间分割为包括上述被处理基板的表面的第一处理空间部分和由上述处理空间的剩余区域构成的第二处理空间部分，该第二处理空间部分内供给有高频功率以激发等离子体，并且上述遮蔽板配置在比用于发生上述高频功率的线圈更靠近上述基板保持台一侧的位置，该线圈卷绕在上述第二处理空间部分的外周，在上述遮蔽板上形成有大于上述被处理基板的开口部；
沿着上述开口部，朝向上述开口部的中心向上方倾斜地形成有倾斜面，上述倾斜面区划出上述开口部，
上述遮蔽板具有延伸部，该延伸部设在上述倾斜面的区划出上述开口部的边缘部上，而且相对上述被处理基板的表面垂直向上方延伸。
12.如权利要求11所述的半导体装置的制造方法，其特征在于，由上述基板保持台保持上述基板为水平。
13.如权利要求11所述的半导体装置的制造方法，其特征在于，上述膜为铁电体膜。
14.如权利要求11所述的半导体装置的制造方法，其特征在于，上述膜为含有Al及Ti中任意一种的金属氧化膜。
15.如权利要求11所述的半导体装置的制造方法，其特征在于，上述膜包含Pt、Ir、Ru、Co、Fe、Sm、Ni中的任意一种。
CN2004800413117A 2004-03-31 2004-03-31 基板处理装置及半导体装置的制造方法 Expired - Fee Related CN1914714B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/004602 WO2005104203A1 (ja) 2004-03-31 2004-03-31 基板処理装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1914714A CN1914714A (zh) 2007-02-14
CN1914714B true CN1914714B (zh) 2011-09-28

Family

ID=35197265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800413117A Expired - Fee Related CN1914714B (zh) 2004-03-31 2004-03-31 基板处理装置及半导体装置的制造方法

Country Status (4)

Country Link
US (2) US20070178698A1 (zh)
JP (1) JP4421609B2 (zh)
CN (1) CN1914714B (zh)
WO (1) WO2005104203A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288484B1 (en) 2004-07-13 2007-10-30 Novellus Systems, Inc. Photoresist strip method for low-k dielectrics
US7202176B1 (en) * 2004-12-13 2007-04-10 Novellus Systems, Inc. Enhanced stripping of low-k films using downstream gas mixing
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US7740768B1 (en) 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
KR20090024522A (ko) * 2007-09-04 2009-03-09 주식회사 유진테크 기판처리장치
US9337004B2 (en) * 2009-04-06 2016-05-10 Lam Research Corporation Grounded confinement ring having large surface area
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
KR101770008B1 (ko) 2009-12-11 2017-08-21 노벨러스 시스템즈, 인코포레이티드 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
JP2012109446A (ja) * 2010-11-18 2012-06-07 Tokyo Electron Ltd 絶縁部材及び絶縁部材を備えた基板処理装置
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
TWI582256B (zh) 2013-02-04 2017-05-11 愛發科股份有限公司 薄型基板處理裝置
CN109461685B (zh) * 2014-02-27 2022-03-08 株式会社思可林集团 基板处理装置
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
JP6434617B2 (ja) * 2015-05-22 2018-12-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法
KR20190002618A (ko) * 2016-04-29 2019-01-08 레트로-세미 테크놀로지스, 엘엘씨 Ｖｈｆ ｚ－코일 플라즈마 소스
JP6667797B2 (ja) * 2016-11-16 2020-03-18 日本電気硝子株式会社 ガラス基板の製造方法
US10886113B2 (en) * 2016-11-25 2021-01-05 Applied Materials, Inc. Process kit and method for processing a substrate
JP6902991B2 (ja) 2017-12-19 2021-07-14 株式会社日立ハイテク プラズマ処理装置
CN109950121B (zh) * 2019-04-15 2021-07-27 江苏鲁汶仪器有限公司 一种通电离子源挡板
GB201919215D0 (en) 2019-12-23 2020-02-05 Spts Technologies Ltd Method and apparatus for plasma etching
GB201919220D0 (en) 2019-12-23 2020-02-05 Spts Technologies Ltd Method of plasma etching
JP7116248B2 (ja) 2020-04-03 2022-08-09 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
JP2022076807A (ja) * 2020-11-10 2022-05-20 東京エレクトロン株式会社 基板処理装置
CN114203594A (zh) * 2021-12-08 2022-03-18 北京北方华创微电子装备有限公司 去气腔室及半导体工艺设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022805A (en) * 1995-11-13 2000-02-08 Sony Corporation Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2745895B2 (ja) * 1991-10-04 1998-04-28 住友金属工業株式会社 プラズマ装置
JP3360461B2 (ja) * 1995-01-31 2002-12-24 ソニー株式会社 メタル成膜工程の前処理方法
US6007673A (en) * 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device
TW403959B (en) * 1996-11-27 2000-09-01 Hitachi Ltd Plasma treatment device
US5900064A (en) * 1997-05-01 1999-05-04 Applied Materials, Inc. Plasma process chamber
JPH11283969A (ja) * 1998-03-30 1999-10-15 Rohm Co Ltd ウェハ固定リング
US6203657B1 (en) * 1998-03-31 2001-03-20 Lam Research Corporation Inductively coupled plasma downstream strip module
JP2000012523A (ja) * 1998-06-22 2000-01-14 Fujitsu Ltd 半導体装置の製造方法
JP2001257201A (ja) * 2000-03-09 2001-09-21 Hitachi Ltd マイクロ波プラズマ処理装置
US6446572B1 (en) * 2000-08-18 2002-09-10 Tokyo Electron Limited Embedded plasma source for plasma density improvement
JP3889918B2 (ja) * 2000-08-25 2007-03-07 富士通株式会社 プラズマエッチング方法、プラズマエッチング装置及びプラズマ処理装置
JP3739325B2 (ja) * 2001-09-20 2006-01-25 株式会社日立製作所 有機絶縁膜のエッチング方法
JP2003217899A (ja) * 2002-01-17 2003-07-31 Anelva Corp プラズマ処理装置及びプラズマ処理方法
US20070170867A1 (en) * 2006-01-24 2007-07-26 Varian Semiconductor Equipment Associates, Inc. Plasma Immersion Ion Source With Low Effective Antenna Voltage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022805A (en) * 1995-11-13 2000-02-08 Sony Corporation Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2001-257201A 2001.09.21
JP特开2002－75963A 2002.03.15
JP特开2003-168676A 2003.06.13
JP特开2003-217899A 2003.07.31
JP特开平11-283969A 1999.10.15
JP特开平5-102085A 1993.04.23

Also Published As

Publication number Publication date
CN1914714A (zh) 2007-02-14
US20120231553A1 (en) 2012-09-13
JPWO2005104203A1 (ja) 2008-03-13
JP4421609B2 (ja) 2010-02-24
US20070178698A1 (en) 2007-08-02
WO2005104203A1 (ja) 2005-11-03

Similar Documents

Publication Publication Date Title
CN1914714B (zh) 基板处理装置及半导体装置的制造方法
KR100313468B1 (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
CN101652840B (zh) 等离子体处理装置及防附着部件的制造方法
KR960019528A (ko) 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자
US20030077843A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
JP2007042818A (ja) 成膜装置及び成膜方法
JP3816081B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
CN112259457A (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
US8133325B2 (en) Dry cleaning method for plasma processing apparatus
JP2001308077A (ja) 半導体製造装置
JP2008098339A (ja) プラズマ処理装置、プラズマ処理方法、およびプラズマ処理装置のクリーニング方法
EP0909837B1 (en) Chemical vapor deposition apparatus and cleaning method thereof
JP2002280380A (ja) 半導体装置の成膜方法
JP3013418B2 (ja) 誘電体薄膜と薄膜デバイスとそれらの製造方法
JP4179047B2 (ja) プラズマ処理装置
KR100791532B1 (ko) 기판처리 장치 및 반도체 장치의 제조방법
CN115172163A (zh) 等离子体蚀刻方法
US20130284701A1 (en) Method of manufacturing dielectric device and ashing method
JP2011100865A (ja) プラズマ処理方法
JP4357397B2 (ja) プラズマ処理による試料処理方法
JP2012114156A (ja) 圧電素子の製造方法
TW200532793A (en) Substrate processing system and process for fabricating semiconductor device
JP5800710B2 (ja) 圧電素子の製造方法
KR100345674B1 (ko) 성장형 디펙트를 이용한 반도체 소자의 전하저장 전극형성방법
JP2004228272A (ja) プラズマ処理装置及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa County, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20200331