CN1906718A - 叠层陶瓷电容器 - Google Patents

叠层陶瓷电容器 Download PDF

Info

Publication number
CN1906718A
CN1906718A CNA2004800407402A CN200480040740A CN1906718A CN 1906718 A CN1906718 A CN 1906718A CN A2004800407402 A CNA2004800407402 A CN A2004800407402A CN 200480040740 A CN200480040740 A CN 200480040740A CN 1906718 A CN1906718 A CN 1906718A
Authority
CN
China
Prior art keywords
oxide
layer
element body
interior electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800407402A
Other languages
English (en)
Other versions
CN1906718B (zh
Inventor
中野幸惠
野村武史
田口安隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1906718A publication Critical patent/CN1906718A/zh
Application granted granted Critical
Publication of CN1906718B publication Critical patent/CN1906718B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

通过将构成叠层陶瓷电容器的叠层介电元件中的残余应力和该叠层介电元件本体外表面上的残余应力设定至预定值或预定值以上，能够得到具有高介电常数、大的捕获电容、和高可靠性的叠层陶瓷电容器。

Description

叠层陶瓷电容器
发明领域
本发明涉及叠层陶瓷电容器，特别是涉及具有能够获得高介电常数和大捕获电容的薄电介质层的小型(即，微型化)叠层陶瓷电容器。
背景技术
叠层陶瓷电容器已经广泛用作具有小尺寸和大电容并具有高可靠性的电元件，以及许多此类叠层陶瓷电容器已经被安装在电子设备中。
近年来，已经被要求为电子设备提供小型结构和高可靠性，以及此类要求也期望用于叠层陶瓷电容器，以便提供或实现小型结构，大电容，低价格和高可靠性。
叠层陶瓷电容器包括叠层介电元件体，它是通过交替叠层电介质层和内部电极层来形成，并且为它提供了外部电极。此类叠层介电元件体通过交替地叠层两类原料层，即内部电极层的原料层和电介质层的原料层，和同时烧结该两类原料层来形成。因此，要求内部电极层的原料具有即使两种原料层同时进行烧结也不与电介质层的原料反应的性能。为此，在现有技术中，贵金属比如铂(Pt)或钯(Pd)已经被用作内部电极层的材料。近年来，按照不断提高的对大电容的需求，已经要求在叠层陶瓷电容器中增加引入内部电极层的数目。然而，此类贵金属是昂贵的，因此就成本来说，它的使用是不适当的。
为了消除此类缺陷，已认识到，使用镍(Ni)-廉价的非金属材料作为内部电极层的材料，并且已经开发了能够在其中镍不被氧化的还原气氛中和在烧结条件下被烧结的介电材料。结果，在制造此类叠层陶瓷电容器中能够实现成本的显著降低。
如上所述，根据对电子设备提出的小型或微型化结构和高可靠性要求，还要求作为电子元件的叠层陶瓷电容器具有小型结构。然而，叠层陶瓷电容器的小型结构将导致有效面积减少。
电容一般被表示为：
C＝ε0×εS×n×S/d
其中C：电容(F)；n：有效电介质层的数目；ε0：在真空条件下的介电常数；εS：相对介电常数；S：有效面积(m2)；d：电介质层的厚度。
为了即使把叠层陶瓷电容器微型化也获得基本上相同的电容，从以上等式可以看出，必需使电介质层变薄和以大量的叠层数目叠层电介质层。然而，使电介质层的厚度变薄和增加叠层电介质层的数目会很容易出现结构缺陷。该问题随叠层电介质层的数目增加而变得突出，以及在其中电介质层的厚度变得更薄和叠层电介质层的数目增加以满足小型结构和大电容的要求的最新技术中变得更加严重。
为了消除或解决此类问题，已经在各个方向上考虑和探索了各种对策。例如，日本未经审查的专利公开说明书(KOKAI)特开平8-236386披露了通过将压缩残余应力减低到不超过5OMPa的值来改进机械强度的技术。另一未经审查的日本专利公开说明书No.WO 01-033588公开了通过制备在内部电极中含有的组件而分别将叠层介电元件体在叠层方向和宽度方向上的膨胀系数控制在预定范围内的技术，从防止了裂纹产生和减少次品率。
发明内容
通过考虑在为了实现叠层陶瓷电容器的小型化而使电介质层变薄和增加电介质层的叠层数目中遇到的情况，构思出了本发明。本发明的目的是提供能够提供高介电常数，大捕获电容和高可靠性的叠层陶瓷电容器。
在研究叠层陶瓷电容器的性能等与在其中使电介质层变薄和增加电介质层的数目的情况下所引起的结构缺陷等之间的关系的过程中，本申请的发明人发现，在叠层陶瓷电容器中保留的应力和介电常数之间存在重要的关系，根据该发现，发明人完成了本发明。也就是说，发明人发现，在其中叠层陶瓷电容器具有不低于一定值的残余应力的情况下，此类叠层陶瓷电容器的介电常数变高，并且可获得大的捕获电容。
在以上知识的基础上，按以下几个方面构思了本发明。
在第一个方面，本发明提供了一种叠层陶瓷电容器，包括有电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，其中在平行于电场方向的表面中在该电场方向的拉伸应力残留在该叠层介电元件体中并且在与该电场方向平行地从该叠层介电元件体里面露出的露出表面上通过X射线衍射测量法计算的该拉伸应力的值是不低于50MPa。
根据该第一个方面，由于在平行于电场方向的表面中在该电场方向的拉伸应力残留在该叠层介电元件体中，因此，使用此类叠层介电元件体所获得的叠层陶瓷电容器能够提供高介电常数和大的捕获电容。一般说来，拉伸应力用正值来表示。
在第二个方面，本发明提供了一种叠层陶瓷电容器，包括有电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，其中在连接该叠层介电元件体两个端部的方向上的压缩应力残留在该叠层介电元件体中并且在与该电场方向平行地从该叠层介电元件体里面露出的露出表面上通过X射线衍射测量法计算的该压缩应力的值是不低于50MPa。
根据该第二个方面，由于在连接介电元件体的两个端部方向上的压缩应力残留在叠层介电元件体中，因此通过使用此类叠层介电元件体所获得的叠层陶瓷电容器能够提供高介电常数和大的捕获电容。一般说来，压缩应力用负值来表示。
在第三个方面，本发明提供了一种叠层陶瓷电容器，包括有电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，其中在连接该叠层介电元件体两个端部的方向上的压缩应力残留在该叠层介电元件体的外表面上并且在与该电场方向平行地从该叠层介电元件体里面露出的露出表面上通过X射线衍射测量法计算的该压缩应力的值是不低于100MPa。
根据该第三个方面，由于在连接该叠层介电元件体两个端部的方向上的压缩应力残留在该叠层介电元件体的外表面上，因此使用此类叠层介电元件体所获得的叠层陶瓷电容器能够提供高介电常数和大的捕获电容。
在第四个方面，本发明提供了一种叠层陶瓷电容器，包括有电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，其中在连接该叠层介电元件体两个端部的方向上的应力残留在该叠层介电元件体的外表面上并且满足方程式LS＝-Ln(n)×B和10≤B≤300，式中n：电介质层的叠层数；B：比例常数；LS：在与该叠层电介质元件体的电场方向垂直的外表面在伸向两个端部的方向上通过X射线衍射测定计算的该应力的值；以及Ln：自然对数。
根据该第四个方面，由于在所述条件中满足等式LS＝-Ln(n)×B和10≤B≤300，结果，通过使用此类叠层介电元件体获得的叠层陶瓷电容器能够提供高介电常数和大的捕获电容。
在以上各方面的进一步优选的实施方案中，内部电极层是由镍或镍合金形成和形成内部电极层的原料粉末具有不超过0.5μm，优选不超过0.3μm，和更优选不超过0.15μm的平均粒度。
根据此类实施方案，在形成内部电极层时的烧结温度降低，由此，与电介质层的烧结温度的温差能够变大，以及收缩系数的差异也变大。结果，能够为以上各方面的叠层陶瓷电容器提供更大的残余应力，从而可提供高介电常数和大的捕获电容。
在另一个优选实施方案中，在两个内部电极层之间的电介质层具有不超过5μm和更优选不超过2μm的厚度。根据该实施方案，电介质层的厚度制成薄的，它与内部电极层的厚度具有小的差别。因此，能够显著地达到由于在电介质和内部电极材料(Ni或Ni合金)之间的烧结特性的差别所带来的效果，使得能够获得大的残余应力，结果，能够获得具有高介电常数的叠层陶瓷电容器。
在进一步优选的实施方案中，该电介质层可以含有作为主要成分的钛酸钡。该电介质层可以进一步含有烧结助剂，包括SiO2作为主要组分和选自M的氧化物(M：选自Ba，Ca，Sr和Mg中的至少一种元素)、氧化锂和氧化硼的至少一种组分。
该电介质层可以进一步含有副组分，它包括选自氧化镁、氧化钙、氧化锂、氧化锶、和氧化铬中的至少一种第一副组分和选自R1(R1：Sc，Er，Tm，Yb，Lu，Y，Dy，Ho，Tb，Gd或Ru)的氧化物中的至少一种第二副组分。该电介质层可以进一步含有选自氧化钒、氧化钼、和氧化钨中的至少一种第三副组分，并且可以进一步包括选自氧化锰和氧化铬中的至少一种第四副组分。
根据该实施方案，在其中用于形成内部电极层的粉末材料的平均粒度小于用于形成电介质层的粉末材料的主要组分钛酸钡的平均粒度的情况下，它们的烧结特性的差异将变大，所以在烧结处理之后将保留大的残余应力。
如上所述，根据上述特征的本发明的叠层陶瓷电容器，当残余应力变大时，介电常数也变大。因此，具有大的残余应力的叠层陶瓷电容器能够提供大的捕获电容，因此，该叠层陶瓷电容器能够微型化。此外，根据本发明，通过利用电介质层和内部电极层之间的烧结特性的差异，能够给叠层陶瓷电容器提供大的残余应力，结果，能够实现高介电常数和大的捕获电容，因此是有利的。
从参照附图的以下说明和所进行的实验中可以更加清楚本发明的本质和进一步的特征。
附图说明
在附图中：
图1是根据本发明的叠层陶瓷电容器的部分剖开的透视图；
图2是显示本发明的叠层陶瓷电容器的基本结构的剖视图。
图3是用于解释本发明第一和第二方面的叠层陶瓷电容器的露出表面的透视图。
图4是用于解释本发明第三和第四方面的叠层陶瓷电容器的“垂直于电场方向的外表面”的透视图。
本发明的最佳实施方式
在下面将参照附图描述根据本发明的叠层陶瓷电容器的优选实施方案。
[叠层陶瓷电容器]
如图1图2所示，根据本发明的叠层陶瓷电容器具有由电介质层2和内部电极层3a交替叠层的叠层介电元件体10和在该叠层介电元件体10的两个端部上交替地连接各个内部电极层3的一对外部电极4，4。
在上述结构的叠层介电元件体10中，多个电介质层2和多个内部电极层3分别交替地叠层，并且这一对外部电极4，4分别连接到该叠层介电元件体10的每个端部。那就是，这些内部电极层3的每隔一层连接到该对外部电极4，4中的一个，而其余的内部电极层3则连接到该对外部电极4，4的另一个。
该叠层介电元件体10一般具有直角平行六面体形状，但它不局限于此类形状，以及它的尺寸也不是特别限制的，但按通常的设计来说，该尺寸可以是(长长度边：约0.4到5.6mm)×(短长度边：约0.2到5.0mm)×(高度：约0.2到1.9mm)。
[电介质层]
电介质层2的每一层都含有作为主要成分的钛酸钡，烧结助剂和其它副组分。作为烧结助剂使用的是包括主要成分的氧化硅和选自M的氧化物(M：从Ba、Ca、Sr和Mg中选出的至少一种元素)、锂氧化物、和硼氧化物中的至少一种成分。作为副组分，可以包含选自氧化镁、氧化钙、氧化锶、和氧化铬中至少一种的第一副组分和选自R1的氧化物中至少一种的第二副组分(R1：Sc，Er，Tm，Yb，Lu，Y，Dy，Ho，Tb，Gd或Ru)。该电介质层2可以进一步含有选自氧化钒、氧化钼、和氧化钨中至少一种的第三副组分，并且可以进一步包括选自氧化锰和氧化铬中至少一种的第四副组分。
该电介质层2可以含有除钛酸钡的主要组分之外的各种烧结助剂和副组分。烧结助剂和副组分的优选成分可以包括氧化镁，氧化钇，氧化钡，氧化钙、二氧化硅、氧化锰、氧化钒、和氧化钼。当所有组分是化学计量的氧化物时，相对于100mol BaTiO3的该烧结助剂和该副组分的含量比率优选被设定至下列范围。即，例如，MgO的含量设定至0.1到3mol的范围，Y2O3的含量设定至超过0mol到5mol或小于5mol的范围，BaO和CaO的总含量设定至2到12mol的范围，SiO2的含量设定至2到12mol的范围，MnO的含量设定至超过0mol到0.5mol或小于0.5mol的范围，V2O5的含量设定至超过0到0.3mol的范围，MoO3的含量设定至超过0到0.3mol的范围，以及V2O5和MoO3的总含量设定至超过0mol的范围。
各氧化物的氧化态不是特别规定或限制的，并且可以使用其中构成各氧化物的金属元素的比率是在以上规定范围内的各种氧化物。各电介质层2可以进一步包括其量是在能够实现本发明的目的和达到本发明的功能和效果的范围内的至少一种其它的化合物。
上述烧结助剂和副组分的含量根据下列原因来确定。
(1)如果氧化镁的含量低于上述量，叠层陶瓷电容器1的电容使用温度范围变成窄于所期望的值，使其实用性降低。另一方面，如果氧化镁的含量超过上述量，在烧结程度急剧降低，得不到足够致密的电介质层2。这导致降低了通过加速寿命试验所测定的叠层陶瓷电容器1的绝缘电阻特性并得不到高的介电常数。上述特性将在下文中称为“IR加速寿命”。
(2)氧化钇具有改进IR加速寿命和改进叠层陶瓷电容器1的直流偏流特性的功能。在氧化钇含量较低的情况下，通过添加氧化钇不能充分获得效果。另一方面，在氧化钇含量超过上述范围的情况下，相对介电常数减低，并且因为烧结程度的降低，不能获得任何足够致密的电介质层2。
(3)在其中氧化钡和氧化钙的总含量低于上述范围的情况下，在直流电场影响下随时发生大的电容变化，不能获得足够的IR加速寿命，以及难以使电容的温度特性保持在所需范围内。此外，在其中氧化钡和氧化钙的总含量超过上述范围的情况下，不能获得足够的IR加速寿命并且相对介电常数急剧降低。
(4)如果二氧化硅的含量低于上述范围，在叠层介电元件体10制作过程中电介质层2的烧结程度降低，得不到致密的电介质层2。另一方面，如果二氧化硅的含量超过上述范围，那么叠层陶瓷电容器1的初始绝缘电阻变得太低。
(5)氧化锰具有使电介质层2致密和改进IR加速寿命的功用。然而，如果氧化镁含量太大，将难以调小电容在直流电场的影响下的随时变化。
(6)氧化钒和氧化钼各自能够改进电容在直流电场的影响下的随时变化。另外，氧化钒能够改进击穿电压和氧化钼能够改进IR加速寿命。如果氧化钒和氧化钼的至少一种含量太大的话，那么初始绝缘电阻会极度降低。
电介质层2可以含有氧化铝。氧化铝具有允许在相对低温下烧结的功能。最好，氧化铝(按Al2O3化合物计)的含量不超过电介质层2的1wt％。在氧化铝含量太高的情况下，相对介电常数极度地降低和IR加速寿命缩短。
电介质层2的平均晶体粒度不超过0.6μm或，优选不超过0.45μm，和更优选不超过0.25μm。在电介质层2的平均晶体粒度不超过0.6μm的情况下，电容随时间的变化而变小，以及能够改进IR加速寿命。尤其是，在不超过0.45μm的情况下，晶体的各向异性变小，因此，电容随时间的变化进一步变小。在不超过0.25μm的情况下，IR加速寿命能够被进一步改进。虽然晶体粒度没有下限，为了使平均晶体粒度变小，有必要使用极度小粒度的介电材料粉末，然而，这将难以制备粉末的浆料。为此，通常，希望使平均晶体粒度不低于0.05μm。通过研磨电介质层2，化学法或热法蚀刻电介质层2的研磨表面和然后通过用扫描电子显微镜拍摄的图像以平面测量法为基础计算来获得平均晶体粒度。
电介质层2的各自厚度不是特别限制的。在厚度不超过5μm，甚至不超过2μm的情况下，应用本发明能够获得高介电常数。当电介质层通过印刷方法来形成时，厚度的下限通常是约0.5μm。电介质层的层数通常是约2到1500。在本发明中，在层数不少于50层，优选不少于100层的情况下，能够获得更加有用的效果。
[内部电极]
内部电极层3的层叠方式是使得每隔一层3的一个端面露出在叠层介电元件体10的相对两个端面的一个端面，另一每隔一层3的一个端面露出在叠层介电元件体10的相对两个端面的另一个端面。一个外部电极4(将在下文解释)在介电元件体10的一个端面上形成，并连接于每隔一层的内部电极3的露出表面。另一个外部电极4(将在下文解释)在介电元件体10的另一个端面上形成，并连接于另一每隔一层的内部电极3的露出表面上。就这样，内部电极3和外部电极4构成了叠层陶瓷电容器1的一部分。
虽然构成内部电极3的导电性材料不是特别限制的，但可以使用贱金属，因为电介质层2的构成材料具有抗还原性能。镍或镍合金优选用作内部电极3的导电性材料的贱金属。此外，在镍或镍合金的导电性材料中可以添加组成与电介质层2的介电材料的主要组分相同或者与该介电材料的组成相同的、用量不大于该导电材料30wt％的材料。在此情况下，希望该介电材料的主要组分或与其相同组成的平均粒度低于在该内部电极层3的原料粉末中的镍或镍合金的平均粒度。它进一步可以含有不超过约0.1wt％的微量的诸如磷(P)之类的各种组分。视需要，可以根据叠层陶瓷电容器1的应用目的来决定内部电极层3的厚度，但通常来说，0.2到2.5μm，更优选0.4到1.5μm的厚度将是合乎需要的。
内部电极层3通过烧结构成原料的粉末来制备，并且在本发明中，在内部电极层3和电介质层2之间的烧结特性的差异变大，以及在烧结处理之后，推测保留了大的残余应力。作为形成内部电极层3的原料的粉末，希望使用平均粒度不超过0.5μm和优选不超过0.25μm的镍或镍合金的粉末。
在原料粉末中的镍或镍合金的平均粒度不超过0.5μm的情况下，降低了在形成内部电极层3时的烧结温度，由此，在电介质层2和内部电极层3之间的收缩特性和/或收缩率的差别变大。在此情况下，希望在内部电极层3和电介质层2之间的烧结温度的差别是大约200-800℃。通过烧结上述平均粒度的原料粉末，大的残余应力施加于叠层陶瓷电容器1，结果，能够获得具有高介电常数和高捕获电容的叠层陶瓷电容器1。平均粒度是在扫描电子显微镜检查下计算。
[外部电极]
外部电极4是分别地对在叠层介电元件体10中排列的内部电极层3导电并且由一对电极组成的电极。外部电极4之一在介电元件体10的一个端部形成，以及另一个外部电极4在介电元件体10的另一个端部形成。虽然在外部电极4中含有的导电性材料不是特别限制的，但在本发明的优选实施方案中，可以使用廉价的Ni、Cu或它们的合金。外部电极4的厚度可以任选视需要根据叠层陶瓷电容器1的用途来决定，通常，厚度优选是约10到50μm。
[残余应力]
根据本发明的叠层陶瓷电容器具有上述结构和特征在于以下一个或两个或多个方面。
也就是说，第一个方面是在平行于叠层介电元件体电场方向的表面中在电场的方向上(在图2中箭头A的方向)的残余应力是拉伸应力，通过X射线衍射测量法计算的值不低于50MPa。
第二个方面是在平行于叠层介电元件体10电场方向的表面中在延伸至配置外部电极4的两个端部的方向上(在图2中箭头B的方向)的残余应力是压缩应力，通过X射线衍射测量法计算的值不低于50MPa。
第三个方面在垂直于电场方向的叠层介电元件体10的表面中在延伸至两个端部的方向上的残余应力是压缩应力，通过X射线衍射测量法计算的值不低于100MPa。
第四个方面在于满足下列等式。
LS＝-Ln(n)×B，10≤B≤300
其中n：电介质层的数目；B：比例常数；LS：通过X射线衍射测量法计算的在垂直于其中电场方向的叠层介电元件体10的表面中在延伸至两个端部的方向上的残余应力的值；和Ln：自然对数。
在下文中分别对于这些方面来更详细地描述根据本发明的叠层陶瓷电容器。
(1)第一个方面
在该第一个方面的叠层陶瓷电容器1中，在平行于叠层介电元件体10电场方向的表面中在电场的方向上的残余应力是通过X射线衍射测量法计算的不低于50MPa的拉伸应力。因为拉伸应力的值根据构成叠层陶瓷电容器1的叠层介电元件体10的尺寸和它的层数而改变，所以拉伸应力的值的范围没有明确规定。但在电场的方向上拉伸应力不低于50MPa的情况下，叠层陶瓷电容器1的介电常数变高和捕获电容变大。在拉伸应力低于50MPa的情况下，可以导致介电常数变低和不能获得所需捕获电容的情况。
在具有第一方面特征的叠层陶瓷电容器的叠层介电元件体10中的残余应力是指在当介电元件体10被研磨至其中心部分或靠近中心部分时出现的表面上的残余应力，以及与电场方向平行的从叠层介电元件体内部露出的暴露表面是当该叠层介电元件体10在与箭头“A”所示的电场方向平行地进行研磨时出现的表面“S1”。此外，这里所述的电场方向是在箭头“A”所指的内部电极层3表面插入电介质层2的该侧的表面的法线方向，也就是说，电介质层2和内部电极层3的叠层方向(参看图2的箭头A)。因此，在叠层介电元件体内部残余的拉伸应力是在将该叠层介电元件体10在平行于电场方向研磨至其中心部分或靠近中心部分时所出现的表面“S1”中测定的残余应力。该残余应力在通过X射线衍射测量法计算的情况下，拉伸应力作为正值(+)表示。
在该方面的叠层陶瓷电容器1中，希望拉伸应力具有大约500MPa的上限。在拉伸应力超过该上限的情况下，可以出现结构缺陷。
(2)第二个方面
在该第二个方面的叠层陶瓷电容器1中，在叠层介电元件体10中在平行于电场方向的表面中在延伸至配置外部电极4的两个端部的方向上的残余应力是通过X射线衍射测量法计算的不低于50MPa的压缩应力。因为压缩应力的值根据构成叠层陶瓷电容器1的叠层介电元件体10的厚度、电介质层2的电介质的晶粒大小、电介质层2的层数、和内部电极层3的特征而改变，所以压缩应力的值的范围没有明确规定。但在延伸至两个端部的方向上压缩应力不低于50MPa的情况下，叠层陶瓷电容器1的介电常数变高和捕获电容变大。希望压缩应力不低于100MPa，和更优选不低于200MPa。在压缩应力低于50MPa的情况下，可以导致介电常数变低和不能获得所需捕获电容的情况。
具有第二方面特征的叠层陶瓷电容器的叠层介电元件体内部的残余应力的含义以及与电场方向平行的从叠层介电元件体内部露出的露出表面的含义都是与上述关于第一方面特征的叠层陶瓷电容器的那些相同。在此，与这两部分相关联的方向是指对应于该叠层介电元件体两个端部所形成的成对的外部电极彼此相对的方向(见图2的箭头B)，并且通常它是指叠层介电元件体平面视图中所看到的表面的纵向。在本申请中这个方向可以称为末端间方向。因此，叠层介电元件体中残余压缩应力就是在该末端间方向上的残余应力，它是在将该叠层介电元件体10在平行于电场方向研磨至其中心部分或靠近中心部分时所出现的表面“S1”中测定的。在该残余应力通过X射线衍射测量法计算时情况下，该压缩应力以负值(-)表示。
在该方面的叠层陶瓷电容器1中，希望压缩应力具有大约600MPa的上限。在压缩应力超过该上限的情况下，可以出现结构缺陷。
(3)第三个方面
在该第三个方面的叠层陶瓷电容器1中，在垂直于电场方向的叠层介电元件体10的表面中在延伸至两个端部的方向上，即在末端间方向上的残余应力是通过X射线衍射测量法计算的不低于100MPa的压缩应力。在该第三个方面，因为压缩应力的值根据构成叠层陶瓷电容器1的叠层介电元件体10的厚度、电介质层2的电介质的晶粒大小、电介质层2的层数、和内部电极层3的特征而改变，所以压缩应力的值的范围没有明确规定。但在延伸至两个端部的方向上压缩应力不低于100MPa的情况下，叠层陶瓷电容器1的介电常数变高和捕获电容变大。希望该压缩应力不低于200MPa，和更优选不低于400MPa。在该压缩应力低于100MPa的情况下，可以导致介电常数变低和不能获得所需捕获电容的情况。
具有第三方面特征的垂直于电场方向的叠层介电元件体10的外表面是如在图4中所示的叠层介电元件体10的上表面“S3”或下表面(图4中未表示)，在此情况下叠层介电元件体10的位置是使得该叠层介电元件体10的电场方向(箭头“A”所示)平行于图4所示垂直方向。此外，关联该两个端部的方向是对应于该叠层介电元件体两个端部所形成的成对的外部电极之间彼此相对的方向(末端间方向)，它是如表示叠层介电元件体10的图4中箭头“B”所示的方向所示。该压缩应力表示为如前面所述的负值(-)应力。
在该方面的叠层陶瓷电容器1中，希望压缩应力具有大约1000MPa的上限。在拉伸应力超过该上限的情况下，可以出现结构缺陷。
(4)第四个方面
在该第四个方面的叠层陶瓷电容器1中，满足下列等式。
LS＝-Ln(n)×B，10≤B≤300
其中n：电介质层的数目；B：比例常数；LS：通过X射线衍射测量法计算的在垂直于其中电场方向的叠层介电元件体10的表面中在延伸至两个端部的方向上的残余应力的值；和Ln：自然对数。优选的是，满足等式50≤B≤200。
这些关系表明，当电介质层2的数目增加时，在平面视图中的叠层介电元件体10的表面中的压缩应力提高。
比率常数B涉及构成本发明的叠层陶瓷电容器1的叠层介电元件体10的尺寸。例如，(i)如果叠层介电元件体10具有3.0-3.4mm(长边长度)×1.0-1.8mm(短边长度)×0.8-1.8mm(高度)的尺寸，满足等式50≤B≤200，以及电介层2的数目是大约100到1000，残余应力LS是不低于200MPa和不超过1500MPa的压缩应力；(ii)如果叠层介电元件体10具有1.8-2.2mm(长边长度)×1.0-1.4mm(短边长度)×0.8-1.4mm(高度)的尺寸，满足等式50≤B≤200，和介电层2的数目是大约50到500，残余应力LS是不低于200MPa和不超过1200MPa的压缩应力；和(iii)在要求小尺寸和高电容的最新情况下，以及该叠层介电元件体10具有0.8-1.2mm(长边长度)×0.4-0.6mm(短边长度)×0.4-0.7mm(高度)的尺寸，满足等式50≤B≤200，和介电层2的数目是50到300，残余应力LS是不低于100MPa和不超过1000MPa的压缩应力。
在本发明的该第一到第四个方面的叠层陶瓷电容器中，当叠层介电元件体的残余应力增加时，介电常数变高。结果，即使计划将叠层陶瓷电容器制成小尺寸，即小型化，捕获电容也能够通过将上述值的预定残余应力施加于介电元件体而变大。
叠层陶瓷电容器的介电常数通过将残余应力施加于叠层介电元件体而变大的原因在提出本申请(基本日本专利申请)的时候不一定是清楚的，但据认为是晶体被该残余应力取向所造成的。这与其中不产生残余应力和在具有与叠层介电元件体10形状相同但没有内部电极层即仅具有电介质层的样品中介电常数低的情况有关。
当夹在两个内部电极层3之间的每个介电层2的厚度不大于5μm并且电介质颗粒度不大于0.6μm，每个内部电极层3中导电材料的平均粒度不大于电介质颗粒的平均粒度，以及介电层2的层数不小于50时，符合本发明第一至第四方面特征的叠层陶瓷电容器10就能容易地得到。
据在以上提到的公开的未经审查的日本专利特开平8-236386的现有技术参考文献中介绍，对于机械强度来说，优选的是叠层陶瓷电容器的残余应力不超过50MPa。然而，在本发明的叠层陶瓷电容器中，因为电介质的粒度不超过0.6μm和在两个内部电极层之间的电介质层的厚度不超过5μm，所以不存在机械强度的问题和不会象普通技术那样发生开裂。
[残余应力的测量]
为了测量根据本发明的叠层陶瓷电容器1的残余应力，采纳利用X-射线衍射法的X射线残余应力测量方法。X射线残余应力测量方法是利用在弹性极限内在晶体的原子之间的距离与施加于该材料的力成比例地膨胀或收缩的方法。该残余应力通过X-射线衍射法测量晶体表面之间的距离d的变化来计算。
布拉格衍射条件通过利用波长λ、晶体表面距离d、和衍射角θ的下列等式(1)来表示：
n·λ＝2dsinθ           (1)
应变量ε通过使用晶体表面距离的变量δd和X射线衍射角的变量δθ的下列等式(2)来表示：
ε＝δd/d＝-cotθ·δθ                  (2)
如可从以上等式(2)中看到的那样，应变量ε由X射线衍射角的变量δθ计算。根据在改变由样品表面的法线和晶体表面的法线构成的角度时在sin2和2θ之间的关系，残余应力σ表示为下列等式(3)，其中E是杨氏模量和ν是泊松比。
σ＝E/(1+ν)·δε()/δsin2
＝-E cotθ/2(1+ν)·δ2θ/δsin2  ---(3)
在具体的测量中，通过用具有300μm的光斑直径的微位(microportion)X射线应力测量装置将X射线照射到叠层介电元件体10的表面的中心部分或在介电元件体10被研磨到它的中心部分或附近时出现的研磨表面上。使用Cr-Kα射线作为特征X射线。通过改变由样品表面的法线和晶体表面的法线构成的角，残余应力通过以上等式根据BaTiO3的在2θ＝129.5°附近的峰的衍射角的变化来计算。如果叠层介电元件体10的残余应力是在叠层介电元件体10的研磨表面测量，那么就可能引起研磨时形成研磨应变的问题。然而，在本发明中，通过使用具有1μm的粒度的金刚石研磨膏进行细磨，从而确保研磨应变对所要测量的叠层介电元件体10没有影响。
如上所述，根据本发明的叠层陶瓷电容器1通过施加上述残余应力，即使在电介质层2的平均晶体粒度不超过0.6μm，优选不超过0.45μm，和更优选不超过0.25μm的情况下，也能够维持不低于2500的介电常数值，因此是有效的。
(叠层陶瓷电容器制造方法)
根据本发明的叠层陶瓷电容器通过使用浆料由通常的印刷方法或压片方法制备基片坯(green chip)，然后烧结该基片坯和涂敷外部电极的原料，然后再烧结来制造。
[电介质层的浆料]
通过捏合或混合介电材料和有机媒介物来形成电介质层的浆料。作为介电材料，使用组成对应于介电层的组成的粉末。
制造介电材料的方法不是特别限制的，例如，可以采用将副组分材料与通过水热合成方法合成的BaTiO3混合的方法。可以采用其中将BaCO3，TiO2和副组分材料的混合物煅烧，从而进行固相反应的干燥合成法，或者还可以采用水热合成方法。此外，该介电材料还可以通过煅烧副组分材料和一种沉淀物的混合物来合成，该沉淀物的主要组分是通过共同沉淀方法、溶胶-凝胶法、碱性水解方法、或沉淀-混合法获得。作为副组分材料，可以使用氧化物和通过烧结形成氧化物的各种化合物如碳酸酯、草酸盐、硝酸盐、氢氧化物、有机金属化合物等中的至少一种。
介电材料的平均粒度将根据所要形成的介电层的平均晶体粒度来决定。例如，如果介电层的平均晶体粒度不超过0.6μm，那么通常可以使用具有不超过0.6μm的平均粒度的粉末。
有机物媒介物可通过将至少一种有机粘结剂溶解到有机溶剂中来获得。用于该有机物媒介物的此类有机粘结剂不是限制的，可以任意选择常用有机粘结剂如乙基纤维素，丁缩醛树脂等中的至少一种。有机溶剂不是特别限制的，并且根据所要使用的方法，如印刷法、压片法等，可以任意选择各种有机溶剂如萜品醇、丁基卡必醇、丙酮、甲苯、醇类等中的至少一种。
[用于内部电极的浆料]
用于内部电极层的浆料通过将上述类型的有机媒介物与由上述导电性金属或合金组成的导电性粉末材料，或氧化物、有机金属化合物、树脂酸盐等(它们各自在烧结之后作为上述导电性材料形成)捏合来制造。作为导电性粉末材料，可以使用具有不超过0.5μm，优选不超过0.25μm的平均粒径的镍或镍合金的粉末。通过使用此类导电性粉末材料同时烧结浆料与介电材料，能够为叠层陶瓷电容器提供大的残余应力。
[用于外部电极的浆料]
用于外部电极的浆料与用于内部电极的浆料同样制备，以及使用Cu或Ni作为它的主要组分。
[有机物媒介物的含量]
对于有机媒介物在各浆料中的含量没有特定限制，通常，例如，可以含有约1到10wt％的有机粘结剂和约10到50wt％的有机溶剂。另外，选自分散剂、增塑剂、电介质、绝缘材料等中的一种或多种材料可以作为添加剂添加。尤其是，希望添加组成与介电层的介电材料或介电材料的主要组分的组成相同的添加剂作为共用材料。在此情况下，期望以不超过30wt％的量添加称之为“共用材料”的添加剂，并且期望它的平均粒度小于用于内部电极层的导电性粉末材料的平均粒度。
[基片坯的制造]
该基片坯形成方法是通过叠层预定数目的由电介质层浆料制成的片材坯、叠层预定数目的由用于电介质层浆料制成的在每一电介质层上施加了内部电极层的片材坯、叠层预定数目的由电介质层浆料制成的片材坯、以及然后切成预定形状而完成的。
[粘结剂去除处理过程]
粘结剂去除处理过程在烧结过程之前进行。该粘结剂去除处理过程将在通常条件下进行。然而，如果使用贱金属如镍或镍合金作为内部电极层的导电性材料，那么希望这种粘结剂去除处理在具有200-400℃的保温温度的气氛中进行或在具有200-800℃的还原气氛中进行。
[烧结过程]
用于烧结基片坯的气氛可以任选根据在用于内部电极层的浆料中的导电性材料的类型来确定。如果使用贱金属如镍或镍合金作为内部电极层的导电性材料，那么希望在烧结气氛中的氧分压是10-8到10-12大气压。如果氧分压低于以上范围，那么内部电极层的导电性材料可以异常地烧结和内部电极层可以分成若干部分。另一方面，如果氧分压超过以上范围，该内部电极层往往被氧化。
希望在烧结过程中的保温温度是在1000-1350℃的范围内。如果保温温度低于以上范围，各层没有充分进行压实，另一方面，如果保温温度超过以上范围，Ni容易被粒化和捕获电容将降低。
除上述那些之外的条件是：每小时50-500℃，尤其每小时200-300℃的升温速度；1-3小时的温度保留时间；每小时50-500℃，尤其每小时200-300℃的冷却速度，以及希望烧结气氛是还原气氛。进一步期望使用(N2)和(H2)的加湿混合气体作为保护气体。
[退火处理过程]
在烧结过程在还原气氛中进行的情况下，最好对叠层介电元件体进行退火处理。退火处理是电介质层再氧化的处理，按照该处理，IR加速寿命极可能延长。
希望在退火处理中氧分压的值不低于10-7大气压。在低于该值的情况下，难以再氧化电介质层，另一方面，在超过该值的情况下，内部电极层往往会被氧化。
还希望在退火处理中的保温温度不超过1200℃，优选为900-1200℃。如果保温温度低于以上范围，电介质层的氧化变得不充分和叠层陶瓷电容器的使用寿命会缩短。另一方面，如果保温温度超过以上范围，内部电极层被氧化和电容降低，另外，内部电极层将与电介质层的电介质反应，从而缩短叠层陶瓷电容器的使用寿命。退火处理过程可以按升温和降温进行。在此情况下，保温时间是零，因此，保温温度对应于最高温度。
除上述那些以外的其他条件如下所示：温度保留时间；0-20小时和优选2-10小时；冷却速度：50-500℃/h和优选100-300℃/h；和保护气体：加湿的N2气或类似物。
在上述的粘结剂去除处理，烧结处理和退火处理的各过程中，N2气体或混合气体的加湿通过使用湿润剂来进行，例如，在此情况下，希望湿润剂中的水具有5-75℃的温度。上述的粘结剂去除处理，烧结处理和退火处理的这些过程可以连续进行或彼此独立进行。
[外部电极的形成]
外部电极4通过对用上述方式获得的叠层介电元件体的端面进行研磨操作例如转鼓研磨或喷砂研磨，用外部电极的浆料印刷或转移到研磨的端面上，以及烧结所印刷或转移的浆料来形成。理想的是，外部电极的浆料的烧结操作在加湿N2/H2混合气体气氛中在约600到800℃的温度下进行约10到60分钟。在必要时，这样形成的外部电极的表面可以进行电镀，从而形成镀层。
以上述方式制造的本发明的叠层陶瓷电容器例如可以通过焊接或类似方式装配到印刷电路板或类似物上，再用于各种电子设备或类似物。
(示例性实施方案)
在下面，将参照示例性实施方案更详细地描述本发明。
[实验1]
首先如下制备用于电介质层、内部电极层和外部电极的浆料。
用于电介质层的浆料
将(MgCO3)4·Mg(OH)2·5H2O，MnCO3，BaCO3，CaCO3，SiO2，Y2O3，V2O5加入到通过水热合成法制造的Ba1.005TiO3中，然后用球磨机湿混16小时，从而获得含有100mol％Ba1.005TiO3，2mol％MgO，0.4mol％MnO，2mol％Y2O3，0.01mol％V2O5，和3mol％(Ba，Ca)SiO3的电介质材料(按最终组成计)。然后，将100单位重量的介电材料，4.8单位重量的丙烯酸树脂，40单位重量的二氯甲烷，20单位重量的三氯乙烷，6单位重量的石油溶剂和4单位重量的丙酮在球磨机内混合和捏合，从而获得用于电介质层的浆料。
用于内部电极层的浆料
用三个辊将100单位重量的平均粒度0.4μm的Ni粉，40单位重量的有机物媒介物(通过将8单位重量的乙基纤维素树脂溶解在92单位重量的丁基卡必醇中来制备)，和10单位重量的丁基卡必醇捏合至浆料状态，这样制备了用于内部电极层的浆料。另外，还通过使用平均粒度分别为0.1μm，0.2μm，0.3μm，0.4μm，0.5μm和0.6μm的Ni粉来制造用于内部电极层的浆料，然后，考察Ni粉对残余应力的影响。
用于外部电极的浆料
将100单位重量的平均粒度0.2μm的Cu颗粒，35单位重量的有机物媒介物(通过将8单位重量的乙基纤维素树脂溶解在92单位重量的丁基卡必醇中来制备)，和7单位重量的丁基卡必醇捏合至浆料状态，这样制备了用于外部电极层的浆料。
接下来，通过使用上述用于电介质层的浆料，用于内部电极层的浆料，和用于外部电极的浆料来制备如图1所示的叠层陶瓷电容器。
首先，将电介质层浆料施涂在PET(聚对苯二甲酸乙二醇酯)膜上，从而形成具有5μm厚度的片材坯。在该片材坯上，刷涂内部电极浆料，然后从PET薄膜上剥离该片材。将各自以上述方式形成的多个片材叠层。将仅由没有用内部电极浆料刷涂的电介质层组成和具有200μm厚度的保护片材分别地叠层在以上叠层片材的上表面和下表面。通过加压将这样叠层的结构粘合得到叠层的层状结构坯。按所述方式，制备5种叠层的层状结构坯，它们分别具有10层，20层，50层，100层和200层的有效电介质叠层的层。将这样制备的叠层的层结构坯切成作为基片坯的预定尺寸，再在下列条件下连续进行粘结剂去除处理、烧结处理和退火处理。如此，制备了叠层介电元件体。
对于下列条件，使用设定至35℃水温的湿润剂来加湿保护气体。
粘结剂去除条件---升温速度：15℃/小时；保温温度：280℃；保温留时间：8小时；和保护气体：空气。
烧结条件---升温速度：200℃/小时；保温温度：1240℃；保温时间：2小时；冷却速度：200℃/小时；保护气体：N2和H2的加湿混合气体；和氧分压：10-9大气压。
退火条件---保温温度：1100℃；保温时间：3小时；冷却速度：200℃/小时；保护气体：加湿N2；和氧分压：10-5大气压。
这样制备和获得的叠层介电元件体的端面通过喷砂法研磨，以及将以上述方式制备的用于外部电极的浆料转移到该端面，然后在N2和H2的加湿混合气体气氛中在800℃下烧结10分钟。因此形成了外部电极，并获得了具有10层，20层，50层，100层和200层的电介质层的五种叠层陶瓷电容器的样品。这些样品各自具有3.2mm×1.6mm×0.6mm的尺寸，它的电介质层厚度是3μm和内部电极层的厚度是1.5μm。电介质的平均晶体粒度是0.35μm，它通过利用由扫描电子显微镜拍摄的样品断面的照片来计算。
电容通过使用LCR计，即：电抗、电容、和电阻测量计，在1KHz和1Vrms的条件下测定。
[残余应力的测量和结果]
残余应力通过使用KABUSHIKI KAISRA RIGAKU的X射线衍射设备并利用上述等式(1)-(3)，162800MPa的杨氏模量，0.244的泊松比，和-537.4的的应力常数来测定。
接下来，分别就电介层的层数和残余应力测量上述5种具有不同层数电介质的样品。测量的结果示于下列表1中。
在表1中，在“内部电场方向”上的残余应力是指叠层介电元件体在平行于电场方向的表面中在电场的方向上的残余应力，该表面是指将该介电元件体研磨至其中心部分或附近时所出现的表面。在表1中，在“内部末端之间的方向”上的残余应力是指在叠层介电元件体中在平行于电场方向的外表面中延伸至配置外部电极的两个端部的方向上的残余应力，该表面是指将该介电元件体研磨至其中心部分或附近时所出现的表面。在表1中，在“表面末端之间的方向”上的残余应力是指在垂直于电场方向的叠层介电元件体的外表面中延伸至两个端部的方向上的残余应力。该应力通常被表示为负值压缩应力和正值拉伸应力。
表1
  电介质层的数目                     残余应力(MPa)   电容(μF)
  在表面末端之间的方向   内部电场方向   在内部末端之间的方向
  200   -409.2   238.8   -161.7   3.53
  100   -278.8   123.3   -92.7   1.62
  50   -124.3   113.5   -45.8   0.76
  20   -61.2   88.2   -20.4   0.31
  10   -9.9   59.8   -19.0   0.14
如从以上表1中看到的那样，在内部电场方向上发现了拉伸应力，而在其他方向上发现了压缩应力。当电介质层数增加时，相关的残余应力变大。当电介质层数增加时，由使用相同组成电介质层的叠层陶瓷电容器测定的电容也提高。在表1中，具有10层或20层的电介质层的叠层陶瓷电容器是对比例，在每个对比例中，在表面末端之间的方向上和在内部末端之间的方向上的残余应力显示小值。
接下来，对于通过用包含具有不同平均粒度Ni粉的内部电极层的浆料形成内部电极层而获得的叠层陶瓷电容器来测量Ni粉的平均粒度、残余应力和电容之间的关系。表2显示了测量结果。
                                       表2
  Ni粉的平均粒度(μm)                  残余应力(MPa)   电容(μF)
  在表面末端之间的方向   内部电场方向   在内部末端之间的方向
  0.1   -330.9   172.9   -174.4   1.74
  0.2   -301.5   155.8   -147.9   1.73
  0.3   -294.1   141.6   -125.6   1.68
  0.4   -278.8   123.3   -92.7   1.62
  0.5   -252.2   105.2   -82.3   1.55
  0.6   -195.5   87.6   -58.2   1.51
从表2的结果可以看出，当Ni粉的平均粒度不超过0.5μm时，叠层陶瓷电容器的残余应力和电容显示大值。
本发明不限于所述实施方案，在不偏离说明书的公开内容和所附权利要求书的范围的情况下可以作出许多改变和调整。

Claims (21)

1.一种叠层陶瓷电容器，包括由电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，
其特征在于，在平行于电场方向的表面中在该电场方向的拉伸应力残留在该叠层介电元件体中，并且该拉伸应力在与该电场方向平行地从该叠层介电元件体里面露出的露出表面上通过X射线衍射测量法所计算的值是不低于50MPa。
2.按照权利要求1所述的叠层陶磁电容器，其特征在于，所述内部电极层由镍或镍合金构成并且该内部电极层的原料粉的平均粒径是不大于0.5μm。
3.按照权利要求1所述的叠层陶磁电容器，其特征在于，
所述电介质层包括作为主成分的钛酸钡，还含有烧结助剂、第一副成分、和第二副成分，
所述烧结助剂包括作为主成分的硅氧化物，另外还含有M的氧化物(M是从Ba、Ca、Sr和Mg中选出的至少一种元素)、氧化锂、和氧化硼中的至少一种氧化物，
所述第一副成分包括从氧化镁、氧化钙、氧化钡、氧化锶、和氧化铬中选出的至少一种氧化物，以及
所述第二副成分包括一种R1的氧化物(R1是从Sc、Er、Tm、Yb、Lu、Y、Dy、Ho、Tb、Gd、Eu中选出的至少一种元素)。
4.按照权利要求3所述的叠层陶磁电容器，其特征在于，所述电介质层还包括选自氧化钒、氧化钼、和氧化钨中的至少一种氧化物第三副成分。
5.按照权利要求4所述的叠层陶磁电容器，其特征在于，所述电介质层还包括选自氧化锰和氧化铬中的至少一种氧化物第四副成分。
6.一种叠层陶瓷电容器，包括由电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，
其特征在于，在连接该叠层介电元件体两个端部的方向上的压缩应力残留在该叠层介电元件体中并且在与该电场方向平行地从该叠层介电元件体里面露出的露出表面上通过X射线衍射测量法所计算的该压缩应力的值是不低于50MPa。
7.按照权利要求6所述的叠层陶磁电容器，其特征在于，所述内部电极层由镍或镍合金构成并且该内部电极层的原料粉的平均粒径不大于0.5μm。
8.按照权利要求6所述的叠层陶磁电容器，其特征在于，
所述电介质层包括作为主成分的钛酸钡，同时还含有烧结助剂、第一副成分、和第二副成分，
所述烧结助剂包括作为主成分的硅氧化物，另外还含有M的氧化物(M是从Ba、Ca、Sr和Mg中选出的至少一种元素)、氧化锂、和氧化硼中的至少一种氧化物，
所述第一副成分包括从氧化镁、氧化钙、氧化钡、氧化锶、和氧化铬中选出的至少一种氧化物，以及
所述第二副成分包括一种R1的氧化物(R1是从Sc、Er、Tm、Yb、Lu、Y、Dy、Ho、Tb、Gd、Eu中选出的至少一种元素)。
9.按照权利要求8所述的叠层陶磁电容器，其特征在于，所述电介质层还包括选自氧化钒、氧化钼、和氧化钨中的至少一种氧化物第三副成分。
10.按照权利要求9所述的叠层陶磁电容器，其特征在于，所述电介质层还包括选自氧化锰和氧化铬中的至少一种氧化物第四副成分。
11.一种叠层陶瓷电容器，包括由电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，
其特征在于，在连接该叠层介电元件体两个端部的方向上的压缩应力残留在该叠层介电元件体的外表面上并且在与该电场方向平行地从该叠层介电元件体里面露出的露出表面上通过X射线衍射测量法所计算的该压缩应力的值是不低于100MPa。
12.按照权利要求11所述的叠层陶磁电容器，其特征在于，所述内部电极层由镍或镍合金构成并且该内部电极层的原料粉的平均粒径不大于0.5μm。
13.按照权利要求11所述的叠层陶磁电容器，其特征在于，
所述电介质层包括作为主成分的钛酸钡，并且还含有烧结助剂、第一副成分、和第二副成分，
所述烧结助剂包括作为主成分的硅氧化物，另外还含有M的氧化物(M是从Ba、Ca、Sr和Mg中选出的至少一种元素)、氧化锂、和氧化硼中的至少一种，
所述第一副成分包括从氧化镁、氧化钙、氧化钡、氧化锶、和氧化铬中选出的至少一种氧化物，以及
所述第二副成分包括一种R1的氧化物(R1是从Sc、Er、Tm、Yb、Lu、Y、Dy、Ho、Tb、Gd、Eu中选出的至少一种元素)。
14.按照权利要求13所述的叠层陶磁电容器，其特征在于，所述电介质层还包括选自氧化钒、氧化钼、和氧化钨中的至少一种氧化物第三副成分。
15.按照权利要求13所述的叠层陶磁电容器，其特征在于，所述电介质层还包括选自氧化锰和氧化铬中的至少一种氧化物第四副成分。
16.一种叠层陶瓷电容器，包括由电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，
其特征在于，在连接该叠层介电元件体两个端部的方向上的应力残留在该叠层介电元件体的外表面上并且满足方程式LS＝-Ln(n)×B和10≤B≤300，式中n：电介质层的叠层数；B：比例常数；LS：在与该叠层电介质元件体的电场方向垂直的外表面伸向两个端部的方向上通过X射线衍射测定所计算的该应力的值；以及Ln：自然对数。
17.按照权利要求16所述的叠层陶磁电容器，其特征在于，所述内部电极层由镍或镍合金构成并且该内部电极层的原料粉的平均粒径不大于0.5μm。
18.按照权利要求16述的叠层陶磁电容器，其特征在于，
所述电介质层包括作为主成分的钛酸钡，同时还含有烧结助剂、第一副成分、和第二副成分，
所述烧结助剂包括作为主成分的硅氧化物，另外还含有M的氧化物(M是从Ba、Ca、Sr和Mg中选出的至少一种元素)、氧化锂、和氧化硼中的至少一种氧化物，
所述第一副成分包括从氧化镁、氧化钙、氧化钡、氧化锶、和氧化铬中选出的至少一种氧化物，以及
所述第二副成分包括一种R1的氧化物(R1是从Sc、Er、Tm、Yb、Lu、Y、Dy、Ho、Tb、Gd、Eu中选出的至少一种元素)。
19.按照权利要求18所述的叠层陶磁电容器，其特征在于，所述电介质层还包括选自氧化钒、氧化钼、和氧化钨中的至少一种氧化物第三副成分。
20.按照权利要求19所述的叠层陶磁电容器，其特征在于，所述电介质层还包括选自氧化锰和氧化铬中的至少一种氧化物第四副成分。
21.一种叠层陶瓷电容器，包括由电介质层与内部电极层交替叠层的叠层介电元件体，和配置在该叠层介电元件体两个端部的一对外部电极，其配置方式是使这些内部电极层交替地与一个外部电极连接，
其特征在于，每一个夹在两个内部电极层之间的电介质层的厚度不大于5μm和电介质的平均粒径不大于是0.6μm，所述每一个内部电极层中的导电材料的平均粒径不大于电介质的平均粒径，以及所述电介质层的叠层数不小于50。
CN2004800407402A 2003-11-21 2004-11-22 叠层陶瓷电容器 Expired - Fee Related CN1906718B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP391661/2003 2003-11-21
JP2003391661 2003-11-21
PCT/JP2004/017360 WO2005050679A1 (ja) 2003-11-21 2004-11-22 積層型セラミックコンデンサ

Publications (2)

Publication Number Publication Date
CN1906718A true CN1906718A (zh) 2007-01-31
CN1906718B CN1906718B (zh) 2010-12-29

Family

ID=34616416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800407402A Expired - Fee Related CN1906718B (zh) 2003-11-21 2004-11-22 叠层陶瓷电容器

Country Status (6)

Country Link
US (1) US7595974B2 (zh)
JP (1) JP4475234B2 (zh)
KR (1) KR100861100B1 (zh)
CN (1) CN1906718B (zh)
TW (1) TWI245299B (zh)
WO (1) WO2005050679A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996765A (zh) * 2009-08-11 2011-03-30 索尼公司 电容元件和谐振电路
CN103803970A (zh) * 2013-12-15 2014-05-21 赵华 一种y5v电子陶瓷介质材料及制备方法
CN108364786A (zh) * 2017-01-25 2018-08-03 禾伸堂企业股份有限公司 积层陶瓷电容器及其制造方法
CN108585835A (zh) * 2018-06-26 2018-09-28 东莞市瓷谷电子科技有限公司 一种高压陶瓷电容器介质及其制备方法
CN111626999A (zh) * 2020-05-22 2020-09-04 广东电网有限责任公司 贴片电容失效检测方法及磨抛方法
US20230097139A1 (en) * 2021-09-28 2023-03-30 Tdk Corporation Electronic component with metal terminal

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4859593B2 (ja) * 2005-09-27 2012-01-25 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2008078593A (ja) * 2006-09-20 2008-04-03 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US9041491B2 (en) 2009-07-28 2015-05-26 Dexerials Corporation Capacitive device and resonance circuit
US20110079326A1 (en) * 2009-10-07 2011-04-07 Gm Global Technology Operations, Inc. Method to increase corrosion resistance in ferritic nitrocarburized treated cast iron substrates
JP5423586B2 (ja) * 2010-06-01 2014-02-19 株式会社村田製作所 セラミック電子部品
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP2013093362A (ja) * 2011-10-24 2013-05-16 Sony Corp 静電容量素子、及び共振回路
US9076600B2 (en) * 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
KR20140033750A (ko) * 2012-09-10 2014-03-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
WO2015153584A1 (en) 2014-04-01 2015-10-08 Pneumaticoat Technologies Llc Passive electronics components comprising coated nanoparticles and methods for producing and using the same
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
JP2014212352A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212349A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR102401177B1 (ko) * 2017-08-31 2022-05-24 삼성전자주식회사 반도체 장치
KR20200141465A (ko) * 2018-04-11 2020-12-18 쇼에이 가가쿠 가부시키가이샤 유전체 자기 조성물 및 세라믹 전자 부품
JP7241472B2 (ja) 2018-06-01 2023-03-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102076149B1 (ko) * 2018-06-19 2020-02-11 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP7523922B2 (ja) * 2020-03-03 2024-07-29 太陽誘電株式会社 セラミック電子部品の製造方法、および金属導電ペースト

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1391441A3 (en) * 1994-10-19 2004-03-03 TDK Corporation Multi layer ceramic chip capacitor
JPH08236386A (ja) * 1994-12-26 1996-09-13 Kyocera Corp 積層セラミックコンデンサおよびその製造方法
JP3567759B2 (ja) * 1998-09-28 2004-09-22 株式会社村田製作所 誘電体セラミック組成物および積層セラミックコンデンサ
JP3705052B2 (ja) * 1999-12-07 2005-10-12 住友金属鉱山株式会社 超微粒子導体ペーストの製造方法
JP2002187770A (ja) * 2000-12-15 2002-07-05 Toho Titanium Co Ltd 誘電体磁器組成物及びこれを用いた積層セラミックコンデンサ
DE60335427D1 (de) * 2002-01-15 2011-02-03 Tdk Corp Dielektrische keramische Zusammensetzung und elektronische Vorrichtung
JP4191496B2 (ja) * 2002-01-15 2008-12-03 Ｔｄｋ株式会社 誘電体磁器組成物および電子部品
JP3935762B2 (ja) * 2002-04-15 2007-06-27 京セラ株式会社 積層型電子部品およびその製法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996765A (zh) * 2009-08-11 2011-03-30 索尼公司 电容元件和谐振电路
CN101996765B (zh) * 2009-08-11 2013-02-06 迪睿合电子材料有限公司 电容元件和谐振电路
CN103803970A (zh) * 2013-12-15 2014-05-21 赵华 一种y5v电子陶瓷介质材料及制备方法
CN108364786A (zh) * 2017-01-25 2018-08-03 禾伸堂企业股份有限公司 积层陶瓷电容器及其制造方法
CN108585835A (zh) * 2018-06-26 2018-09-28 东莞市瓷谷电子科技有限公司 一种高压陶瓷电容器介质及其制备方法
CN108585835B (zh) * 2018-06-26 2021-01-29 东莞市瓷谷电子科技有限公司 一种高压陶瓷电容器介质及其制备方法
CN111626999A (zh) * 2020-05-22 2020-09-04 广东电网有限责任公司 贴片电容失效检测方法及磨抛方法
US20230097139A1 (en) * 2021-09-28 2023-03-30 Tdk Corporation Electronic component with metal terminal
US11972902B2 (en) * 2021-09-28 2024-04-30 Tdk Corporation Electronic apparatus with a metal terminal having portions of differing elasticity

Also Published As

Publication number Publication date
US20070139861A1 (en) 2007-06-21
TWI245299B (en) 2005-12-11
JP4475234B2 (ja) 2010-06-09
CN1906718B (zh) 2010-12-29
WO2005050679A1 (ja) 2005-06-02
KR20060103448A (ko) 2006-09-29
US7595974B2 (en) 2009-09-29
JPWO2005050679A1 (ja) 2007-06-14
TW200523958A (en) 2005-07-16
KR100861100B1 (ko) 2008-09-30

Similar Documents

Publication Publication Date Title
CN1906718A (zh) 叠层陶瓷电容器
CN1242435C (zh) 多层陶瓷片状电容器及其制备方法
CN1181499C (zh) 介质陶瓷和电子元件
CN1238860C (zh) 导电糊、迭层陶瓷电子器件制造方法及迭层陶瓷电子器件
CN1280234C (zh) 介电陶瓷、其生产方法和多层陶瓷电容器
CN1272281C (zh) 陶瓷材料及使用它的压电元件
CN1254831C (zh) 单块陶瓷电子元件
TWI409837B (zh) Laminated ceramic capacitors
CN1619727A (zh) 电子零件、介电陶瓷组合物及其生产方法
CN1669983A (zh) 电介质瓷器组合物、叠层型陶瓷电容器及其制造方法
CN1716475A (zh) 叠层型陶瓷电容器
CN1776844A (zh) 电介体陶瓷组合物和电子部件
CN1744244A (zh) 电子部件及其制造方法
CN1527331A (zh) 介电陶瓷及其制备方法和多层陶瓷电容器
CN101047065A (zh) 叠层型电子部件及其制造方法
CN1154624C (zh) 陶瓷组合物的制备方法和电子器件的制备方法
CN1518019A (zh) 介电陶瓷，制造该介电陶瓷的方法，以及单片陶瓷电容器
CN1610026A (zh) 多层陶瓷电容器
CN110092656B (zh) 电介质陶瓷组合物、电子部件及层叠陶瓷电容器
CN101076503A (zh) 电介质陶瓷及叠层陶瓷电容器
CN1774406A (zh) 电介质瓷器组合物及电子部件
CN1790568A (zh) 电介质瓷器组合物、电子部件和它们的制造方法
CN1604247A (zh) 电介质陶瓷组合物以及电子部件
CN1152842C (zh) 陶瓷组合物的制备方法和电子器件的制备方法
CN101047066A (zh) 叠层型电子部件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101229

Termination date: 20141122

EXPY Termination of patent right or utility model