CN1842907A - 元件接合用基板、元件接合基板及其制造方法 - Google Patents

元件接合用基板、元件接合基板及其制造方法 Download PDF

Info

Publication number
CN1842907A
CN1842907A CNA2004800243915A CN200480024391A CN1842907A CN 1842907 A CN1842907 A CN 1842907A CN A2004800243915 A CNA2004800243915 A CN A2004800243915A CN 200480024391 A CN200480024391 A CN 200480024391A CN 1842907 A CN1842907 A CN 1842907A
Authority
CN
China
Prior art keywords
layer
metal
soldering
substrate
tin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800243915A
Other languages
English (en)
Other versions
CN100423217C (zh
Inventor
横山浩樹
武田靖子
山本玲绪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKUNOYAMA CO Ltd
Tokuyama Corp
Original Assignee
TOKUNOYAMA CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKUNOYAMA CO Ltd filed Critical TOKUNOYAMA CO Ltd
Publication of CN1842907A publication Critical patent/CN1842907A/zh
Application granted granted Critical
Publication of CN100423217C publication Critical patent/CN100423217C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

本发明的目的是提供带焊锡层的陶瓷基板中，具备与含有存在环境问题的Pb的Sn－Pb共晶焊锡同等的熔点和接合强度的带无铅焊锡层的陶瓷基板。本发明的元件接合用基板由具备电极层的基板和形成于该电极层上的焊锡层构成，该焊锡层是包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成的无铅焊锡层，该焊锡层的厚度为1～15μm，表面粗度(Ra)在0.11μm以下。

Description

元件接合用基板、元件接合基板及其制造方法
技术领域
本发明涉及用于接合和固定元件的元件接合用基板、元件被接合于该基板上的元件接合基板及其制造方法。
背景技术
随着移动电话或光通信等的普及，基于高频的介质损耗少这样的理由，作为在高频带工作的高输出·高耗电的GaAs系FET、Si-Ge系HBT、Si系MOSFET或GaN系激光二极管等半导体元件安装用基板，使用了陶瓷基板。陶瓷基板中，由于氮化铝烧结体基板具备热传导率高、热膨胀系数接近半导体元件的优良特征，所以特别受到关注。
通常，在氮化铝烧结体等陶瓷基板上接合元件时，一般通过金属镀敷形成在陶瓷基板上牢固地接合的第1及第2基底金属层后，在该基底金属层上由金等贵金属形成电极层，再在该电极层焊接元件。从效率方面考虑，作为该元件的焊接方法，大多数情况下采用回流焊接法，因此，必须预先在基板的电极层上形成用于接合元件的特定图形的焊锡层。
随着近年的半导体装置的高集成化，在上述回流焊接法用基板的基板上形成的焊锡层也必须采用薄膜技术以高精度在微小区域内形成，该焊锡层一般在熔融时按照所希望的焊接组成依次叠层各种金属薄膜层而形成。以下，将该焊锡层称为“薄膜层积焊锡层”，将在电极层上形成了该薄膜层积焊锡层的陶瓷基板称为“带薄膜层积焊锡层的陶瓷基板”。
作为该带薄膜层积焊锡层的陶瓷基板中的焊锡层，已知的有形成了Au-Sn系的薄膜层积焊锡层的基板(参照专利文献1)、形成了熔融时供给熔点为183℃的Sn-37重量％Pb共晶焊锡或其中添加了微量异种金属的焊锡(以下总称为Sn-Pb共晶焊锡)的薄膜层积焊锡层的基板等(参照专利文献2)。上述Sn-Pb共晶焊锡作为电子工业用焊锡最为普及，即使利用薄膜层积焊锡层(例如，图12所示的Pb层和Sn层交替层积的焊锡层)也可以高接合强度接合元件。
另一方面，近年来铅的有害性成为隐患，希望能够使用不含铅成分的所谓的无铅焊锡。从成为Sn-Pb共晶焊锡的替代品这样的观点考虑，希望无铅焊锡具备与该焊锡同等的熔点，作为该无铅焊锡，已知的有Sn-Zn-In系焊锡(参照专利文献3)及Sn-Ag-Bi系焊锡(参照专利文献4)。但是，这些焊锡是按照预先规定的组成调制而得的合金焊锡，未知上述薄膜层积焊锡层的例子。本说明书中，为了方便起见，将按照预先规定的组成调制的合金焊锡形成的焊锡层称为“合金焊锡层”，以区别于前述薄膜层积焊锡层。
专利文献1：日本专利特开2002-373960号公报
专利文献2：日本专利特开平5-186884号公报
专利文献3：日本专利特开平7-155984号公报
专利文献4：日本专利特开2003-200288号公报
发明的揭示
使带薄膜层积焊锡层的陶瓷基板也实现无铅化是重要的技术课题，希望实现从熔融时供给Sn-Pb共晶焊锡的薄膜层积焊锡层向无铅薄膜层积焊锡层的进步。
但是，由于薄膜层积焊锡层在熔融状态下层整体实现规定的焊锡组成，与合金焊锡层的情况不同，其性能在很大程度上受到层结构的影响(这点可以从后述的实施例和比较例的对比中明确)。例如，即使合金焊锡层可获得高接合强度，但按熔融时供给与该合金焊锡层同样组成而形成的薄膜层积焊锡层在大多数情况下就无法获得足够的接合强度。此外，在具有Sn-Pb共晶薄膜层积焊锡层的陶瓷基板接合元件的工艺是现有成熟的，由Sn-Pb共晶薄膜层积焊锡层向无铅薄膜层积焊锡层转化时，除了当然希望可以获得与使用了Sn-Pb共晶薄膜层积焊锡层时同等的接合强度，而且还希望不伴有工艺上的较大变化。另外，为了满足上述要求，必须使所用的无铅薄膜层积焊锡层的熔点达到170～230℃，较好为180～200℃。
本发明的目的是提供具有满足该要求的无铅薄膜层积焊锡层的元件接合用基板。
本发明者为解决上述课题进行了认真研究。其结果是，获得通过在含Au的Sn系焊锡等无铅焊锡中添加Bi或In等金属，能够使该焊锡具备与Sn-Pb共晶焊锡几乎同等的熔点的技术要点。但也明确在添加了这些金属的薄膜层积焊锡层上焊接元件时存在接合强度低的问题。然后，为解决该问题又进一步进行了研究，结果发现有时通过添加Ag等特定金属可获得高接合强度，接合强度在很大程度上受到薄膜层积焊锡层表面的表面粗度的影响，该表面粗度小于特定值时可获得高接合强度，同时成功地找到了稳定形成表面粗度满足该条件的焊锡层的方法，从而完成了本发明。
即，本发明的技术内容如下所述。
[1]元件接合用基板，该基板由具备电极层的基板和形成于该电极层上的焊锡层构成，该焊锡层是包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属(base metal)，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成的无铅焊锡层，该焊锡层的厚度为1～15μm，表面粗度(Ra)在0.11μm以下。
[2][1]记载的元件接合用基板，前述焊锡层包含(1)由(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属层，(2)由选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属形成的1层以上的低熔点化金属层，(3)由选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属形成的1层以上的表面平滑化金属层；所述各低熔点化金属层与所述的任一表面平滑化金属层邻接。
[3]元件接合用基板的制造方法，它是包括在具备电极层的基板的该电极层上形成厚度为1～15μm、表面粗度(Ra)在0.11μm以下的无铅焊锡层的焊锡层形成工序的[1]或[2]记载的元件接合用基板的制造方法，所述无铅焊锡层包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成；该焊锡层形成工序包括均为1次以上的下述各工序，即，由前述基本金属形成层的工序，由选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属形成低熔点化金属层的工序，由选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属形成表面平滑化金属层的工序；在紧接所述形成低熔点化金属层的工序之前及/或之后进行任一的所述表面平滑化金属层形成工序。
[4]元件接合用基板的制造方法，它是包括在具备电极层的基板的该电极层上由过渡金属形成接合层的接合层形成工序，以及在该接合层上形成厚度为1～15μm、表面粗度(Ra)在0.11μm以下的无铅焊锡层的焊锡层形成工序的[1]或[2]记载的元件接合用基板的制造方法，所述无铅焊锡层包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成；该焊锡层形成工序包括均为1次以上的下述各工序，即，由前述基本金属形成层的工序，由选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属形成低熔点化金属层的工序，由选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属形成表面平滑化金属层的工序；在紧接所述形成低熔点化金属层的工序之前及/或之后进行任一的所述表面平滑化金属层形成工序。
[5]元件接合基板的制造方法，在[1]或[2]记载的元件接合用基板的焊锡层上载置具有电极的元件使该电极与前述焊锡层接触后进行回流焊接。
[6]由[5]记载的方法制造的元件接合基板。
本发明的元件接合用基板在未使用存在有害性隐患的Sn-Pb共晶焊锡的前提下可实现半导体元件的接合。此外，用于本发明的元件接合用基板的焊锡的熔点由于与Sn-Pb共晶焊锡几乎相同，所以无需对以往所使用的Sn-Pb共晶焊锡的回流焊接工序作大改动就可以应用，能够在低温下以高接合强度焊接半导体元件。特别是作为基板使用了表面形成有电极层的以氮化铝为主成分的陶瓷基板的元件接合用基板，除了具有上述特性之外，还具备高频的介质损耗少且可释放使用时产生的热的良好的放热特性这样的特性，所以是非常理想的元件接合用基板。
此外，利用本发明的制造方法能够有效地制造上述理想的元件接合用基板。
实施发明的最佳方式
本发明的元件接合用基板是由具备电极层的基板和形成于该电极层上的焊锡层构成的元件接合用基板，该焊锡层是包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成的无铅焊锡层，该焊锡层的厚度为1～15μm，表面粗度(Ra)在0.11μm以下。
本发明的“具有电极层的基板”只要是在其表面的一部分或整个表面由贵金属形成了起到电极作用的电极层的基板即可，对其无特别限定，但从接合半导体元件后使用时的高频介质损耗少的角度考虑，最好采用在氮化铝、氧化铝、SiC等陶瓷基板或Si基板上，特别是表面粗度Ra在0.05μm以下、Rmax在0.2μm以下的陶瓷基板上通过金属镀敷形成了贵金属电极层的金属镀敷基板。作为构成电极层的贵金属，可例举Au、Ag、Pd、Pt等，最好使用导通电阻极低的Au。
如前所述，这些金属镀敷基板中的贵金属电极层一般直接或间接地在牢固地接合于陶瓷基板的基底金属层上形成，例如，氧化铝基板中，可采用在氧化铝生片上印刷由钨或钼等高熔点金属的糊状物形成的电极图形，在同时烧结该图形和坯料后，根据需要在高熔点金属层上形成镍层，再于其上形成了金等贵金属电极层的基板。此外，以氮化铝为主成分的陶瓷基板中，可使用(i)在氮化铝粉末中添加烧结助剂，成形后在经过烧结的基板的表面通过溅射法等形成基本与电极图形的形状相同的以钛为主成分的金属层(第一基底层)，然后同样利用溅射法等在该第一基底层上形成以铂为主成分的层，将此作为电极层的金属镀敷基板；(ii)以该铂层为第二基底层，再在其上通过溅射法等形成金等电极层而获得的金属镀敷基板。本发明的元件接合用基板中，从释放接合元件后使用时产生的热的放热特性良好的方面考虑，特好的是使用由上述(i)或(ii)获得的氮化铝系金属镀敷基板。
本发明中的焊锡层的厚度为1～15μm，从元件的精密接合及接合强度考虑，较好为2～8μm。焊锡层的厚度未满1μm时，有时无法获得足够的接合强度，如果超过15μm，则焊锡量过多，所以接合后有时会发生焊锡遮盖元件的侧面或上表面(半导体元件中也成为发光面)的不良情况。
本发明中的焊锡层的表面粗度(Ra)在0.11μm以下，较好是在0.06μm以下，特好是在0.05μm以下。该焊锡层的表面粗度(Ra)在上述范围内，则能够在焊接元件时获得高接合强度，如果超过0.11μm，则有时无法获得高接合强度。此外，接合强度对焊锡层的表面形状敏感，除了Ra在上述范围内之外，较好的是Rmax在0.90μm以下，更好的是在0.55μm以下。
这里，表面粗度(Ra)是以测定范围的中心面为基准的表面凹凸的算术平均值，是将表面的凹凸的形状和大小数值化表示的参数之一。Rmax是表面的最高位点和最低位点的高度差。
本发明中，用AFM(原子间力显微镜)进行表面粗度(Ra)及Rmax的测定。AFM能够根据原子水平(级)的分解能三维地测定试样的表面微细形状，通过将所得的三维轮廓进行图像处理，能够获知正确的表面粗度(Ra)及Rmax。
基本金属是形成焊锡的最基本的金属，是决定基本的熔点和使基本的接合强度显现的成分。作为基本金属，可使用(i)Sn、(ii)Sn及Au或(iii)In，基于接合后的可靠性高的原因，最好使用(i)Sn或(ii)Sn及Au。
前述焊锡层中的基本金属的含量以焊锡层的总重量为基准为10～95重量％，特好为34～90重量％。作为基本金属使用(ii)Sn及Au时的两者的含有比例以基本金属的总重量为基准，较好是Sn为80～99重量％，Au为1～20重量％，特别是从接合强度考虑，最好的是Sn为87～97重量％，Au为3～13重量％。
低熔点化金属具有使焊锡层的熔点下降的功能。低熔点化金属是选自Bi、In、Zn、Au及Sb的至少1种金属。但是，作为低熔点化金属使用In的情况仅限于基本金属为Sn或Sn及Au时。基于对于所有的基本金属的熔点下降效果均高的原因，作为低熔点化金属最好为Bi。此外，基本金属为Sn或Sn及Au时，基于同样的理由除Bi之外最好使用In。In不仅具备低熔点化效果，且由于其本身较柔软，所以具备接合时的缓冲效果高的优点。
从焊锡层的熔点及粘合强度的角度考虑，低熔点化金属的含量以焊锡层的总重量为基准为0.1～30重量％，特好为3～16重量％。低熔点化金属的含量在上述范围内，可使焊锡层的熔点达到170～230℃，更好为180～200℃。低熔点化金属的含量如果较少，则焊锡层的熔点有升高的倾向，如果低于上述范围，则焊锡层的熔点超过230℃的情况时常发生。
表面平滑化金属具有使焊锡层的表面平滑化的功能。由于表面平滑化效果好、且具有使熔点下降的效果，所以作为表面平滑化金属可使用Ag。
从其平滑化效果考虑，表面平滑化金属的含量以焊锡层的总重量为基准为4.9～60重量％，特好为7～50重量％。
如果以焊锡层的总重量为基准未满20重量％，更好的是未满10重量％，则该焊锡层中可根据需要含有Ga、Pd、P、Mn、Cr、Ti、稀土类等成分。
具有上述特性的焊锡层的本发明的元件接合用基板可在170～230℃的温度范围内进行高接合强度的元件焊接，无需对以往的Sn-Pb共晶焊锡用回流焊接工序作大的改动即可应用。
对本发明中的焊锡层所含的上述各种成分的存在形态无特别限定。即，该焊锡层例如可以是前述的薄膜层积焊锡层，也可以是合金焊锡层，但由于薄膜层积焊锡层是能够以高精度形成微细图形的焊锡层，所以比较理想。对形成薄膜层积焊锡层的方法无特别限定，例如可采用溅射法、离子镀法、蒸镀法、CVD法、电镀法。
本发明中的焊锡层为薄膜层积焊锡层时，较好的是该焊锡层包含(1)由(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属层，(2)由选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属形成的1层以上的低熔点化金属层，(3)由选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属形成的1层以上的表面平滑化金属层；所述各低熔点化金属层与所述的任一表面平滑化金属层邻接。前述基本金属层由Sn及Au形成时，该基本金属层可以是同时蒸镀Sn和Au而形成的均一组成的单层结构，也可以是包含1或2层以上的Sn层和1或2层以上的Au层的多层结构。另外，前述Ga、Pd、P、Mn、Cr、Ti、稀土类等任意成分可在形成基本金属层时导入。
作为低熔点化金属层和表面平滑化金属层邻接的层结构，可例举低熔点化金属层之上存在表面平滑化金属层的层结构，表面平滑化金属层存在于低熔点化金属层之下的层结构，以及在低熔点化金属层的上下都存在表面平滑化金属层的层结构这3种。
低熔点化金属层之上存在表面平滑化金属层的层结构中，薄膜层积焊锡层形成时，在薄膜平滑化金属层以外的层(无铅焊锡层)上形成低熔点化金属层。此时形成的低熔点化金属层的一部分出现凝集，未形成整齐的连续层，表面变得粗糙，但在其上形成表面平滑化金属层时，可能是因为低熔点化金属和表面平滑化金属的互相作用的缘故，表面的粗糙被修复，形成平滑的表面。
表面平滑化金属层存在于低熔点化金属层之下的层结构中，薄膜层积焊锡层形成时，低熔点化金属层形成于薄膜平滑化金属层之上。形成的低熔点化金属层多少会发生凝集，但形成为平滑的连续层。
在低熔点化金属层的上下都存在表面平滑化金属层的层结构中，薄膜层积焊锡层形成时，最不易引发低熔点化金属的凝集，低熔点化金属层形成为平滑性高的连续层。
如上所述，焊锡层中所含的低熔点化金属层如果与表面平滑化金属层邻接，则低熔点化金属层成为表面平滑的连续层，或者即使暂时发生凝集形成不连续的层，但只要利用在其上层积的表面平滑化金属层就可得到修复，获得平滑的表面。因此，最终获得的焊锡层是表面平滑性较高的层，元件接合时可发挥强接合力。其中，由于在低熔点化金属层的上下都存在表面平滑化金属层的层结构能够形成平滑性最高、接合力最大的焊锡层，所以特别理想。
另一方面，低熔点化金属层不与任何表面平滑化金属层邻接时，由于该低熔点化金属层在薄膜层积焊锡层形成时会发生凝集，也不会被修复，所以最终获得的焊锡层的表面平滑性下降，元件接合时有时无法获得强接合力。其结果是，有时不能够以高接合强度进行170～230℃的温度范围内的焊接。
本发明的元件接合用基板中，在具有电极层的基板和焊锡层之间可存在从该电极层侧开始依次为由构成该电极层的贵金属以外的贵金属形成的层(例如，Pt)及由过渡金属形成的接合层(例如，Ti)。
以下，参考附图对具有上述特定的层结构的焊锡层的较好实施方式进行具体说明。
例如，较好为图1所示的表面平滑化金属层500、作为基本金属层的金含量为10重量％的金-锡合金(也可简称为Au10-Sn)层501、Bi等的低熔点化金属层502、表面平滑化金属层503及Au10-Sn层504依次层积的结构，图2所示的表面平滑化金属层500、低熔点化金属层511、表面平滑化金属层512及Au10-Sn层513依次层积的结构，或者图3所示的表面平滑化金属层500、低熔点化金属层521及Au10-Sn层522依次层积的结构。
这些形态中，各层厚度可考虑整体组成适当决定，图1所示的形态中，较好是位于靠近基板侧的Au10-Sn层501是远离基板侧的Au10-Sn层504的厚度的1/32～1/2。
从成本特性考虑，焊锡层内位于最下层的表面平滑化金属层500的厚度一般为0.1～5μm，特好为0.2～3μm。该层的厚度如果未满0.1μm，则表面平滑化效果低，如果在5μm以上，则该效果与0.2～3μm时几乎没有差别。该表面平滑化金属层最好由Ag形成。
对本发明的元件接合用基板的制造方法无特别限定，例如在具有电极层的基板的该电极层上形成了上述组成的焊锡层后，通过研磨焊锡层表面可使其厚度和表面粗度都满足前述条件，但从能够简便地且以高原料利用率和优良的再现性获得元件接合用基板考虑，最好采用以下的方法(本发明的制造方法)。即，采用包括在具备电极层的基板的该电极层上形成厚度为1～15μm、表面粗度(Ra)在0.11μm以下的无铅焊锡层的焊锡层形成工序的元件接合用基板的制造方法，所述无铅焊锡层包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成；该焊锡层形成工序包括均为1次以上的下述各工序，即，由前述基本金属形成层的工序，由选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属形成低熔点化金属层的工序，由选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属形成表面平滑化金属层的工序；在紧接所述形成低熔点化金属层的工序之前及/或之后进行任一的所述表面平滑化金属层形成工序。
此外，前述制造方法中，也可以不直接在具有电极层的基板的该电极层上形成该焊锡层，而是在具有电极层的基板的该电极层上由过渡金属形成接合层，再在该接合层上形成该焊锡层。
对在本发明的元件接合用基板上接合半导体元件等元件的方法无特别限定，可采用任何的公知的焊接方法，但基于可有效地进行高精度接合的角度考虑，最好在本发明的元件接合用基板的焊锡层上载置具有电极的元件使该电极与前述焊锡层接触后再进行回流焊接。此外，回流焊接是指预先在基板的规定连接盘上或元器件电极或两者同时供给焊锡、将元器件固定于基板上规定位置后，熔融焊锡(使其流动)而进行元器件和基板的接合的方法。上述方法中，对使焊锡流动的方法无特别限定，可采用利用回流传送带的方法、使用热板的方法、气相回流法等。此外，加热温度和加热时间可根据焊锡的种类适当决定，但使用了本发明的元件接合用基板时，能够以与在具有Sn-Pb共晶薄膜层积结构焊锡图形的陶瓷基板接合元件时几乎相同的温度，具体来讲为170～230℃，较好为180～200℃进行良好的焊接。
焊接的“元件”采用通过焊接可接合的金属等形成的具有电极的元件。具体来讲，可例举能够直接与其它的电气配线连接的具有电极的电阻或电容器等电子元器件及半导体元件。半导体领域中常用的元件中的大多数是上述电极由金构成的元件，但并不仅限于此。
此外，焊锡层内的最下层为表面平滑化金属层时，在上述元件接合方法中，加热熔融焊锡层时，该表面平滑化金属层完全地扩散入熔融的焊锡层。此时，不一定是所有构成该表面平滑化金属层的表面平滑化金属均扩散，有时在该平滑化金属层的底面近旁有表面平滑化金属以层状残留。
实施例
以下，例举实施例及比较例对本发明进行更详细地说明，但本发明并不仅限于这些实施例。
实施例1
图1所示的结构的元件接合用基板按照以下步骤制作。图1是具有代表性的本发明的元件接合用基板101的截面图，具有在氮化铝烧结体基板201上依次层积以Ti为主成分的第1基底层202、以铂为主成分的第2基底层203及金电极层204而形成的基板200的金电极层上层积了焊锡层509的结构；所述焊锡层509通过依次层积防焊锡流出用Pt层301、以Ti为主成分的密合层401及第一Ag层500、第一Au10-Sn层501、Bi层502、第二Ag层503及第二Au10-Sn层504而形成。
首先，采用溅射装置通过溅射法，在氮化铝烧结体基板{50.8mm×50.8mm×0.3mmt，表面粗度Ra＝0.02μm，Rmax＝0.179μm，(株)トクヤマ制}的表面依次形成厚0.06μm的以Ti为主成分的第1基底层、厚0.2μm的以铂为主成分的第2基底层及厚0.6μm的金电极层。然后，采用光刻法形成防止焊锡流出用图形，再采用溅射法形成0.25μm的Pt膜。接着，采用光刻法形成焊锡图形，利用真空蒸镀装置在上述防止焊锡流出用的Pt上形成厚0.06μm的密合层Ti及1.5μm的Ag层，然后，通过作为靶使用了Au及Sn的二元同时蒸镀法，由金含量10重量％的Au-Sn合金{熔点217℃及杨氏模量45.0GPa(25℃时)}形成厚1.0μm的Au-Sn层。接着，形成0.33μm的Bi层，0.2μm的Ag层，最后通过使用了Au及Sn的二元同时蒸镀法，形成厚2.47μm的金含量为10重量％的Au-Sn层，制得本发明的元件接合用基板(No.1)。
对以上制得的元件接合用基板的焊锡层的表面粗度进行测定，测得Ra＝0.058μm，Rmax＝0.689μm。表面粗度的测定采用Digital Instruments公司制Contact AFM NanoScopeIII按照以下步骤进行。即，在本发明的元件接合用基板的焊锡层形成面的相反侧贴上双面胶带，固定于直径12mmφ的钢制圆板后，利用磁性方式将该圆板固定于压电扫描仪(piezo·scanner)的上部，使带探针的悬臂与焊锡层表面接触。悬臂直接感应表面的凹凸而变位，其变位通过《光杠杆方式》测定。采用V字型的Si3N4x制、且弹性系数为0.12N/m、探针高度为3μm、曲率半径为5～40nm、1/2锥角为35°的前端形状为四角锥形的悬臂。测定前安装除电鼓风机，尽量减少因基板表面的静电产生的影响。此外，测定范围为20μm见方，测定视野数为每1片元件接合用基板3个视野。测定后，利用NanoScopeIII的软件，对测得的三维轮廓进行图像处理，计算Ra、Rmax，算出3个视野的平均值。另外，本发明中的Ra是以测定范围的中心面为基准的表面的平均值，利用式(1)算得。Rmax是表面的最高位点和最低位点的高度差。
Ra＝F(1，LXLY)I(0，LY，I(0，LX|f(x，y)|dx)dy)  (1)
f(x，y)表示以中心面为基准的表面，LX、LY表示表面的尺寸。
接着，在以上制得的元件接合用基板的焊锡层上载置具有Au电极的Ga-As制半导体元件，采用片接合装置于220℃进行180秒的接合，制得元件接合基板。同样地制作10片元件接合基板，利用ダィシェアテスタ(IMADA公司制)测定接合强度，平均接合强度为3.1kgf/mm2，剥离形式均是半导体元件内。本实施例及比较例中的焊锡层的熔点采用精工仪表株式会社制TG/DTA装置SSC5200通过DTA测定确定。
此外，Bi层、金含量为10重量％的Au-Sn层(Au10-Sn层)、Ag层的膜厚如表1所示变化，制造本发明的元件接合用基板No.2～8，同样地进行表面粗度及接合强度的测定。其结果一并示于表1。
剥离形式为“半导体元件内”是指因半导体元件的破坏而剥离，“焊锡层内”是指因焊锡层的破坏而剥离。半导体元件的破坏在2.5kgf/mm2以上发生。一般从可靠性方面考虑，剥离形式为“焊锡层内”时，平均接合强度最好在2.0kgf/mm2以上。此外，剥离在半导体元件-焊锡间发生时，可以说接合的可靠性差。另外，表1的焊锡层的组成中，由于Au、Bi及Ag以外的成分均为Sn，所以省略了Sn的重量％。
                                                                表1
  No.  第一Ag层(表面平滑化金属层)的厚度(μm)   第一Au10-Sn层的厚度(μm)   Bi层的(低熔点化金属层)的厚度(μm)  第二Ag层(表面平滑化金属层)的厚度(μm)   第二Au10-Sn层的厚度(μm)          焊锡层的组成(下述以外的成分为Sn)   焊锡层的熔点(℃)   平均接合强度(kgf/mm2)(n＝10)   主要的剥离形式   Ra(μm)   Rmax(μm)
  Au(wt％)   Bi(wt％)   Ag(wt％)
  实施例1   1  1.5   1   0.33  0.2   2.47   5.61   6.71   37.13   180   3.1   半导体元件内   0.058   0.689
  2  1.5   1   0.164  0.2   2.636   5.92   3.36   37.39   186   2.9   半导体元件内   0.055   0.659
  3  1.5   1   0.501  0.2   2.299   5.30   10.13   36.87   175   2.7   半导体元件内   0.053   0.743
  4  1.5   1   0.675  0.2   2.125   4.98   13.55   36.60   168   3.3   半导体元件内   0.058   0.721
  5  1.5   0.077   0.33  0.2   2.393   5.61   6.71   37.13   180   2.8   半导体元件内   0.056   0.681
  6  1.5   1.235   0.33  0.2   1.235   5.61   6.71   37.13   180   2.2   焊锡层内   0.057   0.711
  7  1.5   1   0.348  0.81   1.842   4.44   6.85   48.73   182   2.1   焊锡层内   0.061   0.744
  8  0.2   1   0.33  0.2   2.47   7.39   9.38   12.20   181   3.2   半导体元件内   0.052   0.672
  实施例2   9  1.5   3.47   0.33  0.2   -   5.61   6.71   37.13   180   3.1   半导体元件内   0.044   0.390
  10  1.5   3.636   0.164  0.2   -   5.92   3.36   37.39   186   2.8   半导体元件内   0.047   0.516
  11  1.5   3.299   0.501  0.2   -   5.30   10.13   36.87   175   2.9   半导体元件内   0.041   0.418
  12  1.5   3.125   0.675  0.2   -   4.98   13.55   36.60   168   3   半导体元件内   0.039   0.466
  13  1.5   3.13   0.34  0.4   -   5.11   6.99   41.89   179   3.7   半导体元件内   0.048   0.432
  14  1.5   2.842   0.348  0.81   -   4.44   6.85   48.73   185   2.3   焊锡层内   0.033   0.364
  15  0.2   3.47   0.33  0.2   -   7.39   9.38   12.20   179   3.4   半导体元件内   0.044   0.452
  实施例3   16  1.5   3.67   0.33  -   -   6.00   6.80   33.14   185   3.2   半导体元件内   0.101   0.807
  17  1.5   3.836   0.164  -   -   6.32   3.40   33.37   193   2.8   半导体元件内   0.106   0.898
  18  1.5   3.508   0.492  -   -   5.70   10.06   32.91   182   3   半导体元件内   0.104   0.902
  19  1.5   3.336   0.664  -   -   5.38   13.48   32.68   176   2.9   半导体元件内   0.107   0.986
  比较例1   20  1.5   1.735   0.33  0.2   1.735   5.61   6.71   37.13   185   0.7   半导体元件-焊锡层间   0.120   1.060
实施例2
焊锡层的结构如图2的510所示，除了在厚1.5μm的第一Ag层500上依次层积了厚0.33μm的Bi层511、厚0.2μm的第二Ag层512及厚3.47μm的第一Au10-Sn层513的结构之外，其它与实施例1同样，制作元件接合用基板，接合温度与实施例1同样，制得元件接合基板(No.9)。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.044μm，Rmax＝0.390μm，平均接合强度为3.1kgf/mm2，主要的剥离形式是半导体元件内。此外，Bi层、Au10-Sn层、Ag层的厚度如表1所示变化，制造本发明的元件接合用基板No.10～15，同样地进行了接合强度的测定。其结果一并示于表1。
实施例3
焊锡层的结构如图3的520所示，除了在厚1.5μm的第一Ag层500上依次层积了厚0.33μm的Bi层521及厚3.67μm的第一Au10-Sn层522的结构之外，其它与实施例1同样，制作元件接合基板(No.16)。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.101μm，Rmax＝0.807μm，平均接合强度为3.2kgf/mm2，主要的剥离形式是半导体元件内。此外，Bi层、Au10-Sn层的厚度如表1所示变化，制造本发明的元件接合用基板No.17～19，同样地进行了接合强度的测定。其结果一并示于表1。
实施例4
焊锡层的结构如图4的530所示，除了在厚1.5μm的第一Ag层500上依次层积了厚1.0μm的第一Au10-Sn层513、厚0.33μm的In层532、厚0.2μm的第二Ag层533及厚2.47μm的第二Au10-Sn层534的结构之外，其它与实施例1同样，制作元件接合用基板，接合温度与实施例1同样，制得元件接合基板(No.21)。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.049μm，Rmax＝0.644μm，平均接合强度为2.5kgf/mm2，主要的剥离形式是半导体元件内。此外，In层、Au10-Sn层、第二Ag层的膜厚如表2所示变化，制造本发明的元件接合用基板No.22～28，同样地进行了接合强度的测定。其结果一并示于表2。
                                                            表2
  No.  第一Ag层(表面平滑化金属层)的厚度(μm)   第一Au10-Sn层的厚度(μm)   In层的(低熔点化金属层)的厚度(μm)  第二Ag层(表面平滑化金属层)的厚度(μm)   第二Au10-Sn层的厚度(μm)            焊锡层的组成(下述以外的成分为Sn)   焊锡层的熔点(℃)   平均接合强度(kgf/mm2)(n＝10)   主要的剥离形式   Ra(μm)   Rmax(μm)
  Au(wt％)   In(wt％)   Ag(wt％)
  实施例4   21  1.5   1   0.33  0.2   2.47   5.71   5.06   37.79   192   2.5   半导体元件内   0.049   0.644
  22  1.5   1   0.164  0.2   2.636   5.97   2.51   37.72   193   2.6   半导体元件内   0.051   0.668
  23  1.5   1   0.501  0.2   2.299   5.44   7.70   37.86   184   2.2   半导体元件内   0.055   0.752
  24  1.5   1   0.675  0.2   2.125   5.16   10.39   37.92   179   2.9   半导体元件内   0.053   0.733
  25  1.5   0.077   0.33  0.2   2.393   5.71   5.06   37.79   188   2.3   半导体元件内   0.056   0.691
  26  1.5   1.235   0.33  0.2   1.235   5.71   5.06   37.79   191   2.1   焊锡层内   0.058   0.722
  27  1.5   1   0.348  0.81   1.842   4.52   5.16   49.62   191   2.3   焊锡层内   0.063   0.765
  28  0.2   1   0.33  0.2   2.47   8.03   7.12   12.51   190   2.7   半导体元件内   0.055   0.685
  实施例5   29  1.5   3.47   0.33  0.2   -   5.71   5.06   37.79   189   2.7   半导体元件内   0.035   0.370
  30  1.5   3.636   0.164  0.2   -   5.97   2.51   37.72   194   3.1   半导体元件内   0.041   0.499
  31  1.5   3.299   0.501  0.2   -   5.44   7.70   37.86   188   2.6   半导体元件内   0.047   0.428
  32  1.5   3.125   0.675  0.2   -   5.16   10.39   37.92   180   3.2   半导体元件内   0.044   0.488
  33  1.5   3.13   0.34  0.4   -   5.20   5.27   42.66   191   2.8   半导体元件内   0.048   0.402
  34  1.5   2.842   0.348  0.81   -   4.52   5.16   49.62   194   2.3   焊锡层内   0.035   0.388
  35  0.2   3.47   0.33  0.2   -   8.03   7.12   12.51   191   2.8   半导体元件内   0.046   0.465
  实施例6   36  1.5   3.67   0.33  -   -   6.11   5.12   33.73   197   2.7   半导体元件内   0.105   0.854
  37  1.5   3.836   0.164  -   -   6.38   2.54   33.67   204   2.4   半导体元件内   0.097   0.856
  38  1.5   3.508   0.492  -   -   5.85   7.65   33.79   193   3.1   半导体元件内   0.104   0.915
  39  1.5   3.336   0.664  -   -   5.58   10.34   33.86   188   2.9   半导体元件内   0.103   0.992
实施例5
焊锡层的结构如图5的540所示，除了在厚1.5μm的第一Ag层500上依次层积了厚0.33μm的In层541、厚0.2μm的第二Ag层542及厚3.47μm的第一Au10-Sn层543的结构之外，其它与实施例1同样，制得元件接合基板(No.29)。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.035μm，Rmax＝0.370μm，平均接合强度为2.7kgf/mm2，主要的剥离形式是半导体元件内。此外，In层、Au10-Sn层的膜厚如表2所示变化，制造本发明的元件接合用基板No.30～35，同样地进行了接合强度的测定。其结果一并示于表2。
实施例6
焊锡层的结构如图6的550所示，除了在厚1.5μm的第一Ag层500上依次层积了厚0.33μm的In层551及厚3.67μm的第一Au10-Sn层552的结构之外，其它与实施例1同样，制作元件接合基板(No.36)。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.105μm，Rmax＝0.854μm，平均接合强度为2.7kgf/mm2，主要的剥离形式是半导体元件内。此外，In层、Au10-Sn层的膜厚如表2所示变化，制造本发明的元件接合用基板No.37～39，同样地进行了接合强度的测定。其结果一并示于表2。
实施例7
焊锡层的结构如图7的560所示，除了在厚1.5μm的第一Ag层500上依次层积了厚0.33μm的Bi层561、厚0.2μm的第二Ag层562及厚3.47μm的第一Sn层563的结构之外，其它与实施例1同样，制作元件接合基板(No.40)。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.044μm，Rmax＝0.410μm，平均接合强度为2.5kgf/mm2，主要的剥离形式是半导体元件内。此外，Bi层、Sn层的膜厚如表3所示变化，制造本发明的元件接合用基板No.41～43，同样地进行了接合强度的测定。其结果一并示于表3。
                                                                表3
  No.  第一Ag层(表面平滑化金属层)的厚度(μm)   Bi层(低熔点化金属层)的厚度(μm)  第二Ag层(表面平滑化金属层)的厚度(μm)   第一Sn层的厚度(μm)   焊锡层的组成(下述以外的成分为Sn)   焊锡层的熔点(℃)   平均接合强度(kgf/mm2)(n＝10)   主要的剥离形式   Ra(μm)   Rmax(μm)
  Bi(wt％)   Ag(wt％)
  实施例7   40  1.5   0.33  0.2   3.47   6.96   38.47   196   2.5   半导体元件内   0.044   0.410
  41  0.2   0.33  0.2   3.27   10.32   13.42   193   2.8   半导体元件内   0.039   0.521
  42  0.2   0.164  0.2   3.436   5.20   13.60   199   2.9   半导体元件内   0.048   0.433
  43  0.2   0.501  0.2   3.099   15.46   13.24   178   2.7   半导体元件内   0.043   0.458
  No.  第一Ag层(表面平滑化金属层)的厚度(μm)   In层(低熔点化金属层)的厚度(μm)  第二Ag层(表面平滑化金属层)的厚度(μm)   第一Sn层的厚度(μm)   焊锡层的组成(下述以外的成分为Sn)   焊锡层的熔点(℃)   平均接合强度(kgf/mm2)(n＝10)   主要的剥离形式   Ra(μm)   Rmax(μm)
  In(wt％)   Ag(wt％)
  实施例8   44  1.5   0.33  0.2   3.47   5.25   39.18   207   3.1   半导体元件内   0.046   0.512
  45  0.2   0.33  0.2   3.27   7.85   13.79   202   2.5   半导体元件内   0.049   0.484
  46  0.2   0.164  0.2   3.436   3.90   13.79   211   2.3   焊锡层内   0.041   0.511
  47  0.2   0.501  0.2   3.099   11.93   13.80   185   2.1   焊锡层内   0.047   0.498
实施例8
焊锡层的结构如图8的570所示，除了在厚1.5μm的第一Ag层500上依次层积了厚0.33μm的In层571、厚0.2μm的第二Ag层572及厚3.47μm的第一Sn层573的结构之外，其它与实施例1同样，制得元件接合基板(No.44)。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.046μm，Rmax＝0.512μm，平均接合强度为3.1kgf/mm2，主要的剥离形式是半导体元件内。此外，In层、Sn层的膜厚如表3所示变化，制造本发明的元件接合用基板No.44～47，同样地进行了接合强度的测定。其结果一并示于表3。
比较例1
焊锡层的结构如图9的580所示，除了在厚1.5μm的第一Ag层500上依次层积了厚1.735μm的第一Au10-Sn层581、厚0.33μm的Bi层582及厚1.735μm的第二Au10-Sn层583的结构之外，其它与实施例1同样，制作元件接合用基板(No.20)，接合温度和条件与实施例1同样制作元件接合基板。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.120μm，Rmax＝1.06μm，平均接合强度为0.7kgf/mm2，剥离形式全部是半导体元件-焊锡间。
比较例2
焊锡层的结构如图10的590所示，除了在厚1.5μm的第一Ag层500上依次层积了厚1.156μm的第一Au10-Sn层591、厚0.33μm的Bi层592及厚1.156μm的第二Au10-Sn层593、厚0.2μm的第二Ag层594及厚1.156μm的第三Au10-Sn层595的结构之外，其它与实施例1同样，制作元件接合基板，接合温度和条件与实施例1同样，制作元件接合基板。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.119μm，Rmax＝0.972μm，平均接合强度为0.8kgf/mm2，剥离形式全部是半导体元件-焊锡间。
比较例3
未形成第一Ag层，焊锡层的结构如图11的5A0所示，除了从防止焊锡流出用Pt侧开始依次层积了厚0.33μm的Bi层5A1及厚3.67μm的第一Au10-Sn层5A2的结构之外，其它与实施例1同样，制作元件接合基板。同样地制作10片元件接合基板，与实施例1同样测定了表面粗度及接合强度，Ra＝0.131μm，Rmax＝1.272μm，平均接合强度为0.4kgf/mm2，剥离形式全部是半导体元件-焊锡间。
参考例1
未形成第一Ag层，焊锡层的结构如图12的Sn-Pb焊锡层600，即，除了形成为从防止焊锡流出用Pt侧开始依次层积了厚0.55μm的第一Pb层601、厚1.45μm的第一Sn层602、厚0.55μm的第二Pb层603、厚1.45μm的第二Sn层604的结构的焊锡层之外，其它与实施例1同样，制作元件接合用基板，接合温度与实施例1同样制作元件接合基板。同样地制作10片元件接合基板，与实施例1同样测定了接合强度，平均接合强度为3.4kgf/mm2，主要的剥离形式是半导体元件内。
实施例1～3及比较例1的元件接合用基板的截面研磨照片分别示于图13～16，表面粗度的测定(AFM)时获得的焊锡层表面的三维图像分别示于图17～20。
附图的简单说明
图1为实施例1使用的本发明的元件接合用基板的截面图。
图2为实施例2使用的本发明的元件接合用基板的截面图。
图3为实施例3使用的本发明的元件接合用基板的截面图。
图4为实施例4使用的本发明的元件接合用基板的截面图。
图5为实施例5使用的本发明的元件接合用基板的截面图。
图6为实施例6使用的本发明的元件接合用基板的截面图。
图7为实施例7使用的本发明的元件接合用基板的截面图。
图8为实施例8使用的本发明的元件接合用基板的截面图。
图9为比较例1使用的元件接合用基板的截面图。
图10为比较例2使用的元件接合用基板的截面图。
图11为比较例3使用的元件接合用基板的截面图。
图12为参考例1使用的以往的Sn-Pb焊锡的元件接合基板的截面图。
图13为实施例1使用的元件接合用基板的截面研磨照片。
图14为实施例2使用的元件接合用基板的截面研磨照片。
图15为实施例3使用的元件接合用基板的截面研磨照片。
图16为比较例1使用的元件接合用基板的截面研磨照片。
图17为实施例1使用的元件接合用基板的焊锡层表面通过AFM测得的三维图像。
图18为实施例2使用的元件接合用基板的焊锡层表面通过AFM测得的三维图像。
图19为实施例3使用的元件接合用基板的焊锡层表面通过AFM测得的三维图像。
图20为比较例1使用的元件接合用基板的焊锡层表面通过AFM测得的三维图像。
符号说明：101～112为元件接合用基板，200为表面形成了金电极层的基板，201为氮化铝烧结体基板，202为以Ti为主成分的第一基底层，203为以Pt为主成分的第二基底层，204为金电极层，301为防止焊锡流出用Pt，401为以Ti为主成分的密合层，500为第一Ag层(表面平滑化金属层)，509、510、520、530、540、550、560、570、580、590及5A0为焊锡层，501、513、522、531、543、552、581、591及5A2为第一Au10-Sn层，502、511、521、561、582、592及5A1为Bi层(低熔点化金属层)，503、512、533、542、562、572及594为第二Ag层(表面平滑化金属层)，504、534、583及593为第二Au10-Sn层，532、541、551及571为In层(低熔点化金属层)，563及573为第一Sn层，595为第三Au10-Sn层，600为Sn-Pb焊锡层，601为第一Pb层，602为第一Sn层，603为第二Pb层，604为第二Sn层。

Claims (6)

1.元件接合用基板，该基板由具备电极层的基板和形成于该电极层上的焊锡层构成，其中，该焊锡层是包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成的无铅焊锡层，该焊锡层的厚度为1～15μm，表面粗度(Ra)在0.11μm以下。
2.如权利要求1所述的元件接合用基板，其中，前述焊锡层包含(1)由(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属层，(2)由选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属形成的1层以上的低熔点化金属层，(3)由选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属形成的1层以上的表面平滑化金属层；所述各低熔点化金属层与所述的任一表面平滑化金属层邻接。
3.元件接合用基板的制造方法，它是包括在具备电极层的基板的该电极层上形成厚度为1～15μm、表面粗度(Ra)在0.11μm以下的无铅焊锡层的焊锡层形成工序的权利要求1或2所述的元件接合用基板的制造方法，所述无铅焊锡层包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成；其中，该焊锡层形成工序包括均为1次以上的下述各工序：由前述基本金属形成层的工序，由选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属形成低熔点化金属层的工序，由选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属形成表面平滑化金属层的工序；在紧接所述形成低熔点化金属层的工序之前及/或之后进行任一的所述表面平滑化金属层形成工序。
4.元件接合用基板的制造方法，它是包括在具备电极层的基板的该电极层上由过渡金属形成接合层的接合层形成工序，以及在该接合层上形成厚度为1～15μm、表面粗度(Ra)在0.11μm以下的无铅焊锡层的焊锡层形成工序的权利要求1或2所述的元件接合用基板的制造方法，所述无铅焊锡层包含(1)(i)Sn、(ii)Sn及Au或(iii)In构成的基本金属，(2)选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属，(3)选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属而形成；其中，该焊锡层形成工序包括均为1次以上的下述各工序：由前述基本金属形成层的工序，由选自Bi、In(限于基本金属为Sn或Sn及Au时)、Zn、Au(限于基本金属为In时)及Sb的至少1种金属形成低熔点化金属层的工序，由选自Ag、Ni、Fe、Al、Cu及Pt的至少1种金属形成表面平滑化金属层的工序；在紧接所述形成低熔点化金属层的工序之前及/或之后进行任一的所述表面平滑化金属层形成工序。
5.元件接合基板的制造方法，其特征在于，在权利要求1或2所述的元件接合用基板的焊锡层上载置具有电极的元件使该电极与前述焊锡层接触后进行回流焊接。
6.元件接合基板，其特征在于，由权利要求5所述的方法制造。
CNB2004800243915A 2003-08-26 2004-08-17 元件接合用基板、元件接合基板及其制造方法 Expired - Fee Related CN100423217C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP208783/2003 2003-08-26
JP2003208783 2003-08-26
JP010700/2004 2004-01-19
JP2004010700 2004-01-19

Publications (2)

Publication Number Publication Date
CN1842907A true CN1842907A (zh) 2006-10-04
CN100423217C CN100423217C (zh) 2008-10-01

Family

ID=34220644

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800243915A Expired - Fee Related CN100423217C (zh) 2003-08-26 2004-08-17 元件接合用基板、元件接合基板及其制造方法

Country Status (7)

Country Link
US (1) US7459794B2 (zh)
EP (1) EP1672685B1 (zh)
JP (1) JP4979944B2 (zh)
KR (1) KR100825354B1 (zh)
CN (1) CN100423217C (zh)
DE (1) DE602004029915D1 (zh)
WO (1) WO2005020315A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102806429A (zh) * 2011-05-30 2012-12-05 日立电线株式会社 无Pb焊料、焊料被覆导体以及使用该无Pb焊料的电气部件
CN105103287A (zh) * 2013-03-26 2015-11-25 欧司朗光电半导体有限公司 借助于等温凝固反应来连接接合配对件以形成In-Bi-Ag连接层的方法和接合配对件的相应装置
CN105122482A (zh) * 2013-03-28 2015-12-02 东芝北斗电子株式会社 发光装置、其制造方法及使用发光装置的装置
CN106688085A (zh) * 2014-09-09 2017-05-17 千住金属工业株式会社 Cu柱、Cu芯柱、钎焊接头及硅穿孔电极
CN107591382A (zh) * 2016-07-06 2018-01-16 英飞凌科技股份有限公司 增强型焊料焊盘
CN111872596A (zh) * 2020-07-29 2020-11-03 昆山市宏嘉焊锡制造有限公司 一种铟、铅、银、锑低温钎焊料

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1737029A4 (en) * 2004-03-24 2011-03-30 Tokuyama Corp SUBSTRATE FOR COMPONENTS BONDING AND MANUFACTURING METHOD THEREFOR
JP2007201420A (ja) * 2005-12-27 2007-08-09 Sharp Corp 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法
JP4745878B2 (ja) * 2006-04-05 2011-08-10 三菱電機株式会社 はんだ皮膜及びそれを用いたはんだ付方法
EP2089901A4 (en) * 2006-11-09 2011-05-18 Interplex Qlp Inc MICROCIRCUIT HOUSING HAVING A DUCTILE LAYER
JP5076912B2 (ja) * 2008-01-08 2012-11-21 富士通株式会社 端子シートの製造方法
US9147812B2 (en) * 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
US9166364B2 (en) * 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
WO2013065414A1 (ja) * 2011-10-31 2013-05-10 シャープ株式会社 発光装置、照明装置、及び、発光装置の製造方法
CN103493190A (zh) * 2011-12-27 2014-01-01 松下电器产业株式会社 接合结构体
JP6067982B2 (ja) * 2012-03-19 2017-01-25 スタンレー電気株式会社 半導体素子の製造方法
US9709377B2 (en) * 2012-04-23 2017-07-18 Hitachi, Ltd. Strain sensor chip mounting structure, strain sensor chip and method of manufacturing a strain sensor chip mounting structure
DE102017104276B4 (de) * 2017-03-01 2020-01-16 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
JP7508918B2 (ja) 2020-07-22 2024-07-02 日本電気硝子株式会社 はんだ膜及びその製造方法、光学デバイス用部品、並びに光学デバイス

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8920101D0 (en) * 1989-09-06 1989-10-18 Marconi Electronic Devices Methods of joining components
JPH05186884A (ja) 1991-03-19 1993-07-27 Mitsubishi Materials Corp 金属製導体箔または金属合金製導体箔およびその製造方法
US5455004A (en) 1993-10-25 1995-10-03 The Indium Corporation Of America Lead-free alloy containing tin, zinc, indium and bismuth
JP3575068B2 (ja) 1994-08-02 2004-10-06 住友電気工業株式会社 平滑なめっき層を有するセラミックスメタライズ基板およびその製造方法
US20020047217A1 (en) * 1995-03-01 2002-04-25 Elke Zakel Metallic undercoating for solder materials
KR980006783A (ko) 1996-05-13 1998-03-30 이. 힐러 윌리엄 저가의 위상 고정 모터 제어 방법 및 구조
JP2003200288A (ja) 1996-10-09 2003-07-15 Hitachi Ltd Ｐｂフリーはんだ材料及びそれを用いた電子機器
US6193139B1 (en) * 1996-10-17 2001-02-27 Jorma Kivilahti Method for joining metals by soldering
US6110608A (en) * 1996-12-10 2000-08-29 The Furukawa Electric Co., Ltd. Lead material for electronic part, lead and semiconductor device using the same
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
US6365097B1 (en) 1999-01-29 2002-04-02 Fuji Electric Co., Ltd. Solder alloy
JP2000277909A (ja) * 1999-03-24 2000-10-06 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2001127375A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光半導体素子搭載用サブマウント
JP3915112B2 (ja) * 1999-11-22 2007-05-16 三菱マテリアル株式会社 濡れ性に優れた金錫合金ロウ材
JP4593717B2 (ja) * 2000-02-23 2010-12-08 京セラ株式会社 回路基板及びそれを用いた回路装置
JP4605883B2 (ja) * 2000-10-16 2011-01-05 京セラ株式会社 配線基板
EP1333957B1 (en) * 2000-11-16 2005-04-20 Singapore Asahi Chemical & Solder Industries Pte. Ltd Lead-free solders
JP2002178191A (ja) 2000-12-06 2002-06-25 Hitachi Ltd 低温系鉛フリーはんだ組成及びそれを用いた電子部品実装構造体
JP2002359459A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法、プリント配線基板および実装構造体
JP2002373960A (ja) * 2001-06-14 2002-12-26 Tokuyama Corp 素子接合用基板及びその製造方法
JP2003060354A (ja) * 2001-08-10 2003-02-28 Multi:Kk 部品内蔵プリント回路板及びその製造方法
KR20030033919A (ko) * 2001-10-25 2003-05-01 동영전자주식회사 납이 함유되어 있지 않은 무연납 합금의 개발
JP3509809B2 (ja) 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
JP3882712B2 (ja) * 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
DE10251658B4 (de) * 2002-11-01 2005-08-25 Atotech Deutschland Gmbh Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil
JP4447215B2 (ja) * 2002-12-16 2010-04-07 Ｎｅｃエレクトロニクス株式会社 電子部品
JP4390452B2 (ja) 2002-12-27 2009-12-24 Ｎｅｃエレクトロニクス株式会社 不揮発性メモリの製造方法
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method
US20050269385A1 (en) * 2004-06-03 2005-12-08 National Tsing Hua University Soldering method and solder joints formed therein

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102806429A (zh) * 2011-05-30 2012-12-05 日立电线株式会社 无Pb焊料、焊料被覆导体以及使用该无Pb焊料的电气部件
CN102806429B (zh) * 2011-05-30 2016-01-20 日立金属株式会社 无Pb焊料、焊料被覆导体以及使用该无Pb焊料的电气部件
CN105103287A (zh) * 2013-03-26 2015-11-25 欧司朗光电半导体有限公司 借助于等温凝固反应来连接接合配对件以形成In-Bi-Ag连接层的方法和接合配对件的相应装置
CN105103287B (zh) * 2013-03-26 2018-03-23 欧司朗光电半导体有限公司 借助于等温凝固反应来连接接合配对件以形成In‑Bi‑Ag 连接层的方法和接合配对件的相应装置
CN105122482A (zh) * 2013-03-28 2015-12-02 东芝北斗电子株式会社 发光装置、其制造方法及使用发光装置的装置
CN105122482B (zh) * 2013-03-28 2018-06-19 东芝北斗电子株式会社 发光装置、其制造方法及使用发光装置的装置
CN106688085A (zh) * 2014-09-09 2017-05-17 千住金属工业株式会社 Cu柱、Cu芯柱、钎焊接头及硅穿孔电极
CN107591382A (zh) * 2016-07-06 2018-01-16 英飞凌科技股份有限公司 增强型焊料焊盘
CN107591382B (zh) * 2016-07-06 2020-06-16 英飞凌科技股份有限公司 增强型焊料焊盘
CN111872596A (zh) * 2020-07-29 2020-11-03 昆山市宏嘉焊锡制造有限公司 一种铟、铅、银、锑低温钎焊料

Also Published As

Publication number Publication date
WO2005020315A1 (ja) 2005-03-03
DE602004029915D1 (de) 2010-12-16
EP1672685A4 (en) 2007-08-22
JPWO2005020315A1 (ja) 2007-11-01
EP1672685B1 (en) 2010-11-03
JP4979944B2 (ja) 2012-07-18
CN100423217C (zh) 2008-10-01
US7459794B2 (en) 2008-12-02
US20070001315A1 (en) 2007-01-04
KR20060086353A (ko) 2006-07-31
EP1672685A1 (en) 2006-06-21
KR100825354B1 (ko) 2008-04-28

Similar Documents

Publication Publication Date Title
CN1842907A (zh) 元件接合用基板、元件接合基板及其制造方法
CN1194059A (zh) 用于粘合电子器件的可变形基片部件
JP4428448B2 (ja) 鉛フリーはんだ合金
CN100428432C (zh) 元件接合用基板及其制造方法
JP5367914B2 (ja) 配線基板およびその製造方法ならびに半導体装置
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
KR20160046808A (ko) 접합체 및 파워 모듈용 기판
JP5120653B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法
JP6387522B2 (ja) 実装構造体
JP3827322B2 (ja) 鉛フリーはんだ合金
JP2007299974A (ja) 回路基板およびこれを用いた半導体モジュール
CN102104090A (zh) 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
CN1622354A (zh) 热电模块和其焊剂
JP5370460B2 (ja) 半導体モジュール
WO2004105053A1 (ja) 導電性ボール、電子部品の電極の形成方法および電子部品ならびに電子機器
KR20040014475A (ko) 소자 접합용 기판 및 그 제조 방법
JPWO2020122253A1 (ja) はんだ合金、はんだペースト、はんだプリフォーム及びはんだ継手
JP2005235968A (ja) 接着性高熱伝導樹脂シートおよびそれを用いた電子機器装置
CN1577825A (zh) 用于半导体封装的引线框架
CN1784119A (zh) 柔性布线基板及其制造方法、半导体装置和电子设备
Zhong et al. Multiple reflow study of ball grid array (BGA) solder joints on Au/Ni metallization
JP2003258161A (ja) 電子部品実装用配線基板
JP2007256078A (ja) 多層型プローブピンおよびプローブカード
JP4644007B2 (ja) 素子接合用基板およびその製造方法
JP2006272449A (ja) ロウ材シート

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20130817