CN1835136A - 叠层电容器 - Google Patents

叠层电容器 Download PDF

Info

Publication number
CN1835136A
CN1835136A CNA2006100653291A CN200610065329A CN1835136A CN 1835136 A CN1835136 A CN 1835136A CN A2006100653291 A CNA2006100653291 A CN A2006100653291A CN 200610065329 A CN200610065329 A CN 200610065329A CN 1835136 A CN1835136 A CN 1835136A
Authority
CN
China
Prior art keywords
capacitor
internal electrode
stacked
electrode
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100653291A
Other languages
English (en)
Other versions
CN1835136B (zh
Inventor
富樫正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1835136A publication Critical patent/CN1835136A/zh
Application granted granted Critical
Publication of CN1835136B publication Critical patent/CN1835136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/04—Clamping or clipping connections
    • F16B7/044—Clamping or clipping connections for rods or tubes being in angled relationship
    • F16B7/048—Clamping or clipping connections for rods or tubes being in angled relationship for rods or for tubes without using the innerside thereof
    • F16B7/0486—Clamping or clipping connections for rods or tubes being in angled relationship for rods or for tubes without using the innerside thereof forming an abutting connection of at least one tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L21/00—Joints with sleeve or socket
    • F16L21/002—Sleeves or nipples for pipes of the same diameter; Reduction pieces
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L3/00—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets
    • F16L3/08—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing
    • F16L3/085—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing for pipes being in an angled relationship to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种叠层电容器，其包括交替层叠了多个电介体层和多个内部电极的层压体、以及在该层压体的侧面上形成的多个端电极。层压体具有第1和第2电容器部。第1电容器部包含第1和第2内部电极作为内部电极。第2电容器部包含第3和第4内部电极作为内部电极。第1～第4内部电极分别经引出导体电连接于第1～第4端电极中对应的1个或多个端电极上。第1和第2电容器部的静电容量不同。

Description

叠层电容器
技术领域
本发明涉及叠层电容器。
背景技术
作为这种叠层电容器，已知有，具有多个电介体层和多个内部电极交替层合了的层压体、和在该层压体上形成的多个端电极的电容器(例如，参考专利文献1)。
但是，用于去除噪声与电子设备的电源电路等相连的叠层电容器被要求在宽频带内发挥去除噪声的效果。要求在这种叠层电容器中在宽频带内有低阻抗，使得可以在宽频带内有效去除噪声。
在专利文献1中公开了一种将由分割内部电极而得到的两个静电容量不同的电容器一体地形成的叠层电容器。该叠层电容器通过一体形成两个静电容量不同的电容器，谋求在宽频带中的低阻抗。
【专利文献1】日本特开平07-142285号公报
近年来，随着用于电子设备的电源电路的高频化，进一步要求应用于电源电路的叠层电容器的等效串联电感(ESL)的降低。但是，在专利文献1中所记载的叠层电容器中，没有采取抑制等效串联电感的增大的有效对策。因此，专利文献1所记载的叠层电容器中，恐怕等效串联电感会变高。另外，若等效串联电感高，则恐怕也会难以谋求充分降低阻抗。
发明内容
本发明是为解决上述问题而做出的，其目的是提供一种谋求等效串联电感的降低，同时在宽频带中有低阻抗的叠层电容器。
为了实现这种目的，根据本发明的叠层电容器，是包括交替层叠了多个电介体层和多个内部电极的层压体、以及、在该层压体的侧面上形成的多个端电极的叠层电容器，其特征在于：层压体具有第1电容器部和第2电容器部，该第1电容器部包含交替配置的多个第1内部电极和多个第2内部电极作为多个内部电极，该第2电容器部包含第3内部电极和第4内部电极作为多个内部电极；多个端电极包含，互相电绝缘的多个第1和第2端电极、以及、互相电绝缘的第3和第4端电极；在形成有多个第1和第2端电极的层压体的侧面上，多个第1和第2端电极被交替配置；多个第1内部电极分别通过引出导体电连接于多个第1端电极中的任意1个上，同时，多个第1端电极分别电连接于多个第1内部电极的至少1个上；多个第2内部电极分别通过引出导体电连接于多个第2端电极中的任意1个上，同时，多个第2端电极分别电连接于多个第2内部电极的至少1个上；第3内部电极通过引出导体电连接于第3端电极上；第4内部电极通过引出导体电连接于第4端电极上；第3内部电极和第4内部电极以在层压体的层叠方向上互相邻接的方式配置；同时第1电容器部的静电容量与第2电容器部的静电容量不同。
根据本发明的叠层电容器，是包括交替层叠了多个电介体层和多个内部电极的层压体、以及、在该层压体的侧面上形成的多个端电极的叠层电容器，其特征在于：层压体具有第1电容器部和第2电容器部，该第1电容器部包含第1内部电极和第2内部电极作为多个内部电极，该第2电容器部包含第3内部电极和第4内部电极作为多个内部电极；多个端电极包含，互相电绝缘的多个第1和第2端电极、以及、互相电绝缘的第3和第4端电极；在形成有多个第1和第2端电极的层压体的侧面上，多个第1和第2端电极被交替配置；第1内部电极通过多个引出导体分别与多个第1端电极电连接；第2内部电极通过多个引出导体分别与多个第2端电极电连接；第3内部电极通过引出导体电连接于第3端电极；第4内部电极通过引出导体电连接于第4端电极；第3内部电极和第4内部电极，在层压体的层叠方向上互相邻接地配置；同时，第1电容器部的静电容量和第2电容器部的静电容量不同。
这些叠层电容器，由于具有静电容量不同的第1和第2电容器部，所以具有2个共振频率。其结果是，在该叠层电容器中，在宽频带区域上的低阻抗化成为可能。另外，第1和第2内部电极通过引出导体分别连接于第1和第2端电极上。由于在层压体的侧面上交替配置第1和第2端电极，所以流过使得第1内部电极连接于第1端电极的引出导体的电流与流过使得第2内部电极连接于第2端电极的引出导体的电流互相反向地流过。因此，起因于这些电流而产生的磁场相抵消，在该叠层电容器中等效串联电感降低。这样，该层压体电容器中，降低了等效串联电感，同时，宽频带下的低阻抗化成为可能。
此外，优选第2电容器部的静电容量比第1电容器部的静电容量小。这时，通过第2电容器部，可以实现高频带区域中的低阻抗化。
此外，第2电容器部优选包含多个第3和第4内部电极，多个第3内部电极和多个第4内部电极交替配置。通过具有多个第3和第4内部电极，并且交替地配置它们，可以改变第2电容器部的静电容量。其结果是，在第2电容器部中在希望的频带下的低阻抗化成为可能。
根据本发明，可以提供谋求等效串联电感的降低、同时在宽频带下有低阻抗的叠层电容器。
由下面所给出的详细说明和仅以示例方式给出的附图可以更清楚地理解本发明，并且，不能认为这些用于限定本发明。
本发明的进一步适用范围可以从下面给出的具体说明中清楚获得。但是，由于从该具体说明中在本发明的精神和范围中作出的各种改变和修改对于本领域内普通技术人员而言是显而易见的，应该理解，在表示本发明的最佳实施例时，具体说明和特定的举例仅以示例方式给出。
附图说明
图1是第1实施方式相关的叠层电容器的斜视图；
图2是第1实施方式相关的叠层电容器中含有的层压体的分解斜视图；
图3是第1实施方式相关的叠层电容器的等效电路图；
图4是表示与第1实施方式相关的叠层电容器的频率有关的阻抗特性的曲线图；
图5是表示第2实施方式相关的叠层电容器中含有的层压体的分解斜视图；
图6是表示第3实施方式相关的叠层电容器中含有的层压体的分解斜视图；
图7是表示第4实施方式相关的叠层电容器中含有的层压体的分解斜视图；
图8是表示第5实施方式相关的叠层电容器中含有的层压体的分解斜视图；
图9是表示第6实施方式相关的叠层电容器中含有的层压体的分解斜视图。
具体实施方式
下面，参照附图来详细说明本发明的最佳实施方式。另外，在说明中，对相同要素或具有相同功能的要素使用相同符号，省略重复的说明。另外，说明中，有时使用“上”和“下”的用语，其对应于各图的上下方向。
(第1实施方式)
参照图1和图2，说明第1实施方式相关的叠层电容器C1的结构。图1是第1实施方式相关的叠层电容器的斜视图。图2是第1实施方式相关的叠层电容器中含有的层压体的分解斜视图。
叠层电容器C1，如图1所示，包括制成大致长方体形状的层压体1，和在层压体1上形成的第1～第4端电极3A～3D、5A～5D、7、9。第1和第2端电极3A～3D、5A～5D在层压体1的互相相对的侧面1a、1b上形成。第3和第4端电极7、9在层压体1的互相相对的侧面1c、1d上形成。
第1端电极3A、3B在层压体1的侧面1a上形成。第1端电极3C、3D在与侧面1a相对的层压体1的侧面1b上形成。第2端电极5A、5B在层压体1的侧面1a上形成。第2端电极5C、5D在与侧面1a相对的层压体1的侧面1b上形成。
在侧面1a、1b上，第1和第2端电极3A～3D、5A～5D被交替配置。即，在侧面1a上，从侧面1c侧向侧面1d侧，顺序配置第1端电极3A、第2端电极5A、第1端电极3B、第2端电极5B。在侧面1b上，从侧面1c侧向侧面1d侧，顺序配置第1端电极3C、第2端电极5C、第1端电极3D、第2端电极5D。第1端电极3A～3D与第2端电极5A～5D互相电绝缘。
第3端电极7在层压体1的侧面1c上形成。第4端电极9在与侧面1c相对的层压体1的侧面1d上形成。第3端电极7与第4端电极9互相电绝缘。
层压体1，如图2所示，具有第1电容器部11和第2电容器部13。层压体1，第1电容器部11和第2电容器部13层叠，并成为一体地形成。
首先，说明第1电容器部11的结构。第1电容器部11，包含多个(例如101层)电介体层10和将电介体层10介于中间并交替配置的多个(例如各50层)第1和第2内部电极21、23。第1和第2内部电极21、23，沿第1和第2电容器部11、13层叠的方向(以下，称作层叠方向)层叠。实际的叠层电容器C1中，电介体层10间的边界被一体化为不能目视识别的程度。
各第1内部电极21，如图2所示，呈矩形状。各第1内部电极21的位置为从与层叠方向平行的层压体1的各侧面1a～1d起具有规定的间隔。另外，各电介体层10也如图2所示，呈矩形状。
在多个第1内部电极21上分别逐个地形成引出导体31A～31D。引出导体31A、31B，以引出到层压体1的侧面1a的方式从第1内部电极21伸出，引出导体31C、31D，以引出到层压体1的侧面1b的方式从第1内部电极21伸出。
各第1内部电极21经引出导体31A～31D电连接于4个第1端电极3A～3D中的任一个上。另外，4个第1端电极3A～3D分别电连接于多个第1内部电极21的至少1个上。
具体地，形成有引出导体31A的第1内部电极21，经该引出导体31A电连接于第1端电极3A上。形成有引出导体31B的第1内部电极21经该引出导体31B电连接于第1端电极3B上。形成有引出导体31C的第1内部电极21，经该引出导体31C电连接于第1端电极3C上。形成有引出导体31D的第1内部电极21经该引出导体31D电连接于第1端电极3D上。
各第2内部电极23，如图2所示，呈矩形状。各第2内部电极23位置为从与层叠方向平行的层压体1的各侧面1a～1d起具有规定的间隔。
在多个第2内部电极23上分别逐个地形成引出导体33A～33D。引出导体33A、33B，以使其引出到层压体1的侧面1a的方式从第2内部电极23伸出。引出导体33C、33D，以使其引出到层压体1的侧面1b的方式从第2内部电极23伸出。
各第2内部电极23经引出导体33A～33D电连接于4个第2端电极5A～5D中的任意一个上。另外，4个第2端电极5A～5D分别电连接于多个第2内部电极23的至少1个上。
具体地，形成有引出导体33A的第2内部电极23经该引出导体33A电连接于第2端电极5A上。形成有引出导体33B的第2内部电极23经该引出导体33B电连接于第2端电极5B上。形成有引出导体33C的第2内部电极23经该引出导体33C电连接于第2端电极5C上。形成有引出导体33D的第2内部电极23经该引出导体33D电连接于第2端电极5D上。
接着，说明第2电容器部13的结构。第2电容器部13包含多个(例如4层)的电介体层10和经电介体层10交替配置的多个(例如各2层)第3和第4内部电极25、27。第3和第4内部电极25、27，以使其在层压体1的层叠方向上互相邻接的方式配置。第3和第4内部电极25、27的层叠数，与第1和第2内部电极21、23的层叠数不同。特别地，如本实施方式所示例的，第3和第4内部电极25、27的层叠数优选比第1和第2内部电极21、23少。另外，在实际的叠层电容器C1中，电介体层10之间的边界被一体化为不能目视识别的程度。
各第3内部电极25，如图2所示，呈矩形状。各第3内部电极25的位置为从与层叠方向平行的层压体1的各侧面1a～1d起具有规定的间隔。
多个第3内部电极25上分别逐个地形成引出导体35。引出导体35，以使其引出到层压体1的侧面1c的方式从第3内部电极25伸出。各第3内部电极25经引出导体35电连接于第3端电极7上。
各第4内部电极27，如图2所示，呈矩形状。各第4内部电极27的位置为，从与层叠方向平行的层压体1的各侧面1a～1d起具有规定的间隔。
在多个第4内部电极27上分别逐个地形成引出导体37。引出导体37，以使其引出到层压体1的侧面1d的方式从第4内部电极27伸出。各第4内部电极27经引出导体37电连接于第4端电极9上。
第1电容器部11中含有的第1和第2内部电极21、23分别与第1和第2端电极3A～3D、5A～5D电连接。另一方面，第2电容器部13中含有的第3和第4内部电极25、27分别与第3和第4端电极7、9电连接。因此，第1电容器部11与第2电容器部13成为并联连接的关系。
图3表示叠层电容器C1的等效电路图。叠层电容器C1的等效电路，由第1电容器部11和第2电容器部13的并联电路构成。一般来说，电容器中存在残留电感和残留电阻。因此，如图3所示，在第1电容器部11的等效电路中除静电容量C11之外，还存在电感L11和电阻R12。在第2电容器部13的等效电路中除静电容量C13之外，还存在电感L13和电阻R13。
第1和第2电容器部11、13，分别，内部电极的层叠数不同，静电容量不同。即，在叠层电容器C1中，第1电容器部11中含有的第1和第2内部电极21、23的层叠数比第2电容器部13中含有的第3和第4内部电极25、27的层叠数大。因此，第1电容器部11的静电容量C11比第2电容器部13的静电容量C13大。
若电容器的电感为L，静电容量为C，由式(1)表示电容器的共振频率f。从式(1)可以知道，第1电容器部11的共振频率f1和第2电容器部13的共振频率f2值不同。
f＝1/2π·sqrt(L·C)     ...(1)
特别地，若第2电容器部13中含有的第3和第4内部电极25、27的层叠数比第1电容器部11中含有的第1和第2内部电极21、23的层叠数小，则共振频率f2比共振频率f1大。
图4表示与叠层电容器C1的频率有关的阻抗特性曲线图。图4所示的曲线图的横轴表示频率(Hz)，纵轴表示阻抗(Ω)。静电容量大的第1电容器部11单个的阻抗特性用曲线G11、G12表示，仅在共振频率f1处具有阻抗极小点。比第1电容器部11静电容量小的第2电容器部13单个的阻抗特性用曲线G13、G14表示，仅在共振频率f2处具有阻抗极小点。另一方面，并联连接静电容量不同的第1和第2电容器部11、13的叠层电容器C1的阻抗特性用曲线G11、G14表示，在共振频率f1、f2两处有阻抗极小点。这样，由于叠层电容器C1具有静电容量不同的第1和第2电容器部11、13，所以与具有1个静电容量的情况相比，在宽频带中降低阻抗成为可能。
特别地，在叠层电容器C1中，第2电容器部13的静电容量C13比第1电容器部11的静电容量C11小。因此，第2电容器部13的共振频率f2比第1电容器部11的共振频率f1大。因此，第2电容器部13，可以在仅由第1电容器部11不能改善阻抗特性的高频带中，承担低阻抗化。其结果是，在叠层电容器C1中，即使在高频带中也可以降低阻抗。
第1和第2内部电极21、23，分别经引出导线31A～31D、33A～33D连接于第1和第2端电极3A～3D、5A～5D。另外，第1和第2端电极3A～3D、5A～5D在层压体1的侧面1a、1b上交替配置。因此，使第1内部电极21连接于第1端电极3A～3D的引出导体31A～31D，和使第2内部电极23连接于第2端电极5A～5D的引出导体33A～33D，在从层压体1的侧面1c向侧面1d的方向上成为交替配置。此外，流过引出导体31A～31D的电流和流过引出导体33A～33D的电流，其方向成为互相反向。因此，起因于流过引出导体31A～31D的电流而产生的磁场与起因于流过引出导体33A～33D的电流而产生的磁场相抵。其结果是，降低了叠层电容器C1的等效串联电感。
这样，在叠层电容器C1中，谋求等效串联电感的降低，同时谋求宽频带中低阻抗化成为可能。
另外，叠层电容器C1中，可以通过交替配置的第3和第4内部电极25、27的层叠数，改变第2电容器13的静电容量。其结果是，在第2电容器部13中，可以在高频带中具有希望的共振频率。
(第2实施方式)
参照图5，说明第2实施方式相关的叠层电容器的结构。第2实施方式相关的叠层电容器，与第1实施方式相关的叠层电容器C1的不同之处在于，第2电容器部13位于第1电容器部11A、11B之间。图5是第2实施方式相关的叠层电容器中含有的层压体的分解斜视图。
第2实施方式相关的叠层电容器中含有的层压体1，具有第1电容器部11A、11B和第2电容器部13。第2电容器部13，以使其位于第1电容器部11A、11B之间的方式层叠，这些电容器部11A、11B、13层叠而成为一体后形成层压体1。
说明第1电容器部11A、11B的结构。由于第2电容器部13位于第1电容器部之间，所以第1电容器部11A、11B位于第2电容器部13的上下。因此，为了使第1电容器部的结构方便说明，对夹着第2电容器部13并位于上面的第1电容器部11A和位于下面的第1电容器部11B区别进行说明。
第1电容器部11A，包含多个(例如51层)电介体层10和经电介体层10交替配置的多个(例如各25层)的第1和第2内部电极21、23。第1和第2内部电极21、23沿第1和第2电容器部11A、11B、13层叠的方向(下面称作层叠方向)进行层叠。
第1电容器部11B，包含多个(例如50层)电介体层10和经电介体层10交替配置的多个(例如各25层)第1和第2内部电极21、23。第1和第2内部电极21、23沿层叠方向层叠。在实际的第2实施方式相关的叠层电容器中，电介体层10之间的边界被一体化为不能目视识别的程度。
在第2实施方式相关的叠层电容器中，第1电容器部11A、11B与第2电容器部13为并联连接的关系。由于第1和第2内部电极21、23的层叠数与第3和第4内部电极25、27的层叠数不同，所以第1电容器部11A、11B的静电容量C11与第2电容器部13的静电容量C13不同。因此，在第2实施方式相关的叠层电容器中，与第1实施方式相关的叠层电容器C1同样，宽频带下的低阻抗化成为可能。
特别地，在第2实施方式相关的叠层电容器中，如所示例的，与第1和第2内部电极21、23的层叠数相比，第3和第4内部电极25、27的层叠数少。因此，第2电容器部13的静电容量C13比第1电容器部11A、11B的静电容量C11小。因此，第2电容器部13，在仅由第1电容器部11A、11B不能改善阻抗特性的高频带中，可以承担低阻抗化。其结果是，第2实施方式相关的叠层电容器，可以在高频带下使阻抗降低。
第2实施方式相关的叠层电容器，具有多个第1和第2端电极3A～3D、5A～5D，它们在层压体1的侧面1a、1b上交替配置。因此，使第1和第2内部电极21、23分别连接于第1和第2端电极3A～3D、5A～5D的引出导体31A～31D、33A～33D，在层压体1的侧面1c向侧面1d的方向上交替配置。因此，起因于流过引出导体31A～31D的电流而产生的磁场与起因于流过引出导体33A～33D的电流而产生的磁场相抵，降低了第2实施方式相关的叠层电容器的等效串联电感。
这样，在第2实施方式相关的叠层电容器中，可以谋求等效串联电感的降低，同时可以谋求在宽频带中低阻抗化。
另外，在第2实施方式相关的叠层电容器中，可以通过交替配置的第3和第4内部电极25、27的层叠数改变第2电容器部13的静电容量。其结果是，在第2电容器部13中，可以在高频带中具有希望的共振频率。
另外，在第2电容器部13内的第3和第4内部电极25、27的层叠顺序，也可以例如，像第1实施方式相关的叠层电容器C1那样，是第3内部电极25、第4内部电极27的顺序，也可如第2实施方式那样，为第4内部电极27、第3内部电极25的顺序。
(第3实施方式)
参照图6说明第3实施方式相关的叠层电容器的结构。第3实施方式相关的叠层电容器与第2实施方式相关的叠层电容器的不同点在于，在第2电容器部13中含有的第3内部电极25的层叠数与第4内部电极27的层叠数不同。图6是第3实施方式相关的叠层电容器中含有的层压体的分解斜视图。
第1电容器部11A包含多个(例如5层)电介体层10和经电介体层10交替配置的多个(例如各2层)第1和第2内部电极21、23。第1和第2内部电极21、23，沿着第1和第2电容器部11A、11B、13层叠的方向(下面称作层叠方向)层叠。
第1电容器部11B包含多个(例如4层)电介体层10和经电介体层10互相配置的多个(例如各2层)的第1和第2内部电极21、23。第1和第2内部电极21、23，沿着层叠方向层叠。在实际的第2实施方式相关的叠层电容器中，电介体层10之间的边界被一体化为不能目视识别的程度。
说明第2电容器部13的结构。第2电容器部13包含多个(例如3层)电介体层10和经电介体层10交替配置的第3和第4内部电极25、27。第3和第4内部电极25、27配置为在层压体1的层叠方向上互相相邻。第3内部电极25，例如，是1层。第4内部电极27是与第3内部电极25不同的层数(例如2层)。第3和第4内部电极25、27沿层叠方向层叠。实际的第3实施方式中的叠层电容器中，电介体层10之间的边界被一体化为不能目视识别的程度。
第3实施方式相关的叠层电容器中，第1电容器部11A、11B与第2电容器部13为并联连接的关系。由于第1和第2内部电极21、23的层叠数与第3和第4内部电极25、27的层叠数不同，所以第1电容器部11A、11B的静电容量C11与第2电容器部13的静电容量C13不同。因此，第3实施方式相关的叠层电容器中，与第1实施方式相关的叠层电容器C1同样，在宽频带中的低阻抗化成为可能。
特别地，第3实施方式相关的叠层电容器中，如所示例，与第1和第2内部电极21、23的层叠数相比，第3和第4内部电极25、27的层叠数少。因此，第2电容器部13的静电容量C13与第1电容器部11A、11B的静电容量C11相比较小。因此，第2电容器部13在只由第1电容器部11不能改善阻抗特性的高频带中，可以承担低阻抗化。其结果是，第3实施方式相关的叠层电容器，即使在高频带下也可以使阻抗降低。
第3实施方式相关的叠层电容器具有多个第1和第2端电极3A～3D、5A～5D，它们在层压体1的侧面1a、1b上交替配置。因此，使第1和第2内部电极21、23分别连接于第1和第2端电极3A～3D、5A～5D的引出导体31A～31D、33A～33D，在从层压体1的侧面1c向侧面1d的方向上交替配置。因此，由流过引出导体31A～31D的电流产生的磁场与由流过引出导体33A～33D的电流产生的磁场相抵，降低了第3实施方式相关的叠层电容器的等效串联电感。
这样，在第3实施方式相关的叠层电容器中，可以谋求等效串联电感的降低，同时可以在宽频带中谋求低阻抗化。
另外，在第3实施方式相关的叠层电容器中，可以通过交替配置的第3和第4内部电极25、27的层叠数改变第2电容器部13的静电容量。其结果是，在第2电容器部13中，可以在高频带具有希望的共振频率。
另外，如第3实施方式相关的叠层电容器那样，第2电容器部13含有的第3内部电极25的层叠数与第4内部电极27的层叠数也可不是相同的数。
(第4实施方式)
参照图7，说明第4实施方式相关的叠层电容器的结构。第4实施方式相关的叠层电容器与第1实施方式相关的叠层电容器C1的不同之处在于，分别电连接于多个第1和第2内部电极的第1和第2端电极的数目。图7是第4实施方式相关的叠层电容器中含有的层压体的分解斜视图。
层压体1，如图7所示，具有第1电容器部11和第2电容器部13。层压体1为，第1电容器部11和第2电容器部13层叠，并一体地形成。
首先，说明第1电容器部11的结构。第1电容器部11包含多个(例如101层)电介体层10和经电介体层10互相交替配置的多个(例如各50层)的第1和第2内部电极21、23。第1和第2内部电极21、23沿着第1和第2电容器部11、13层叠的方向(下面称作层叠方向)层叠。在实际的第4实施方式相关的叠层电容器，电介体层10之间的边界被一体化为不能目视识别的程度。
各第1内部电极21，如图7所示，呈矩阵状。各第1内部电极21的位置为从与层叠方向平行的层压体1的各侧面1a～1d起具有规定的间隔。另外，各电介体层10也如图7所示，呈矩形状。
在多个第1内部电极21上分别形成4个引出导体31A～31D。引出导体31A、31B从第1内部电极21伸出，使其引出到层压体1的侧面1a。引出导体31C、31D从第1内部电极21伸出，使其引出到层压体1的侧面1b。
各第1内部电极21经4个引出导体31A～31D分别与4个第1端电极3A～3D电连接。即，第1内部电极21经引出导体31A电连接于第1端电极3A，经引出导体31B电连接于第1端电极3B，经引出导体31C电连接于第1端电极3C，经引出导体31D电连接于第1端电极3D。
各第2内部电极23，如图7所示，呈矩形状。各第2内部电极23的位置为，从与层叠方向平行的层压体1的各侧面1a～1d起具有规定的间隔。
在多个第2内部电极23上分别形成4个引出导体33A～33D。引出导体33A、33B从第2内部电极23伸出，使其引出到层压体1的侧面1a。引出导体33C、33D从第2内部电极23伸出，使其引出到层压体1的侧面1b。
各第2内部电极23经4个引出导体33A～33D分别与4个第2端电极5A～5D电连接。即，第2内部电极23经引出导体33A电连接于第2端电极5A，经引出导体33B电连接于第2端电极5B，经引出导体33C电连接于第2端电极5C，经引出导体33D电连接于第2端电极5D。
在第4实施方式相关的叠层电容器中，第1电容器部11与第2电容器部13为并联连接的关系。由于第1和第2内部电极21、23的层叠数与第3和第4内部电极25、27的层叠数不同，所以第1电容器部11的静电容量C11与第2电容器部13的静电容量C13不同。因此，第4实施方式相关的叠层电容器中，与第1实施方式相关的叠层电容器C1同样，在宽频带中的低阻抗化成为可能。
特别地，第4实施方式相关的叠层电容器中，如所示例，与第1和第2内部电极21、23的层叠数相比，第3和第4内部电极25、27的层叠数较少。因此，第2电容器部13的静电容量C13比第1电容器部11的静电容量C11小。因此，第2电容器部13，在只由第1电容器部11不能改善阻抗特性的高频带中，承担低阻抗化。其结果是，第4实施方式相关的叠层电容器中，可以在高频带中使阻抗降低。
第4实施方式相关的叠层电容器，具有多个第1和第2端电极3A～3D、5A～5D，它们在层压体1的侧面1a、1b上交替配置。因此，使第1和第2内部电极21、23分别连接于第1和第2端电极3A～3D、5A～5D的引出导体31A～31D、33A～33D，在层压体1的侧面1c向侧面1d的方向上，成为交替地配置。因此，起因于流过引出导体31A～31D的电流而产生的磁场与起因于流过引出导体33A～33D的电流而产生的磁场互相抵消，第4实施方式相关的叠层电容器的等效串联电感被降低。
这样，在第4实施方式相关的叠层电容器中，谋求等效串联电感的降低，同时在宽频带中谋求低阻抗化，成为可能。
另外，在第4实施方式相关的叠层电容器中，可以由交替配置的第3和第4内部电极25、27的层叠数，改变第2电容器部13的静电容量C13。其结果是，在第2电容器部13中，可以在高频带具有所希望的共振频率。
(第5实施方式)
参考图8，说明第5实施方式相关的叠层电容器的结构。第5实施方式相关的叠层电容器，与第4实施方式相关的叠层电容器的不同之处在于，第2电容器部13位于第1电容器部11A、11B之间。图8是第5实施方式相关的叠层电容器中含有的层压体的分解斜视图。
第5实施方式相关的叠层电容器中含有的层压体1，具有第1电容器部11A、11B和第2电容器部13。这些电容器部11A、11B、13，以第2电容器部13位于第1电容器部11A、11B之间的方式，层叠而成为一体地形成层压体1。
说明第1电容器部11A、11B的结构。由于第2电容器部13位于第1电容器部之间，所以第1电容器部11A、11B位于第2电容器部13的上下。因此，为了使第1电容器部的结构简单，对夹着第2电容器部13并位于上面的第1电容器部11A和位于下面的第1电容器部11B区别说明。
第1电容器部11A包含，多个(例如51层)电介体层10和经电介体层10交替配置的多个(例如各25层)第1和第2内部电极21、23。第1和第2内部电极21、23，沿着第1和第2电容器部11A、11B、13层叠的方向(下面称作层叠方向)层叠。
第1电容器部11B包含，多个(例如50层)电介体层10和经电介体层10交替配置的多个(例如各25层)第1和第2内部电极21、23。第1和第2内部电极21、23，沿着层叠方向层叠。在实际的第5实施方式相关的叠层电容器中，电介体层10之间的边界被一体化为不能目视识别的程度。
在第5实施方式相关的叠层电容器中，第1电容器部11A、11B与第2电容器部13为并联连接的关系。由于第1和第2内部电极21、23的层叠数与第3和第4内部电极25、27的层叠数不同，所以第1电容器部11A、11B的静电容量C11与第2电容器部13的静电容量C13不同。因此，第5实施方式相关的叠层电容器中，与第1实施方式相关的叠层电容器C1同样，在宽频带中的低阻抗化成为可能。
特别地，在第5实施方式相关的叠层电容器中，如所示例，与第1和第2内部电极21、23的层叠数相比，第3和第4内部电极25、27的层叠数少。因此，第2电容器部13的静电容量C13比第1电容器部11A、11B的静电容量C11小。因此，第2电容器部13，在仅由第1电容器部11不能改善阻抗特性的高频带中，承担低阻抗化。其结果是，第5实施方式相关的叠层电容器中，可以在高频带下使阻抗降低。
第5实施方式相关的叠层电容器，具有多个第1和第2端电极3A～3D、5A～5D，它们在层压体1的侧面1a、1b上交替配置。因此，使第1和第2内部电极21、23分别连接于第1和第2端电极3A～3D、5A～5D的引出导体31A～31D、33A～33D，在从层压体1的侧面1c向侧面1d的方向上，成为交替配置。因此，起因于流过引出导体31A～31D的电流而产生的磁场与起因于流过引出导体33A～33D的电流而产生的磁场互相抵消，第5实施方式相关的叠层电容器的等效串联电感被降低。
这样，在第5实施方式相关的叠层电容器中，在谋求等效串联电感的降低的同时在宽频带中谋求低阻抗化成为可能。
另外，在第5实施方式相关的叠层电容器中，可以由交替配置的第3和第4内部电极25、27的层叠数，改变第2电容器部13的静电容量。其结果是，在第2电容器部13中，可以在高频带中具有所希望的共振频率。
另外，在第2电容器部13内的第3和第4内部电极25、27的层叠顺序，也可例如，如第1实施方式相关的叠层电容器C1那样，是第3内部电极25、第4内部电极27的顺序，也可如第5实施方式那样，为第4内部电极27、第3内部电极25的顺序。
(第6实施方式)
参照图9，说明第6实施方式相关的叠层电容器的结构。第6实施方式相关的叠层电容器，与第5实施方式相关的叠层电容器的不同之处在于，在第2电容器部13中含有的第3内部电极25的层叠数与第4内部电极27的层叠数不同的方面。图9是第6实施方式相关的叠层电容器中含有的层压体的分解斜视图。
第1电容器部11A，包含多个(例如5层)电介体层10和经电介体层10交替配置的多个(例如各2层)第1和第2内部电极21、23。第1和第2内部电极21、23，沿着第1和第2电容器部11A、11B、13层叠的方向(下面称作层叠方向)层叠。
第1电容器部11B，包含多个(例如4层)电介体层10和经电介体层10交替配置的多个(例如各2层)第1和第2内部电极21、23。第1和第2内部电极21、23，沿层叠方向进行层叠。在实际的第2实施方式相关的叠层电容器中，电介体层10之间的边界被一体化为不能识别的程度。
说明第2电容器部13的结构。第2电容器部13，包含多个(例如3层)电介体层10和经电介体层10交替配置的第3和第4内部电极25、27。第3和第4内部电极25、27，配置为在层压体1的层叠方向上互相相邻。第3内部电极25为，例如，1层。第4内部电极27，是与第3内部电极25不同的数目(例如2层)。第3和第4内部电极25、27沿着层叠方向层叠。实际的第6实施方式中的叠层电容器中，电介体层10间的边界被一体化为不能目视识别的程度。
第6实施方式相关的叠层电容器中，第1电容器部11A、11B和第2电容器部13为并联连接的关系。由于第1和第2内部电极21、23的层叠数与第3和第4内部电极25、27的层叠数不同，所以第1电容器部11A、11B的静电容量C11与第2电容器部13的静电容量C13不同。因此，第6实施方式相关的叠层电容器中，与第1实施方式相关的叠层电容器C1同样，在宽频带中的低阻抗化成为可能。
特别地，第6实施方式相关的叠层电容器中，如所示例，与第1和第2内部电极21、23的层叠数相比，第3和第4内部电极25、27的层叠数少。因此，第2电容器部13的静电容量C13比由第1电容器部11A、11B全部形成的静电容量C11小。因此，第2电容器部13，在只由第1电容器部11不能改善阻抗特性的高频带中，承担低阻抗化。其结果是，第6实施方式相关的叠层电容器中，即使在高频带中也可以使阻抗降低。
第6实施方式相关的叠层电容器，具有多个第1和第2端电极3A～3D、5A～5D，它们在层压体1的侧面1a、1b上交替配置。因此，使第1和第2内部电极21、23分别连接于第1和第2端电极3A～3D、5A～5D的引出导体31A～31D、33A～33D，在从层压体1的侧面1c向侧面1d的方向上，成为交替配置。因此，抵消了由引出导体31A～31D中流过的电流产生的磁场和由引出导体33A～33D中流过的电流产生的磁场，降低了第6实施方式相关的叠层电容器的等效串联电感。
这样，在第6实施方式相关的叠层电容器中，在谋求等效串联电感的降低的同时在宽频带中谋求低阻抗化，成为可能。
另外，在第6实施方式相关的叠层电容器中，可以由交替配置的第3和第4内部电极25、27的层叠数，改变第2电容器部13的静电容量。其结果是，在第2电容器部13中，可以在高频带中具有所希望的共振频率。
另外，如第6实施方式相关的叠层电容器那样，第2电容器部13含有的第3内部电极25的层叠数与第4内部电极27的层积数也可以不是相同的数目。
以上，详细说明了本发明的最佳实施方式，但是本发明并不限于上述实施方式和变形例。例如，电介体层10的层叠数、第1和第2内部电极21、23的层叠数、和第3和第4内部电极25、27的层叠数，并不限于上述的实施方式中记载的数目。另外，端电极3A～3D、5A～5D、7、9的数目并不限于上述实施方式中记载的数目。第1和第2端电极也可以为2个以上，第3和第4端电极也可为1个以上。另外，第1电容器部11、11A、11B和第2电容器部13的层叠方向上的位置，并不限于上述实施方式中记载的位置。另外，第1电容器部11、11A、11B中含有的第1内部电极21的数目与第2内部电极23的数目也可不必然相同。另外，第2电容器部13中含有的第3内部电极25的数目与第4内部电极27的数目也可不必然相同。
从上面已经描述的发明可以看出，很明显本发明可以以各种方式进行改变。这些改变不能被看作脱离本发明的精神和范围，对本领域内普通技术人员而言显而易见的所有这些修改，被认为包含在下述的权利要求的范围内。

Claims (6)

1.一种叠层电容器，是包括交替层叠了多个电介体层和多个内部电极的层压体、以及、在该层压体的侧面上形成的多个端电极的叠层电容器，其特征在于，
所述层压体具有第1电容器部和第2电容器部，该第1电容器部包含交替配置的多个第1内部电极和多个第2内部电极作为所述多个内部电极，该第2电容器部包含第3内部电极和第4内部电极作为所述多个内部电极；
所述多个端电极包含，互相电绝缘的多个第1和第2端电极、以及、互相电绝缘的第3和第4端电极；
在形成有所述多个第1和第2端电极的所述层压体的侧面上，所述多个第1和第2端电极被交替配置；
所述多个第1内部电极分别经引出导体电连接于所述多个第1端电极中的任意1个上，同时，所述多个第1端电极分别电连接于所述多个第1内部电极的至少1个上；
所述多个第2内部电极分别经引出导体电连接于所述多个第2端电极中的任意1个上，同时，所述多个第2端电极分别电连接于所述多个第2内部电极的至少1个上；
所述第3内部电极经引出导体电连接于所述第3端电极上；
所述第4内部电极经引出导体电连接于所述第4端电极上；
所述第3内部电极和所述第4内部电极，以在所述层压体的层叠方向上互相邻接的方式配置；同时，
所述第1电容器部的静电容量与所述第2电容器部的静电容量不同。
2.一种叠层电容器，是包括交替层叠了多个电介体层和多个内部电极的层压体、以及、在该层压体的侧面上形成的多个端电极的叠层电容器，其特征在于，
所述层压体具有第1电容器部和第2电容器部，该第1电容器部包含第1内部电极和第2内部电极作为所述多个内部电极，该第2电容器部包含第3内部电极和第4内部电极作为所述多个内部电极；
所述多个端电极包含，互相电绝缘的多个第1和第2端电极、以及、互相电绝缘的第3和第4端电极；
在形成了所述多个第1和第2端电极的所述层压体的侧面上，所述多个第1和第2端电极被交替配置；
所述第1内部电极经多个引出导体分别与所述多个第1端电极电连接；
所述第2内部电极经多个引出导体分别与所述多个第2端电极电连接；
所述第3内部电极经引出导体电连接于所述第3端电极；
所述第4内部电极经引出导体电连接于所述第4端电极；
所述第3内部电极和所述第4内部电极，在所述层压体的层叠方向上互相邻接地配置；同时，
所述第1电容器部的静电容量与所述第2电容器部的静电容量不同。
3.如权利要求1所述的叠层电容器，其特征在于，
所述第2电容器部的静电容量比所述第1电容器部的静电容量小。
4.如权利要求1所述的叠层电容器，其特征在于，
所述第2电容器部包含多个所述第3和第4内部电极；
所述多个第3内部电极和所述多个第4内部电极被交替配置。
5.如权利要求2所述的叠层电容器，其特征在于，
所述第2电容器部的静电容量比所述第1电容器部的静电容量小。
6.如权利要求2所述的叠层电容器，其特征在于，
所述第2电容器部包含多个所述第3和第4内部电极；
所述多个第3内部电极和所述多个第4内部电极被交替配置。
CN2006100653291A 2005-03-18 2006-03-17 叠层电容器 Active CN1835136B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005080247A JP4299258B2 (ja) 2005-03-18 2005-03-18 積層コンデンサ
JP2005080247 2005-03-18
JP2005-080247 2005-03-18

Publications (2)

Publication Number Publication Date
CN1835136A true CN1835136A (zh) 2006-09-20
CN1835136B CN1835136B (zh) 2010-08-18

Family

ID=37002837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100653291A Active CN1835136B (zh) 2005-03-18 2006-03-17 叠层电容器

Country Status (5)

Country Link
US (1) US7251115B2 (zh)
JP (1) JP4299258B2 (zh)
KR (1) KR101148894B1 (zh)
CN (1) CN1835136B (zh)
TW (1) TWI405227B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810149A (zh) * 2014-01-27 2015-07-29 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286731A (ja) * 2005-03-31 2006-10-19 Tdk Corp 積層コンデンサ
US7697262B2 (en) 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
WO2007063704A1 (ja) * 2005-12-01 2007-06-07 Murata Manufacturing Co., Ltd. 積層コンデンサおよびその実装構造
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
KR100925623B1 (ko) * 2007-08-31 2009-11-06 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
KR100916476B1 (ko) * 2007-11-30 2009-09-08 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치
US8159813B2 (en) * 2008-04-01 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
KR100935994B1 (ko) * 2008-04-01 2010-01-08 삼성전기주식회사 적층형 칩 커패시터
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
DE102008062023A1 (de) 2008-12-12 2010-06-17 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung damit
KR102048099B1 (ko) * 2014-11-04 2019-11-22 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR102048098B1 (ko) * 2014-11-04 2019-11-22 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR101832611B1 (ko) 2016-06-21 2018-02-26 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10283277B2 (en) * 2017-03-23 2019-05-07 Tdk Corporation Capacitor and substrate module
US10461040B2 (en) * 2017-06-28 2019-10-29 Apple Inc. Matched ceramic capacitor structures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255726U (zh) * 1988-10-14 1990-04-23
JPH07142285A (ja) 1993-11-22 1995-06-02 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3514195B2 (ja) * 1999-12-27 2004-03-31 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6292350B1 (en) * 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
JP3336954B2 (ja) * 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
JP2000223348A (ja) * 1998-11-26 2000-08-11 Tokin Corp 積層セラミックコンデンサ
KR19990064735A (ko) * 1999-05-04 1999-08-05 이도원 저전압 유도를 이용한 분수 조명장치
JP2001167969A (ja) * 1999-12-06 2001-06-22 Tdk Corp 三次元搭載用多端子積層セラミックコンデンサ
JP2001185449A (ja) * 1999-12-27 2001-07-06 Tokin Corp 積層セラミックコンデンサ
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP3563665B2 (ja) * 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品
US6515842B1 (en) * 2000-03-30 2003-02-04 Avx Corporation Multiple array and method of making a multiple array
US6906910B1 (en) * 2004-01-20 2005-06-14 International Business Machines Corporation Structures for implementing integrated conductor and capacitor in SMD packaging
JP3832504B2 (ja) * 2004-12-24 2006-10-11 株式会社村田製作所 積層コンデンサおよびその実装構造
JP3832505B2 (ja) * 2004-12-24 2006-10-11 株式会社村田製作所 積層コンデンサおよびその実装構造
US7092236B2 (en) * 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810149A (zh) * 2014-01-27 2015-07-29 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN104810149B (zh) * 2014-01-27 2018-07-27 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板

Also Published As

Publication number Publication date
US20060209492A1 (en) 2006-09-21
KR20060101342A (ko) 2006-09-22
JP2006261584A (ja) 2006-09-28
KR101148894B1 (ko) 2012-05-29
US7251115B2 (en) 2007-07-31
TWI405227B (zh) 2013-08-11
TW200639888A (en) 2006-11-16
JP4299258B2 (ja) 2009-07-22
CN1835136B (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
CN1835136A (zh) 叠层电容器
CN1235336C (zh) 多层lc复合元件及其制造方法
CN1841593A (zh) 叠层电容器
CN1812026A (zh) 层叠型电容器
CN1661741A (zh) 层叠电容器
CN1881490A (zh) 层叠电容器
CN1805087A (zh) 叠层电容器和叠层电容器的等效串联电阻调整方法
CN1967750A (zh) 多层芯片电容器
CN1137497C (zh) 电感器件及其制造方法
CN1798474A (zh) 具有三维螺旋电感器的印刷电路板及其制造方法
CN1178236C (zh) 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件
CN1672326A (zh) 滤波器电路
CN1506988A (zh) 电子元件与中间基板
CN1402274A (zh) 多层陶瓷电子器件
CN1776845A (zh) 层积型电容器
CN1101759A (zh) 带状线谐振器
CN1993012A (zh) 能以简单结构减小宽频带上的噪声的多层接线板
CN1108016A (zh) 多层穿心式电容器阵列
CN1703764A (zh) 金属化薄膜电容器
CN1257607C (zh) 叠层滤波器、集成器件和通信设备
CN1893267A (zh) 电涌吸收元件
CN1909127A (zh) 固体电解电容器、分布式常数型噪音滤波器及其制造方法
CN1866428A (zh) 叠层电容器及其制造方法
CN1578132A (zh) 声表面波器件和通信设备
CN1207738C (zh) 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant