CN1993012A - 能以简单结构减小宽频带上的噪声的多层接线板 - Google Patents

能以简单结构减小宽频带上的噪声的多层接线板 Download PDF

Info

Publication number
CN1993012A
CN1993012A CNA2006101493389A CN200610149338A CN1993012A CN 1993012 A CN1993012 A CN 1993012A CN A2006101493389 A CNA2006101493389 A CN A2006101493389A CN 200610149338 A CN200610149338 A CN 200610149338A CN 1993012 A CN1993012 A CN 1993012A
Authority
CN
China
Prior art keywords
layer
conducting shell
stratum
interconnection board
high capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101493389A
Other languages
English (en)
Other versions
CN1993012B (zh
Inventor
北尾耕司
神谷浩
佐伯贵范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
Original Assignee
NEC Corp
NEC System Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC System Technologies Ltd filed Critical NEC Corp
Publication of CN1993012A publication Critical patent/CN1993012A/zh
Application granted granted Critical
Publication of CN1993012B publication Critical patent/CN1993012B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多层接线板(10)具有形成在地层(141)和电源层(15)之间的高电容层(121)和形成在电源层(15)和地层(142)之间的高电容层(122)。高电容层(121)和(122)在电容上相互不同。多层接线板(10)结合了两个电容器，其彼此共享该电源层(15)并且其在电容上相互不同。

Description

能以简单结构减小宽频带上的噪声的多层接线板
本申请要求在先的日本专利申请JP 2005-334216和JP 2006-291246的优先权，其公开内容在此被结合进来作为参考。
技术领域
本发明涉及多层接线板，并且特别地，涉及具有电源层和地层之间的电容器功能以用于板的噪声抑制的多层接线板。
背景技术
近年来，对于便携式电子设备，比如便携式电话和笔记本个人电脑，已要求减小尺寸和重量以及要求有先进的功能性。随之而导致对于用在半导体或LSI封装等等中的电路板，除要求高密度配线以及减小尺寸和重量外，还要求增加传输速度。
然而，随着信号速度上的增加，引发了这样一个问题，即：在低速时不成问题的噪声防碍了信息的传输。为了增加传输速度，要求电路板设计能减小噪声。
通常地，已采用一种通过在多层接线板上安装去耦电容器来减小电子噪声的方法。
然而，近年来信号传输频率已愈来愈增高，并且随之而导致安装在板上的电容器数量也增加。使用很多电容器使得配线设计变难，例如，使得不可能在元件之间提供最短的配线并且使得难以实现同步，此外，它防碍了电路板的小型化并且引起了成本上的增加。
由于这一点，近年来，已经提出了一种减小电子噪声的方法，该方法是通过在LSI封装等等的多层接线板中提供由高介电常数材料制成的层、并且因此结合一种适于用作多层接线板中的电容器的结构。这样的技术被公开在例如日本未经审查的实用新型申请公布(JP-U)No.Hei07-10979或日本未经审查的专利申请公布(JP-A)No.2002-217545中。在这个方法中，由于电容器可以正好被布置在一个LSI下面，并且该LSI和该电容器可以由一条与安装在板上的去耦电容器的情况相比短得多的线来连接到一起、且因此可以减小电路寄生电感，而由此使得能够减小LSI电源的噪声。
然而，关于在JP-U No.Hei 07-10979中公开的多层接线板，存在这样的问题，即：对于不能由结合在多层接线板中的高介电常数材料消除的频带中的噪声，仍需在板上或LSI封装上增加去耦电容器。
此外，关于公开在JP-A No.2002-217545中的多层接线板，由于为每个由电源层和地层组成的电源-地层对提供一个电容层，所以总层数很多并且结构很复杂，且因此电路板的小型化不能充分实现。
发明内容
因此本发明的一个目的是提供一种多层接线板，其可以使用简单的结构来在宽频带上减小板中的噪声。
根据本发明的一个方面，提供了一种多层接线板，包括第一、第二和第三传导层，形成在该第一和该第二传导层之间的第一绝缘层，以及形成在该第二和该第三传导层之间的第二绝缘层。所述第一和第二绝缘层在电容上相互不同。
根据本发明的另一个方面，提供了一种多层接线板，包括第一、第二、第三和第四传导层、形成在该第一和该第二传导层之间的第一绝缘层、形成在该第二和该第三传导层之间的第二绝缘层，以及形成在该第三和该第四传导层之间的第三绝缘层。所述第一、第二和第三绝缘层中的至少两个在电容上相互不同。
根据本发明的又另一个方面，提供了一种多层接线板，包括一个内传导层，该内传导层夹在第一和第二绝缘层之间并且还夹在两个外传导层之间。内传导层充当电源层和地层中的一个。每个外传导层充当电源层和地层中的另一个。所述第一和第二绝缘层在电容上相互不同。
根据本发明的另一个方面，提供了一种多层接线板，包括一个内传导层，该内传导层夹在第一和第二绝缘层之间并且还夹在两个外传导层之间，以及包括通过一个第三绝缘层形成在所述外传导层之一上的一个另外的外传导层。内传导层充当电源层和地层中的一个。每个外传导层充当电源层和地层中的另一个。所述另外的外传导层充当副电源层或副地层。所述第一、第二和第三绝缘层中的至少两个在电容上相互不同。
根据本发明的又一个方面，提供了一种多层接线板制造方法，包括步骤：在第一电容层的两面上形成传导层，由此制成一个第一构件，在第二电容层的一面上形成一个传导层，由此制成一个第二构件，且通过按压将该第一和第二构件堆叠在一起，使得该第二构件的、未形成有传导层的表面对接到该第一构件的传导层之一上。第一和第二电容层在电容上相互不同。
根据本发明的再一个方面，提供了一种多层接线板制造方法，包括步骤：在第一电容层的两面上形成传导层，由此制成一个第一构件，在第二电容层的一面上形成一个传导层，由此制成一个第二构件，在第三电容层的一面上形成一个传导层，由此制成一个第三构件，且通过按压将第一、第二和第三构件堆叠在一起，使得该第二构件的、未形成有传导层的表面对接到该第一构件的传导层中的一个传导层上，并且该第三构件的、未形成有传导层的表面对接到该第一构件的传导层中的另一个传导层上。第一、第二和第三电容层的至少两个在电容上相互不同。
附图说明
图1是一个常规的多层接线板的透视图；
图2是沿图1中的线2-2所取的、所述多层接线板的截面图；
图3是根据本发明第一实施例的一个多层接线板的透视图；
图4是沿图3中的线4-4所取的所述多层接线板的截面图；
图5是示出了使用图3和4中的多层接线板来模拟阻抗相对于频率变化的例子的图；
图6是根据本发明第一实施例的变型的一个多层接线板的截面图；
图7A至7D是制造根据本发明第一实施例的多层接线板的方法的图；
图8是根据本发明第二实施例的一个多层接线板的截面图；
图9A至9D是制造根据本发明第二实施例的多层接线板的方法的图；
图10是根据本发明第三实施例的一个多层接线板的截面图；
图11是根据本发明第四实施例的一个多层接线板的截面图；以及
图12A至12E是根据本发明的第五至第九实施例的多层接线板的截面图。
具体实施方式
为了便于理解本发明，将首先描述一个常规的多层接线板。
图1是所述常规的多层接线板的透视图。
在图1中，多层接线板80包括由通常用于电路板中的绝缘材料制成并且具有同样的低电容的低电容层811和812，并且包括一个具有高于低电容层811和812的每一个的电容的高电容层82。所述低电容层811和812分别被布置在多层接线板80的背面和其正面，其中电子元件60比如LSI芯片安装在该正面。在多层接线板80上，安装了去耦电容器90用于减小LSI芯片的电源噪声。
图2是沿图1中的线2-2所取的所述多层接线板的截面图。
布置在多层接线板80的背面和正面上的低电容层811和812上的传导层分别为信号层831和832。信号层831和832经由接合线连接到安装在正面的电子元件60比如LSI芯片。在两个信号层831和832之间，低电容层811、电源层85、高电容层82、地层84、以及低电容层812以提到的顺序从下开始堆叠在一起。电子元件60比如LSI芯片分别经由地通孔(ground via)87和电源通孔(power supply via)88连接到地层84和电源层85。
另一方面，根据本发明，一个多层接线板结合了表现两个或多个电容器功能的结构。因此，有可能减小宽频带上的噪声，并且此外，有可能减小去耦电容器的数量或全部除去它们。
此外，本发明提供了一种结构，其中包括电源层和地层、在其间带有具电容的绝缘层的电源-地层对中的至少一个还用于另一个电源-地层对。因此，存在这样的效果，即与具有多个相互独立的电源-地层对的常规结构相比，总层数较少并且结构较简单。
在下文中，本发明的实施例将参照附图详细加以描述。
〔第一实施例〕
图3是根据本发明第一实施例的一个多层接线板的透视图。
多层接线板10包括由通常用于电路板中的绝缘材料制成并且在传导层之间具有同样的低电容的低电容层111和112，以及包括两个各自在传导层之间具有高于低电容层111和112的每一个的电容的高电容层121和122。
低电容层111和112分别被布置在多层接线板10的背面和其正面，其中电子元件60比如LSI芯片安装在该正面。
高电容层121和122具有相互不同的电容并且被布置为彼此相邻。
图4是沿图3中的线4-4所取的所述多层接线板的截面图。
布置在多层接线板10的背面和正面上的低电容层111和112上的传导层分别为信号层131和132。信号层132经由接合线连接到安装在正面的电子元件60比如LSI芯片上。在两个信号层131和132之间，低电容层111、地层141、高电容层121、电源层15、高电容层122、地层142、以及低电容层112以提到的顺序从下开始堆叠在一起。
信号层131和132、地层141和142、以及电源层15可以为铜箔的形式，但并不限于此，并且可以由通常用于多层接线板的传导层的材料制成。
如上所述，本发明的多层接线板10通过将电源层15夹在具有相互不同的电容的高电容层121和122之间、还将它们夹在地层141和142之间、以及还经由低电容层111和112将它们夹在信号层131和132之间来形成。
信号层131和132分别包括地线、电源线、和信号线。地通孔17形成在信号层131和132的地线以及地层141和142之间。电源通孔18形成在信号层131和132的电源线以及电源层15之间。尽管未示出，可以在背面的信号层131的信号线与正面的信号层132的信号线之间形成一个通孔。如图4所示，可以安排信号层131和132的地线和电源线位于同样的水平位置，即在垂直于信号层131和132的方向上的相同位置，并且地通孔17和电源通孔18穿过多层接线板10以便分别连接到信号层131和132的地线和电源线。
基本地，地层141和142与电源层15分别在避免对电源通孔18和地通孔17的干扰的最大范围内形成。
低电容层111和112的绝缘材料例如具有约2到5的相对介电常数。低电容层111和112的绝缘材料例如通过用环氧树脂浸渍玻璃布并且干燥它们来获得，但是并不限于此。例如假定利用具有4.2的相对介电常数的材料并且其厚度被设置为200μm，则每单位面积的电容约为0.2pF/mm2。
高电容层122的电容被设置为可以替代适于吸收高频噪声的小电容去耦电容器的电容的值。如下面的公式(1)所规定的，电容器的电容C与电极面积A和电介质的相对介电常数εr成比例，并且与电极之间的距离d成反比。
C＝ε0·εr·A/d...(1)
(ε0：真空介电常数)
例如，使用与低电容层111和112同样的具有4.2的相对介电常数的绝缘材料并且设置其厚度为50μm，电容被设置为0.78pF/mm2。
高电容层121的电容被设置为可以替代适合于吸收电源纹波电压等等的大电容去耦电容器的电容的值，并且优选地设置为2pF/mm2或更大。在这个实施例中，作为高电容层121的绝缘材料，利用其介电常数与高电容层122的介电常数相比增加的材料。例如，利用了通过将钛酸钡基的高介电常数填充物填充到有与高电容层122同样的绝缘材料的环氧树脂而获得的材料，以便获得16的相对介电常数。通过设置其厚度为50μm，高电容层121的电容被设置为2.8pF/mm2。
如上所述，在这个实施例中，高电容层121和122的电介质材料分别具有相互不同的电容。这样的效果将参照图5来解释。
图5是示出了使用图3和4中的多层接线板、模拟阻抗相对于频率变化的例子的图。由电源层15、高电容层122和地层142形成的第一电容器在400MHz附近展现最低阻抗。另一方面，由电源层15、高电容层121和地层141形成的第二电容器在1MHz附近展现最低阻抗。于是，具有这两者的本实施例的多层接线板在两个频率处，即1MHz和400MHz附件展现那些低阻抗。因此，展示了当具有相互不同的电容的电容器被一起提供时，分别在对应的频带上获得了噪声减小的效果。
此外，这个实施例被如此配置，使得具有插入其间的高电容层122的、包括电源层15和地层142的电源-地层对的电源层15，还用于具有插入其间的高电容层121的另一个电源-地层对。因此，存在这样的效果，即与具有多个相互独立的电源-地层对的常规结构相比，总层数较少并且结构较简单。
现在，将描述本实施例的一个变型。图6是根据本发明第一实施例的变型的一个多层接线板的截面图。与图3和4中的那些相同的符号代表同样的或相当的元件。
这个变型与图3和4的实施例不同的地方在于，具有比高电容层122高的电容的高电容层121’通过减小具有与高电容层122相同的介电常数的绝缘材料的厚度来形成。
高电容层121’由与低电容层111和112以及高电容层122同样的绝缘材料组成，具有4.2的相对介电常数，并且例如通过设置其厚度为25μm，电容被设置为1.56pF/mm2。使用这样的构造，由于各层由同样的绝缘材料制成，即：未利用对各层具有不同介电常数的绝缘材料，所以低电容层111和112以及高电容层121’和122的热膨胀系数等等彼此相等，因此带来了更高的可靠性。
现在参照图7A至7D，将描述制造根据该实施例的多层接线板的方法。
(过程1)制备了树脂形成的(resin-formed)  铜箔或覆铜箔的树脂构件，各包括对应层的一个绝缘构件和附接到该绝缘构件的一面或两面的每一面的铜箔。
特别地，为了制造根据如图3和4所示的本实施例的板，分别制备如图7A所示的作为第一构件的一核心构件(双覆铜箔的树脂构件)A103、作为第二构件的一覆铜箔的树脂构件A102、作为第三构件的一覆铜箔的树脂构件A101、以及作为第四构件的一覆铜箔的树脂构件A104。
覆铜箔的树脂构件A101是使得铜箔A131附接到具有4.2的相对介电常数和200μm厚度的构件A111的一面，其通过用环氧树脂浸渍玻璃布并且干燥它们来获得。覆铜箔的树脂构件A102是使得铜箔A141附接到具有16的相对介电常数和50μm厚度的构件A121的一面，其通过用填充有钛酸钡基的高介电常数填充物的环氧树脂浸渍玻璃布并且干燥它们来获得。核心构件A103是使得铜箔A15和A142附接到具有4.2的相对介电常数和50μm厚度的构件A122的两面，其通过用环氧树脂浸渍玻璃布并且干燥它们来获得。覆铜箔的树脂构件A104是使得铜箔A132附接到具有4.2的相对介电常数和200μm厚度的构件A112的一面，其通过用环氧树脂浸渍玻璃布并且干燥它们来获得。
当制造根据如图6所示的变型的板时，代替覆铜箔的树脂构件A102，制备了这样一种覆铜箔的树脂构件，其中铜箔被附接到具有4.2的相对介电常数和25μm厚度的构件的一面，其通过用环氧树脂浸渍玻璃布并且干燥它们来获得。
铜箔A15、铜箔A141和A142、以及铜箔A131和A132都通过蚀刻来形成有电路。
(过程2)如图7B所示，在过程1中制备的核心构件A103和覆铜箔的树脂构件A102通过按压来堆叠在一起以形成一个基结构。
(过程3)如图7C所示，覆铜箔的树脂构件A101和A104分别从过程2中形成的基结构的下侧和上侧而构建在该基结构上。
在过程1至3中，堆叠了五个铜箔并且因此构成了一个五层板。铜箔A15对应图4中的电源层15，铜箔A141和A142对应图4中的地层141和142，而铜箔A131和A132对应图4中的信号层131和132。
(过程4)如图7D所示，地通孔17、电源通孔18等等在所述堆叠之后形成，使得将充当信号层131和132的铜箔A131和A132经由地通孔17被连接到将充当地层141和142的铜箔A141和A142上，并且经由电源通孔18被连接到将充当电源层15的铜箔A15上。其后，电子元件60比如LSI芯片被安装在铜箔A132上并且经由接合线与其连接。
如上所述，本发明的多层接线板通过以下方式来制造：制备各具有绝缘构件的、将充当高电容层的覆铜箔的树脂构件，且该铜箔被附接到该绝缘构件的一面或两面的每一面，形成带有电路的铜箔，按压该覆铜箔的树脂构件，构建各具有绝缘构件的、将充当低电容层的覆铜箔的树脂构件，并且然后形成地通孔、电源通孔等等。因此，可以比顺序逐一形成各层更有效且更容易地制造它。
〔第二实施例〕
现在，参照图8，将描述根据本发明第二实施例的一个多层接线板，其中结合了三个不同的高电容层。
图8是根据本发明第二实施例的多层接线板的截面图。
多层接线板20包括低电容层111和112以及三个高电容层121、122和123，该低电容层由通常用于电路板中的绝缘材料制成且具有相对较的低介电常数，以及各夹在传导层之间，该高电容层各具有高于低电容层111和112的每一个的电容。
低电容层111和112分别被布置在多层接线板20的背面和其正面，其中电子元件60比如LSI芯片安装在该正面。
高电容层121、122和123具有相互不同的电容并且被布置为彼此相邻。
布置在多层接线板20的背面和正面上的低电容层111和112上的传导层分别为信号层131和132。信号层132经由接合线连接到安装在正面的电子元件60比如LSI芯片上。
在高电容层123和低电容层112之间的传导层以及在高电容层121和122之间的传导层分别为地层142和141。此外，在高电容层122和123之间的传导层以及在高电容层121和低电容层111之间的传导层分别为电源层152和151。信号层131和132、地层141和142、以及电源层151和152可以为铜箔的形式，但并不限于此，并且如同第一实施例中的信号层、地层和电源层，可以由通常用于多层接线板的传导层的材料制成。
如上所述，该实施例结合了各对应第一实施例的结构的两种结构。即，该实施例包括第一结构，其中电源层152夹在具有相互不同的电容的高电容层122和123之间，并且还夹在地层141和142之间，还包括第二结构，其中地层141夹在具有相互不同的电容的高电容层121和122之间，并且还夹在电源层151和152之间。这些第一和第二结构各对应第一实施例的结构。
地通孔17形成在信号层131和132的地线以及地层141和142之间。电源通孔18形成在信号层131和132的电源线以及电源层151和152之间。在正面的信号层132的信号线与背面的信号层131的信号线之间可以形成一个通孔。还在本实施例中，如图8所示，可以安排信号层131和132的地线和电源线位于同样的水平位置，并且地通孔17和电源通孔18穿过多层接线板20以便分别连接到信号层131和132的地线和电源线。
还在本实施例中，地层141和142与电源层151和152基本地分别形成在避免对电源通孔18和地通孔17的干扰的最大范围内。
如同第一实施例中，低电容层111和112的绝缘材料例如具有约2到5的相对介电常数。低电容层111和112的绝缘材料例如通过用环氧树脂浸渍玻璃布并且干燥它们来获得，但是并不限于此。例如假定利用具有4.2的相对介电常数的材料并且其厚度被设置为200μm，则每单位面积的电容约为0.2pF/mm2。
高电容层123的电容被设置为可以替代适合于吸收高频噪声的小电容去耦电容器的电容的值。例如，如同在第一实施例的高电容层122的情况中，使用与低电容层111和112相同的绝缘材料，该绝缘材料具有4.2的相对介电常数并且设置其厚度为50μm，该电容被设置为0.78pF/mm2。
高电容层122的电容被设置为可以替代适合于吸收电源纹波电压等等的大电容去耦电容器的电容的值，并且优选地设置为2至5pF/mm2。在这个实施例中，作为高电容层122的绝缘材料，利用其介电常数与高电容层123的介电常数相比增加的材料。例如，如同在第一实施例的高电容层121的情况中，利用了通过将钛酸钡基的高介电常数填充物填充到与高电容层123有同样绝缘材料的环氧树脂中而获得的材料，以便获得16的相对介电常数。通过设置其厚度为50μm，高电容层122的电容被设置为2.8pF/mm2。
高电容层121的电容被设置为可以替代还要更大的电容的去耦电容器的电容值，并且优选地设置为5pF/mm2或更大。在这个实施例中，作为高电容层121的绝缘材料，利用其介电常数与高电容层122的介电常数相比增加的材料。例如，利用通过将更大量的钛酸钡基的高介电常数填充物填充到与高电容层123有同样绝缘材料的环氧树脂中而获得的材料，以便获得40的相对介电常数。通过设置其厚度为30μm，高电容层121的电容被设置为11pF/mm2。
如上所述，在本实施例中，由于高电容层121、122和123的至少两个的电容相互不同，所以在多个频带中获得了噪声减小的效果。
代替高电容层122和123，各具有比高电容层121更小电容的高电容层可以通过增加具有与高电容层121相同的介电常数的绝缘材料的厚度来形成。另一方面，代替高电容层122和123，可利用通过分别减小和增加具有与高电容层121相同的介电常数的绝缘材料的厚度而获得的高电容层。使用这样的构造，由于高电容层由同样的绝缘材料制成，所以各层的热膨胀系数等等彼此相等，因此带来了更高的可靠性。
在这个实施例中，具有插入其间的高电容层123的、包括电源层152和地层142的电源-地层对的电源层152，还用于具有插入其间的高电容层122的另一个电源-地层对中。此外，具有插入其间的高电容层122的、包括电源层152和地层141的电源-地层对的地层141，还用于具有插入其间的高电容层121的又另一个电源-地层对中。因此，存在这样的效果，即与具有多个相互独立的电源-地层对的常规结构相比，总层数较少并且结构较简单。
现在参照图9A至9D，描述制造根据该实施例的多层接线板的方法。
(过程1)制备了树脂形成的铜箔或覆铜箔的树脂构件，各包括该对应层的一个绝缘构件和附接到绝缘构件的一面或两面的每一面的铜箔。特别地，如图9A所示，分别制备作为第一构件的一种核心构件(双覆铜箔的树脂构件)A203，作为第二构件的一种覆铜箔的树脂构件A202，作为第三构件的一种覆铜箔的树脂构件A204，作为第四构件的一种覆铜箔的树脂构件A201，以及作为第五构件的一种覆铜箔的树脂构件A205。
覆铜箔的树脂构件A201是使得铜箔A131附接到具有4.2的相对介电常数和200μm厚度的构件A111的一面，其通过用环氧树脂浸渍玻璃布并且干燥它们来获得。覆铜箔的树脂构件A202是使得铜箔A151附接到具有40的相对介电常数和30μm厚度的构件A121的一面，其通过用填充有钛酸钡基的高介电常数填充物的环氧树脂浸渍玻璃布并且干燥它们来获得。核心构件A203是使得铜箔A141和A152附接到具有16的相对介电常数和50μm厚度的构件A122的两面，其通过将填充有少量钛酸钡基的高介电常数填充物的环氧树脂浸渍玻璃布并且干燥它们来获得。覆铜箔的树脂构件A204是使得铜箔A142附接到具有4.2的相对介电常数和50μm厚度的构件A123的一面，其通过用环氧树脂浸渍玻璃布并且干燥它们来获得。覆铜箔的树脂构件A205是使得铜箔A132附接到具有4.2的相对介电常数和200μm厚度的构件A112的一面，其通过用环氧树脂浸渍玻璃布并且干燥它们来获得。
所有的铜箔都通过蚀刻而形成有电路。
(过程2)如图9B所示，在过程1中制备的核心构件A203和覆铜箔的树脂构件A202和A204通过按压来堆叠在一起以形成一个基结构。
(过程3)如图9C所示，覆铜箔的树脂构件A201和A205分别从过程2中形成的基结构的下侧和上侧而构建在该基结构上。
在过程1至3中，堆叠了六个铜箔并且因此构造了一个六层板。铜箔A141和A142对应图8中的地层141和142，铜箔A151和A152对应图8中的电源层151和152，并且铜箔A131和A132对应图8中的信号层131和132。
(过程4)如图9D所示，地通孔17、电源通孔18等等在所述堆叠之后形成，使得将充当信号层131和132的铜箔A131和A132经由地通孔17连接到将充当地层141和142的铜箔A141和A142上，并且经由电源通孔18连接到将充当电源层151和152的铜箔A151和A152上。其后，电子元件60比如LSI芯片被安装在将充当信号层132的铜箔A132上并且经由接合线与其连接。
如上所述，本发明的多层接线板通过以下方式来制造：制备各具有绝缘构件的、将充当高电容层的覆铜箔的树脂构件，且该铜箔附接到该绝缘构件的一面或两面的每一面，形成带有电路的铜箔，按压覆铜箔的树脂构件，构建各具有绝缘构件的、将充当低电容层的覆铜箔的树脂构件，并且然后形成地通孔、电源通孔等等。因此，可以比顺序逐一形成各层更有效且更容易地制造它。
〔第三实施例〕
图10是根据本发明第三实施例的一个多层接线板的截面图。
本发明的第三实施例具有这样的结构，使得如图4中所示的第一实施例中的电源层和地层分别由地层和电源层来替代。因此，同样的符号被赋予图10中的元件，其与第一实施例中的那些相同或相当，由此省略了对其的详细解释。
参照图10，在根据本发明的第三实施例的多层接线板30中，低电容层111、第一电源层15、高电容层121、地层14、高电容层122、第二电源层16、以及低电容层112以提到的顺序从下开始堆叠在信号层131和132之间。
低电容层111和112分别布置在多层接线板30的背面上和其正面上，其中电子元件61和62比如LSI芯片被安装在该正面上。
信号层131和132分别包括地线、第一电源线、第二电源线和信号线。地通孔17形成在信号层131和132的地线以及地层14之间。第一电源通孔181形成在信号层131和132的第一电源线以及第一电源层15之间。第二电源通孔182形成在信号层131和132的第二电源线以及第二电源层16之间。
在一个具有各种电源的LSI封装中，有可能为各个电源提供不同的高电容层，由此达到对于各个电源来说在不同频带上的噪声减小的效果。例如，假定由连接到第一电源层15的电源V1操作的LSI芯片61的电路的工作频率为1GHz，而由连接到第二电源层16的电源V2操作的LSI芯片62的电路的工作频率为100MHz，那么噪声的频带也相互不同。因此，通过提供具有不同电容(高电容层121和122)的绝缘层，有可能适配于各个频带。
还在该实施例中，具有比高电容层122更大电容的高电容层121可以通过减小具有与高电容层122相同的介电常数的绝缘材料的厚度来形成。相反地，具有比高电容层121小的电容的高电容层122可以通过增加具有与高电容层121同样的介电常数的绝缘材料的厚度来形成。使用这样的结构，由于高电容层由同样的绝缘材料制成，所以各层的热膨胀系数等等彼此相等，因此带来了更高的可靠性。
此外，这个实施例还被配置使得具有插入其间的高电容层121的、包括第一电源层15和地层14的电源-地层对的地层14，还用于具有插入其间的高电容层122的另一个电源-地层对中。因此，存在这样的效果，即：与具有多个相互独立的电源-地层对的常规结构相比，总层数较少并且结构较简单。
〔第四实施例〕
图11是根据本发明的第四实施例的一个多层接线板的截面图。
本发明的第四实施例具有这样的结构使得如图8中所示的第二实施例中的电源层和地层之间相互交换。因此，同样的符号被赋予图11中的元件，其与第二实施例中的那些相同或相当，由此省略对其的详细解释。
参照图11，多层接线板40包括由通常用于电路板中的绝缘材料制成并且具有相对低的介电常数且各夹在传导层之间的低电容层111和112，并且包括三个各具有高于低电容层111和112的每一个的电容的高电容层121、122和123。高电容层121、122和123具有相互不同的电容并且被布置为彼此相邻。
低电容层111和112分别被布置在多层接线板40的背面和其正面，其中电子元件61和62比如LSI芯片安装在该正面。
在高电容层123和低电容层112之间的传导层以及在高电容层121和122之间的传导层分别为第二电源层16和第一电源层15。此外，在高电容层122和123之间的传导层以及在高电容层121和低电容层111之间的传导层分别为地层142和141。
布置在多层接线板40的背面和正面上的低电容层111和112上的传导层分别为信号层131和132。信号层132经由接合线连接到安装在正面的电子元件61和62比如LSI芯片上。
信号层131和132分别包括地线、第一电源线、第二电源线和信号线。地通孔17形成在信号层131和132的地线以及地层141和142之间。第一电源通孔181形成在信号层131和132的第一电源线以及第一电源层15之间。第二电源通孔182形成在信号层131和132的第二电源线以及第二电源层16之间。
应该说本实施例结合了两种结构，各对应第三实施例的结构。即，这个实施例包括了第一结构，其中地层142夹在具有相互不同的电容的高电容层122和123之间，并且还夹在第一和第二电源层15和16之间，还包括第二结构，其中第一电源层15夹在具有相互不同的电容的高电容层121和122之间，并且还夹在地层141和142之间。这些第一和第二结构各对应第三实施例的结构。
如上所述，在本实施例中，由于高电容层121、122和123的至少两个的电容相互不同，在多个频带中获得了噪声减小的效果。
还在本实施例中，代替高电容层122和123，各具有比高电容层121更小电容的高电容层可以通过增加具有与高电容层121相同的介电常数的绝缘材料的厚度来形成。另一方面，代替高电容层122和123，利用了通过分别减小和增加具有与高电容层121相同的介电常数的绝缘材料的厚度而获得的高电容层。使用这样的构造，由于高电容层由同样的绝缘材料制成，所以各层的热膨胀系数等等彼此相等，因此带来了更高的可靠性。
在这个实施例中，具有插入其间的高电容层123的、包括第二电源层16和地层142的电源-地层对的地层142，还用于具有插入其间的高电容层122的另一个电源-地层对。此外，具有插入其间的高电容层122的、包括地层142和第一电源层15的电源-地层对的第一电源层15，还用于具有插入其间的高电容层121的又另一个电源-地层对中。因此，存在这样的效果，即：与具有多个相互独立的电源-地层对的常规结构相比，总层数较少并且结构较简单。
〔第五至第九实施例〕
图12A至12E分别是根据本发明的第五至第九实施例的多层接线板的截面图。
在这些实施例的描述中，与那些如图3至11所示的第一至四实施例中相同或相当的部分的详细解释将被省略。
参照图12A，根据本发明的第五实施例的多层接线板50a包括低电容层111和112、四个各具有高于低电容层111和112的每一个的电容的高电容层121至124、电源层151至153、以及地层141和142。特别地，信号层131、低电容层111、电源层151、高电容层121、地层141、高电容层122、电源层152、高电容层123、地层142、高电容层124、电源层153、低电容层112以及信号层132以提到的顺序从下开始堆叠在一起。
高电容层121至124的至少两个的电容相互不同。
信号层131和132分别布置在多层接线板50a的背面和正面上的低电容层111和112上。信号层132经由接合线连接到安装在正面的电子元件60比如LSI芯片上。
信号层131和132分别包括地线、电源线、和信号线。地通孔17形成在地线和地层141和142之间。电源通孔18形成在电源线和电源层151至153之间。
参照图12B，根据本发明的第六实施例的多层接线板50b包括低电容层111和112、四个各具有高于低电容层111和112的每一个的电容的高电容层121至124、第一电源层15、两个第二电源层161和162、以及地层141和142。特别地，信号层131、低电容层111、第一电源层15、高电容层121、地层141、高电容层122、第二电源层161、高电容层123、地层142、高电容层124、第二电源层162、低电容层112以及信号层132以提到的顺序从下开始堆叠在一起。
高电容层121至124的至少两个的电容相互不同。
信号层131和132分别布置在多层接线板50b的背面和正面上的低电容层111和112上。信号层132经由接合线连接到安装在正面的电子元件61和62比如LSI芯片上。
信号层131和132分别包括地线、第一电源线、第二电源线和信号线。地通孔17形成在地线和地层141和142之间。第一电源通孔181形成在第一电源线和第一电源层15之间。第二电源通孔182形成在第二电源线和第二电源层161和162之间。
参照图12C，根据本发明的第七实施例的多层接线板50c包括低电容层111和112、四个各具有高于低电容层111和112的每一个的电容的高电容层121至124、两个第一电源层151和152、第二电源层16、以及地层141和142。特别地，信号层131、低电容层111、第一电源层151、高电容层121、地层141、高电容层122、第一电源层152、高电容层123、地层142、高电容层124、第二电源层16、低电容层112以及信号层132以提到的顺序从下开始堆叠在一起。
高电容层121至124的至少两个的电容相互不同。
信号层131和132分别布置在多层接线板50c的背面和正面上的低电容层111和112上。信号层132经由接合线连接到安装在正面的电子元件61和62比如LSI芯片上。
信号层131和132分别包括地线、第一电源线、第二电源线和信号线。地通孔17形成在地线和地层141和142之间。第一电源通孔181形成在第一电源线和第一电源层151和152之间。第二电源通孔182形成在第二电源线和第二电源层16之间。
参照图12D，根据本发明的第八实施例的多层接线板50d包括低电容层111和112、四个各具有的电容高于低电容层111和112的每一个的高电容层121至124、电源层151和152、以及地层141至143。特别地，信号层131、低电容层111、地层141、高电容层121、电源层151、高电容层122、地层142、高电容层123、电源层152、高电容层124、地层143、低电容层112以及信号层132以提到的顺序从下开始堆叠在一起。
高电容层121至124的至少两个的电容相互不同。
信号层131和132分别布置在多层接线板50d的背面和正面上的低电容层111和112上。信号层132经由接合线连接到安装在正面的电子元件60比如LSI芯片上。
信号层131和132分别包括地线、电源线、和信号线。地通孔17形成在地线和地层141至143之间。电源通孔18形成在电源线和电源层151和152之间。
参照图12E，根据本发明的第九实施例的多层接线板50e包括低电容层111和112、四个各具有的电容高于低电容层111和112的每一个的高电容层121至124、第一电源层15、第二电源层16、以及地层141至143。特别地，信号层131、低电容层111、地层141、高电容层121、第一电源层15、高电容层122、地层142、高电容层123、第二电源层16、高电容层124、地层143、低电容层112以及信号层132以提到的顺序从下开始堆叠在一起。
高电容层121至124的至少两个的电容相互不同。
信号层131和132分别布置在多层接线板50e的背面和正面上的低电容层111和112上。信号层132经由接合线连接到安装在正面的电子元件61和62比如LSI芯片上。
信号层131和132分别包括地线、第一电源线、第二电源线、以及信号线。地通孔17形成在地线和地层141至143之间。第一电源通孔181形成在第一电源线和第一电源层15之间。第二电源通孔182形成在第二电源线和第二电源层16之间。
在第五至第九实施例中，由于如上所述的高电容层121至124的至少两个的电容相互不同，所以在多个频带中获得了噪声减小的效果。
还在第五至第九实施例中，所需要的电容可以根据各个电容层的形成厚度来获得。在这种情况下，由于高电容层由同样的绝缘材料制成，所以各层的热膨胀系数等等彼此相等，因此带来了更高的可靠性。
此外，还在第五至第九实施例中，由于电源层或地层在邻近的电源-地层对之间共享，因此存在这样的效果，即：与具有多个相互独立的电源-地层对的常规结构相比，总层数较少并且结构较简单。
虽然本发明已经根据优选实施例进行了描述，但是本发明并不限于此，而是可以以各种改变来执行而不会背离本发明的要旨。

Claims (14)

1.一种多层接线板(10)，包括第一、第二和第三传导层(141，15，142)；
其特征在于，所述多层接线板还包括形成在所述第一和所述第二传导层(141，15)之间的第一绝缘层(121)，以及形成在所述第二和所述第三传导层(15，142)之间的第二绝缘层(122)；
所述第一和所述第二绝缘层(121，122)在电容上相互不同。
2.如权利要求1所述的多层接线板，其中所述第一和所述第二绝缘层(121，122)分别由绝缘材料制成，该绝缘材料在介电常数上相互不同。
3.如权利要求1或2所述的多层接线板，其中所述第一和所述第二绝缘层(121，122)在厚度上相互不同。
4.一种多层接线板，包括第一、第二、第三和第四传导层(151，141，152，142)；
其特征在于，所述多层接线板还包括形成在所述第一和所述第二传导层(151，141)之间的第一绝缘层(121)，形成在所述第二和所述第三传导层(141，152)之间的第二绝缘层(122)，以及形成在所述第二和所述第三传导层(152，142)之间的第三绝缘层(123)；
所述第一、所述第二和所述第三绝缘层(121，122，123)中的至少两个在电容上相互不同。
5.如权利要求4所述的多层接线板，其中所述第一、所述第二和所述第三绝缘层(121，122，123)分别由绝缘材料制成，该绝缘材料中的至少两个在介电常数上相互不同。
6.如权利要求4或5所述的多层接线板，其中所述第一、所述第二、和所述第三绝缘层(121，122，123)中的至少两个在厚度上相互不同。
7.一种多层接线板，包括一个内传导层(15)，该内传导层夹在第一和第二绝缘层(121，122)之间；
其特征在于，所述内传导层还夹在两个外传导层(141，142)之间；
所述内传导层(15)充当电源层和地层中的一个；
每个所述外传导层(141，142)充当电源层和地层中的另一个；
所述第一和所述第二绝缘层(121，122)在电容上相互不同。
8.如权利要求7所述的多层接线板，其中所述第一和所述第二绝缘层(121，122)分别由绝缘材料制成，所述绝缘材料在介电常数上相互不同。
9.如权利要求7或8所述的多层接线板，其中所述第一和所述第二绝缘层(121，122)在厚度上相互不同。
10.一种多层接线板，包括一个内传导层(141)，该内传导层夹在第一和第二绝缘层(121，122)之间；
其特征在于所述内传导层还夹在两个外传导层(151，152)之间；
所述多层接线板还包括通过一个第三绝缘层(123)形成在所述外传导层(151，152)之一上的一个另外的外传导层(142)；
所述内传导层(141)充当电源层和地层中的一个；
每个所述外传导层(151，152)充当电源层和地层中的另一个；
所述另外的外传导层(142)充当副电源层或副地层；
所述第一、所述第二和所述第三绝缘层(121，122，123)中的至少两个在电容上相互不同。
11.如权利要求10所述的多层接线板，其中所述第一、所述第二和所述第三绝缘层(121，122，123)分别由绝缘材料制成，所述绝缘材料中的至少两个在介电常数上相互不同。
12.如权利要求10或11所述的多层接线板，其中所述第一、所述第二和所述第三绝缘层(121，122，123)中的至少两个在厚度上相互不同。
13.一种多层接线板制造方法，其特征在于，所述方法包括步骤：
在第一电容层(A122)的两面上形成传导层(A15，A142)，由此制成一个第一构件(A103)；
在第二电容层(A121)的一面上形成一个传导层(A141)，由此制成一个第二构件(A102)；以及
通过按压而将所述第一和所述第二构件(A103，A102)堆叠在一起，使得所述第二构件(A102)的、未形成有所述传导层的表面对接到所述第一构件(A103)的所述传导层之一上；
所述第一和所述第二电容层(A122，A121)在电容上相互不同。
14.一种多层接线板制造方法，其特征在于，所述方法包括步骤：
在第一电容层(A122)的两面上形成传导层(A141，A152)，由此制成一个第一构件(A203)；
在第二电容层(A121)的一面上形成一个传导层(A151)，由此制成一个第二构件(A202)，所述第一和所述第二电容层(A122，A121)在电容上相互不同；
在第三电容层(A123)的一面上形成一个传导层(A142)，由此制成一个第三构件(A204)；以及
通过按压而将所述第一、所述第二和所述第三构件(A203，A202，A204)堆叠在一起，使得所述第二构件(A202)的、未形成有所述传导层(A151)的表面对接到所述第一构件(A203)的所述传导层(A141，A152)中的一个传导层上，并且所述第三构件(A204)的、未形成有所述传导层(A142)的表面对接到第一构件(A203)的所述传导层(A141，A152)的另一个传导层上；
所述第一、所述第二和所述第三电容层(A122，A121，A123)的至少两个在电容上相互不同。
CN2006101493389A 2005-11-18 2006-11-20 能以简单结构减小宽频带上的噪声的多层接线板 Expired - Fee Related CN1993012B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005334216 2005-11-18
JP2005-334216 2005-11-18
JP2005334216 2005-11-18
JP2006-291246 2006-10-26
JP2006291246 2006-10-26
JP2006291246A JP2007165857A (ja) 2005-11-18 2006-10-26 多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN1993012A true CN1993012A (zh) 2007-07-04
CN1993012B CN1993012B (zh) 2012-07-04

Family

ID=38231661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101493389A Expired - Fee Related CN1993012B (zh) 2005-11-18 2006-11-20 能以简单结构减小宽频带上的噪声的多层接线板

Country Status (4)

Country Link
US (1) US20070158105A1 (zh)
JP (1) JP2007165857A (zh)
CN (1) CN1993012B (zh)
TW (1) TW200806107A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104780718A (zh) * 2015-04-27 2015-07-15 博敏电子股份有限公司 印制电路板中埋入电容的方法及其印制电路板
CN113411947A (zh) * 2020-03-17 2021-09-17 纬颖科技服务股份有限公司 电路板
WO2023020260A1 (zh) * 2021-08-17 2023-02-23 比亚迪股份有限公司 母线电容及汽车

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6095039B2 (ja) * 2007-03-10 2017-03-15 サンミナ−エスシーアイ コーポレーション 内蔵型容量性積層体
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US7692101B2 (en) * 2008-01-09 2010-04-06 Xilinx, Inc. Reduction of jitter in a semiconductor device by controlling printed circuit board and package substrate stackup
JPWO2011111313A1 (ja) * 2010-03-08 2013-06-27 日本電気株式会社 電子装置、配線基板およびノイズ遮蔽方法
WO2011111314A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 配線基板、電子装置およびノイズ遮蔽方法
US9084351B2 (en) 2010-03-08 2015-07-14 Nec Corporation Structure and circuit board having repeatedly arranged connection members
US9000307B2 (en) 2010-03-08 2015-04-07 Nec Corporation Structure, circuit board, and circuit board manufacturing method
JP5634822B2 (ja) * 2010-10-20 2014-12-03 矢崎総業株式会社 電気接続箱
FR2982453B1 (fr) * 2011-11-04 2015-02-20 Eads Europ Aeronautic Defence Dispositif de filtrage cem sur circuit imprime
JP6015260B2 (ja) * 2012-09-07 2016-10-26 富士通株式会社 電源回路及び電源モジュール
US8785784B1 (en) * 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
US9609749B2 (en) 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH06125180A (ja) * 1992-10-09 1994-05-06 Ngk Spark Plug Co Ltd キャパシタ内蔵多層配線基板
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
US6343001B1 (en) * 1996-06-12 2002-01-29 International Business Machines Corporation Multilayer capacitance structure and circuit board containing the same
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
CN1376021A (zh) * 2001-03-16 2002-10-23 矽统科技股份有限公司 具有内建电容的多层基板及其制造方法
SG99360A1 (en) * 2001-04-19 2003-10-27 Gul Technologies Singapore Ltd A method for forming a printed circuit board and a printed circuit board formed thereby
JP2003086950A (ja) * 2001-07-06 2003-03-20 Matsushita Electric Works Ltd プリント配線板
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP3914731B2 (ja) * 2001-09-28 2007-05-16 京セラ株式会社 多層配線基板
JP2003204165A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 多層配線基板
CN2583931Y (zh) * 2002-11-22 2003-10-29 威盛电子股份有限公司 强化型印刷电路板及基板堆叠结构
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
CN1695408A (zh) * 2003-01-31 2005-11-09 富士通株式会社 多层印刷电路板、电子设备、安装方法
JP4937495B2 (ja) * 2003-12-25 2012-05-23 新光電気工業株式会社 キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP2006121046A (ja) * 2004-09-24 2006-05-11 Meiko:Kk 回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104780718A (zh) * 2015-04-27 2015-07-15 博敏电子股份有限公司 印制电路板中埋入电容的方法及其印制电路板
CN113411947A (zh) * 2020-03-17 2021-09-17 纬颖科技服务股份有限公司 电路板
CN113411947B (zh) * 2020-03-17 2023-08-29 纬颖科技服务股份有限公司 电路板
WO2023020260A1 (zh) * 2021-08-17 2023-02-23 比亚迪股份有限公司 母线电容及汽车

Also Published As

Publication number Publication date
US20070158105A1 (en) 2007-07-12
TW200806107A (en) 2008-01-16
JP2007165857A (ja) 2007-06-28
CN1993012B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN1993012A (zh) 能以简单结构减小宽频带上的噪声的多层接线板
CN1062377C (zh) 多层穿心式电容器阵列
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
CN1311486C (zh) 多层穿心电容器
CN1925722A (zh) 包括嵌入的陶瓷电容器的布线板结构
CN1918677A (zh) 固体电解电容器
CN1925721A (zh) 布线基板、陶瓷电容器
CN1930685A (zh) 半导体器件的制作方法及其制作的半导体器件
CN1860833A (zh) 多层层叠电路基板
CN1224301C (zh) 高频模块
CN1855477A (zh) 电路装置
CN1359154A (zh) 半导体器件
CN1507113A (zh) 图形天线
CN1412887A (zh) 方向性耦合器
CN1639815A (zh) 层叠式电子部件
CN1835657A (zh) 具有盲通孔的电容器内嵌式印刷电路板及其制造方法
CN1967750A (zh) 多层芯片电容器
CN1788531A (zh) 内部导体的连接结构及多层基板
US10170245B2 (en) Method of manufacturing multiplayer capacitor
CN1637971A (zh) 电容器及其制造方法
CN1453858A (zh) 半导体器件及其制造方法
CN1348205A (zh) 电路装置的制造方法
CN1306603C (zh) 层叠型电子元器件
CN1624829A (zh) 电容器及其制造方法
CN101052266A (zh) 布线电路基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1106914

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1106914

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20131120