CN1828912B - 半导体装置及其驱动方法 - Google Patents

半导体装置及其驱动方法 Download PDF

Info

Publication number
CN1828912B
CN1828912B CN2006100093571A CN200610009357A CN1828912B CN 1828912 B CN1828912 B CN 1828912B CN 2006100093571 A CN2006100093571 A CN 2006100093571A CN 200610009357 A CN200610009357 A CN 200610009357A CN 1828912 B CN1828912 B CN 1828912B
Authority
CN
China
Prior art keywords
semiconductor device
circuit
channel transistor
channel
restituted signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100093571A
Other languages
English (en)
Other versions
CN1828912A (zh
Inventor
加藤清
盐野入丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1828912A publication Critical patent/CN1828912A/zh
Application granted granted Critical
Publication of CN1828912B publication Critical patent/CN1828912B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Near-Field Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明旨在减少半导体元件的特性不均匀的影响，以提供一种实现高成品率的半导体装置。此外，本发明还旨在减少半导体元件的特性不均匀的影响，以提高产率并提供一种廉价的半导体装置。再者，本发明旨在通过大量地在如玻璃衬底或柔性衬底等的大面积衬底上制作半导体装置，以提供一种廉价的半导体装置。本发明的半导体装置具有解调信号产生电路和天线或为连接天线的布线，解调信号产生电路具有解调电路和校正电路。并且，校正电路校正由解调电路产生的第一解调信号并产生第二解调信号。

Description

半导体装置及其驱动方法
技术领域
本发明涉及能够进行无线数据收发的半导体装置及其驱动方法。
背景技术
近年来，对能够进行无线数据收发的半导体装置的研究已成为一个热点。作为这种半导体装置的例子，可以举出所谓的RFID(无线频率识别，Radio Frequency Identification)、RF芯片、RF标签、IC芯片、IC标签、无线芯片、无线标签、电子芯片、电子标签、无线处理器、无线存储器，部分市场上已开始引入上述半导体装置。尤其在用于物品管理的半导体装置中，对小而轻、使用方便、以及高保密性的廉价半导体装置正在进行研究。
发明内容
能够进行无线数据收发的半导体装置由以电磁波收发数据的模拟电路和以收到的数据为输入而输出发送数据的逻辑电路构成。所述模拟电路和逻辑电路由半导体元件形成。若这种包括模拟电路和逻辑电路的半导体装置由设在玻璃衬底或柔性衬底等上的半导体元件构成，则受到半导体元件的特性(有代表性的是晶体管的阈值、半导体层的电阻值)不均匀的影响。尤其是模拟电路(有代表性的是解调电路)受到半导体元件的特性不均匀的影响而不能进行正常工作，成为成品率降低的主要原因。
本发明旨在减少半导体元件的特性不均匀的影响，以提供一种实现高成品率的半导体装置。此外，本发明旨在减少半导体元件的特性不均匀的影响，以提高产率并提供一种廉价的半导体装置。再者，本发明旨在通过大量地在如玻璃衬底或柔性衬底等的大面积衬底上制作半导体装置，以提供一种廉价的半导体装置。
本发明的半导体装置具有：包括天线的谐振电路；解调生成在谐振电路中的交流信号而产生第一解调信号的解调电路；校正第一解调信号而产生第二解调信号的校正电路。
在上述结构中，校正电路具有电平转移器。此外，校正电路还具有差分放大器(differential amplifier)。
此外，校正电路具有反相器。反相器的输入输出特性的变化点的电压值在电源电压的25至45％的大小范围内。或者，反相器的输入输出特性的变化点的电压值在电源电压的55至75％的大小范围内。
此外，校正电路具有由N沟道型晶体管和P沟道型晶体管构成的反相器。反相器的输入输出特性的变化点的电压值在电源电压的25至45％的大小范围内，并且N沟道型晶体管的沟道宽度大于P沟道型晶体管的沟道宽度。更具体地说，N沟道型晶体管的沟道宽度具有P沟道型晶体管的沟道宽度的1至10倍的大小。
此外，校正电路具有由N沟道型晶体管和P沟道型晶体管构成的反相器。反相器的输入输出特性的变化点的电压值在电源电压的25至45％的大小范围内，并且P沟道型晶体管的阈值电压的绝对值大于N沟道型晶体管的阈值电压的绝对值。
此外，校正电路具有由N沟道型晶体管和P沟道型晶体管构成的反相器。此外，反相器的输入输出特性的变化点的电压值在电源电压的25至45％的大小范围内，并且P沟道型晶体管的沟道长度大于N沟道型晶体管的沟道长度。
此外，校正电路具有由N沟道型晶体管和P沟道型晶体管构成的反相器。反相器的输入输出特性的变化点的电压值在电源电压的55至75％的大小范围内，并且P沟道型晶体管的沟道宽度大于N沟道型晶体管的沟道宽度。更具体地说，P沟道型晶体管的沟道宽度具有N沟道型晶体管的沟道宽度的4至20倍的大小。
此外，校正电路具有由N沟道型晶体管和P沟道型晶体管构成的反相器。反相器的输入输出特性的变化点的电压值在电源电压的55至75％的大小范围内，并且N沟道型晶体管的阈值电压的绝对值大于P沟道型晶体管的阈值电压的绝对值。
此外，校正电路具有由N沟道型晶体管和P沟道型晶体管构成的反相器。反相器的输入输出特性的变化点的电压值在电源电压的55至75％的大小范围内，并且N沟道型晶体管的沟道长度大于P沟道型晶体管的沟道长度。
此外，谐振电路、解调电路和校正电路形成在同一衬底上。衬底是玻璃衬底或柔性衬底。
此外，解调电路和校正电路形成在第一衬底上，而天线形成在第二衬底上。第一衬底和第二衬底是玻璃衬底或柔性衬底。
此外，解调电路具有复数个薄膜晶体管，而校正电路具有复数个薄膜晶体管。
此外，本发明的半导体装置包括选自电源电路、时钟生成电路、存储器、存储器控制电路和调制电路中的一个或多个。
此外，解调信号产生电路设在玻璃衬底或柔性衬底上。解调信号产生电路包括薄膜晶体管。此外，本发明的半导体装置包括选自电源电路、时钟生成电路、存储器、存储器控制电路及调制电路中的一个或多个。
此外，本发明的半导体装置的驱动方法包括如下步骤：由校正电路校正由模拟电路构成的解调电路所产生的解调信号的振幅。校正电路包括选自电平转移器、差分放大器和反相器中的一个。
本发明即使当半导体元件的特性不均匀的影响使得由解调电路产生的第一解调信号不精确时，也通过将第一解调信号输入到校正电路中而产生振幅与电源电压相同的第二解调信号。因此，可以通过利用本发明来减少半导体元件的特性不均匀的影响，而且也可以通过实现高成品率并提高产率来提供一种廉价的半导体装置。此外，因为可以大量地在如玻璃衬底、柔性衬底等的大面积衬底上制作本发明的半导体装置，所以可以提供一种廉价的半导体装置。
附图说明
图1是说明本发明的半导体装置及周围设备的图；
图2A和2B是说明本发明的半导体装置具有的解调电路及其工作的图；
图3A至3D是说明解调电路的输出特性的不均匀性的图；
图4A至4D是说明本发明的半导体装置具有的振幅校正电路及其输出特性的图；
图5A和5B是说明本发明的半导体装置具有的振幅校正电路的例子的图；
图6A至6D是说明本发明的半导体装置的制造步骤的例子的图；
图7A和7B是说明本发明的半导体装置的制造步骤的例子的图；
图8A和8B是说明本发明的半导体装置的使用模式的例子的图。
具体实施方式
下文将参照附图说明本发明的实施方式，但是本发明不局限于如下说明。属于同一技术领域的普通技术人员都可以容易理解不脱离本发明的主旨而可以多样改变其模式。因此，本发明不应被认为局限于如下实施方式所记载的内容。此外，有一种情况就是在下文说明的本发明的结构中，指同一事物的符号通用在互不相同的附图中。
实施方式1
下文将参照图1说明本发明的半导体装置及其周围设备的结构。本发明的半导体装置101以电磁波与读出器/写入器110进行数据的无线收发。读出器/写入器110经由通信线路111连接到计算机112。计算机112控制读出器/写入器110和半导体装置101之间的通信。
半导体装置101具有由天线和谐振电容器构成的谐振电路102、电源电路103、解调信号产生电路104、时钟生成电路105、控制电路106、存储器107、编码电路108、调制电路109。此外，有一种情况就是半导体装置101不具有天线而具有为连接天线的布线。在这种情况下，通过将另外制造的天线连接到布线而使用半导体装置。再者，半导体装置101不局限于上述结构，还可以具有中央处理器(CPU)、拥塞控制电路(congestion control circuit)等。
谐振电路102收到从读出器/写入器110发出的电磁波而产生交流的感应电压。所述感应电压不仅成为半导体装置101的电源，而且还包括从读出器/写入器110发送的数据。电源电路103用二极管整流生成在谐振电路102中的感应电压，并且用电容器使它安定，以便产生固定的电源电压和接地电压(以下记为GND电压)。解调信号产生电路104解调并取出包含于生成在谐振电路102中的感应电压的数据。时钟生成电路105基于生成在谐振电路102中的交流的感应电压来产生所需频率的时钟信号。控制电路106控制存储器107。在此，控制电路106除了产生存储器控制信号以外，还包括译码电路、数据判断电路等。存储器107保持半导体装置101特有的数据。当半导体装置101是不具备电池的无源型时，存储器107优选为非挥发性存储器。编码电路108将存储器107具有的数据转换为编码信号。调制电路109基于编码信号调制载波。
在本实施方式中的半导体装置不具备电池而以电磁波从读出器/写入器得到电力供应来启动，但是，本发明不局限于此。本发明还可以采用在半导体装置中具备电池的结构，以以电池得到电力供应来启动。
在从读出器/写入器发出的电磁波中，规定频率的载波被副载波调制。副载波是从读出器/写入器发送到半导体装置中的二进制数字信号。作为载波的调制方式，可以举出转换振幅的ASK(振幅偏移键控、Amplitude Shift Keying)调制方式、转换位相的PSK(位相偏移键控、Phase Shift Keying)调制方式，以及转换频率的FSK(频率偏移键控、Frequency Shift Keying)调制方式。下文将说明解调被ASK调制方式调制的电磁波的情况。然而，本发明不局限于ASK调制方式而在解调被其他调制方式被调制的电磁波的情况下也可以适用。
在本发明的半导体装置101中的解调信号产生电路104具有解调电路104a和校正电路104b。解调电路104a，例如，如图2A所示那样由电容器203、二极管204和206、电阻器205和208、以及电容器207和209构成。生成在谐振电路102中的交流信号输入到解调电路104a中。此外，解调电路104a产生通过解调副载波而得到的第一解调信号。注意，解调电路104a不局限于图2A所示的电路结构。校正电路104b，例如，由公知的电平转移器构成，并且产生通过校正第一解调信号而得到的第二解调信号。
一般来说，解调电路所产生的解调信号输入到存储器控制电路等中。通过输入解调信号而工作的电路是逻辑电路，因此解调信号必须是二进制数字信号。然而，解调电路由模拟电路构成并受到半导体元件的特性不均匀的影响，因此，很难产生精确的数字信号。因此，在本发明中，为了产生数字信号，将解调信号产生电路由解调电路和校正电路构成，并且将解调电路输出的第一解调信号输入到校正电路中，以产生作为数字信号的第二解调信号。在此，第一解调信号的校正相当于将第一解调信号输入到校正电路中且在校正电路中产生第二解调信号的工作。
下文将说明图2A所示的解调电路104a。在图2A中，电阻器205和208的电阻值为R1和R2，而电容器207和209的电容值为C1和C2。图2B表示图2A所示的节点a、b和c的工作波形。节点a、b和c的工作波形分别示为图2B中的(B-1)、(B-2)和(B-3)。节点a的信号是生成在谐振电路中的交流的感应电压，其中高频率的载波被低频率的副载波调制(图2B中的(B-1))。适当地设定流过电路201中的电阻器205的电流量和存积在电容器207中的电荷量，以可以获得节点b的信号(图2B中的(B-2))。因为小振幅的高频率成分留在节点b的信号中，所以提供除去高于副载波的频率成分的低通滤波器202，以在节点c中可以获得由Low水平(以下记为Lo水平)和High水平(以下记为Hi水平)的电位(电压)构成的数字信号，即，第一解调信号(图2B中的(B-3))。
像这样，解调电路104a的工作特性取决于电阻器205、208的电阻值R1、R2和电容器207、209的电容值C1、C2的特性。因为在单晶硅衬底上制造的半导体元件的特性的不均匀性很小，所以即使解调电路104a输出的节点c的第一解调信号被供给逻辑电路，逻辑电路也正常地工作。然而，在玻璃衬底或柔性衬底上制造的半导体元件中，一般来说存在着如半导体层的电阻值和晶体管的阈值电压等的半导体元件特性不均匀性大的问题。结果，解调电路104a的工作特性的不均匀性也变得很大。图2B所示的解调电路的工作特性是当半导体元件的特性很理想时的工作特性。图3A至3D所示的解调电路的工作特性是当受到半导体元件的特性不均匀的影响时的工作特性。
图3A表示大振幅的高频率成分留在节点b中的情况，因为在解调电路104a的电路201中，流过电阻器205的电流量很大(图3A中的(A-1))。当节点b的信号输入到低通滤波器202中时，表示Hi水平的信号在节点c中以低于电源电压的电压被输出(图3A中的(A-2))。特别是，当由解调电路104a产生并表示Hi水平的信号的振幅小于逻辑电路的阈值(成为辨别Lo水平和Hi水平的界限的电压)时，若所述信号作为解调信号输入到逻辑电路中，则不被辨识是Hi水平而引起半导体装置的异常工作。
图3B表示，和图3A同样的，大振幅的高频率成分留在节点b中(图3B中的(B-1))，并且由于在低通滤波器202中的电阻器208的电阻值R2和电容器209的电容值C2不均匀而载波的频率成分不能被除去而输出到节点c的情况(图3B中的(B-2))。特别是，当具有干扰的节点c的表示Hi水平的信号低于逻辑电路的阈值电压时，若所述信号作为解调信号直接输入到逻辑电路中，则不能辨别干扰和信号而引起半导体装置的异常工作。
与图3A相反，图3C表示，由于在解调电路104a的电路201中流过电阻器205的电流量很小，而表示Lo水平的信号在下不到GND电压的状态下被输出到节点b的情况(图3C中的(C-1))。当节点b的信号输入到低通滤波器202中时，高频率成分被除去，然而表示Lo水平的信号以高于GND电压的状态被输出(图3C中的(C-2))。特别是，当节点c的表示Lo水平的信号的振幅大于逻辑电路的阈值时，若所述信号作为解调信号直接输入到逻辑电路中，则不能被辨识是Lo水平而引起异常工作。
图3D表示如下情况：由电路201解调副载波(图3D中的(D-1))，然而在低通滤波器202中的电阻器208的电阻值R2和电容器209的电容值C2不均匀而副载波的频率成分也被除去，并且在节点c中表示Lo水平的信号的直到变成GND电压的期间被大幅度延迟以及表示Hi水平的信号的直到变成电源电压的期间被大幅度延迟(图3D中的(D-2))。若节点c的信号作为解调信号直接输入到逻辑电路中，则被辨识是Lo水平或Hi水平的期间发生变化而引起异常工作。
如上所述，由于半导体元件的特性不均匀而有可能使由模拟电路构成的解调电路的输出特性的不均匀性变得很大。于是，本发明的解调信号产生电路由解调电路和校正电路构成。校正电路基于从解调电路供给的第一解调信号产生作为数字信号且振幅等于电源电压的第二解调信号。就这样，在本发明中，校正电路提供在解调信号产生电路中，以可以减少半导体元件的特性不均匀的影响而产生振幅等于电源电压的信号。
校正电路104b具有电平转移器或差分放大器。本实施方式举出以由N沟道型晶体管402和P沟道型晶体管401构成的反相器作为校正电路104b的例子(图4A)。反相器的输入输出特性的变化点不在用于一般逻辑电路中的电压(若电源电压的大小为VDD则示为VDD/2)附近而有意识地偏移在GND电压一侧或电源电压(以下也记为VDD)一侧。
首先，图4B表示用于一般逻辑电路中的反相器的输入输出特性。反相器的输入输出特性的变化点在VDD/2附近。这是因为构成反相器的N沟道型晶体管和P沟道型晶体管的驱动能力大约相同的缘故。例如，当N沟道型晶体管的迁移率(以下记为μN)是P沟道型晶体管的迁移率(以下记为μP)的2倍，并且两个晶体管的沟道长度相同时，P沟道型晶体管的沟道宽度(以下记为WP)具有N沟道型晶体管的沟道宽度(以下记为WN)的2倍的大小，以可以实现上述反相器。
其次，图4C和4D表示校正电路具有的反相器的输入输出特性。在图4C中，输入输出特性的变化点设定为低于VDD/2的电压，而在图4D中，变化点设定为高于VDD/2的电压。有差异地设定构成反相器的N沟道型晶体管和P沟道型晶体管的驱动能力，以可以实现上述输入输出特性，例如，可以通过调整WN和WP的大小来实现上述输入输出特性。
反相器具有的输入输出特性的变化点设定为比VDD/2低到或高到什么程度的电压取决于构成反相器的晶体管的阈值电压和从受到半导体元件的不均匀性的影响的解调电路输出的第一解调信号的不均匀性的大小。在此，若将电源电压的大小VDD表示为100％的百分率(VDD/2示为50％)，本实施方式则优选适用于当表示Lo水平或Hi水平的第一解调信号的振幅分别为大约20至60％的不均匀的情况。因此，当受到半导体元件的不均匀性的影响而从解调电路输出的表示H i水平的信号以大约20至60％低于电源电压时，只要校正电路具有的反相器的变化点设定为电源电压的大约25至45％之间，即可。与此相反，当表示Lo水平的信号以大约20至60％高于GND电压时，只要校正电路具有的反相器的变化点设定为电源电压的大约55至75％之间，即可。
例如，可以通过使WN大于WP来实现具有图4C所示的输入输出特性的反相器。更具体地说，当μN是μP的2倍，并且两个晶体管的栅极长度相同时，可以通过使WN为WP的大约1至10倍来制造上述反相器。或者，可以使P沟道型晶体管的沟道长度大于N沟道型晶体管的沟道长度。可以使P沟道型晶体管的阈值电压的绝对值大于N沟道型晶体管的阈值电压的绝对值。如上所述那样设定反相器的输入输出特性，以即使当图3A和3B所示的表示Hi水平的信号具有以大约20至60％低于电源电压的值时，也可以产生由校正电路104b校正了振幅的第二解调信号。
例如，可以通过使WP大于WN来实现具有图4D所示的输入输出特性的反相器。更具体地说，当μN是μP的2倍，并且两个晶体管的栅极长度相同时，可以通过使WP为WN的大约4至20倍来制造上述反相器。或者，可以使N沟道型晶体管的沟道长度大于P沟道型晶体管的沟道长度。可以使N沟道型晶体管的阈值电压的绝对值大于P沟道型晶体管的阈值电压的绝对值。如上所述那样设定反相器的输入输出特性，以即使当图3C所示的表示Lo水平的信号具有以大约20至60％高于GND电压的值时，也可以产生由校正电路104b校正了振幅的第二解调信号。
此外，在上文中，作为为了将反相器具有的输入输出特性的变化点偏移到GND电压或电源电压一侧，所述偏移了的变化点到所述GND电压或电源电压的距离比VDD/2的要近，而设定构成反相器的两个晶体管的驱动能力的方法，示出了设定晶体管的沟道宽度的例子。然而，本发明的方法不局限于此。例如，通过设定N沟道型晶体管和P沟道型晶体管的阈值电压，或者设定N沟道型晶体管和P沟道型晶体管的沟道长度，以可以决定反相器的输入输出特性的变化点。
如上所述，通过使半导体装置具有的解调信号产生电路由解调电路和校正电路构成，可以大幅度地增加对于半导体元件特性的不均匀性的容许范围。换句话说，当不提供校正电路时，解调电路具有的电阻器和电容器必须在不引起图3A至3C中任一情况的适合的特性值内制造。再者，当电阻器和电容器的元件特性不均匀时，如图3A至3C所示那样，不精确的解调信号输入到逻辑电路中，而引起半导体装置的异常工作，因此，导致成品率的降低。然而，通过采用本发明的结构，可以在即使产生图3A、3B或3C的情况也无妨的更广的特性值内制造电阻器和电容器，而且，即使半导体元件的特性不均匀，也可以通过校正解调信号来减少半导体元件的异常工作以提高成品率。
再者，可以通过本发明来大量地将半导体装置形成在如玻璃衬底或柔性衬底等的面积大且可容易获得的衬底上，以提供一种廉价的半导体装置。
实施方式2
本实施方式将参照图5A和5B说明与实施方式1不同的本发明的半导体装置具有的校正电路104b。图5A和5B所示的电路是差分放大器。
图5A和5B表示具有比较通过分割电阻而在VDD和GND的中间产生的电压与作为解调电路104a的输出的第一解调信号的结构的差分放大器。可以通过分割电阻调整要产生的电压的大小来校正图3A至3D的例子所示的第一解调信号的不均匀性。图5A适用于当第一解调信号的H i水平成为低于VDD的电压时(图3A和3B)的校正。与此相反，图5B适用于当第一解调信号的Lo水平成为高于GND的电压时(图3C)的校正。
差分放大器的输出振幅虽然不完全成为VDD，但是具有即使第一解调信号的振幅很小也可以将其放大以进行校正的特点。因此，当差分放大器用作校正电路时，优选随后提供反相器501来使信号的振幅成为VDD。接着，作为校正电路的输出的第二解调信号输入到逻辑电路中，以可以防止半导体装置的异常工作。
此外，本发明的半导体装置具有的校正电路不局限于如上所述的差分放大器的结构。例如，可以具有差分放大器的输出经由电阻器正反馈的结构。
如上所述，在本发明的半导体装置中，通过使解调信号产生电路具有解调电路和校正电路，可以减少半导体元件的特性不均匀的影响。因此，本发明的半导体装置可以实现高成品率，结果，可以提供廉价的半导体装置。
本实施方式可以与实施方式1、实施例1和2自由地组合。
实施例1
本发明的半导体装置主要由半导体元件构成。本实施例将参照截面图来说明制造半导体元件的例子。下面，半导体元件被总称为元件群。
在本实施例中，在玻璃衬底上制造元件群。此后，元件群从衬底上被剥离并贴合在具有柔性的衬底(膜等也包括在内)上，以赋予半导体装置轻型、柔性等的附加价值。下文将说明上述步骤的例子。
首先，在玻璃衬底4001上形成剥离层4002(图6A)。除了玻璃以外，石英、硅、金属等也可以用作衬底。剥离层4002由金属、硅等的元素、或其化合物等形成在整个衬底上，或者形成在部分衬底上。注意，当在玻璃衬底4001上形成半导体装置时，不必形成剥离层4002。其次，形成绝缘层4003以覆盖剥离层4002。绝缘层4003由氧化硅、氮化硅等形成。其次，在绝缘层4003上形成半导体层4004，再通过激光结晶化、使用金属催化剂的热结晶化等将半导体层4004结晶化，然后将其蚀刻为所希望的形状。其次，形成栅绝缘层4005以覆盖半导体层4004。栅绝缘层4005由氧化硅、氮化硅等形成。
其次，形成栅电极层4006。栅电极层4006由具有导电性的元素、化合物形成，然后被蚀刻为所希望的形状。当使用光刻蚀法时，可以通过对抗蚀掩膜进行使用等离子等的蚀刻来将栅电极的宽度制作得很短，以提高晶体管的性能。本实施例表示栅电极层4006形成为层叠结构的情况。其次，杂质元素添加到半导体层4004中以形成N型杂质区域4007和P型杂质区域4008。所述杂质区域首先通过使用光刻蚀法形成抗蚀掩膜再添加杂质元素如磷、砒、硼来被形成。其次，绝缘层由氮化合物等形成，然后对所述绝缘层进行垂直方向的各向异性蚀刻，以形成接触栅电极侧面的绝缘层4009(也称为侧壁)(图6B)。其次，杂质添加到具有N型杂质区域的半导体层，以形成位于绝缘层4009正下面的第一N型杂质区域4010和具有高于第一杂质区域的杂质浓度的第二N型杂质区域4011。通过如上所述的步骤，N型晶体管4012和P型晶体管4013被形成了。
接着形成绝缘层4014以覆盖晶体管4012和4013(图6C)。绝缘层4014由具有绝缘性的无机化合物、有机化合物等形成。在本实施例中，绝缘层4014由层叠结构形成。其次，形成接触孔以暴露第二N型杂质区域4011和P型杂质区域4008，然后形成导电层4015以填充所述接触孔。其次，导电层4015被蚀刻为所希望的形状。导电层4015由具有导电性的金属元素、其化合物等形成。其次，形成绝缘层4016以覆盖导电层4015。绝缘层4016由具有绝缘性的无机化合物、有机化合物等形成。其次，形成接触孔以暴露导电层4015，然后形成导电层以填充所述接触孔。此后，所述导电层被蚀刻为所希望的形状以形成天线或连接天线的布线。其次，形成保护层4026以覆盖形成天线4019的导电层。保护层4026由具有绝缘性的化合物、树脂等形成。
绝缘层、导电层及元件的各层可以由使用单一材料的单层结构被形成，或者也可以由使用多个材料的层叠结构被形成。此外，在上述步骤中，天线4019形成在绝缘层4016上，但是天线也可以形成在与导电层4015相同的层中(图6D)。
作为根据上述步骤制造的半导体元件具有的半导体层，可以使用非晶半导体、微晶半导体、多晶半导体、有机半导体等中的任何一个。为了获得具有良好特性的半导体元件，可以使用以200至600℃的温度(优选为350至500℃)被结晶化的结晶半导体层(低温多晶硅层)或以等于或高于600℃的温度被结晶化的结晶半导体层(高温多晶硅层)。再者，为了获得具有更好特性的半导体元件，优选使用以金属元素作为催化剂来被结晶化的半导体层或由激光被结晶化的半导体层。此外，可以使用通过等离子体CVD法由SiH4和F2的混合气体、SiH4和H2的混合气体等来形成的半导体层，或对所述半导体层进行激光照射而获得的半导体层。此外，在电路中的半导体元件具有的半导体层优选被形成为具有与载流子流过的方向(沟道长短方向)平行地延长的晶界。如上所述的半导体层可以通过使用连续振荡激光器(可以略为CWLC)或以等于或高于10MHz(优选为60至100MHz)工作的脉冲激光器来被形成。
此外，半导体层的厚度优选为20至200nm(优选为50至150nm)。此外，氢或卤元素以1×1019至1×1022atoms/cm3的浓度(优选为1×1019至5×1020atoms/cm3的浓度)被添加到半导体层(尤其是沟道形成区域)中，以可以获得缺陷少并难以形成裂缝的活性层。
如上述那样制造的晶体管具有等于或低于0.35V/sec(优选为0.09至0.25V/sec)的S值(亚阈值)。此外，所述晶体管还优选具有迁移率等于或高于10cm2/Vs的特性。而且，所述晶体管在以电源电压3至5V工作的环形振荡器中优选具有等于或高于1MHz(优选为等于或高于10MHz)的特性。
此外，本实施例所示的晶体管虽然具有半导体层、栅绝缘层、栅电极层相继被层叠在衬底上的结构，但是不局限于上述例子，而可以具有栅电极层、绝缘膜、半导体层被相继层叠的结构。此外，本实施例的N型晶体管虽然具有第一N型杂质区域和第二N型杂质区域，但是不局限于上述例子，而在杂质区域中的杂质浓度可以是相同的。
此外，元件群还可以形成在多个层中。当采用多层结构制造时，低介电常数材料优选用作层间绝缘膜的材料以降低在层间的寄生电容。例如，可以举出环氧树脂、丙烯酸树脂等的树脂材料；通过聚合形成的化合物材料如硅氧烷聚合物，等等。若采用降低了寄生电容的多层结构，就可以实现小面积化、工作的高速化、消费电力的降低。此外，还可以通过形成保护层以防止碱金属的污染来改善可靠性。所述保护层由氮化铝、氮化硅膜等的无机材料形成，而且优选被形成以覆盖电路中的元件或整个电路。
下文将说明首先从玻璃衬底4001上剥离如上述那样构成的元件群再将它贴到具有柔性的衬底、膜等的方法。当首先从玻璃衬底4001上剥离元件群再将它贴到具有柔性的衬底、膜等时，所述元件群的厚度优选为5μm或更小(更优选为1至3μm)。此外，当构成本发明的半导体装置时，元件群的面积优选为一边长5mm或更小的方形(更优选为一边长0.3至4mm的方形)。
首先形成开口部分4027以暴露剥离层4002，再将蚀刻剂放到所述开口部分4027中来部分除去剥离层4002(图7A)。其次，第一柔性衬底4029从玻璃衬底上面的方向被贴上，然后，元件群4028以剥离层4002为界从玻璃衬底4001上被移到第一柔性衬底4029侧。其次，第二柔性衬底4030被贴到元件群4028接触玻璃衬底4001的一侧，以可以制造具有柔性的半导体装置(图7B)。塑料膜、纸等可以用作柔性衬底。为了最大限度减少来自外面的影响，第一柔性衬底4029的厚度优选与第二柔性衬底4030的厚度相同，并且元件群4028位于截面的中心。
在上述步骤中，当在元件群4028中只形成连接天线的布线时，首先将天线形成在第一柔性衬底4029上，再将第一柔性衬底4029与元件群4028贴合，以可以制造半导体装置。此外，当元件群4028贴到具有曲面的柔性衬底上时，通过将半导体元件的载流子流过的方向(沟道长短方向)形成为最大限度不受曲面具有的弯曲的影响的方向，以可以减少对半导体元件的影响。
此外，本实施例虽然举出首先从开口部分4027蚀刻剥离层4002，再将元件群4028移到第一柔性衬底4029上的方法，但是，本发明不局限于这个例子。例如，可以举出如下方法：先将剥离层4002只通过从开口部分4027的蚀刻这个步骤来除去，然后将元件群4028转移到柔性衬底上；不提供开口部分4027而贴上第一柔性衬底4029，然后从玻璃衬底上剥离元件群4028；从背面研磨玻璃衬底4001来获得元件群4028的方法，等等。再者，上述方法还可以被组合地实施。若采用除了从背面研磨玻璃衬底以外的方法将元件群4028转移到柔性衬底上的方法，就有用于制造元件群4028的玻璃衬底4001可以再利用的优点。
本实施例可以与实施方式1、2及实施例2任意地组合。
实施例2
下文将说明本发明的半导体装置的具体使用模式。本发明的半导体装置的用途很广，可以通过被提供在如下物品而被使用：例如，纸币、硬币、有价证券类、证书类、无记名债券类、包装用容器类、书籍类、记录媒体、随身物品、交通工具类、食品类、衣类、保健用品类、生活用品类、药品类，以及电子设备等。
纸币、硬币是指市场上流通的金钱，包括在特定地区与货币同样通用的东西(金券)、纪念币等。有价证券类是指支票、证券、期票等。证书类是指驾驶执照、居民证等。无记名债券类是指邮票、实物券、各种礼券等。包装用容器类是指盒饭等的包装容器、聚酯瓶等。书籍类是指杂志、词典等。记录媒体是指DVD软件、录像带等。随身物品是指箱包、眼镜等。交通工具类是指自行车等车辆、船舶等。食品类是指食物、饮料等。衣类是指衣服、鞋履等。保健用品类是指医疗器具、健康器具等。生活用品类是指家具、照明器具等。药品类是指医药品、农药等。电子设备是指液晶显示装置、EL显示装置、电视装置(也被称为电视接收机)、便携电话、便携信息终端等。
在纸币、硬币、有价证券类、证书类、无记名债券类等中设置半导体装置，以能防止假冒。此外，在包装用容器类、书籍类、记录媒体等、随身物品、食品类、生活用品类、电子设备等中设置半导体装置，以能谋求商品检查系统、租借店的系统等的高效率。在交通工具类、保健用品类、药品类等中设置半导体装置，以能防止假冒和盗窃，药品类则能防止药品错误服用。作为设置半导体装置的方法，可以将半导体装置贴在物品的表面，或埋在物品中。例如，是书本则可埋在纸中，是由有机树脂形成的包装则可埋在有机树脂中。
通过将半导体装置应用于物品管理和流通系统，以能谋求系统的高性能。例如，如图8A所示，安装本发明的半导体装置3001的商品3002由传送带被传送，并且读出器/写入器3003提供在传送带侧面，以便可以很容易地进行商品3002的检查。
此外，如图8B所示，读出器/写入器3003提供在包括显示部分3004的便携终端3005的侧面，以可以实现如下系统：通过使便携终端3005接近安装在上述被检查了的商品3002中的半导体装置3001，商品3002的原材料、原产地、流通过程记录等显示在显示部分3004上。
本实施例可以与实施方式1、2及实施例1任意地组合。
本说明书根据2005年2月28日在日本专利局受理的日本专利申请编号2005-055197而制作，所述申请内容包括在本说明书中。

Claims (44)

1.一种由提供电源电压VDD和接地电压GND的电源驱动的半导体装置，包括：
谐振电路；
解调生成在所述谐振电路中的交流信号并产生第一解调信号的解调电路，所述第一解调信号是具有低水平和高水平的电位的二进制数字信号；以及，
校正所述第一解调信号并产生第二解调信号的校正电路，
其中，当所述第一解调信号的高水平成为低于VDD的电压时，或者当所述第一解调信号的低水平成为高于GND的电压时，所述校正电路校正所述第一解调信号。
2.根据权利要求1的半导体装置，其中，所述谐振电路、所述解调电路和所述校正电路形成在同一衬底上，该衬底是玻璃衬底或柔性衬底。
3.根据权利要求1的半导体装置，其中，所述解调电路和所述校正电路形成在第一衬底上；所述谐振电路形成在第二衬底上；并且，所述第一衬底和所述第二衬底是玻璃衬底或柔性衬底。
4.根据权利要求1的半导体装置，其中，所述解调电路包括复数个薄膜晶体管。
5.根据权利要求1的半导体装置，其中，所述校正电路包括复数个薄膜晶体管。
6.根据权利要求1的半导体装置，还包括电源电路、时钟生成电路、存储器、存储器控制电路以及调制电路中的至少一个。
7.根据权利要求1的半导体装置，其中，所述校正电路具有包括N沟道型晶体管和P沟道型晶体管的反相器；并且，所述反相器的输入输出特性的变化点的电压值在所述电源电压VDD的25％至45％的大小范围内。
8.根据权利要求7的半导体装置，其中，所述N沟道型晶体管的沟道宽度大于所述P沟道型晶体管的沟道宽度。
9.根据权利要求7的半导体装置，其中，所述N沟道型晶体管的沟道宽度是所述P沟道型晶体管的沟道宽度的1至10倍。
10.根据权利要求7的半导体装置，其中，所述P沟道型晶体管的沟道长度大于所述N沟道型晶体管的沟道长度。
11.根据权利要求7的半导体装置，其中，所述P沟道型晶体管的阈值电压的绝对值大于所述N沟道型晶体管的阈值电压的绝对值。
12.根据权利要求1的半导体装置，其中，所述校正电路具有包括N沟道型晶体管和P沟道型晶体管的反相器；并且，所述反相器的输入输出特性的变化点的电压值在所述电源电压VDD的55％至75％的大小范围内。
13.根据权利要求12的半导体装置，其中，所述P沟道型晶体管的沟道宽度大于所述N沟道型晶体管的沟道宽度。
14.根据权利要求13的半导体装置，其中，所述P沟道型晶体管的沟道宽度是所述N沟道型晶体管的沟道宽度的4至20倍。
15.根据权利要求12的半导体装置，其中，所述N沟道型晶体管的沟道长度大于所述P沟道型晶体管的沟道长度。
16.根据权利要求12的半导体装置，其中，所述N沟道型晶体管的阈值电压的绝对值大于所述P沟道型晶体管的阈值电压的绝对值。
17.根据权利要求1的半导体装置，其中，所述谐振电路具有天线。
18.根据权利要求1的半导体装置，其中，所述校正电路具有电平转移器。
19.根据权利要求1的半导体装置，其中，所述校正电路具有差分放大器。
20.根据权利要求1的半导体装置，其中，所述第二解调信号等于所述电源电压VDD的振幅。
21.根据权利要求1的半导体装置，其中，所述半导体装置被组合于纸币、硬币、有价证券类、证书类、无记名债券类、包装用容器类、书籍类、随身物品、交通工具类、食品类、保健用品类、生活用品类、药品类或电子设备中。
22.一种由提供电源电压VDD和接地电压GND的电源驱动的半导体装置，包括：
天线；
解调电路和校正电路，
其中，所述解调电路解调使用天线生成的交流信号并产生第一解调信号，所述第一解调信号是具有低水平和高水平的电位的二进制数字信号，并且，
其中，当所述第一解调信号的高水平成为低于VDD的电压时，或者当所述第一解调信号的低水平成为高于GND的电压时，所述校正电路校正所述第一解调信号并产生第二解调信号。
23.根据权利要求22的半导体装置，其中，所述天线、所述解调电路和所述校正电路形成在同一衬底上，该衬底是玻璃衬底或柔性衬底。
24.根据权利要求22的半导体装置，其中，所述解调电路和所述校正电路形成在第一衬底上；所述天线形成在第二衬底上；并且，所述第一衬底和所述第二衬底是玻璃衬底或柔性衬底。
25.根据权利要求22的半导体装置，其中，所述解调电路包括复数个薄膜晶体管。
26.根据权利要求22的半导体装置，其中，所述校正电路包括复数个薄膜晶体管。
27.根据权利要求22的半导体装置，还包括电源电路、时钟生成电路、存储器、存储器控制电路以及调制电路中的至少一个。
28.根据权利要求22的半导体装置，其中，所述校正电路具有包括N沟道型晶体管和P沟道型晶体管的反相器；并且，所述反相器的输入输出特性的变化点的电压值在所述电源电压VDD的25％至45％的大小范围内。
29.根据权利要求28的半导体装置，其中，所述N沟道型晶体管的沟道宽度大于所述P沟道型晶体管的沟道宽度。
30.根据权利要求28的半导体装置，其中，所述N沟道型晶体管的沟道宽度是所述P沟道型晶体管的沟道宽度的1至10倍。
31.根据权利要求28的半导体装置，其中，所述P沟道型晶体管的沟道长度大于所述N沟道型晶体管的沟道长度。
32.根据权利要求28的半导体装置，其中，所述P沟道型晶体管的阈值电压的绝对值大于所述N沟道型晶体管的阈值电压的绝对值。
33.根据权利要求22的半导体装置，其中，所述校正电路具有包括N沟道型晶体管和P沟道型晶体管的反相器；并且，所述反相器的输入输出特性的变化点的电压值在所述电源电压VDD的55％至75％的大小范围内。
34.根据权利要求33的半导体装置，其中，所述P沟道型晶体管的沟道宽度大于所述N沟道型晶体管的沟道宽度。
35.根据权利要求34的半导体装置，其中，所述P沟道型晶体管的沟道宽度是所述N沟道型晶体管的沟道宽度的4至20倍。
36.根据权利要求33的半导体装置，其中，所述N沟道型晶体管的沟道长度大于所述P沟道型晶体管的沟道长度。
37.根据权利要求33的半导体装置，其中，所述N沟道型晶体管的阈值电压的绝对值大于所述P沟道型晶体管的阈值电压的绝对值。
38.根据权利要求22的半导体装置，其中，所述校正电路具有电平转移器。
39.根据权利要求22的半导体装置，其中，所述校正电路具有差分放大器。
40.根据权利要求22的半导体装置，其中，所述第二解调信号等于所述电源电压VDD的振幅。
41.根据权利要求22的半导体装置，其中，所述半导体装置被组合于纸币、硬币、有价证券类、证书类、无记名债券类、包装用容器类、书籍类、随身物品、交通工具类、食品类、保健用品类、生活用品类、药品类或电子设备中。
42.一种半导体装置的驱动方法，包括如下步骤：
提供电源，所述电源提供电源电压VDD和接地电压GND；
将生成在谐振电路中的信号输入到包括模拟电路的解调电路中；
将所述解调电路产生的解调信号输入到校正电路中，所述解调信号是具有低水平和高水平的电位的二进制数字信号；并且，
当所述解调信号的高水平成为低于VDD的电压时，或者当所述解调信号的低水平成为高于GND的电压时，在所述校正电路中校正所述解调信号。
43.根据权利要求42的半导体装置的驱动方法，其中，所述校正电路包括电平转移器、差分放大器或反相器。
44.根据权利要求42的半导体装置的驱动方法，其中，校正后的解调信号等于所述电源电压VDD的振幅。
CN2006100093571A 2005-02-28 2006-02-28 半导体装置及其驱动方法 Expired - Fee Related CN1828912B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005055197 2005-02-28
JP2005055197 2005-02-28
JP2005-055197 2005-02-28

Publications (2)

Publication Number Publication Date
CN1828912A CN1828912A (zh) 2006-09-06
CN1828912B true CN1828912B (zh) 2011-03-09

Family

ID=36499213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100093571A Expired - Fee Related CN1828912B (zh) 2005-02-28 2006-02-28 半导体装置及其驱动方法

Country Status (4)

Country Link
US (3) US7751498B2 (zh)
EP (1) EP1696368B1 (zh)
JP (2) JP5325965B2 (zh)
CN (1) CN1828912B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1907992B1 (en) 2005-05-27 2010-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20060267769A1 (en) * 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Terminal device and communication system
KR101424524B1 (ko) 2005-05-30 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP1909384A3 (en) * 2006-10-06 2015-11-25 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit with variable capacitor, semiconductor device using the circuit, and driving method therefor
KR101516660B1 (ko) * 2006-12-25 2015-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101563139B1 (ko) * 2008-09-19 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010267253A (ja) * 2009-04-16 2010-11-25 Semiconductor Energy Lab Co Ltd 復調信号生成回路および復調信号生成回路を有する半導体装置
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
DE102014105790B4 (de) * 2014-04-24 2019-08-29 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
US20150373830A1 (en) * 2014-06-19 2015-12-24 Kabushiki Kaisha Toshiba Composite substrate including foldable portion
US10547299B1 (en) * 2019-01-29 2020-01-28 Texas Instruments Incorporated Fast transient and low power thin-gate based high-voltage switch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764920A2 (en) * 1995-09-19 1997-03-26 Kabushiki Kaisha Toshiba Wireless communication data storing medium for receiving a plurality of carriers of proximate frequencies and a transmission/receiving method
EP0829987A2 (en) * 1996-09-12 1998-03-18 Nec Corporation Setting of decision thresholds in MFSK receivers
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937476A (en) * 1988-06-16 1990-06-26 Intel Corporation Self-biased, high-gain differential amplifier with feedback
JPH03132114A (ja) * 1989-10-17 1991-06-05 Nec Ic Microcomput Syst Ltd 入力バッファ回路
JPH0478987A (ja) * 1990-07-20 1992-03-12 Mitsubishi Electric Corp Ｉｃカード
JPH05136373A (ja) * 1990-11-21 1993-06-01 Ricoh Co Ltd 半導体集積回路装置及びその製造方法
US5165054A (en) * 1990-12-18 1992-11-17 Synaptics, Incorporated Circuits for linear conversion between currents and voltages
US5434520A (en) * 1991-04-12 1995-07-18 Hewlett-Packard Company Clocking systems and methods for pipelined self-timed dynamic logic circuits
JP3504328B2 (ja) 1994-04-20 2004-03-08 シチズン時計株式会社 デ−タキャリア・システム
JP3413333B2 (ja) * 1996-11-13 2003-06-03 アルプス電気株式会社 信号検出回路
FR2768880B1 (fr) 1997-09-23 2000-05-05 Sgs Thomson Microelectronics Demodulateur pour carte a puce sans contact
US6049639A (en) * 1997-12-19 2000-04-11 Intel Corporation Method and apparatus providing optical input/output through the back side of an integrated circuit die
JPH11304887A (ja) * 1998-04-17 1999-11-05 Nec Eng Ltd レベル測定回路及びそれを用いた復調回路
JP3874145B2 (ja) * 1998-06-10 2007-01-31 ソニー株式会社 変調回路、送信装置及び送信回路
US6100804A (en) * 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US6529217B1 (en) * 1999-06-15 2003-03-04 Microsoft Corporation System and method for graphically displaying a set of data fields
FR2795881B1 (fr) * 1999-06-30 2001-08-31 St Microelectronics Sa Circuit de production d'une haute tension de programmation d'une memoire
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
JP3835123B2 (ja) * 2000-05-30 2006-10-18 セイコーエプソン株式会社 携帯型電子機器
FR2812142A1 (fr) 2000-07-21 2002-01-25 Microcid Sa Transpondeur passif et lecteur pour une identification sans contact de tels transpondeurs
KR100363096B1 (ko) * 2000-12-20 2002-12-05 삼성전자 주식회사 디지털적으로, 그리고 실시간으로 컨버전스를 보정하는회로 및 그 방법
US6850080B2 (en) 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
JP2002279362A (ja) * 2001-03-22 2002-09-27 Hitachi Kokusai Electric Inc 非接触ｉｃカードシステムおよびループアンテナ
JP2002340989A (ja) 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
US6529050B1 (en) * 2001-08-20 2003-03-04 National Semiconductor Corporation High-speed clock buffer that has a substantially reduced crowbar current
JP2003332560A (ja) 2002-05-13 2003-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及びマイクロプロセッサ
JP2004070453A (ja) 2002-08-02 2004-03-04 Mitsubishi Electric Corp 非接触ｉｃカードシステムのリーダライタおよび非接触ｉｃカードシステム
JP4245904B2 (ja) * 2002-11-14 2009-04-02 セイコーインスツル株式会社 電圧検出回路
US7652359B2 (en) 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP4393857B2 (ja) 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 記録媒体の作製方法
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JP4393859B2 (ja) 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 記録媒体の作製方法
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP2004349841A (ja) 2003-05-20 2004-12-09 Toshiba Corp 受信信号処理回路、半導体集積回路、ｉｃカード及び受信信号処理方法
US6906594B2 (en) * 2003-06-04 2005-06-14 Microtune (Texas), L.P. Method and system for correcting non-linear response in amplifiers
US8283679B2 (en) 2003-06-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates
US7199637B2 (en) 2003-09-02 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit without alternating-current feedback
US7304539B2 (en) * 2003-10-16 2007-12-04 Renesas Technology Corporation High frequency power amplifier circuit and electronic component for high frequency power amplifier
KR100508867B1 (ko) * 2003-12-27 2005-08-17 동부아남반도체 주식회사 ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법
TWI406688B (zh) 2004-02-26 2013-09-01 Semiconductor Energy Lab 運動器具，娛樂工具，和訓練工具
US7088140B1 (en) * 2004-03-04 2006-08-08 Altera Corporation High speed IO buffer using auxiliary power supply

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764920A2 (en) * 1995-09-19 1997-03-26 Kabushiki Kaisha Toshiba Wireless communication data storing medium for receiving a plurality of carriers of proximate frequencies and a transmission/receiving method
EP0829987A2 (en) * 1996-09-12 1998-03-18 Nec Corporation Setting of decision thresholds in MFSK receivers
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Z.Wang.Novel CMOS inverter with linearly adjustable thresholdvoltage using only three MOS transistors.MICROELECTRONICS JOURNAL22.1991,2275-79. *

Also Published As

Publication number Publication date
JP5668099B2 (ja) 2015-02-12
US20100259314A1 (en) 2010-10-14
EP1696368B1 (en) 2011-11-16
US20060192019A1 (en) 2006-08-31
US8238476B2 (en) 2012-08-07
CN1828912A (zh) 2006-09-06
US20110111721A1 (en) 2011-05-12
JP2012074060A (ja) 2012-04-12
EP1696368A1 (en) 2006-08-30
JP2013219809A (ja) 2013-10-24
JP5325965B2 (ja) 2013-10-23
US7751498B2 (en) 2010-07-06
US7876859B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
CN1828912B (zh) 半导体装置及其驱动方法
CN101084616B (zh) 无线芯片
CN101151544B (zh) 半导体器件、其制造方法、及其测量方法
JP5634590B2 (ja) 半導体装置
KR101105296B1 (ko) 집적회로, 반도체 장치 및 ｉｄ칩
TWI480806B (zh) 半導體裝置以及使用該半導體裝置的無線標籤
US9768210B2 (en) Semiconductor device having antenna and sensor elements
TWI478311B (zh) 半導體裝置
KR101219068B1 (ko) 반도체 장치 및 이를 이용한 무선 통신 시스템
KR20110063572A (ko) 반도체장치 및 반도체장치를 이용한 ｒｆｉｄ 태그
JP4900659B2 (ja) 半導体装置
KR20070115750A (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN102750565B (zh) 半导体器件
JP5159024B2 (ja) 半導体装置
JP4789696B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110309

Termination date: 20210228

CF01 Termination of patent right due to non-payment of annual fee