以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
本実施の形態の一態様では、本発明の一態様の復調信号生成回路を有する半導体装置の構成の一例について、図面を参照して説明する。
図2には本発明の一態様の半導体装置のブロック図を示す。本発明の一態様の半導体装置100は、リーダ/ライタ110と、電磁波により無線でデータの送受信を行う。リーダ/ライタ110は、通信回線118を介して制御装置120に接続されていることが好ましい。制御装置120は、リーダ/ライタ110と半導体装置100の間の通信を制御する。
半導体装置100は、アンテナ回路102と、電源回路112と、アナログ回路104と、デジタル回路106(制御回路を含む)と、メモリ回路108と、を有する。アナログ回路104は、復調信号生成回路150と、変調回路114と、を有する。半導体装置100がアンテナを有することなく、外部アンテナに接続するための配線を有し、該配線と外部アンテナが接続されていてもよい。この場合には、別途作製されたアンテナを配線に接続する。配線とアンテナの接続には、配線と電気的に接続された、接続端子(端子電極)を用いればよい。更には、半導体装置100は上記の構成に限定されず、クロック発生回路又は中央処理演算装置(Central Processor Unit。以下、CPUという。)等を有していてもよい。
なお、クロック発生回路とは、アンテナ回路102に発生した交流の誘導電圧に基づいて、デジタル回路106、メモリ回路108等の動作に必要な周波数のクロック信号を生成し、各回路に供給する回路をいう。クロック発生回路には、発振回路を用いても良いし、分周回路を用いても良い。
アンテナ回路102は、アンテナと整流回路を有することが好ましく、リーダ/ライタ110より発信される電磁波を受信し、交流の誘導電圧を発生する。この誘導電圧は半導体装置100の電源電力となるほか、リーダ/ライタ110から送信されるデータを含んでいる。
本発明の一態様に用いることのできるアンテナの形状については特に限定されない。そのため、半導体装置100におけるアンテナ回路102に適用する信号の伝送方式は、電磁結合方式、電磁誘導方式又は電波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さと形状を有するアンテナを設ければよい。本発明の一態様では信号の伝送方式として、通信周波数13.56MHzである、電磁誘導方式を用いることが好ましい。
伝送方式として電磁結合方式又は電磁誘導方式(例えば、13.56MHz帯)を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状(例えば、ループアンテナ)又はらせん状(例えば、スパイラルアンテナ)に形成する。
伝送方式として電波方式の一種であるマイクロ波方式(例えば、UHF帯(860〜960MHz帯)又は2.45GHz帯等)を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜を例えば、線状(例えば、ダイポールアンテナ)、平坦な形状(例えば、パッチアンテナ)等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。
電源回路112はアンテナ回路102に発生した誘導電圧をダイオード等により整流し、容量を用いて安定化することで、基準電位(基準ラインの電位)と一定の電位差を有する安定な電位を維持するよう調整する。
デジタル回路106は、復調された信号に基づき、命令の解析、メモリ回路108の制御、及び外部に送信するデータを変調回路114に出力する等の動作を行う。デジタル回路106はメモリ制御信号の生成回路のほか、復号化回路や情報判定回路等を含むとよい。また、半導体装置100からリーダ/ライタ110へ送信する、メモリ回路108から抽出されたデータの一部又は全部を符号化された信号に変換する回路を有していても良い。
メモリ回路108には、少なくとも半導体装置100に固有のデータ(個体識別情報)が記憶されている。メモリ回路108は、デジタル回路106に従ってデータの書き込みや読み出しを行う制御回路と、記憶素子を含む回路を有する。メモリ回路108は、有機メモリ、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)、及びフラッシュメモリから選択された一種又は複数種を有する。記憶内容が半導体装置100に固有のデータ(個体識別情報等)であれば、電源が供給されずとも記憶の保持が可能な不揮発性メモリを用いることが好ましい。半導体装置100が行う処理に際して一時的な記憶を保持するのであれば、揮発性メモリを用いてもよい。特に、半導体装置100が電池を有していない、所謂パッシブ型である場合には、不揮発性メモリを用いることが好ましい。
有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有する。メモリ回路108には有機メモリを用いることもできる。
変調回路114は、デジタル回路106からの信号に基づき、アンテナ回路102に負荷変調を伝える。
復調信号生成回路150は、アンテナ回路102に発生した誘導電圧に含まれるデータを復調して取り出す。
本実施の形態における半導体装置は、リーダ/ライタからの電磁波を受信して、該電磁波による電力供給を受けて駆動する。そのため、本実施の形態の一態様ではパッシブ型の半導体装置について説明するが、本発明の一態様はこれに限定されるものではない。半導体装置の内部に電池を有する構成として、電池により電力を供給し、駆動する構成としても良い。
リーダ/ライタから発信される電磁波では、規定の周波数の搬送波が副搬送波により変調されている。副搬送波に含まれる信号は、リーダ/ライタから半導体装置に送信する2値化されたデジタル信号である。搬送波の変調方式には、振幅を変えるASK(Amplitude Shift Keying)変調方式、周波数を変えるFSK(Frequency Shift Keying)変調方式、位相を変えるPSK(Phase Shift Keying)変調方式がある。本実施の形態の一態様ではASK変調方式によって変調された電磁波を復調する場合について説明する。
本発明の一態様の半導体装置100が有する復調信号生成回路150について図1を参照して説明する。本実施の形態の一態様に用いることのできる復調信号生成回路150のブロック図を図1に示す。復調信号生成回路150は第1の復調回路154と、第2の復調回路156と、第1のバイアス回路158と、第2のバイアス回路160と、コンパレータ162と、アナログバッファ回路164と、パルス検出回路168と、を有する。復調信号生成回路150が有するこれらの回路について以下に説明するが、本発明の一態様はこれに限定されるものではない。
図1に示す復調信号生成回路150の入力部152は第1の復調回路154の入力部600、及び第2の復調回路156の入力部620に接続されている。第1の復調回路154の出力部616は第1のバイアス回路158の第1の入力部800に接続され、第2の復調回路156の出力部636は第2のバイアス回路160の第1の入力部820に接続されている。第1のバイアス回路158の出力部812はコンパレータ162の第1の入力部900Aに接続され、第2のバイアス回路160の出力部832はコンパレータ162の第2の入力部900Bに接続されている。コンパレータ162の出力部912はアナログバッファ回路164の入力部1000に接続されている。アナログバッファ回路164の出力部1005は、復調信号生成回路150の出力部166とパルス検出回路168の入力部1101に接続されている。パルス検出回路168の第1の出力部1106は、第2のバイアス回路160の第2の入力部834に接続され、パルス検出回路168の第2の出力部1108は第1のバイアス回路158の第2の入力部814に接続されている。
第1の復調回路154及び第2の復調回路156の構成の一例を図4(A)及び図4(B)に示す。図4(A)に示す第1の復調回路154は入力部600と、出力部616と、第1のダイオード604と、第2のダイオード606と、第1の抵抗608と、第2の抵抗612と、第1の容量602と、第2の容量610と、第3の容量614と、を有する。入力部600は第1の容量602の一端に接続されている。第1の容量602の他端は第1のダイオード604の陽極及び第2のダイオード606の陰極に接続されている。第1のダイオード604の陰極は第1の抵抗608、第2の容量610、及び第2の抵抗612の一端にそれぞれ接続されている。第2の抵抗612の他端は、第3の容量614の一端及び出力部616に接続されている。更に、第2のダイオード606の陽極、第1の抵抗608、第2の容量610、及び第3の容量614の他端はそれぞれ基準電位(Vss)に接続されている。
図4(B)に示す第2の復調回路156は入力部620と、出力部636と、第1のダイオード624と、第2のダイオード626と、第1の抵抗628と、第2の抵抗632と、第1の容量622と、第2の容量630と、第3の容量634と、を有する。入力部620は第1の容量622の一端に接続されている。第1の容量622の他端は第1のダイオード624の陰極及び第2のダイオード626の陽極に接続されている。第1のダイオード624の陽極は第1の抵抗628と、第2の容量630と、第2の抵抗632の一端にそれぞれ接続されている。第2の抵抗632は、第3の容量634の一端及び出力部636に接続されている。更に、第2のダイオード626の陰極、第1の抵抗628、第2の容量630、及び第3の容量634の他端はそれぞれ基準電位(Vss)に接続されている。
図4(A)及び図4(B)の第1のダイオード604、第2のダイオード606、第1のダイオード624、及び第2のダイオード626の各々は、ダイオード接続されたTFTで構成しても良い。図4(C)の(C−1)に示すダイオードと、(C−2)に示すダイオード接続されたn型TFTと、(C−3)に示すダイオード接続されたp型TFTは回路として等価である。図4(A)に示す第1の復調回路154の一部である回路618について、図4(C)の(C−2)と(C−3)に示すTFTを用いて構成した例を図5(A−1)及び(A−2)に示す。同様に、図4(B)に示す第2の復調回路156の一部である回路638について、図4(C)に示すTFTを用いて構成した例を図5(B−1)及び(B−2)に示す。図5(A−1)に示す回路では、ダイオード接続されたTFTとして、n型TFT700及びn型TFT702を用いる。図5(A−2)に示す回路では、ダイオード接続されたTFTとして、p型TFT704及びp型TFT706を有する。図5(B−1)に示す回路では、ダイオード接続されたTFTとして、n型TFT708及びn型TFT710を用いる。図5(B−2)に示す回路では、ダイオード接続されたTFTとして、p型TFT712及びp型TFT714を有する。
第1の復調回路154及び第2の復調回路156は、図4及び図5に示す回路を組み合わせて構成するとよい。図5(A−1)に示す回路618を有する第1の復調回路154と、図5(B−2)に示す回路638を有する第2の復調回路156を用いてもよいし、図5(A−2)に示す回路618を有する第1の復調回路154と、図5(B−1)に示す回路638を有する第2の復調回路156を用いてもよいし、図5(A−2)に示す回路618を有する第1の復調回路154と、図5(B−2)に示す回路638を有する第2の復調回路156を用いてもよい。好ましくは、第1の復調回路154に図5(A−1)に示す回路618を用い、第2の復調回路156に図5(B−1)に示す回路638を用いる。一般に、n型TFTはp型TFTよりもキャリアの移動度が高いため、第1の復調回路及び第2の復調回路が有するTFTを、全てn型TFTとすることにより、当該回路の動作性能を向上させることができる。
第1の容量602(又は第1の容量622)は、波形の振幅の中心(基準ライン)を補正するために設けられている。第1の抵抗608(又は第1の抵抗628)は、b1点(又はb2点)に流れる電流を一定にするために設けられている。また、第2の容量610(又は第2の容量630)は、波形を平滑にするために設けられている。第1の抵抗608(又は第1の抵抗628)の抵抗値は、第2の容量610(又は第2の容量630)の静電容量の大きさに応じて、適宜調整する。第1の抵抗608(又は第1の抵抗628)の抵抗値が小さい場合には搬送波の振幅が小さくなり、該抵抗値が過大な場合には第2のダイオード606(又は第2のダイオード626)の降伏現象が生じ、正常に動作しないことになる。また、第2の抵抗612(又は第2の抵抗632)と、第3の容量614(又は第3の容量634)は、高周波成分を除去する、ローパスフィルタとして機能する。
第1のバイアス回路158及び第2のバイアス回路160の構成の一例を図6に示す。図6(A)に示す第1のバイアス回路158では、第1の入力部800が、容量802の一端に接続され、容量802の他端が第1の抵抗804、第2の抵抗806のそれぞれの一端、及び出力部812に接続されている。第1の抵抗804の他端は電源電位(Vdd)に接続される。第2の抵抗806の他端は第3の抵抗808の一端、第1のTFT810のソース電極又はドレイン電極の一方にそれぞれ接続される。第3の抵抗808の他端、第1のTFT810のソース電極又はドレイン電極の他方は、基準電位(Vss)にそれぞれ接続される。第1のTFT810のゲート電極が第2の入力部814に接続される。
容量802は第1の入力部800を、第1の抵抗804が接続されている電源電位から直流的に分離させるために設けられている。
第1の抵抗804、第2の抵抗806、第3の抵抗808、第1のTFT810は、コンパレータ162が有する第1の入力部900Aに入力される信号の電位に差異を生じさせるために設けられている。
第1のTFT810がオフの場合、第2の抵抗806から流れる電流は、第1のTFT810に流れず、第3の抵抗808に流れる。出力部812の電圧値VAは、第1の抵抗804の抵抗値R1A、第2の抵抗806の抵抗値R2A、第3の抵抗808の抵抗値R3Aだとすると、
VA=Vdd×(R2A+R3A)/(R1A+R2A+R3A)である。
第1のTFT810がオンの場合、第2の抵抗806から流れる電流は、第1のTFT810と第3の抵抗808に流れる。第1のTFT810に電流が流れると、第1のTFT810のドレイン電極とソース電極の間の抵抗値R4Aは、第1のTFT810のオン抵抗と第3の抵抗808が並列接続となり、RTA<<R3Aなら、R4A=RTAとなる。出力部812の電圧値VAは、
VA=Vdd×(R2A+R4A)/(R1A+R2A+R4A)
となるが、R1A>>R4A、R2A>>R4Aなら、
VA=Vdd×R2A/(R1A+R2A)となる。
第2の入力部814から信号で、第1のTFT810をオンとオフすることにより、出力部812の電圧値VAを変更することができる。
図6(B)に示す第2のバイアス回路160では、第1の入力部820が、容量822の一端に接続され、容量822の他端が第1の抵抗824、第2の抵抗826のそれぞれの一端、及び出力部832に接続されている。第2の抵抗826の他端は基準電位(Vss)に接続される。第1の抵抗824の他端は第3の抵抗828の一端、第1のTFT830のソース電極又はドレイン電極の一方に接続される。第3の抵抗828の他端、第1のTFT830のソース電極又はドレイン電極の他方は、電源電位(Vdd)に接続される。第1のTFT830のゲート電極が第2の入力部834に接続される。
容量822は第1の入力部820を、第1の抵抗824が接続されている電源電位から直流的に分離させるために設けられている。
第1の抵抗824、第2の抵抗826、第3の抵抗828、第1のTFT830は、コンパレータ162が有する第2の入力部900Bに入力される信号の電位に差異を生じさせるために設けられている。
第1のTFT830がオフの場合、第2の抵抗826に流れる電流は、第1のTFT830から流れず、第3の抵抗828から流れる。出力部832の電圧値VBは、第1の抵抗824の抵抗値R1B、第2の抵抗826の抵抗値R2B、第3の抵抗828の抵抗値R3Bだとすると、
VB=Vdd×(R2B+R3B)/(R1B+R2B+R3B)である。
第1のTFT830がオンの場合、第2の抵抗826に流れる電流は、第1のTFT830と第3の抵抗828から流れる。第1のTFT830に電流が流れると、第1のTFT830のドレイン電極とソース電極の間の抵抗値R4Bは、第1のTFT830のオン抵抗と第3の抵抗828が並列接続となり、RTB<<R3Bなら、R4B=RTBとなる。出力部832の電圧値VBは、
VB=Vdd×(R2B+R4B)/(R1B+R2B+R4B)
となるが、R1B>>R4B、R2B>>R4Bなら、
VB=Vdd×R2B/(R1B+R2B)
となる。
第2の入力部834から信号で、第1のTFT830をオンとオフすることにより、出力部832の電圧値VBを変更することができる。
第1のバイアス回路158及び第2のバイアス回路160を有することにより、コンパレータ162における、誤作動を防止することができる。
コンパレータ162の構成の一例を図7に示す。コンパレータ162には差動回路、差動増幅器、又はオペアンプ等の、二つの入力部を有し、該入力部に入力される信号を比較する機能を有する回路を用いることができる。コンパレータ162は少なくとも第1の入力部900Aと、第2の入力部900Bと、第1乃至第5のTFT902〜910と、第1の出力部912と、を有している。コンパレータ162の第1の入力部900Aは第1のバイアス回路158の出力部808Aに接続され、第2の入力部900Bは第2のバイアス回路160の出力部808Bに接続されている。第1の入力部900Aは第1のTFT902のゲート電極に接続され、第2の入力部900Bは第2のTFT904のゲート電極に接続されている。第1のTFT902のソース電極又はドレイン電極の一方は、第5のTFT910のソース電極又はドレイン電極の一方と、第2のTFT904のソース電極又はドレイン電極の一方と、に接続されている。第1のTFT902のソース電極又はドレイン電極の他方は第3のTFT906のソース電極又はドレイン電極の一方と、第3のTFT906のゲート電極と、第4のTFT908のゲート電極と、に接続されている。第3のTFT906のソース電極又はドレイン電極の他方は電源電位(Vdd)に接続されている。第4のTFT908のソース電極又はドレイン電極の一方は電源電位(Vdd)に接続されている。第4のTFT908のソース電極又はドレイン電極の他方は出力部912と、第2のTFT904のソース電極又はドレイン電極の他方と、に接続されている。第5のTFT910のゲート電極は配線914を介して定電流回路1003に接続されている。第5のTFT910のソース電極又はドレイン電極の他方は基準電位(Vss)に接続されている。なお、配線914は、定電流回路1003に接続されている。なお、図7において、本実施の形態の一態様では第6のTFT916は常にオンさせ、または第6のTFT916を設けないものとする。
コンパレータ162の第1の入力部900A及び第2の入力部900Bに、信号が入力されたときの動作について説明する。
コンパレータ162の定電流源である第5のTFT910に流れる電流をIdとおく。ここで、第3のTFT906と第4のTFT908はカレントミラー回路を構成しているため、第3のTFT906及び第4のTFT908のソース電極とドレイン電極間には各々、Id/2の電流が流れることになる。また、図7に示す点aの電位をV5とする。
ここで、差動対を構成している2つのTFTに、異なる電位がかけられるときについて説明する。まず、第1の入力部900Aの電位が、第2の入力部900Bの電位よりも高い場合について考える。第1のTFT902及び第2のTFT904に流れる電流は以下の数式(1)で表される。ここで、Vgsはゲート電圧、Vdsはドレイン電圧、Vthは閾値電圧であり、kはトランスコンダクタンス係数、λはチャネル長変調係数である。
数式(1)において、第1の入力部900Aの電位は第2の入力部900Bの電位よりも高いため、第1のTFT902のゲート電圧であるVgs(902)と、第2のTFT904のゲート電圧であるVgs(904)には、Vgs(902)>Vgs(904)の関係が成立する。トランスコンダクタンス係数kはTFTにおけるキャリアの移動度、ゲート絶縁膜の容量、チャネル幅、及びチャネル長で決定されるTFTに固有の値(定数)であり、チャネル長変調係数λはTFTの作製工程によって決定される定数である。そのため、第1のTFT902と第2のTFT904について、トランスコンダクタンス係数kとチャネル長変調係数λが等しいとすると、第1のTFT902のドレイン電圧Vdsと第2のTFT904のドレイン電圧VdsにはVds(902)<Vds(904)が成立する。次に、第1の入力部900Aの電位が、第2の入力部900Bの電位よりも低い場合について上記と同様に考えると、第1のTFT902のドレイン電圧Vdsと第2のTFT904のドレイン電圧Vdsには、Vds(902)>Vds(904)が成立する。
以上のように、出力部912の電圧は、第1の入力部900Aと第2の入力部900Bの電位の大小関係により変動する。
次に、アナログバッファ回路164の回路構成の例について、図8に示す。図8(A)のアナログバッファ回路は入力部1000と、配線914と、ソースフォロワ回路1001と、インバータ回路1002と、定電流回路1003と、インバータ回路1004と、出力部1005と、を有する。配線914は、図7に示す第5のTFT910のゲート電極に接続されている。出力部1005は復調信号生成回路150の出力部166に接続されている。
図8(B)のアナログバッファ回路は入力部1000Bと、配線914Bと、ソースフォロワ回路1001Bと、定電流回路1003Bと、出力部1005Bと、を有する。配線914Bは、図7に示す第5のTFT910のゲート電極に接続されている。出力部1005Bは復調信号生成回路150の出力部166に接続されている。
図8(A)又は(B)に示すようなアナログバッファ回路164を設けることで、より効果的にノイズを除去し、復調信号を安定して生成することができる。
パルス検出回路168の構成の一例を図9に示す。図9のパルス検出回路は、入力部1101と、インバータ回路1102と、遅延回路1103と、バッファ回路1104と、NOR回路1105と、第1の出力部1106と、インバータ回路1107と、第2の出力部1108と、を有する。第1の出力部1106は、図6(B)に示す第2の入力部834に接続されている。第2の出力部1108は、図6(A)に示す第2の入力部814に接続されている。
パルス検出回路は、復調パルス信号を検出すると、信号を出力する。
復調された信号はデジタル回路106に入力され、デジタル回路106によってメモリ回路108内に記憶されている個体識別情報等が抽出され、抽出された情報はデジタル回路106内にてエンコードされ、変調回路114に入力される。変調回路114は入力された信号に従って変調し、アンテナ回路102からリーダ/ライタ110に情報を送信する。リーダ/ライタ110で受信された情報は通信回線118により制御装置120に送信される。
以上説明したように、本発明の一態様の半導体装置を用いることで、変調度の小さい変調信号を安定して復調し、情報を受信することができる。具体的には、信号ラインと基準ラインの差分を検出することで復調し、安定してデータを取り出すことが可能である。
また、信号ラインのノイズと基準ラインのノイズは同位相である。本発明の復調方法は、信号ラインと基準ラインを比較することで復調を行うので、それぞれのノイズは同位相であるためにキャンセルされる。以上の理由から、本発明の一態様の半導体装置は搬送波起因のノイズの影響の小さい復調をすることが可能である。
(実施の形態2)
本実施の形態の一態様では、実施の形態1にて説明した半導体装置の作製方法の一例について、図面を参照して説明する。本実施の形態の一態様においては、半導体装置におけるアンテナ、バッテリー、信号処理回路を同一基板上に薄膜トランジスタを用いて設ける構成について説明する。なお、一の基板上にアンテナ、バッテリー、信号処理回路を形成することで、小型化を図ることができる。また、バッテリーとしては薄膜の二次電池を用いた例について説明する。
まず、基板3401の一表面に絶縁膜3402を介して剥離層3403を形成し、続けて下地膜として機能する絶縁膜3404と、非晶質半導体膜3405(例えば、非晶質シリコンを含む膜)と、を積層して形成する(図10(A)を参照)。なお、絶縁膜3402、剥離層3403、絶縁膜3404及び非晶質半導体膜3405は、連続して形成することができる。なお、剥離層3403は、剥離する必要のない場合には形成しなくても良い。
基板3401は、ガラス基板、石英基板、金属基板(例えばステンレス基板など)、セラミック基板及びシリコン基板等の半導体基板等から選択されるものである。他にも、プラスチック基板である、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル等の基板を用いても良い。なお、本工程では、剥離層3403は、絶縁膜3402を介して基板3401の全面に設けているが、必要に応じて、基板3401の全面に剥離層を設けた後に、フォトリソグラフィ法によりパターンを形成してもよい。
絶縁膜3402及び絶縁膜3404は、CVD法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン(SiOxNy)(x>y)又は窒化酸化シリコン(SiNxOy)(x>y)等の絶縁材料を用いて形成する。例えば、絶縁膜3402及び絶縁膜3404を2層の積層構造とする場合、第1層目の絶縁膜として窒化酸化シリコン膜を形成し、第2層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第1層目の絶縁膜として窒化シリコン膜を形成し、第2層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜3402は、基板3401から剥離層3403又はその上に形成される素子への不純物元素の混入を防ぐブロッキング層として機能し、絶縁膜3404は基板3401及び剥離層3403からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜3402及び絶縁膜3404を形成することによって、基板3401に含まれるナトリウム等のアルカリ金属又はアルカリ土類金属、及び剥離層3403に含まれる不純物元素がこの上に形成される素子に悪影響を与えることを防ぐことができる。なお、基板3401として石英を用いるような場合には絶縁膜3402及び絶縁膜3404を省略してもよい。石英基板にはアルカリ金属及びアルカリ土類金属が含まれないからである。
剥離層3403は、金属膜又は金属膜と金属酸化膜とを積層した積層構造等を用いることができる。金属膜としては、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムから選択された元素あるいはこれらの元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法又はプラズマCVD法等の各種CVD法等を用いて形成することができる。金属膜と金属酸化膜との積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはN2O雰囲気下におけるプラズマ処理、酸素雰囲気下またはN2O雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を形成することで設けることができる。例えば、金属膜としてスパッタ法又はCVD法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うと、タングステン膜の表面にタングステン酸化物からなる金属酸化膜を形成することができる。他にも、例えば、金属膜(例えば、タングステン膜)を形成した後に、当該金属膜上にスパッタリング法により酸化シリコン(SiO2)等からなる絶縁膜を設けると共に、金属膜上に金属酸化物(例えば、タングステン膜上にタングステン酸化物膜)を形成してもよい。また、プラズマ処理として、例えば高密度プラズマ処理を行ってもよい。また、金属酸化膜の他に、金属窒化物又は金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下又は窒素と酸素の混合雰囲気下でプラズマ処理や加熱処理を行えばよい。
非晶質半導体膜3405は、スパッタリング法、LPCVD法又はプラズマCVD法等により、10nm以上200nm以下(好ましくは30nm以上150nm以下)の厚さで形成する。
次に、非晶質半導体膜3405にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、RTA(Rapid Thermal Annealing)又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法と、を組み合わせた方法等により非晶質半導体膜3405を結晶化してもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜3405a〜3405fを形成し、結晶質半導体膜3405a〜3405fを覆うようにゲート絶縁膜3406を形成する(図10(B)参照)。なお、結晶質半導体膜の端部はテーパーを有するようにエッチングすることが好ましい。端部をテーパーとすることで、ゲート絶縁膜を良好に形成することができるためである。
ゲート絶縁膜3406は、CVD法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)等の絶縁材料により形成する。例えば、ゲート絶縁膜3406を2層の積層構造とする場合、第1層目の絶縁膜として酸化窒化シリコン膜を形成し、第2層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第1層目の絶縁膜として酸化シリコン膜を形成し、第2層目の絶縁膜として窒化シリコン膜を形成してもよい。
次に、結晶質半導体膜3405a〜3405fの作製工程の一例を以下に簡単に説明する。まず、プラズマCVD法を用いて、膜厚が50nm〜60nmの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)と、を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いてエッチングを行うことよって結晶質半導体膜3405a〜3405fを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。なお、上記で形成される多結晶半導体膜に限定されず、単結晶半導体膜であってもよい。
結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム(CWレーザービーム)又はパルス発振型のレーザービーム(パルスレーザービーム)を用いることができる。ここで用いることができるレーザービームは、Arレーザー、Krレーザー、エキシマレーザー等の気体レーザー、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち一種又は複数種が添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザー又は金蒸気レーザーのうち一種又は複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)又は第3高調波(355nm)を用いることができる。このときレーザーのパワー密度は0.01〜100MW/cm2程度(好ましくは0.1以上10MW/cm2以下)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。なお、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち一種又は複数種が添加されているものを媒質とするレーザー、Arイオンレーザー、又はTi:サファイアレーザーは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期等を行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスのレーザーが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができ、走査方向に向かって連続的に成長した結晶粒を得ることができる。
また、ゲート絶縁膜3406は、結晶質半導体膜3405a〜3405fに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、He、Ar、Kr又はXe等の希ガスと、酸素、酸化窒素、アンモニア、窒素、又は水素等の混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体膜の表面を酸化又は窒化することができる。
このような高密度プラズマを用いた処理により、1nm以上20nm以下、代表的には5nm以上10nm以下の絶縁膜が半導体膜上に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜(結晶性シリコン或いは多結晶シリコン)を直接酸化(若しくは窒化)するため、形成される絶縁膜の厚さについて、理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも強く酸化されることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常な酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜3406は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン又は窒化シリコン等の絶縁膜を堆積し、積層して形成しても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
また、半導体膜に対し、連続発振レーザー若しくは10MHz以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた結晶質半導体膜3405a〜3405fは、そのレーザービームの走査方向に結晶を成長させることができる。走査方向をチャネル長方向(チャネル形成領域が形成されたときにキャリアが流れる方向)に合わせてトランジスタを配置し、上記ゲート絶縁膜を組み合わせることで、特性のばらつきが小さく、且つ電界効果移動度が高い薄膜トランジスタを得ることができる。
次に、ゲート絶縁膜3406上に、第1の導電膜と第2の導電膜とを積層して形成する。ここでは、第1の導電膜は、CVD法又はスパッタリング法等により、20nm以上100nm以下の厚さで形成する。第2の導電膜は、100nm以上400nm以下の厚さで形成する。第1の導電膜と第2の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ニオブ等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングして導電性を付加した多結晶シリコン等の半導体材料により形成してもよい。第1の導電膜と第2の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、及び窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電膜と第2の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、2層の積層構造ではなく、3層の積層構造の場合には、アルミニウム膜をモリブデン膜により挟んだ積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、結晶質半導体膜3405a〜3405fの上方にゲート電極3407を形成する。ここでは、ゲート電極3407として、第1の導電膜3407aと第2の導電膜3407bを積層して設けた例を示している。
次に、ゲート電極3407をマスクとして結晶質半導体膜3405a、3405b、3405d、及び3405fに、イオンドープ法又はイオン注入法により、N型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、P型を付与する不純物元素を高濃度で結晶質半導体膜3405c及び3405eに添加する。N型を付与する不純物元素としては、リン又はヒ素等を用いることができる。P型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。ここでは、N型を付与する不純物元素としてリンを用い、1×1015〜1×1019/cm3の濃度で含まれるように結晶質半導体膜3405a、3405b、3405d、及び3405fに選択的に導入し、N型を示す不純物領域3408を形成する。また、P型を付与する不純物元素としてボロンを用い、1×1019〜1×1020/cm3の濃度で含まれるように選択的に結晶質半導体膜3405c、3405eに導入し、P型を示す不純物領域3409を形成する(図10(C)参照)。
続いて、ゲート絶縁膜3406とゲート電極3407を覆うように、絶縁膜を形成する。絶縁膜は、プラズマCVD法又はスパッタリング法等により、シリコン、シリコンの酸化物若しくはシリコンの窒化物等の無機材料を含む膜、又は有機樹脂等の有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極3407の側面に接する絶縁膜3410(サイドウォールともよばれる)を形成する。絶縁膜3410は、LDD(Lightly Doped Drain)領域を形成する際のドーピング用のマスクとして用いる。
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極3407及び絶縁膜3410をマスクとして用いて、結晶質半導体膜3405a、結晶質半導体膜3405b、結晶質半導体膜3405d及び結晶質半導体膜3405fにN型を付与する不純物元素を高濃度に添加し、N型を示す不純物領域3411を形成する。ここでは、N型を付与する不純物元素としてリンを用い、1×1019〜1×1020/cm3の濃度で含まれるように結晶質半導体膜3405a、結晶質半導体膜3405b、結晶質半導体膜3405d及び結晶質半導体膜3405fに選択的に導入し、不純物領域3408より高濃度のN型を示す不純物領域3411を形成する。
以上の工程により、nチャネル型の薄膜トランジスタ3400a、3400b、3400d、3400fとpチャネル型の薄膜トランジスタ3400c、3400eが形成される(図10(D)参照)。
nチャネル型の薄膜トランジスタ3400aは、ゲート電極3407と重なる結晶質半導体膜3405aの領域にチャネル形成領域が形成され、ゲート電極3407及び絶縁膜3410と重ならない領域にソース領域又はドレイン領域を形成する不純物領域3411が形成され、絶縁膜3410と重なる領域であってチャネル形成領域と不純物領域3411の間に低濃度不純物領域(LDD領域)が形成されている。また、nチャネル型の薄膜トランジスタ3400b、3400d、3400fも同様にチャネル形成領域、低濃度不純物領域及び不純物領域3411が形成されている。
pチャネル型の薄膜トランジスタ3400cは、ゲート電極3407と重なる結晶質半導体膜3405cの領域にチャネル形成領域が形成され、ゲート電極3407と重ならない領域にソース領域又はドレイン領域を形成する不純物領域3409が形成されている。また、pチャネル型の薄膜トランジスタ3400eも同様にチャネル形成領域及び不純物領域3409が形成されている。なお、ここでは、pチャネル型の薄膜トランジスタ3400c、3400eには、LDD領域を設けていないが、pチャネル型の薄膜トランジスタにLDD領域を設けてもよいし、nチャネル型の薄膜トランジスタにLDD領域を設けない構成としてもよい。
次に、結晶質半導体膜3405a〜3405f及びゲート電極3407等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ3400a〜3400fのソース領域又はドレイン領域を形成する不純物領域3409及び不純物領域3411と電気的に接続される導電膜3413を形成する(図11(A)を参照)。絶縁膜は、CVD法、スパッタ法、SOG法、液滴吐出法又はスクリーン印刷法等により、シリコンの酸化物若しくはシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料又はシロキサン材料等により、単層又は積層して形成する。ここでは、当該絶縁膜を2層で設け、第1層目の絶縁膜3412aとして窒化酸化シリコン膜で形成し、第2層目の絶縁膜3412bとして酸化窒化シリコン膜で形成する。また、導電膜3413は、薄膜トランジスタ3400a〜3400fのソース電極又はドレイン電極を形成する。
なお、絶縁膜3412a及び絶縁膜3412bを形成する前、または絶縁膜3412a、3412bのうちの1つ又は複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理としては、熱アニール法、レーザーアニール法又はRTA法等を適用するとよい。
導電膜3413は、CVD法又はスパッタリング法等により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素若しくはシリコンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層又は積層して形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又はアルミニウムを主成分とし、ニッケルと、炭素及びシリコンの一方又は両方と、を含む合金材料が相当する。積層の導電膜3413としては、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜との積層構造を採用するとよい。なお、バリア膜は、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物からなる薄膜により設けられる。アルミニウム及びアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜3413の材料として最適である。また、上層と下層にバリア層を設けると、アルミニウム及びアルミニウムシリコンにヒロックが発生することを防止することができる。また、還元性の高い元素であるチタンによりバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元することができるため自然酸化膜が除去され、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜3413を覆うように、絶縁膜3414を形成し、当該絶縁膜3414上に、薄膜トランジスタ3400a及び薄膜トランジスタ3400fのソース電極又はドレイン電極を形成する導電膜3413とそれぞれ電気的に接続される、導電膜3415a及び導電膜3415bを形成する。また、薄膜トランジスタ3400b等のソース電極又はドレイン電極を形成する導電膜3413と電気的に接続される導電膜3416を形成する。なお、導電膜3415a、導電膜3415b及び導電膜3416は同一の材料で同一の工程で形成してもよい。導電膜3415a、導電膜3415b及び導電膜3416は、上述した導電膜3413の材料として示した、いずれかの材料を用いて形成することができる。
続いて、導電膜3416にアンテナとして機能する導電膜3417が電気的に接続されるように形成する(図11(B)を参照)。
絶縁膜3414は、CVD法又はスパッタリング法等により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)若しくは窒化酸化シリコン(SiNxOy)(x>y)等の酸素若しくは窒素を有する絶縁膜、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料又はシロキサン樹脂等のシロキサン材料からなる膜を単層で、又は積層して設けることができる。なお、シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、有機基(例えば、アルキル基又はアリール基)やフルオロ基を用いても良い。有機基は、フルオロ基を有していても良い。
導電膜3417は、CVD法、スパッタリング法、スクリーン印刷若しくはグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法又はメッキ法等を用いて、導電性材料により形成する。導電膜3417は、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル若しくはモリブデンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層で又は積層して形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜3417を形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解又は分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン及びチタン等のいずれか一以上の金属粒子、ハロゲン化銀の微粒子又は分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤及び被覆材として機能する有機樹脂から選ばれた一又は複数を用いることができる。代表的には、エポキシ樹脂及びシリコン樹脂等の有機樹脂が挙げられる。また、導電性のペーストを押し出した後に焼成を行うことが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100nm以下)を用いる場合、約150〜300℃で焼成することにより硬化させて導電膜を得ることができる。また、はんだ又は鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるという利点を有している。
また、導電膜3415a及び導電膜3415bは、後の工程において本発明の一態様の半導体装置に含まれる二次電池と電気的に接続される配線として機能する。また、アンテナとして機能する導電膜3417を形成する際に、導電膜3415a及び導電膜3415bに電気的に接続するように別途導電膜を形成し、当該導電膜を二次電池に接続する配線として利用してもよい。
次に、導電膜3417を覆うように絶縁膜3418を形成し、薄膜トランジスタ3400a〜3400f及び導電膜3417等を含む層(以下、「素子形成層3419」という。)を基板3401から剥離する。ここでは、レーザー光(例えば、UV光)を照射することによって、薄膜トランジスタ3400a〜3400fを避けた領域に開口部を形成し(図11(C)を参照)、物理的な力を用いて基板3401から素子形成層3419を剥離することができる。また、基板3401から素子形成層3419を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層3403を選択的に除去してもよい。エッチング剤は、フッ化ハロゲン若しくはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素を使用する。そうすると、素子形成層3419は、基板3401から剥離された状態となる。なお、剥離層3403は全てを除去するのではなく、一部分を残存させてもよい。一部を残存させて除去することによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。そのため、スループットが向上し、コストが低下する。また、剥離層3403の除去を行った後にも、基板3401上に素子形成層3419を保持しておくことが可能となる。また、剥離された基板3401を再利用することによって、コストの削減をすることができる。
絶縁膜3418は、CVD法又はスパッタリング法等により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)等の酸素若しくは窒素を有する絶縁膜、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料又はシロキサン樹脂等のシロキサン材料からなる膜を単層で、または積層して設けることができる。
本実施の形態の一態様では、レーザー光の照射により素子形成層3419に開口部を形成した後に、当該素子形成層3419の一方の面(絶縁膜3418の露出した面)に第1のシート材3420を貼り合わせ、基板3401から素子形成層3419を剥離する(図12(A)を参照)。
次に、素子形成層3419の他方の面(剥離により露出した面)に、第2のシート材3421を貼り合わせ、加熱処理と加圧処理の一方又は両方を行って、第2のシート材3421を貼り合わせる(図12(B)を参照)。第1のシート材3420及び第2のシート材3421として、ホットメルトフィルム等を用いることができる。
また、第1のシート材3420及び第2のシート材3421として、静電気等を防止する帯電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム又は帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面にのみ帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。更には、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面又は一部の面に設ければよい。ここで帯電防止可能な材料としては、導電性材料である金属、インジウムと錫の酸化物(ITO)又は両性界面活性剤、陽イオン性界面活性剤若しくは非イオン性界面活性剤等の界面活性剤を用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基及び4級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付け、練り込み、又は塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを防止することができる。
なお、電源回路の保持容量は、薄膜の二次電池を導電膜3415a、3415bに接続して形成されるが、二次電池との接続は、基板3401から素子形成層3419を剥離する前(図11(B)又は図11(C)の段階)に行ってもよいし、基板3401から素子形成層3419を剥離した後(図12(A)の段階)に行ってもよいし、素子形成層3419を第1のシート材及び第2のシート材で封止した後(図12(B)の段階)に行ってもよい。以下に、素子形成層3419と二次電池とを接続して形成する構成の一例を図13及び図14を用いて説明する。
図11(B)において、アンテナとして機能する導電膜3417と同時に導電膜3415a及び導電膜3415bにそれぞれ電気的に接続される導電膜3431a及び導電膜3431bを形成する。続けて、導電膜3417、導電膜3431a、導電膜3431bを覆うように絶縁膜3418を形成した後、導電膜3431a及び導電膜3431bの表面が露出するように開口部3432a及び開口部3432bを形成する。その後、レーザー光の照射により素子形成層3419に開口部を形成し、当該素子形成層3419の一方の面(絶縁膜3418の露出した面)に第1のシート材3420を貼り合わせ、基板3401から素子形成層3419を剥離する(図13(A)を参照)。
次に、素子形成層3419の他方の面(剥離により露出した面)に第2のシート材3421を貼り合わせ、素子形成層3419を第1のシート材3420から剥離する。従って、ここでは第1のシート材3420として粘着力が弱いものを用いる。続けて、開口部3432a及び開口部3432bを介して導電膜3431a及び導電膜3431bとそれぞれ電気的に接続される導電膜3434a及び導電膜3434bを選択的に形成する(図13(B)を参照)。
導電膜3434a及び導電膜3434bは、CVD法、スパッタリング法、スクリーン印刷若しくはグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法又はメッキ法等を用いて、導電性材料により形成する。導電膜3434a及び導電膜3434bは、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル若しくはモリブデンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層で又は積層して形成する。
なお、ここでは、基板3401から素子形成層3419を剥離した後に導電膜3434a及び導電膜3434bを形成する例を示しているが、導電膜3434a及び導電膜3434bを形成した後に基板3401から素子形成層3419の剥離を行ってもよい。
次に、基板上に複数の素子を形成している場合には、素子形成層3419を素子ごとに分断する(図14(A)を参照)。分断は、レーザー照射装置、ダイシング装置又はスクライブ装置等を用いることができる。ここでは、レーザー光を照射することによって1枚の基板に形成された複数の素子を各々分断する。
次に、分断された素子を二次電池と電気的に接続する(図14(B)を参照)。本実施の形態の一態様においては、電源回路の保持容量としては薄膜の二次電池が用いられ、集電体薄膜、負極活物質層、固体電解質層、正極活物質層及び集電体薄膜の薄膜層が順次積層される。
導電膜3436a及び導電膜3436bは、CVD法、スパッタリング法、スクリーン印刷若しくはグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法又はメッキ法等を用いて、導電性材料により形成する。導電膜3436a及び導電膜3436bは、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層で、又は積層して形成する。導電性材料には、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウム等が好適である。
薄膜の二次電池の構成について更に詳述すると、導電膜3436a上に負極活物質層3481を形成する。一般には酸化バナジウム(V2O5)等が用いられる。次に負極活物質層3481上に固体電解質層3482を形成する。一般にはリン酸リチウム(Li3PO4)等が用いられる。次に、固体電解質層3482上に正極活物質層3483を形成する。一般には、マンガン酸リチウム(LiMn2O4)等が用いられる。コバルト酸リチウム(LiCoO2)又はニッケル酸リチウム(LiNiO2)を用いても良い。次に、正極活物質層3483上に電極となる集電体薄膜3484を形成する。集電体薄膜3484は正極活物質層3483と密着性がよく、抵抗が低いことが必要であり、アルミニウム、銅、ニッケル、バナジウム等を用いることができる。
上述の負極活物質層3481、固体電解質層3482、正極活物質層3483及び集電体薄膜3484の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。各層の厚さは0.1μm〜3μmが望ましい。
次に、樹脂膜をスピンコート法等により形成する。そして、この樹脂膜をエッチングしてコンタクトホールを形成し、層間膜3485を形成する。層間膜3485は樹脂膜には限定されず、CVD法により形成された酸化膜等の他の膜であっても良いが、平坦性の観点から樹脂膜が望ましい。また、感光性樹脂を用いることで、エッチングを行うことなくコンタクトホールを形成することができる。次に、層間膜3485上に配線層3486を形成し、導電膜3436bと接続することにより、二次電池の電気的な接続を確保する。
ここでは、素子形成層3419に設けられた導電膜3434a及び導電膜3434bと、予め別に形成した薄膜の二次電池3489の接続端子となる導電膜3436a及び導電膜3436bと、をそれぞれ接続する。ここで、導電膜3434aと導電膜3436aとの接続、又は導電膜3434bと導電膜3436bとの接続は、異方導電性フィルム(ACF(Anisotropic Conductive Film))又は異方導電性ペースト(ACP(Anisotropic Conductive Paste))等の接着性を有する材料を介して圧着させることにより電気的に接続する場合を示している。ここでは、接着性を有する樹脂3437に含まれる導電性粒子3438を介して接続される例を示している。また、他にも、銀ペースト、銅ペースト若しくはカーボンペースト等の導電性接着剤又は半田接合等を用いて接続を行うことも可能である。
なお、トランジスタの構成は、様々な形態をとることができる。本実施の形態の一態様で示した特定の構成に限定されない。例えば、ゲート電極が2個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続される構成となるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造にすることによりオフ電流を低減し、トランジスタの耐圧を向上させて信頼性を向上させ、また、飽和領域での動作時にドレイン電極とソース電極との間の電圧が変化しても、ドレイン電極とソース電極との間の電流の変化が小さく、フラットな特性にすること等ができる。また、チャネルの上下にゲート電極が配置されている構成でもよい。チャネルの上下にゲート電極を配置することでチャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってサブスレッショルド係数(S値)を小さくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続された構成となる。
また、本発明の一態様に用いるトランジスタは、チャネル形成領域上にゲート電極が配置されている構成でもよく、チャネル形成領域下にゲート電極が配置されている構成でもよい。または、正スタガ構造であってもよく、逆スタガ構造でもよい。チャネル形成領域が複数の領域に分かれていてもよく、複数のチャネル領域が並列に接続されていてもよく、直列に接続されていてもよい。また、チャネル形成領域(もしくはその一部)にソース電極やドレイン電極が重なっていてもよい。または、チャネル形成領域(もしくはその一部)にソース電極やドレイン電極が重なっている構造にすると、チャネル形成領域の一部に電荷が蓄積され、動作が不安定になることを防ぐことができる。また、LDD(Lightly Doped Drain)領域があってもよい。LDD領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を向上させ、飽和領域での動作時に、ドレイン電極とソース電極の間の電圧が変化しても、ドレイン電極とソース電極との間の電流の変化が小さく、フラットな特性にすることができる。
なお、本実施の形態の一態様の半導体装置の作製方法は、本明細書に記載した半導体装置に適用することができる。すなわち本実施の形態の一態様によれば、信号波形における信号ラインと基準ラインの差分を検出することで復調信号を生成し、変調度の小さい信号であっても安定して復調信号を生成して情報の送受信を可能にする半導体装置を作製することができる。
更には、各々のノイズが打ち消され、搬送波に起因するノイズの影響を低減して信号の復調をすることが可能な半導体装置を作製することができる。
更には、変調度が10%の無線信号についても信号の検出が安定して行うことができ、ISO/IEC15693に準拠した信号の送受信を安定して行うことができる半導体装置を作製することができる。
本発明の一態様の半導体装置では、無線信号の受信中に電源電力の供給が継続して行われるため、安定した動作が可能である。また、無線による充電が可能な半導体装置とすることで、電池の経時的な劣化に伴う個体情報の送受信を行うための電力の不足を補うことができる。
更には、第1のバイアス回路の出力と第2のバイアス回路の出力の差分を検出することで復調信号を生成し、変調度の小さい信号であっても安定して復調信号を生成可能であり、ノイズの影響を低減して信号の復調をすることが可能な半導体装置を作製することができる。
また、本発明の一態様の半導体装置では、変調度10%の搬送波の受信中は電源電力の供給が継続して行われるため、安定した動作が可能である。また、無線による充電が可能な半導体装置とすることで、電池の経時的な劣化に伴う個体情報の送受信を行うための電力の不足を補うことができる。
(実施の形態3)
本実施の形態の一態様では、上記の実施の形態の一態様で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施の形態の一態様においては、半導体装置が有するアンテナ、バッテリー及び信号処理回路を同一基板上に設ける構成について説明する。なお、一の単結晶基板上に、チャネル形成領域が形成されたトランジスタを用いて一度にアンテナ、バッテリー及び信号処理回路を形成する。単結晶基板上にトランジスタを形成することで、電気的特性のばらつきが少ないトランジスタにより半導体装置を構成することができるため好適である。また、バッテリーとしては薄膜二次電池を用いた例について説明する。
まず、半導体基板3500に素子領域を分離して、領域3504及び領域3506を形成する(図15(A)を参照)。半導体基板3500に設けられた領域3504及び領域3506は、それぞれ絶縁膜3502(フィールド酸化膜ともいう)によって分離されている。また、ここでは、半導体基板3500としてN型の導電型を有する単結晶シリコン基板を用い、半導体基板3500の領域3506にpウェル3507を設けた例を示している。
また、半導体基板3500は、半導体基板であれば特に限定されない。例えば、N型又はP型の導電型を有する単結晶シリコン基板、化合物半導体基板(GaAs基板、InP基板、GaN基板、SiC基板、サファイア基板、ZnSe基板等)、貼り合わせ法又はSIMOX(Separation by Implanted Oxygen)法を用いて作製されたSOI(Silicon on Insulator)基板等を用いることができる。
領域3504及び領域3506は、選択酸化法(LOCOS(Local Oxidation of Silicon)法)又はトレンチ分離法等を適宜用いることで形成することができる。
また、半導体基板3500の領域3506に形成されたpウェル3507は、半導体基板3500にP型を付与する不純物元素を選択的に導入することによって形成することができる。P型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。
なお、本実施の形態の一態様では、半導体基板3500としてN型の導電型を有する半導体基板を用いているため、領域3504には不純物元素の導入を行っていないが、N型を付与する不純物元素を導入することにより、領域3504にnウェルを形成してもよい。N型を付与する不純物元素としては、リン又はヒ素等を用いることができる。一方、P型の導電型を有する半導体基板を用いる場合には、領域3504にN型を付与する不純物元素を導入してnウェルを形成し、領域3506には不純物元素の導入を行わない構成としてもよい。
次に、領域3504及び領域3506を覆うように絶縁膜3532及び絶縁膜3534をそれぞれ形成する(図15(B)を参照)。
絶縁膜3532及び絶縁膜3534は、例えば、熱処理により半導体基板3500に設けられた領域3504及び領域3506の表面を酸化させることにより酸化シリコン膜で形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に窒化処理を行うことによって、酸化シリコン膜の表面を窒化させ、酸化シリコン膜と、酸素と窒素を有する膜(酸化窒化シリコン膜)と、を積層して形成してもよい。
他にも、上述したように、プラズマ処理により絶縁膜3532及び絶縁膜3534を形成してもよい。例えば、半導体基板3500に設けられた領域3504及び領域3506の表面に高密度プラズマ処理を行うことで、表面を酸化又は窒化して、絶縁膜3532及び絶縁膜3534として酸化シリコン膜又は窒化シリコン膜を形成することができる。また、高密度プラズマ処理により領域3504及び領域3506の表面に酸化処理を行い、再度高密度プラズマ処理を行うことで窒化してもよい。この場合、領域3504及び領域3506の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸化窒化シリコン膜が形成され、絶縁膜3532及び絶縁膜3534は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域3504及び領域3506の表面に酸化シリコン膜を形成し、高密度プラズマ処理により表面を酸化又は窒化してもよい。
また、半導体基板3500の領域3504及び領域3506に形成された絶縁膜3532及び絶縁膜3534は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
次に、領域3504及び領域3506の上方に形成された絶縁膜3532及び絶縁膜3534を覆うように導電膜を形成する(図15(C)を参照)。ここでは、導電膜として、導電膜3536と導電膜3538を順に積層して形成した例を示している。もちろん、導電膜は、単層で又は3層以上を積層して形成してもよい。
導電膜3536及び導電膜3538としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、若しくはニオブ等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
ここでは、導電膜3536として窒化タンタル膜を形成し、その上に導電膜3538としてタングステン膜を形成して積層構造で設ける。また、導電膜3536として、窒化タンタル、窒化タングステン、窒化モリブデン若しくは窒化チタンから選ばれた材料からなる膜を単層で、又は積層して形成し、導電膜3538として、タングステン、タンタル、モリブデン若しくはチタンから選ばれた材料からなる膜を単層で、又は積層して形成することができる。
次に、積層して設けられた導電膜3536及び導電膜3538を選択的にエッチングして除去することで、領域3504及び領域3506上の所望の位置に導電膜3536及び導電膜3538を残存させ、ゲート電極3540及びゲート電極3542を形成する(図16(A)を参照)。
次に、領域3504を覆うようにレジストマスク3548を選択的に形成し、レジストマスク3548及びゲート電極3542をマスクとして領域3506の所望の位置に不純物元素を導入し、不純物領域を形成する(図16(B)を参照)。不純物元素としては、N型を付与する不純物元素又はP型を付与する不純物元素を用いる。N型を付与する不純物元素としては、リン又はヒ素等を用いることができる。P型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。ここでは、不純物元素として、リンを用いる。
図16(B)においては、不純物元素を導入することで、領域3506にソース領域及びドレイン領域を形成する不純物領域3552と、チャネル形成領域3550と、が形成される。
次に、領域3506を覆うようにレジストマスク3566を選択的に形成し、レジストマスク3566及びゲート電極3540をマスクとして領域3504に不純物元素を導入し、不純物領域を形成する(図16(C)を参照)。不純物元素としては、N型を付与する不純物元素又はP型を付与する不純物元素を用いる。N型を付与する不純物元素としては、リン又はヒ素等を用いることができる。P型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。ここでは、図16(B)で領域3506に導入した不純物元素と異なる導電型を付与する不純物元素(例えば、ボロン)を導入する。その結果、領域3504にソース領域及びドレイン領域を形成する不純物領域3570と、チャネル形成領域3568と、が形成される。
次に、絶縁膜3532、絶縁膜3534、ゲート電極3540及びゲート電極3542を覆って絶縁膜3572を形成し、絶縁膜3572上に領域3504及び領域3506にそれぞれ形成された不純物領域3552及び不純物領域3570と電気的に接続される配線3574を形成する(図17(A)を参照)。
第2の絶縁膜3572は、CVD法又はスパッタリング法等により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)等の酸素若しくは窒素を有する絶縁膜、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料又はシロキサン樹脂等のシロキサン材料からなる膜を単層で、又は積層して設けることができる。なお、シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、有機基(例えばアルキル基又はアリール基)やフルオロ基を用いても良い。有機基は、フルオロ基を有していても良い。
配線3574は、CVD法又はスパッタリング法等により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、シリコンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料の膜を、単層で、又は積層して形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分とし、ニッケルを含む材料、またはアルミニウムを主成分とし、ニッケルと、炭素及びシリコンの一方又は両方と、を含む合金材料に相当する。積層の配線3574としては、例えば、バリア膜とアルミニウムシリコン膜とバリア膜との積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜との積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物からなる薄膜により設けられる。アルミニウム及びアルミニウムシリコンは低抵抗であり、且つ安価であるため、配線3574の材料として最適である。また、上層と下層にバリア膜を設けると、アルミニウム及びアルミニウムシリコンにヒロックが発生することを防止できる。また、還元性の高い元素であるチタンによりバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元することができるため自然酸化膜が除去され、結晶質半導体膜と良好なコンタクトをとることができる。
なお、本発明の一態様にて適用するトランジスタの構造は図示した構造に限定されない。例えば、逆スタガ構造、フィンFET構造等であってもよい。フィンFET構造とすることで、トランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
また、本発明の一態様の半導体装置においては、信号処理回路に電力を供給する、電力を蓄積できるバッテリーを具備することを特徴とする。バッテリーとしては、電気二重層コンデンサ等のコンデンサ又は薄膜の二次電池を用いることが好ましい。そこで本実施の形態の一態様においては、トランジスタと薄膜の二次電池との接続について説明する。
本実施の形態の一態様において二次電池は、トランジスタに接続された配線3574上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層及び集電体薄膜の薄膜層が順次積層される(図17(B)を参照)。そのため、二次電池の集電体薄膜と兼用される配線3574の材料には、負極活物質と密着性がよく、抵抗が低いものが求められ、特にアルミニウム、銅、ニッケル及びバナジウム等が好適である。
次に、薄膜二次電池の構成について詳述する。まず、配線3574上に負極活物質層3591を形成する。一般には酸化バナジウム(V2O5)等が用いられる。次に、負極活物質層3591上に固体電解質層3592を形成する。一般にはリン酸リチウム(Li3PO4)等が用いられる。次に、固体電解質層3592上に正極活物質層3593を形成する。一般にはマンガン酸リチウム(LiMn2O4)等が用いられる。コバルト酸リチウム(LiCoO2)又はニッケル酸リチウム(LiNiO2)を用いても良い。次に、正極活物質層3593上に電極となる集電体薄膜3594を形成する。集電体薄膜3594には正極活物質層3593と密着性がよく、抵抗が低いものが求められ、アルミニウム、銅、ニッケル、バナジウム等を用いることができる。
上述の負極活物質層3591、固体電解質層3592、正極活物質層3593及び集電体薄膜3594の各薄膜層はスパッタリング技術を用いて形成しても良いし、蒸着技術を用いて形成しても良い。また、それぞれの層の厚さは0.1μm〜3μmが望ましい。
次に、樹脂膜をスピンコート法等により形成する。そして、この樹脂膜をエッチングしてコンタクトホールを形成し、層間膜3596を形成する。層間膜3596は樹脂膜には限定されず、CVD法により形成した酸化膜等の他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いると、エッチングを行うことなくコンタクトホールを形成することができる。次に、層間膜3596上に配線層3595を形成し、配線3597と接続させることで、二次電池の電気的な接続を確保する。
以上のような構成にすることにより、本発明の一態様の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を採ることができる。従って、本実施の形態の一態様においては、極薄であり、且つ小型の半導体装置を作製することができる。
なお、本実施の形態の一態様の半導体装置の作製方法は、本明細書に記載した半導体装置に適用することができる。すなわち本実施の形態の一態様によれば、信号波形における信号ラインと基準ラインの差分を検出することで復調信号を生成し、変調度の小さい信号であっても安定して復調信号を生成して情報の送受信を可能にする半導体装置を作製することができる。
更には、各々のノイズが打ち消され、搬送波に起因するノイズの影響を低減して信号の復調をすることが可能な半導体装置を作製することができる。
更には、変調度が10%の無線信号についても信号の検出が安定して行うことができ、ISO/IEC15693に準拠した信号の送受信を安定して行うことができる半導体装置を作製することができる。
本発明の一態様の半導体装置では、無線信号の受信中に電源電力の供給が継続して行われるため、安定した動作が可能である。また、無線による充電が可能な半導体装置とすることで、電池の経時的な劣化に伴う個体情報の送受信を行うための電力の不足を補うことができる。
更には、第1のバイアス回路の出力と第2のバイアス回路の出力の差分を検出することで復調信号を生成し、変調度の小さい信号であっても安定して復調信号を生成可能であり、ノイズの影響を低減して信号の復調をすることが可能な半導体装置を作製することができる。
また、本発明の一態様の半導体装置では、変調度10%の搬送波の受信中は電源電力の供給が継続して行われるため、安定した動作が可能である。また、無線による充電が可能な半導体装置とすることで、電池の経時的な劣化に伴う個体情報の送受信を行うための電力の不足を補うことができる。
(実施の形態4)
本実施の形態の一態様では、上記の実施の形態の一態様とは異なる半導体装置の作製方法の一例に関して、図面を参照して説明する。
まず、基板3600上に絶縁膜を形成する。ここでは、N型の導電型を有する単結晶シリコン基板を基板3600として用いて、基板3600上に絶縁膜3602及び絶縁膜3604を形成する(図18(A)を参照)。例えば、基板3600に熱処理を行うことにより絶縁膜3602として酸化シリコン膜を形成し、絶縁膜3602上にCVD法を用いて窒化シリコン膜を形成する。
また、基板3600は、半導体基板であればシリコン基板に限定されない。例えば、N型又はP型の導電型を有する単結晶シリコン基板、化合物半導体基板(GaAs基板、InP基板、GaN基板、SiC基板、サファイア基板若しくはZnSe基板等)又は貼り合わせ法若しくはSIMOX(Separation by IMplanted OXygen)法を用いて作製されたSOI(Silicon on Insulator)基板等を用いることができる。
また、絶縁膜3604は、絶縁膜3602を形成した後に高密度プラズマ処理により絶縁膜3602を窒化することにより設けてもよい。なお、基板3600上に設ける絶縁膜は単層で、又は3層以上に積層して設けてもよい。
次に、絶縁膜3604上に選択的にレジストマスク3606のパターンを形成し、レジストマスク3606をマスクとして選択的にエッチングを行うことによって、基板3600に選択的に凹部3608を形成する(図18(B)を参照)。基板3600の一部、絶縁膜3602及び絶縁膜3604のエッチングは、プラズマを利用したドライエッチングにより行うことができる。
次に、レジストマスク3606のパターンを除去した後、基板3600に形成された凹部3608を充填するように絶縁膜3610を形成する(図18(C)を参照)。
絶縁膜3610は、CVD法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン(SiOxNy)(x>y)又は窒化酸化シリコン(SiNxOy)(x>y)等の絶縁材料を用いて形成する。ここでは、絶縁膜3610として、常圧CVD法又は減圧CVD法を用いて、TEOS(テトラエチルオルソシリケート)ガスにより酸化シリコン膜を形成する。
次に、研削処理、研磨処理又はCMP(Chemical Mechanical Polishing)処理を行うことによって、基板3600の表面を露出させる。ここでは、基板3600の表面を露出させることにより、基板3600の凹部3608に形成された絶縁膜3611間に領域3612及び領域3613が設けられる。なお、絶縁膜3611は、基板3600の表面に形成された絶縁膜3610が研削処理、研磨処理又はCMP処理により除去されることにより得られたものである。続いて、P型の導電型を付与する不純物元素を選択的に導入することによって、基板3600の領域3613にpウェル3615を形成する(図19(A)を参照)。
P型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。ここでは、不純物元素として、ボロンを領域3613に導入する。
なお、本実施の形態の一態様では、基板3600としてN型の導電型を有する半導体基板を用いているため、領域3612には不純物元素の導入を行っていないが、N型を付与する不純物元素を導入することにより領域3612にnウェルを形成してもよい。N型を付与する不純物元素としては、リン又はヒ素等を用いることができる。
一方、P型の導電型を有する半導体基板を用いる場合には、領域3612にN型を付与する不純物元素を導入してnウェルを形成し、領域3613には不純物元素の導入を行わない構成としてもよい。
次に、基板3600の領域3612及び領域3613の表面に絶縁膜3632及び絶縁膜3634をそれぞれ形成する(図19(B)を参照)。
絶縁膜3632及び絶縁膜3634は、例えば、熱処理を行って基板3600に設けられた領域3612及び領域3613の表面を酸化させることにより、酸化シリコン膜で形成することができる。また、熱酸化法により酸化シリコン膜を形成し、窒化処理を行うことによって酸化シリコン膜の表面を窒化させ、酸化シリコン膜と、酸素及び窒素を有する膜(酸窒化シリコン膜)と、を積層して形成してもよい。
他にも、上述したように、プラズマ処理により絶縁膜3632及び絶縁膜3634を形成してもよい。例えば、基板3600に設けられた領域3612及び領域3613の表面に高密度プラズマ処理を行って、表面を酸化又は窒化することにより、絶縁膜3632及び絶縁膜3634として酸化シリコン膜又は窒化シリコン膜を形成することができる。また、高密度プラズマ処理により領域3612及び領域3613の表面に酸化処理を行い、再度高密度プラズマ処理を行うことによって窒化してもよい。この場合、領域3612及び領域3613の表面に接して酸化シリコン膜が形成され、この酸化シリコン膜上に酸化窒化シリコン膜が形成され、絶縁膜3632及び絶縁膜3634は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域3612及び領域3613の表面に酸化シリコン膜を形成した後に高密度プラズマ処理を行って、表面を酸化又は窒化してもよい。
なお、基板3600の領域3612及び領域3613に形成された絶縁膜3632及び絶縁膜3634は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
次に、基板3600に設けられた領域3612及び領域3613上に形成された絶縁膜3632及び絶縁膜3634を覆うように導電膜を形成する(図19(C)を参照)。ここでは、導電膜として、導電膜3636と導電膜3638とを順に積層して形成した例を示している。もちろん、導電膜は、単層で、又は3層以上に積層して形成してもよい。
導電膜3636及び導電膜3638としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、若しくはニオブ等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
ここでは、導電膜3636として窒化タンタル膜を形成し、その上に導電膜3638としてタングステン膜を形成して積層構造で設ける。また、導電膜3636として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた材料からなる膜を単層で、又は積層し、導電膜3638として、タングステン、タンタル、モリブデン、チタンから選ばれた材料からなる膜を単層で、又は積層して形成することができる。
次に、積層して設けられた導電膜3636及び導電膜3638を選択的にエッチングして除去することによって、基板3600の領域3612及び領域3613上の一部に導電膜3636及び導電膜3638を残存させ、それぞれゲート電極として機能する導電膜3640及び導電膜3642を形成する(図20(A)を参照)。また、ここでは、基板3600において、導電膜3640及び導電膜3642と重ならない領域3612及び領域3613の表面を露出させる。
具体的には、基板3600の領域3612において、導電膜3640の下方に形成された絶縁膜3632のうち導電膜3640と重ならない部分を選択的に除去し、導電膜3640と絶縁膜3632の端部が概ね一致するように形成する。また、基板3600の領域3613において、導電膜3642の下方に形成された絶縁膜3634のうち導電膜3642と重ならない部分を選択的に除去し、導電膜3642と絶縁膜3634の端部が概ね一致するように形成する。
この場合、導電膜3640及び導電膜3642の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜3640及び導電膜3642を形成後残存したレジストマスク又は導電膜3640及び導電膜3642をマスクとして重ならない部分の絶縁膜等を除去してもよい。
次に、基板3600の領域3612及び領域3613に不純物元素を選択的に導入する(図20(B)を参照)。ここでは、領域3613に導電膜3642をマスクとしてN型を付与する不純物元素を選択的に導入し、不純物領域3650を形成する。また、領域3612に導電膜3640をマスクとしてP型を付与する不純物元素を選択的に導入し、不純物領域3648を形成する。N型を付与する不純物元素としては、リン又はヒ素等を用いることができる。P型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。
次に、導電膜3640及び導電膜3642の側面に接するサイドウォール3654を形成する。具体的には、プラズマCVD法又はスパッタリング法等により、シリコン、シリコンの酸化物若しくはシリコンの窒化物等の無機材料を含む膜又は有機樹脂等の有機材料を含む膜を、単層で、又は積層して形成する。そして、この絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングすることで、導電膜3640及び導電膜3642の側面に接するように形成することができる。なお、サイドウォール3654は、LDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、サイドウォール3654は、導電膜3640及び導電膜3642の下方に形成された絶縁膜の側面にも接するように形成される。
続いて、サイドウォール3654、導電膜3640及び導電膜3642をマスクとして基板3600の領域3612及び領域3613に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する(図20(C)を参照)。ここでは、基板3600の領域3613にサイドウォール3654と導電膜3642をマスクとしてLDD領域よりも高濃度にN型を付与する不純物元素を導入し、領域3612にサイドウォール3654と導電膜3640をマスクとしてLDD領域よりも高濃度にP型を付与する不純物元素を導入する。
その結果、基板3600の領域3612には、ソース領域及びドレイン領域を形成する不純物領域3658と、LDD領域を形成する低濃度不純物領域3660と、チャネル形成領域3656と、が形成される。また、基板3600の領域3613には、ソース領域及びドレイン領域を形成する不純物領域3664と、LDD領域を形成する低濃度不純物領域3666と、チャネル形成領域3662と、が形成される。
なお、本実施の形態の一態様では、導電膜3640及び導電膜3642と重ならない基板3600の領域3612及び領域3613を露出させた状態で不純物元素の導入を行っている。従って、基板3600の領域3612及び領域3613にそれぞれ形成されるチャネル形成領域3656及びチャネル形成領域3662は導電膜3640及び導電膜3642と自己整合的に形成することができる。
次に、基板3600の領域3612及び領域3613上に設けられた絶縁膜及び導電膜等を覆うように絶縁膜を形成し、この絶縁膜に開口部3678を形成することで、絶縁膜3677を形成する(図21(A)を参照)。
絶縁膜3677は、CVD法又はスパッタリング法等により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)等の酸素若しくは窒素を有する絶縁膜、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン若しくはアクリル等の有機材料又はシロキサン樹脂等のシロキサン材料からなる膜を単層で、または積層して設けることができる。なお、シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、有機基(例えばアルキル基、アリール基)やフルオロ基を用いても良い。有機基は、フルオロ基を有していても良い。
次に、CVD法等を用いて開口部3678に導電膜3680を形成し、当該導電膜3680と電気的に接続されるように絶縁膜3677上に導電膜3682a〜3682dを選択的に形成する(図21(B)を参照)。
導電膜3680及び導電膜3682a〜3682dは、CVD法やスパッタリング法等により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素若しくはシリコンから選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層で、又は積層して形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素及びシリコンの一方又は両方と、を含む合金材料に相当する。積層の導電膜3680及び導電膜3682a〜3682dとしては、例えば、バリア膜とアルミニウムシリコン膜とバリア膜との積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜との積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物からなる薄膜により設けられる。アルミニウム及びアルミニウムシリコンは低抵抗値であり、且つ安価であるため、導電膜3680及び導電膜3682a〜3682dの材料として最適である。また、上層と下層にバリア膜を設けると、アルミニウム及びアルミニウムシリコンにヒロックが発生することを防止することができる。また、還元性の高い元素であるチタンによりバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元することができるため自然酸化膜が除去され、結晶質半導体膜と良好なコンタクトをとることができる。ここでは、導電膜3680及び導電膜3682a〜3682dはCVD法によりタングステンを選択成長することにより形成することができる。
以上の工程により、基板3600の領域3612に形成されたP型のトランジスタと、領域3613に形成されたN型のトランジスタとを得ることができる。
なお、本発明の一態様にて適用するトランジスタの構造は図示した構造に限定されない。例えば、逆スタガ構造又はフィンFET構造等であってもよい。フィンFET構造とすることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
また、本発明の一態様における半導体装置においては、信号処理回路に電力を供給する、電力を蓄積できるバッテリーを具備することを特徴とする。バッテリーとしては、電気二重層コンデンサ又は薄膜の二次電池を用いることが好ましい。そこで本実施の形態の一態様においては、トランジスタと、薄膜の二次電池との接続について説明する。
本実施の形態の一態様において二次電池は、トランジスタに接続された導電膜3682d上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層及び集電体薄膜の薄膜層が順次積層される(図21(B)を参照)。そのため、二次電池の集電体薄膜と兼用される導電膜3682dの材料には、負極活物質と密着性がよく、抵抗が低いことが求められ、特にアルミニウム、銅、ニッケル、バナジウム等が好適である。
薄膜二次電池の構成について詳述する。導電膜3682d上に負極活物質層3691を形成する。一般には酸化バナジウム(V2O5)等が用いられる。次に、負極活物質層3691上に固体電解質層3692を形成する。一般には、リン酸リチウム(Li3PO4)等が用いられる。次に、固体電解質層3692上に正極活物質層3693を形成する。一般には、マンガン酸リチウム(LiMn2O4)等が用いられる。コバルト酸リチウム(LiCoO2)又はニッケル酸リチウム(LiNiO2)を用いても良い。次に、正極活物質層3693上に電極となる集電体薄膜3694を形成する。集電体薄膜3694は正極活物質層3693と密着性がよく、抵抗が低いことが求められ、アルミニウム、銅、ニッケルバナジウム等を用いることができる。
上述の負極活物質層3691、固体電解質層3692、正極活物質層3693及び集電体薄膜3694の各薄膜層はスパッタリング技術を用いて形成しても良いし、蒸着技術を用いても良い。また、それぞれの層の厚さは0.1μm〜3μmが望ましい。
次に樹脂膜をスピンコート法等により形成する。そして、この樹脂膜をエッチングしてコンタクトホールを形成し、層間膜3696を形成する。層間膜3696は樹脂膜には限定されず、CVD法により形成された酸化膜等であっても良いが、平坦性の観点から樹脂膜であることが望ましい。また、感光性樹脂を用いると、エッチングを行うことなくコンタクトホールを形成することができる。次に、層間膜3696上に配線層3695を形成し、配線3697と接続させることにより、薄膜二次電池の電気的な接続を確保する。
以上のような構成にすることにより、本発明の一態様の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を採りうる。従って、本実施の形態の一態様においては、極薄及び小型の半導体装置を作製することができる。
なお、本実施の形態の一態様の半導体装置の作製方法は、本明細書に記載した半導体装置に適用することができる。すなわち本実施の形態の一態様によれば、信号波形における信号ラインと基準ラインの差分を検出することで復調信号を生成し、変調度の小さい信号であっても安定して復調信号を生成して情報の送受信を可能にする半導体装置を作製することができる。
更には、各々のノイズが打ち消され、搬送波のノイズの影響を低減して信号の復調をすることが可能な半導体装置を作製することができる。
更には、変調度が10%の無線信号についても信号の検出が安定して行うことができ、ISO/IEC15693に準拠した信号の送受信を安定して行うことができる半導体装置を作製することができる。
本発明の一態様の半導体装置では、無線信号の受信中に電源電力の供給が継続して行われるため、安定した動作が可能である。また、無線による充電が可能な半導体装置とすることで、電池の経時的な劣化に伴う個体情報の送受信を行うための電力の不足を補うことができる。
更には、第1のバイアス回路の出力と第2のバイアス回路の出力の差分を検出することで復調信号を生成し、変調度の小さい信号であっても安定して復調信号を生成可能であり、ノイズの影響を低減して信号の復調をすることが可能な半導体装置を作製することができる。
また、本発明の一態様の半導体装置では、変調度10%の搬送波の受信中は電源電力の供給が継続して行われるため、安定した動作が可能である。また、無線による充電が可能な半導体装置とすることで、電池の経時的な劣化に伴う個体情報の送受信を行うための電力の不足を補うことができる。
(実施の形態5)
本発明の一態様を適用した半導体装置2000は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵(図22(A)参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図22(B)参照)、書籍類、容器類(シャーレ等、図22(C)参照)、包装用容器類(包装紙やボトル等、図22(E)(F)参照)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、装身具(鞄や眼鏡等、図22(D)参照)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等である。本発明の一態様の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、システムとは、物品管理システム、認証機能システム、流通システム等である。
本発明の一態様の半導体装置を用いることにより、無線通信によって継続的に電力を供給しながら動作させることができる。また、搬送波のノイズを低減することができる。
本発明の一態様の半導体装置を用い、変調度10%の搬送波の受信中は継続的に電源電力を供給しながら動作させることができる。また、搬送波のノイズを低減することができる。本実施の形態の一態様は、他の実施の形態の一態様と自由に組み合わせることができる。