CN1799948A - 芯片加载用接合带及薄片、载体及包装体、制造、装载及包装方法 - Google Patents

芯片加载用接合带及薄片、载体及包装体、制造、装载及包装方法 Download PDF

Info

Publication number
CN1799948A
CN1799948A CNA2005101270579A CN200510127057A CN1799948A CN 1799948 A CN1799948 A CN 1799948A CN A2005101270579 A CNA2005101270579 A CN A2005101270579A CN 200510127057 A CN200510127057 A CN 200510127057A CN 1799948 A CN1799948 A CN 1799948A
Authority
CN
China
Prior art keywords
semiconductor chip
cement
bonding
carriers
cement part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101270579A
Other languages
English (en)
Other versions
CN100501912C (zh
Inventor
山崎修
江部和义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of CN1799948A publication Critical patent/CN1799948A/zh
Application granted granted Critical
Publication of CN100501912C publication Critical patent/CN100501912C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/204—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive coating being discontinuous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Packaging Frangible Articles (AREA)
  • Wire Bonding (AREA)
  • Packages (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供能够提高带接合剂半导体芯片的成品率，防止使用浪费接合剂的半导体芯片加载用接合带。在带状的基材(11)上，把粘接半导体芯片(2)的接合剂部分(12)以需要粘接的半导体芯片(2)相同的形状或者比需要粘接的半导体芯片(2)大的形状，在所述的基材(11)的长度方向上断续性地形成多个。构成所述的接合剂部分(12)的接合剂是表示阶段性粘接性的。

Description

芯片加载用接合带及薄片、载体及包装体、 制造、装载及包装方法
本申请是申请日为2002年3月29日、申请号为02141344.4、发明名称为半导体芯片加载用接合带、半导体芯片的载体及包装体的申请的分案申请。
技术领域
本发明涉及把半导体芯片装载在引线框上时、或者在此之前保管、输送半导体芯片或自动取出等情况时使用的半导体芯片加载用接合带和薄片、半导体芯片载体及半导体芯片包装体，以及半导体芯片载体的制造方法、半导体芯片装载方法以及半导体芯片的包装方法。
背景技术
现有的把半导体芯片装载在引线框上的技术是按照以下工序来进行的。
1.研磨半导体晶片的背面，把半导体晶片制成所希望的厚度。
2.把接合薄片贴附在半导体晶片上。
3.根据需要贴附晶片切割用粘合薄片，把半导体晶片固定于引线框上。
4.用切割机进行半导体晶片的切割。
5.根据需要展开晶片切割用粘合薄片，分离切割得到的半导体芯片。
6.提起带接合剂的半导体芯片。
7.把带接合剂的半导体芯片装载到引线框上，通过接合剂把半导体芯片粘接在引线框上。
但是，根据上述工序的半导体芯片的装载方法中，对于在切割时产生切口或裂缝等的次品半导体芯片也贴附在接合薄片上，所以造成成品率低，接合薄片使用浪费。尤其是接合薄片的接合剂为导电性制品，例如在接合剂中含有大量Ag粉末等贵金属时，造成很大的成本浪费。
发明内容
鉴于上述问题的存在，本发明的目的在于：提供能够提高带接合剂半导体芯片的成品率，防止接合剂使用浪费的半导体芯片加载用接合带和薄片。本发明的目的还在于：提供使用该半导体芯片加载用接合带或薄片的半导体芯片载体及其制造方法、半导体芯片装载方法、半导体芯片包装体，以及半导体芯片的包装方法。
为达到上述目的，本发明的半导体芯片加载用接合带，在带状基材上，粘接半导体芯片的接合剂部分以与需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状在所述基材的长度方向上断续性地形成有多个，构成所述接合剂部分的接合剂显示阶段性的粘接性，其特征在于：
在所述带状基材的两端部位上，粘接覆盖材料的第二接合剂部分以不接触粘接所述半导体芯片的接合剂部分的方式形成。
另外，为达到上述目的，本发明的半导体芯片载体，其特征在于：在权利要求1记载的半导体芯片加载用接合带的接合剂部分上贴附半导体芯片来构成。
另外，为达到上述目的，本发明的半导体芯片载体的制造方法，其特征在于：使权利要求1记载的半导体芯片加载用接合带在长度方向上移动，同时依次连续贴附所述半导体芯片加载用接合带的接合剂部分和以规定间隔排列的半导体芯片。
另外，为达到上述目的，本发明的半导体芯片装载方法，其特征在于：把半导体芯片与接合剂部分一起从权利要求2记载的半导体芯片载体的基材上提起，通过所述接合剂部分把所述半导体芯片粘接在引线框上。
另外，为达到上述目的，本发明的半导体芯片包装体，其特征在于：使权利要求2记载的半导体芯片载体和在长度方向上断续性地形成有多个芯片容纳部的长形的覆盖材料粘接，以使所述半导体芯片载体上的半导体芯片被容纳在所述覆盖材料的芯片容纳部内。
另外，为达到上述目的，本发明的半导体芯片的包装方法，其特征在于：使权利要求2记载的半导体芯片载体和在长度方向上断续性地形成多个芯片容纳部的带状的覆盖材料一面粘接一面卷绕，以使所述半导体芯片载体上的半导体芯片被容纳在所述覆盖材料的芯片容纳部内。
另外，为达到上述目的，本发明的导体芯片包装体，其特征在于：使半导体芯片载体和形成有多个芯片容纳部的托盘状的覆盖材料粘接，以使所述半导体芯片载体上的半导体芯片被容纳在所述覆盖材料的芯片容纳部内；
所述半导体芯片载体的构成为：在薄片状基材上，粘接半导体芯片的接合剂部分以与需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状形成有多个，构成所述接合剂部分的接合剂把半导体芯片贴附在显示阶段性的粘接性的半导体芯片加载用接合薄片的所述接合剂部分上。
另外，为达到上述目的，本发明的半导体芯片加载用接合带，其特征在于：在带状基材上，粘接半导体芯片的接合剂部分以与需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状在所述基材的长度方向上断续性地形成有多个，构成所述接合剂部分的接合剂是粘接合剂。
更好是，所述粘接合剂是包含热固性树脂和粘合成分的组合物。
更好是，所述粘接合剂是包含有重均分子量在30000以上的丙烯酸酯共聚物、重均分子量为100～10000的环氧树脂、光聚合性低分子化合物以及热活性型潜伏性环氧树脂固化剂的组合物。
另外，为达到上述目的，本发明的半导体芯片加载用接合薄片，其特征在于：在薄片状基材上，粘接半导体芯片的接合剂部分以与需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状形成有多个，构成所述接合剂部分的接合剂是粘接合剂。
更好是，所述粘接合剂是包含热固性树脂和粘合成分的组合物。
更好是，所述粘接合剂是包含有重均分子量在30000以上的丙烯酸酯共聚物、重均分子量为100～10000的环氧树脂、光聚合性低分子化合物以及热活性型潜伏性环氧树脂固化剂的组合物。
另外，为达到上述目的，本发明的半导体芯片载体，其特征在于：在权利要求8记载的半导体芯片加载用接合带的接合剂部分贴附半导体芯片来构成。
另外，为达到上述目的，本发明的半导体芯片载体，其特征在于：在权利要求11记载的半导体芯片加载用接合薄片的接合剂部分贴附半导体芯片来构成。
另外，为达到上述目的，本发明的半导体芯片载体的制造方法，其特征在于：使权利要求8记载的半导体芯片加载用接合带在长度方向上移动，同时依次连续贴附所述半导体芯片加载用接合带的接合剂部分和以规定间隔排列的半导体芯片。
另外，为达到上述目的，本发明的半导体芯片装载方法，其特征在于：使半导体芯片与接合剂部分一起从权利要求14记载的半导体芯片载体的基材上提起，通过所述接合剂部分把所述半导体芯片粘接在引线框上。
另外，为达到上述目的，本发明的半导体芯片装载方法，其特征在于：使半导体芯片与接合剂部分一起从权利要求15记载的半导体芯片载体的基材上提起，通过所述接合剂部分把所述半导体芯片粘接在引线框上。
另外，本发明的半导体芯片加载用接合带的特征在于：在带状基材上，粘接半导体芯片的接合剂部分以需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状，在所述基材的长度方向上断续性地形成多个，构成所述接合剂部分的接合剂显示阶段的粘接性(方案1)。
该半导体芯片加载用接合带可以是卷绕的卷收体，此时半导体芯片加载用接合带的表面上可以贴附剥离薄膜。
表示阶段性粘接性的接合剂可以是具备有显示粘合性(可剥离的粘接性)的阶段和显示粘接性的阶段的接合剂(所谓粘接合剂)，也可以是即使在常态不显示粘合性和粘接性，但可以通过例如热、压力等诱发来阶段性地显示粘合性和粘接性的接合剂。随着接合剂层的接合剂显示阶段性粘接性，可以有效率地进行向半导体芯片的贴附，及向引线框的假粘接和正式粘接。
在上述发明(方案1)中，所述的带状基材的两端部位上可以有粘接(这里的“粘接”包含粘合和贴附的概念)覆盖材料的第二接合剂部分以不接触于粘接所述的半导体芯片的接合剂部分的状态形成(方案2)。
本发明的半导体芯片加载用接合薄片的特征在于：在薄片状基材上，粘接半导体芯片的接合剂部分以与需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状形成多个，构成所述接合剂部分的接合剂显示阶段性粘接性(方案3)。
本发明的半导体芯片载体是在上述发明(方案1、2)的半导体芯片加载用接合带的接合剂部分、或上述发明(方案3)的半导体芯片加载用接合薄片的接合剂部分贴附半导体芯片(方案4、5)。
本发明的半导体芯片载体的制造方法的特征在于：把上述发明(方案1、2)的半导体芯片加载用接合带在在长度方向上移动，同时顺次连续贴附所述的半导体芯片加载用接合带的接合剂部分和以规定间隔排列的半导体芯片(方案6)。
本发明的半导体芯片装载方法的特征在于：把半导体芯片与接合剂部分一起从上述发明(方案4、5)的半导体芯片载体的基材上提起，通过所述的接合剂部分，把所述的半导体芯片粘接在引线框上(方案7)。
本发明的第一个半导体芯片包装体是，把上述发明(方案4)的半导体芯片载体和在纵向(长度方向)断续地形成多个芯片容纳部的长形状覆盖材料粘接成，所述的半导体芯片载体上的半导体芯片被容纳在所述的覆盖材料的芯片容纳部内(方案8)，本发明的第二个半导体芯片包装体是，把上述发明(方案5)的半导体芯片载体和形成多个芯片容纳部的托盘状覆盖材料粘接成，所述半导体芯片载体上的半导体芯片被容纳在所述的覆盖材料的芯片容纳部(方案9)。这里，所说的“粘接”含有粘合、贴附以及融着的概念。
本发明的半导体芯片的包装方法的特征在于：把上述发明(方案4)的半导体芯片载体和在纵向(长度方向)断续性形成多个芯片容纳部的带状覆盖材料一面粘接一面卷绕成，所述半导体芯片载体上的半导体芯片被容纳在所述的覆盖材料的芯片容纳部内(方案10)。
使用本发明的半导体芯片加载用接合带或半导体芯片加载用接合薄片时，由于在该半导体芯片加载用接合带或半导体芯片加载用接合薄片上的半导体芯片粘接用的接合剂部分上，能够只贴附正品半导体芯片，所以可以提高引线框装载所需的带接合剂半导体芯片的成品率，防止接合剂使用浪费。尤其是接合剂部分含有Ag粉末等贵金属导电性物质时，与把接合剂部分贴附在半导体晶片整面的情况相比，可以相当程度降低接合剂所需的成本。
还有，对于本发明，形成于基材上的接合剂部分因为是与需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状，所以有不必进行接合剂部分的切割的好处。
附图说明
图1为本发明一个实施形态的半导体芯片加载用接合带的斜视图。
图2为同实施形态的半导体芯片加载用接合带的全体斜视图。
图3为同实施形态的表示贴附半导体芯片加载用接合带和半导体芯片情形的侧面示意图。
图4为同实施形态的半导体芯片载体的斜视图。
图5为同实施形态的覆盖材料的斜视图。
图6为同实施形态的表示贴附半导体芯片载体和覆盖材料情形的侧面示意图。
图7为同实施形态的表示贴附半导体芯片载体和覆盖材料状态的断面示意图。
图8为本发明其他实施形态的半导体芯片加载用接合薄片的斜视图。
图9为同实施形态的覆盖材料的斜视图。
图10为同实施形态的表示贴附半导体芯片载体和覆盖材料情形的斜视示意图。
具体实施方式
下面对本发明的实施形态进行说明。
[第一个实施形态]
图1是本发明第一个实施形态的半导体芯片加载用接合带的斜视图，图2是同实施形态的半导体芯片加载用接合带的整体斜视图，图3是同实施形态的表示贴附半导体芯片加载用接合带和半导体芯片情形的侧面示意图，图4是同实施形态的半导体芯片载体的斜视图，图5是同实施形态的覆盖材料的斜视图，图6是同实施形态的表示粘接半导体芯片载体和覆盖材料情形的侧面示意图，图7是同实施形态的表示粘接半导体芯片载体和覆盖材料状态的断面示意图。
半导体芯片加载用接合带1
如图1所示，本发明第一个实施形态的半导体芯片加载用接合带1是由基材11和，在基材11的长度方向上断续性地形成多个的半导体芯片粘接用的接合剂部分12和，形成于基材11的两端部位的覆盖材料粘接用的接合剂部分13构成。
接合剂部分12
接合剂部分12制成与需要粘接的半导体芯片相同的形状或比需要粘接的半导体芯片大的形状，优选与半导体芯片相同的形状。如果接合剂部分12比需要粘接的半导体芯片小，密封时半导体装置内形成空隙，得到的半导体装置的可靠性下降。另一方面，接合剂部分12如果太大，则无法实现半导体装置的小型化。
接合剂部分12的厚度通常为3～200μm，优选5～100μm。
接合剂部分12是由显示阶段性粘接性的接合剂构成。该显示阶段性粘接性的接合剂不仅包括具备有显示粘合性(可剥离的粘接性)的阶段和显示粘接性的阶段的接合剂(所谓粘接合剂)，还含有虽然在常态下不显示粘合性和粘接性，但可以通过如热、压力等诱发来阶段性地显示粘合性和粘接性的接合剂。
前者类型的接合剂(粘接合剂)举例有，例如含有热固性树脂和粘合成分的组合物(a)等，后者类型的接合剂举例有，例如聚酰亚胺类树脂(b)、环氧类树脂(c)等。这些树脂或树脂组合物可以单独使用，也可以使用以这些树脂或树脂组合物为基材的材料。
a.含有热固性树脂和粘合成分的组合物
在含有热固性树脂和粘合成分的组合物中，主要是，热固性树脂显示粘接性，粘合成分显示粘合性。这种组合物中的热固性树脂举例有，环氧树脂、酚醛树脂、脲醛树脂、三聚氰胺树脂、不饱和聚酯树脂、间苯二酚树脂、呋喃树脂、聚氨酯树脂、硅酮树脂等，其中优选环氧树脂。另一方面，粘合成分举例有丙烯酸类粘合剂、橡胶类粘合剂、聚酯类粘合剂、或聚烯烃、聚氯乙烯、聚苯乙烯、热塑性聚酰胺、聚酯等热塑性树脂，这些里还可以含有光聚合性化合物。的粘合成分优选(甲基)丙烯酸酯共聚物。
作为含有热固性树脂和粘合成分的组合物，特别优选含有重均分子量在30000以上的(甲基)丙烯酸酯共聚物、重均分子量为100～10000的环氧树脂、光聚合性低分子化合物及热活性型潜伏性环氧树脂固化剂的组合物(以下有叫做“组合物a”的情况。)。
作为重均分子量30000以上的(甲基)丙烯酸酯共聚物，举例有通过共聚(甲基)丙烯酸、例如由(甲基)丙烯酸和碳原子数1～14的醇衍生的(甲基)丙烯酸烷基酯、(甲基)丙烯酸羟乙基酯、(甲基)丙烯酸缩水甘油酯等单体得到的共聚物等，其中优选(甲基)丙烯酸和/或(甲基)丙烯酸缩水甘油酯和，至少一种(甲基)丙烯酸烷基酯的共聚物。
由(甲基)丙烯酸和碳原子数1～14的醇衍生的(甲基)丙烯酸烷基酯的具体例子举例有(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯等。
作为(甲基)丙烯酸酯共聚物，使用由(甲基)丙烯酸和/或(甲基)丙烯酸缩水甘油酯衍生的共聚物时，该共聚物中由(甲基)丙烯酸缩水甘油酯衍生的成分单位的含有率通常为0～80摩尔％，优选5～50摩尔％，由(甲基)丙烯酸衍生的成分单位的含有率通常为0～40摩尔％，优选5～20摩尔％。此时，形成(甲基)丙烯酸酯共聚物的(甲基)丙烯酸和(甲基)丙烯酸缩水甘油酯以外的单体成分优选使用(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯等(甲基)丙烯酸烷基酯。
重均分子量100～10000的环氧树脂，举例有双酚A、双酚F、间苯二酚、苯酚醛清漆、甲酚酚醛清漆等酚醛类的缩水甘油醚；丁二醇、聚乙二醇、聚丙二醇等醇类的缩水甘油醚；苯二酸、异苯二酸、四氢化苯二酸等羧酸的缩水甘油醚；与苯胺基三聚异氰酸酯等的氮原子结合的活性氢用缩水甘油基取代的缩水甘油基型或烷基缩水甘油基型环氧树脂；乙烯基环己烯二环氧化物、3，4-环氧环己基甲基-3，4-二环己烷羧酸酯、2-(3，4-环氧)环己基-5，5-螺(3，4-环氧)环己烷间二恶烷等在分子内的碳-碳双键中通过如氧化等方法引入环氧基的所谓的脂环型环氧化物等。
上述环氧树脂的环氧当量优选50～5000g/eq。上述环氧树脂可以单独使用或组合不同种类来使用。在这些环氧树脂中优选使用双酚类缩水甘油基型环氧树脂、邻甲酚酚醛清漆型环氧树脂及苯酚酚醛清漆型环氧树脂。
上述的环氧树脂对于(甲基)丙烯酸酯共聚物100重量份，通常使用5～2000重量份，优选使用100～1000重量份范围的量。
光聚合性低分子化合物是通过照射紫外线、电子射线等能量线能够交联的化合物。这种化合物可以使用在分子内具有一个以上光聚合性双键，并且重均分子量(Mw)为100～30000，优选300～10000范围的低聚物。
光聚合性低分子化合物的具体例子举例有，尿烷改性丙烯酸酯、环氧基改性丙烯酸酯、聚酯丙烯酸酯、聚醚丙烯酸酯；如(甲基)丙烯酸低聚物及衣康酸低聚物这样的具有羟基或羧基等官能团的低聚物等，其中优选使用环氧基改性丙烯酸酯和尿烷改性丙烯酸酯。
这种光聚合性低分子化合物和上述(甲基)丙烯酸酯共聚物或环氧树脂的不同之处在于，光聚合性低分子化合物的重均分子量的上限为30000，与此不同，上述(甲基)丙烯酸酯共聚物的重均分子量为30000以上，以及光聚合性低分子化合物在分子内必须具有一个以上的光聚合性双键，与此不同，上述(甲基)丙烯酸酯共聚物及环氧树脂通常不具有光聚合性的双键。
上述光聚合性低分子化合物相对于(甲基)丙烯酸酯共聚物100重量份，通常为10～1000重量份，优选为50～600重量份范围的量。
在为了交联上述光聚合性低分子化合物而使用紫外线时，在组合物a内最好掺合光聚合引发剂。光聚合引发剂，可以举例有二苯甲酮、乙酰苯、苯偶因、苯偶姻烷基醚、苯偶酰、苄基二甲基缩酮等。这些光聚合引发剂可以单独使用或组合不同种类来使用，其中优选α-取代乙酰苯。
上述光聚合引发剂对于光聚合性低分子化合物100重量份，通常使用0.1～10重量份，优选使用1～5重量份范围的量。
热活性型潜伏性环氧树脂固化剂是，在室温不与环氧树脂反应，但通过在某个温度以上的加热而活化，与环氧树脂反应的类型的固化剂。热活性型潜伏性环氧树脂固化剂的种类(活化方法除外)有，在通过加热的化学反应中生成活性种(阴离子、阳离子)的，在室温附近稳定地分散于环氧树脂中，在高温与环氧树脂相溶、溶解，引发固化反应的，分子筛封入类型的固化剂，在高温溶出引发固化反应的、封入微胶囊的等。这些热活性型潜伏性环氧树脂固化剂可以单独使用或组合不同种类来使用，其中优选使用氰基胍、咪唑化合物、或氰基胍和咪唑的混合物。
上述热活性型潜伏性环氧树脂固化剂相对于环氧树脂100重量份，通常为用0.1～40重量份，优选为1～30重量份范围的量。
为了改变组合物a的粘接性能，上述热活性型潜伏性环氧树脂固化剂还可以另外掺合聚异氰酸酯化合物等热固剂。该热固剂相对于(甲基)丙烯酸酯共聚物100重量份，通常为0.1～30重量份，优选为5～20重量份范围的量。
b.聚酰亚胺类树脂
聚酰亚胺类树脂的具体例子举例有，聚酰亚胺树脂、聚异酰亚胺树脂、马来酰亚胺、双马来酰亚胺、聚酰胺酰亚胺树脂、聚醚酰亚胺树脂、聚酰亚胺异吲哚并喹唑啉二酮酰亚胺树脂等。这些聚酰亚胺类树脂可以单独使用或组合不同种类来使用，其中优选使用聚酰亚胺树脂。还有，聚酰亚胺树脂有，不带有反应性官能团的热塑性聚酰亚胺树脂和通过加热进行酰亚胺化反应的热固性聚酰亚胺树脂，可以使用其中任何一种，也可以将两者混合使用。
聚酰亚胺类树脂的重均分子量优选10,000～1,000,000程度的，特别优选50,000～100,000程度的。
c.环氧类树脂
环氧类树脂可以使用与上述组合物a的环氧树脂相同的，但其重均分子量优选100～100,000程度的。
上述树脂或树脂组合物中可以掺合隐色体染料、抗静电剂、偶合剂、离子辅助剂、抗铜害剂等添加剂或其他聚合物、低聚物、低分子化合物等。
隐色体染料可以使用3-[N(P-甲苯基氨基)-7-苯胺基荧烃、4，4’，4”-三二甲基氨基三甲苯等，抗静电剂可以使用碳黑、阴离子型表面活性剂、阳离子型表面活性剂等。
还有，其他聚合物、低聚物、低分子化合物举例有，环氧树脂、酰胺树脂、尿烷树脂、酰胺酸树脂、硅酮树脂、丙烯酸树脂、丙烯酸橡胶等各种聚合物或低聚物；三乙醇胺、α，ω-(双3-氨基丙基)聚乙二醇醚等含氮有机化合物等。
还有，接合剂部分12除了作为基体的接合剂以外，还可以含有无机填充剂、导电性物质等。
无机填充剂举例有，熔融二氧化硅、结晶二氧化硅、氧化铝、硼氮化物、氮化铝、氮化硅、氧化镁、镁硅酸盐等。对于上述组合物a填充二氧化硅粉末、氧化铝粉末等光散射性无机填充剂时，组合物a中的光聚合性低分子化合物可以通过光的照射来有效率地聚合而得到。
导电性物质举例有，由Ni、Ag、Au、Cu、焊锡等导电性好的金属构成的粒子，或覆盖这些金属的聚合物粒子、或碳等。向接合剂部分12赋予导电性时，导电性物质相对于接合剂100重量份，通常掺合50～95重量份。
以上说明的接合剂部分12可以通过根据丝网印刷把接合剂涂布到基材11使其成规定形状(与需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状)的方法，或通过辊印刷、旋转式照相凹版印刷、微模等方法涂布接合剂后，把该粘接层加工成上述规定形状的方法等来形成。
在调制和涂布上述接合剂时，可以使用能够将接合剂的各成分均匀地溶解和分散的溶剂。这种溶剂只要是能够将各成分均匀地溶解和分散则不做特别限制，举例有二甲基甲酰胺、二甲基乙酰胺、N-甲基吡咯烷酮、二甲基亚砜、二乙二醇二甲基醚、甲苯、苯、二甲苯、甲基乙基酮、四氢呋喃、乙基溶纤剂、二恶烷、环戊酮、环己酮、モノグライム等。这些溶剂可以单独使用或组合不同种类来使用。
基材11
本实施形态中的基材11基本上是，在支撑接合剂部分12的同时，能够剥离接合剂部分12的为好，具有刚性的也可以。
这种基材11举例有聚乙烯、聚丙烯、聚丁烯、聚丁二烯、氯乙烯、离子键聚合物、乙烯-甲基丙烯酸共聚物、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚酰亚胺、聚醚酰亚胺、ポリアラミド、聚醚酮、聚醚和醚酮、聚苯撑硫化物、聚(4-甲基戊烯-1)、聚四氟乙烯等树脂或由交联这些树脂来构成的薄膜。这些薄膜可以单独使用，也可以层叠不同种类来使用。薄膜的厚度通常为5～300μm程度，优选20～100μm。
还有，除了上述薄膜以外，还可以使用如玻璃纸、粘土涂层纸、树脂涂层纸、层压纸(聚乙烯层压纸、聚丙烯层压纸等)的纸，或无纺布、金属箔等。
基材11的形成接合剂部分12的面的表面张力优选在40dyn/cm以下。为了把表面张力调整为优选值，可以对基材11的形成接合剂部分12的面进行脱模处理。该脱模处理可以使用醇酸树脂类、硅酮树脂类、有机氟树脂类、不饱和聚酯树脂类、聚烯树脂类、蜡类等脱模剂。当基材11自身具有如上述的表面张力时，就不必进行脱模处理而可以直接使用基材11。
对接合剂部分12使用上述组合物a时，基材11优选由透过照射组合物a的能量线的材料构成，尤其优选由与根据能量线的照射粘合性提高的组合物a的粘接性低的材料构成。
另一方面，对接合剂部分12使用聚酰亚胺类树脂或环氧类树脂时，作为基材11，优选使用由耐热性树脂构成的薄膜。耐热性树脂的熔点优选230℃以上，更优选250～300℃，特别优选260～280℃。
接合剂部分13
接合剂部分13只要是能够以不接触于上述半导体芯片粘接用的接合剂部分12的状态形成，则对于其形态不做特别限制。本实施形态中的接合剂部分13虽然是在基材11的两端部位以线状形成，但也可以是断续性的线状，也可以是点状。接合剂部分13的厚度通常为5～50μm，优选10～30μm。
构成接合剂部分13的接合剂使用丙烯酸类、橡胶类、有机硅类等接合剂、或压敏性接合剂、热融性接合剂等各种各样的接合剂。
接合剂部分13可以通过根据丝网印刷、辊印刷、旋转式照相凹版印刷、微模、喷射器等在基材11涂布接合剂的方法来形成。接合剂根据需要溶解或分散于溶剂中再涂布。
本实施形态中的半导体芯片加载用接合带1具有覆盖材料粘接用的接合剂部分13，但不使用覆盖材料时，例如把贴附在半导体芯片加载用接合带1上的半导体芯片直接装载于引线框时，不需要此接合剂部分13。还有，即使是粘接覆盖材料时，只要在其覆盖材料侧能够形成接合剂部分，则不需要半导体芯片加载用接合带1侧的接合剂部分13，并且热融着半导体芯片加载用接合带1和覆盖材料时，不需要接合剂部分13。
半导体芯片加载用接合带1的卷收体
如图2所示，上述半导体芯片加载用接合带1可以卷绕成卷收体，通过制成这种卷收体，可以使保管和输送更加便利，而且还可以实现自动取出。
把半导体芯片加载用接合带1制成卷收体时，在半导体芯片加载用接合带1的表面可以以半导体芯片粘接用的接合剂部分12或覆盖材料粘接用的接合剂部分13和基材11的背面不粘接的状态贴附剥离薄膜。剥离薄膜可以使用如涂布了硅酮树脂、氟类树脂、长链烷基类树脂等脱模剂的薄膜或氟类树脂薄膜等。
半导体芯片载体3
如图4所示，本实施形态的半导体芯片载体3在上述半导体芯片加载用接合带1的接合剂部分12上贴附半导体芯片2。
对于把半导体芯片2贴附于半导体芯片加载用接合带1的接合剂部分12上的方法不做特别限制，可以使用如在下面表示的方法。
即如图3所示，把将接合剂部分12向下的半导体芯片加载用接合带1向带的在长度方向上移动，使其从圆弧状态变成直线状态。该动作可以通过例如从半导体芯片加载用接合带1的卷收体将半导体芯片加载用接合带1引出并卷绕的方法来进行。与此同时，把半导体芯片2以规定间隔载置于传送带上，并配合半导体芯片加载用接合带1来移动该传送带。
此时，调整传送带和半导体芯片加载用接合带1的位置关系，使半导体芯片2和成直线状态的半导体芯片加载用接合带1的接合剂部分12接触或压接。还有，把载置于传送带上的半导体芯片2的间隔及传送带的移动速度适当调整成各个半导体芯片2贴附于各自的接合剂部分12上。
根据上述方法，可以连续并有效地把半导体芯片2贴附在半导体芯片加载用接合带1的接合剂部分12上。
这里，当半导体芯片加载用接合带1的接合剂部分12上有粘性时，可以根据该粘性的粘接力进行上述贴附。当半导体芯片加载用接合带1的接合剂部分12上没有粘性时，优选把接合剂部分12和半导体芯片2热压接来贴附。热压接的加热温度优选30～300℃，特别优选50～200℃程度，加热时间优选1秒～10分钟，特别优选1～30秒，压力优选1～10kg/cm2，特别优选1～5kg/cm2程度。
上述半导体芯片加载用接合带1或半导体芯片载体3中，对于接合剂部分12，因能够只贴附正品半导体芯片2，所以可以提高需要向引线框装载的带接合剂部分12半导体芯片2的成品率，防止接合剂使用浪费。尤其是接合剂部分12含有Ag粉末等贵金属导电性物质时，与把接合剂部分12贴附于半导体晶片整面的情况相比，可以相当程度降低接合剂所需的成本。
还有，在基材11上形成的接合剂部分12，以与需要粘接的半导体芯片2相同的形状或者比需要粘接的半导体芯片2大的形状形成，所以有不必进行接合剂部分12的切割的好处。
半导体芯片2的装载
从上述半导体芯片载体3，可以把半导体芯片2直接装载到引线框上。具体来讲，首先把半导体芯片2与接合剂部分12一起从半导体芯片载体3的基材11上提起(提起带接合剂部分12的半导体芯片2)，把接合剂部分12向下载置于引线框的岛部(アイランド)上。
这里，在半导体芯片加载用接合带1的接合剂部分12使用上述组合物a时，最好在提起带接合剂部分12的半导体芯片2之前，从半导体芯片加载用接合带1的基材11侧对着接合剂部分12照射能量线。能量线可以使用主波长为约365nm的紫外线或电子线等。
把紫外线作为能量线来使用时，通常设定照度为20～500mW/cm2，照射时间为0.1～150秒的范围。还有，例如使用电子射线时，也可以参照紫外线来设定诸条件。还可以在进行如上述能量线的照射时进行辅助性的加热。
通过进行这种能量线的照射，半导体芯片2和接合剂部分12间的粘接力能够提高通常50～4000g/25mm，优选100～3000g/25mm，另一方面接合剂部分12和基材11间的粘接力则降低，通常为1～500g/25mm，优选100g/25mm以下，所以可以在向半导体芯片2侧附着接合剂部分12的同时，把接合剂部分12确切地从基材11上剥离出来。
通过该接合剂部分12把半导体芯片2牢固粘接在引线框上。这种粘接操作一般来讲可以通过加热来进行。加热优选在把半导体芯片2载置于引线框上时进行或在载置后进行。此时，如果接合剂部分12上没有粘性，优选在正式粘接之前进行假粘接。
假粘接的加热温度是，通常100～300℃，优选150～250℃；加热时间是，通常1秒～10分钟，优选1～30秒；正式粘接的加热温度是，通常100～300℃，优选150～250℃；加热时间是，通常1～120分钟，优选1～60分钟。通过进行这样的加热，接合剂部分12的接合剂将熔融或固化，半导体芯片2和引线框将牢固粘接。
在进行上述加热时，可以向半导体芯片2、接合剂部分12及引线框的叠层体的厚度方向施加适度的压力来压着半导体芯片2和引线框。
半导体芯片包装体5
在保管或输送上述半导体芯片载体3时，可以在该半导体芯片载体3上粘接如图5所示的覆盖材料4，制成如图7所示的半导体芯片包装体5。
图5中所示的覆盖材料4是成具有对应于上述半导体芯片载体3的宽和长的长形状的形状，在长度方向上断续性地形成多个的矩形凹部构成芯片容纳部41。该芯片容纳部41形成得比上述半导体芯片载体3的带接合剂部分12的半导体芯片2的大小还要大，能够容纳其带接合剂部分12的半导体芯片2。
作为覆盖材料4的材料通常优选具有一定程度刚性的材料。这种材料举例有纸；聚乙烯、聚丙烯、氯乙烯类树脂、聚苯乙烯树脂、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚丙烯腈等塑料等。这些塑料里还可以填充有碳等以赋予其抗静电性。
对于把覆盖材料4粘接于半导体芯片载体3的方法不做特别限制，可以采用如图6所示的，把从某个方向引出的半导体芯片载体3和从另一个方向引出的覆盖材料4边粘接边同时卷绕的方法。此时有必要进行半导体芯片载体3和覆盖材料4的位置重合，以使半导体芯片载体3中的带接合剂部分12的半导体芯片2能够容纳在覆盖材料4的芯片容纳部41里。通过此方法，可以有效率地得到半导体芯片包装体5的卷收体。
对于通过上述方法得到的半导体芯片包装体5，如图7所示，半导体芯片载体3的基材11和覆盖材料4是通过接合剂部分13来粘接，在半导体芯片载体3的基材11上形成的接合剂部分12及半导体芯片2是容纳在覆盖材料4的芯片容纳部41里。这种半导体芯片包装体5非常适合于半导体芯片载体3(带接合剂部分12的半导体芯片2)的保管或输送。
[第二个实施形态]
对本发明第二个实施形态的半导体芯片加载用接合薄片进行说明。图8是本发明第二个实施形态的半导体芯片加载用接合薄片的斜视图，图9是同实施形态的覆盖材料的斜视图，图10是同实施形态的表示粘接半导体芯片载体和覆盖材料情形的斜视示意图。
如图8所示，本实施形态中的半导体芯片加载用接合薄片6是由基材61和在基材61上复数整列来形成的半导体芯片粘接用接合剂部分62构成。本实施形态中，接合剂部分62虽然在基材61上以6行×6列形成，但并不局限于此。
用于半导体芯片加载用接合薄片6的材料基本上与上述半导体芯片加载用接合带1相同，但基材61的厚度为，优选5～300μm，特别优选20～100μm。
本实施形态中，虽然在半导体芯片加载用接合薄片6的基材61上未形成覆盖材料粘接用的接合剂部分，但可以在尽可能不接触于上述半导体芯片粘接用的接合剂部分62的情况下，在所希望的位置形成覆盖材料粘接用的接合剂部分。
上述半导体芯片加载用接合薄片6的接合剂部分61上，与上述半导体芯片加载用接合带1一样贴附半导体芯片2，形成半导体芯片载体。从该半导体芯片载体可以把半导体芯片2直接装载于引线框上，如图10所示，在半导体芯片载体8上粘接覆盖材料7，来应付半导体芯片载体8(带接合剂部分62的半导体芯片2)的保管或输送。
覆盖材料7可以使用如图9中所示的材料。该覆盖材料7成对应于上述半导体芯片载体8的具有纵横大小的托盘状，复数整列形成的矩形形状的凹部(6行×6列)构成芯片容纳部71。
本实施形态中的覆盖材料7的周边部位、纵向(长度方向)中心线部位以及横向中心线部位上形成有半导体芯片载体8粘接用的接合剂部分72，对于该接合剂部分72形成的位置，只要是接合剂部分72不进到芯片容纳部71内，则不做特别限制，还有，如果半导体芯片载体8的基材61上形成有覆盖材料7粘接用的接合剂部分，则不必在覆盖材料7侧形成接合剂部分72。
以上说明的实施形态是为了容易理解本发明而记载的，并不是为了限制本发明而记载的。所以，在上述实施形态中公开的各要素还含有属于本发明技术性范围的所有设计变更和均等物。
[实施例]
下面，通过实施例等进一步具体说明本发明，但本发明的范围并不局限于这些实施例等。
[实施例1]
半导体芯片加载用接合带的制造(接合剂：组合物a)
共聚丙烯酸丁酯55重量份、甲基丙烯酸甲酯10重量份、甲基丙烯酸缩水甘油酯20重量份以及丙烯酸2-羟基乙酯15重量份，调制重均分子量90万的共聚物。
混合上述共聚物10重量份、液状双酚A型环氧树脂(油化Shell环氧树脂株式会社制エピコ—ト828)24重量份、邻甲酚酚醛清漆型环氧树脂(日本化薬株式会社制EOCN-104S)10重量份、作为偶合剂的γ-环氧丙氧基丙基三甲氧基硅烷0.05重量份、作为热活性型潜伏性固化剂的氰基胍1.5重量份、2-苯基-4，5-羟甲基咪唑、作为光聚合性低分子化合物的尿烷丙烯酸酯类低聚物(大日精化工業株式会社制セイカビ—ム14-29B)5重量份、作为光聚合引发剂的1-羟基环己基苯基酮0.2重量份、以及作为交联剂的芳香族聚异氰酸酯(日本ポリウレタン株式会社制コロネ—トL)1重量份，得到组合物a。
把用硅酮树脂对单面进行脱模处理的聚对苯二甲酸乙二醇酯(PET)带(厚度：38μm、宽：20mm、表面张力：34dyn/cm)作为基材，在该基材的脱模处理面上，把上述组合物a以20μm的厚度、10mm×10mm的大小，以及10mm间隔用丝网印刷进行涂布。然后把涂布的组合物a在100℃干燥1分钟制成半导体芯片粘接用的接合剂部分，把此作为半导体芯片加载用接合带(不对应于覆盖材料)。
另一方面，混合丙烯酸丁酯92重量份、丙烯酸4.5重量份、2-羟乙基丙烯酸酯0.5重量份、苯乙烯3重量份、醋酸乙酯200重量份以及偶氮二异丁腈0.5重量份，在氮气下搅拌30分钟后，在60℃反应8小时。对于得到的共聚物100重量份(固态组分)，添加作为交联剂的六甲撑二异氰酸酯0.2重量份充分搅拌，得到覆盖材料粘接用的压敏性接合剂。
接着，对于上述半导体芯片加载用接合带的一部分，在上述基材的两端部位用微模以1mm宽度涂布上述压敏性接合剂，把此作为半导体芯片加载用接合带(对应于覆盖材料)。
[实施例2]
半导体芯片加载用接合带的制造(接合剂：聚酰亚胺类树脂)
用热塑性聚酰亚胺(宇部興産株式会社制ユピタイトUPA-N221)的四氢呋喃溶液(固态组分：20重量％)代替实施例1中的组合物a，以用硅酮树脂对单面进行脱模处理的聚萘二甲酸乙二醇酯(PEN)薄膜(表面张力：34dyn/cm)代替实施例1中的用硅酮树脂对单面进行脱模处理的PET薄膜，除了把热塑性聚酰亚胺的干燥条件定成90℃、5分钟以外，其余都与实施例1相同，制成半导体芯片加载用接合带。
[实施例3]
半导体芯片加载用接合带的制造(接合剂：环氧类树脂组合物)
混合高分子量双酚型环氧树脂(油化Shell环氧树脂株式会社制エピコ—ト1010)40重量份、多官能甲酚酚醛清漆型环氧树脂(日本化薬株式会社制EOCN-4600)20重量份、作为热活性型潜伏性固化剂的2-苯基-4，5-羟甲基咪唑1.5重量份以及γ-环氧丙氧基丙基三甲氧基硅烷0.1重量份，作为环氧类树脂接合剂。
除了用上述环氧类树脂接合剂代替实施例1中的组合物a以外，其余都与实施例1相同，制成半导体芯片加载用接合带。
[实施例4]
半导体芯片加载用接合薄片的制造(接合剂：组合物a)
把用硅酮树脂对单面进行脱模处理的PET薄片(厚度：38μm、210mm×210mm、表面张力：34dyn/cm)作为基材，在该基材的脱模处理面上，把上述组合物a以20μm的厚度、10mm×10mm的大小，以及10mm间隔用丝网印刷进行涂布(10行×10列)。然后把涂布的组合物a在100℃干燥1分钟制成半导体芯片粘接用的接合剂部分，把此作为半导体芯片加载用接合薄片。
[实施例5]
半导体芯片加载用接合薄片的制造(接合剂：聚酰亚胺类树脂)
用热塑性聚酰亚胺(宇部興産株式会社制ユピタイトUPA-N221)的四氢呋喃溶液(固态组分：20重量％)代替实施例4中的组合物a，以用硅酮树脂对单面进行脱模处理的聚萘二甲酸乙二醇酯(PEN)薄片(表面张力：34dyn/cm)代替实施例4中的用硅酮树脂对单面进行脱模处理的PET薄片，除了把热塑性聚酰亚胺的干燥条件定成90℃、5分钟以外，其余都与实施例4相同，制成半导体芯片加载用接合带。
[实施例6]
半导体芯片加载用接合薄片的制造(接合剂：环氧类树脂组合物)
除了用实施例3的环氧类树脂接合剂代替实施例4中的组合物a以外，其余都与实施例4相同，制成半导体芯片加载用接合薄片。
[实施例7]
半导体芯片载体的制造（带：实施例１）
在从实施例1中得到的半导体芯片加载用接合带的半导体芯片粘接用的接合剂部分上，用如图3所示的方法贴附正品半导体芯片，把此作为半导体芯片载体。
[实施例8]
半导体芯片载体的制造(带：实施例2)
在从实施例2中得到的半导体芯片加载用接合带的半导体芯片粘接用的接合剂部分上，用如图3所示的方法热压接正品半导体芯片(180℃，5kg/cm2，30秒)，把此作为半导体芯片载体。
[实施例9]
半导体芯片载体的制造(带：实施例3)
在从实施例3中得到的半导体芯片加载用接合带的半导体芯片粘接用的接合剂部分上，用如图3所示的方法热压接正品半导体芯片(140℃，5kg/cm2，30秒)，把此作为半导体芯片载体。
[实施例10]
半导体芯片载体的制造(薄片：实施例4)
在从实施例4中得到的半导体芯片加载用接合薄片的接合剂部分上，用常规方法贴附正品半导体芯片，把此作为半导体芯片载体。
[实施例11]
半导体芯片载体的制造(薄片：实施例5)
在从实施例5中得到的半导体芯片加载用接合薄片的接合剂部分上，用常规方法热压接正品半导体芯片(180℃，5kg/cm2，30秒)，把此作为半导体芯片载体。
[实施例12]
半导体芯片载体的制造(薄片：实施例6)
在从实施例6中得到的半导体芯片加载用接合薄片的接合剂部分上，用常规方法热压接正品半导体芯片(140℃，5kg/cm2，30秒)，把此作为半导体芯片载体。
[实施例13]
半导体芯片的装载(载体：实施例7、10)
对从实施例7得到的半导体芯片载体(不对应于覆盖材料)及从实施例10得到的半导体芯片载体的接合剂部分照射紫外线(使用リンテツク株式会社制ADWILL RAD-2000m/8。照射条件：照度340mW/cm2，照射时间6秒)后，提起带接合剂部分半导体芯片并载置于引线框的岛部分。把半导体芯片和引线框用150℃、5kg/cm2、5秒中的加热假粘接后，进一步在160℃加热60分钟，通过上述接合剂部分牢固粘接半导体芯片和引线框。
[实施例14]
半导体芯片的装载(载体：实施例8、11)
把带接合剂部分半导体芯片从在实施例8得到的半导体芯片载体(不对应于覆盖材料)及在实施例11得到的半导体芯片载体上提起，载置于引线框的岛部分。把半导体芯片和引线框用180℃、5kg/cm2、10秒中的加热假粘接后，进一步在200℃加热60分钟，通过上述接合剂部分牢固粘接半导体芯片和引线框。
[实施例15]
半导体芯片的装载(载体：实施例9、12)
把带接合剂部分半导体芯片从在实施例9得到的半导体芯片载体(不对应于覆盖材料)及在实施例12得到的半导体芯片载体上提起，载置于引线框的岛部分。把半导体芯片和引线框用180℃、5kg/cm2、5秒中的加热假粘接后，进一步在180℃加热60分钟，通过上述接合剂部分牢固粘接半导体芯片和引线框。
[实施例16]
半导体芯片包装体的制造(带)
覆盖材料是用聚苯乙烯(厚度500μm，宽：16mm)，通过真空成形法制成以10mm间隔具备有具有10mm×10mm的大小、及3mm深度的芯片容纳部的材料。
把在实施例7～9得到的半导体芯片载体(对应于覆盖材料)和上述覆盖材料，用如图6所示的方法一面粘接一面卷绕，把此作为半导体芯片包装体。
[实施例17]
半导体芯片包装体的制造(薄片)
覆盖材料是用聚苯乙烯(厚度500μm，210mm×210mm)，通过真空成形法制成具有10mm×10mm的大小、及3mm深度的芯片容纳部以10mm间隔具备有10行×10列的材料。还有，在该覆盖材料的周边部位、纵向(长度方向)中心线部位以及横向中心线部位，用微模以1mm宽度涂布实施例1中的热敏性接合剂。
用常规方法粘接在实施例10～12得到的半导体芯片载体和上述覆盖材料，把此作为半导体芯片包装体。
根据本发明的半导体芯片加载用接合带或薄片以及半导体芯片载体，可以提高带接合剂部分半导体芯片的成品率，防止接合剂的使用浪费。

Claims (1)

1.一种半导体芯片包装体，其特征在于：使半导体芯片载体和形成有多个芯片容纳部的托盘状的覆盖材料粘接，以使所述半导体芯片载体上的半导体芯片被容纳在所述覆盖材料的芯片容纳部内；
所述半导体芯片载体的构成为：在薄片状基材上，粘接半导体芯片的接合剂部分以与需要粘接的半导体芯片相同的形状或者比需要粘接的半导体芯片大的形状形成有多个，构成所述接合剂部分的接合剂把半导体芯片贴附在显示阶段性的粘接性的半导体芯片加载用接合薄片的所述接合剂部分上。
CNB2005101270579A 2001-03-30 2002-03-29 半导体芯片包装体 Expired - Fee Related CN100501912C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001099148A JP3542080B2 (ja) 2001-03-30 2001-03-30 半導体チップ担持用接着テープ・シート、半導体チップ担持体、半導体チップマウント方法および半導体チップ包装体
JP099148/2001 2001-03-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB021413444A Division CN1261972C (zh) 2001-03-30 2002-03-29 芯片加载用接合带、载体及包装体、制造、装载及包装方法

Publications (2)

Publication Number Publication Date
CN1799948A true CN1799948A (zh) 2006-07-12
CN100501912C CN100501912C (zh) 2009-06-17

Family

ID=18952729

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB021413444A Expired - Fee Related CN1261972C (zh) 2001-03-30 2002-03-29 芯片加载用接合带、载体及包装体、制造、装载及包装方法
CNB2005101270564A Expired - Fee Related CN100435275C (zh) 2001-03-30 2002-03-29 芯片加载用接合带及薄片、载体及包装体、制造、装载及包装方法
CNB2005101270579A Expired - Fee Related CN100501912C (zh) 2001-03-30 2002-03-29 半导体芯片包装体

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB021413444A Expired - Fee Related CN1261972C (zh) 2001-03-30 2002-03-29 芯片加载用接合带、载体及包装体、制造、装载及包装方法
CNB2005101270564A Expired - Fee Related CN100435275C (zh) 2001-03-30 2002-03-29 芯片加载用接合带及薄片、载体及包装体、制造、装载及包装方法

Country Status (5)

Country Link
US (2) US6753614B2 (zh)
EP (1) EP1246236A1 (zh)
JP (1) JP3542080B2 (zh)
CN (3) CN1261972C (zh)
TW (1) TW544734B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013010492A1 (en) * 2011-07-20 2013-01-24 Henkel (China) Company Limited Conductive adhesive for capacitor and the corresponding capacitors

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
US6921462B2 (en) 2001-12-17 2005-07-26 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
EP1376462A1 (en) * 2002-06-19 2004-01-02 SCHLUMBERGER Systèmes Method for manufacturing a tape
JP2004051914A (ja) * 2002-07-24 2004-02-19 Lintec Corp 積層シートおよびその製造方法
US6768186B2 (en) * 2002-10-15 2004-07-27 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
US7147739B2 (en) * 2002-12-20 2006-12-12 Cree Inc. Systems for assembling components on submounts and methods therefor
JP2004221232A (ja) * 2003-01-14 2004-08-05 Nitto Denko Corp 半導体装置および半導体装置の製造方法
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
US7456052B2 (en) * 2003-12-30 2008-11-25 Intel Corporation Thermal intermediate apparatus, systems, and methods
TWI255499B (en) * 2004-05-06 2006-05-21 Mitsui Chemicals Inc Adhesive film and manufacturing method of semiconductor device using the same
US20060046433A1 (en) * 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
US7816487B2 (en) * 2004-09-30 2010-10-19 Intel Corporation Die-attach films for chip-scale packaging, packages made therewith, and methods of assembling same
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7314777B2 (en) * 2004-11-15 2008-01-01 Honeywell International Inc. Chip packaging systems and methods
CH697279B1 (de) 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
KR100642889B1 (ko) * 2005-05-25 2006-11-03 엘에스전선 주식회사 반도체용 접착필름
US8822272B2 (en) * 2005-03-28 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
US7776656B2 (en) * 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5062610B2 (ja) * 2006-05-30 2012-10-31 共同印刷株式会社 液体通過孔を形成可能な蓋材及びそれを用いた容器
JP4879702B2 (ja) * 2006-10-20 2012-02-22 リンテック株式会社 ダイソート用シートおよび接着剤層を有するチップの移送方法
JP5090241B2 (ja) * 2008-04-17 2012-12-05 リンテック株式会社 ダイソート用シート
US8530279B2 (en) * 2008-09-11 2013-09-10 Texas Instruments Incorporated Offset gravure printing process for improved mold compound and die attach adhesive adhesion on leadframe surface using selective adhesion promoter
JP2012007093A (ja) * 2010-06-25 2012-01-12 Nitto Denko Corp 導電性粘着テープ
JP5629670B2 (ja) * 2011-04-20 2014-11-26 株式会社アドバンテスト 試験用キャリア
JP5702701B2 (ja) 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP2013095842A (ja) * 2011-10-31 2013-05-20 Lintec Corp 接着シートおよびその製造方法
JP5318251B2 (ja) * 2012-05-28 2013-10-16 リンテック株式会社 ダイソート用シート
US9027247B2 (en) 2012-10-22 2015-05-12 Xerox Corporation Liquid adhesive application by contact printing
US9763370B2 (en) * 2013-03-15 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Apparatus for assembly of microelectronic devices
US9824906B2 (en) * 2013-09-03 2017-11-21 Altera Corporation Methods and structures for handling integrated circuits
WO2015174381A1 (ja) * 2014-05-12 2015-11-19 電気化学工業株式会社 半導体検査用の耐熱性粘着シート、及び半導体検査方法
US9890306B2 (en) * 2014-05-28 2018-02-13 Xerox Corporation Use of epoxy film adhesive with high ink compatibility and thermal oxidative stability for printhead interstitial bonding in in high density printheads
US10150898B2 (en) 2014-05-28 2018-12-11 Xerox Corporation Use of epoxy film adhesive with high ink compatibility and thermal oxidative stability for printhead interstitial bonding in high density printheads
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package
US10395954B2 (en) * 2014-11-05 2019-08-27 Ev Group E. Thallner Gmbh Method and device for coating a product substrate
WO2017030501A1 (en) * 2015-08-14 2017-02-23 Pep Innovation Pte Ltd Semiconductor processing method
CN106275830A (zh) * 2016-10-17 2017-01-04 中国科学院宁波材料技术与工程研究所 用于洁净材料的产品包装
CN110418822A (zh) * 2017-03-13 2019-11-05 琳得科株式会社 树脂组合物、树脂片、层叠体、以及半导体元件
WO2019058425A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム
WO2019058429A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム及びその製造方法
CN108345834A (zh) * 2018-01-13 2018-07-31 蚌埠华特科技有限公司 一种指纹模组的制造工艺
KR102637843B1 (ko) * 2018-01-24 2024-02-16 린텍 가부시키가이샤 장척 적층 시트 및 그 권수체
JP6973649B2 (ja) * 2018-07-03 2021-12-01 昭和電工マテリアルズ株式会社 接着剤組成物及び接着フィルム、並びに接続体の製造方法
CN114074799A (zh) * 2020-08-18 2022-02-22 三赢科技（深圳）有限公司 载料带及载料卷
CN113257722B (zh) * 2021-06-29 2021-09-28 深圳中科四合科技有限公司 一种芯片倒膜方法和芯片倒膜设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966153A (ja) * 1982-10-08 1984-04-14 Sumitomo Electric Ind Ltd 半導体シ−ル装置
US4961804A (en) * 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
US5158818A (en) * 1984-01-30 1992-10-27 National Starch And Chemical Investment Holding Corporation Conductive die attach tape
JPS60224236A (ja) * 1984-04-20 1985-11-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5030308A (en) * 1986-07-14 1991-07-09 National Starch And Chemical Investment Holding Corporation Method of bonding a semiconductor chip to a substrate
CN87107692A (zh) * 1986-11-13 1988-05-25 Mt化学公司 半导体器件的制造方法
CA2009566A1 (en) * 1989-03-09 1990-09-09 Shinobu Sato Epoxy-acrylate blend pressure-sensitive thermosetting adhesives
DE3923023A1 (de) * 1989-07-12 1991-01-24 Siemens Ag Uv-haertbarer klebstoff fuer ein halbleiterchipmontageverfahren
US5667073A (en) * 1994-06-23 1997-09-16 Okui; Tokujiro Carrier tape for storage use of electronic components
US5976955A (en) * 1995-01-04 1999-11-02 Micron Technology, Inc. Packaging for bare dice employing EMR-sensitive adhesives
JP4636513B2 (ja) * 1996-05-30 2011-02-23 日東電工株式会社 熱硬化型感圧性接着剤とその接着シ―ト類
JPH10335271A (ja) * 1997-06-02 1998-12-18 Texas Instr Japan Ltd ウェハ貼着用シートおよび半導体装置の製造方法
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
CN1146030C (zh) * 1998-07-28 2004-04-14 精工爱普生株式会社 半导体装置及其制造方法、半导体模块、电路基板以及电子装置
US6412641B1 (en) * 2000-06-19 2002-07-02 Advanced Micro Devices, Inc. Packaging for encapsulated dice employing EMR-sensitive adhesives

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013010492A1 (en) * 2011-07-20 2013-01-24 Henkel (China) Company Limited Conductive adhesive for capacitor and the corresponding capacitors

Also Published As

Publication number Publication date
JP3542080B2 (ja) 2004-07-14
US6753614B2 (en) 2004-06-22
CN100501912C (zh) 2009-06-17
CN1797704A (zh) 2006-07-05
US20030140485A1 (en) 2003-07-31
TW544734B (en) 2003-08-01
CN1261972C (zh) 2006-06-28
CN1388566A (zh) 2003-01-01
JP2002299389A (ja) 2002-10-11
US6924211B2 (en) 2005-08-02
US20020140063A1 (en) 2002-10-03
EP1246236A1 (en) 2002-10-02
CN100435275C (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
CN1261972C (zh) 芯片加载用接合带、载体及包装体、制造、装载及包装方法
CN1217406C (zh) 制造背面有保护膜的半导体芯片的方法
CN1261990C (zh) 带导电体的粘接板、半导体装置的制造方法及半导体装置
CN1288731C (zh) 半导体装置、粘合剂和粘合膜
JP4642436B2 (ja) マーキング方法および保護膜形成兼ダイシング用シート
CN100337322C (zh) 切割芯片焊接薄膜及固定碎片工件的方法
CN1799126A (zh) 粘合片、与切割胶带一体化粘合片以及半导体的制造方法
CN1280883C (zh) 半导体装置制造用的粘接片
CN1542076A (zh) 粘合剂组合物，粘合膜及使用其的半导体器件
CN1577821A (zh) 层压片
JP2008166451A (ja) チップ保護用フィルム
CN1703773A (zh) 层压体,以及用该层压体制造超薄基片的方法和设备
CN1497703A (zh) 切割/冲模-结合膜，固定碎片机件和半导体设备的方法
CN1633487A (zh) 粘合薄片和半导体装置及其制造方法
CN1617332A (zh) 半导体装置制造用粘合薄片、半导体装置及其制造方法
JPWO2016189986A1 (ja) 半導体装置の製造方法
CN1427035A (zh) 电路连接用糊剂、各向异性导电糊剂以及它们的应用
CN1630050A (zh) 半导体装置的制造方法
TW201540809A (zh) 黏晶（ｄｉｅ ｂｏｎｄ）薄膜、附有切割片之黏晶薄膜、半導體裝置、及半導體裝置之製造方法
JP5807340B2 (ja) ダイシングテープ一体型接着シート
CN100350597C (zh) 用于形成树脂拉杆的带和树脂拉杆
CN1320075C (zh) 可热固化粘合剂组合物,制品,半导体器械和方法
CN1622279A (zh) 半导体器件制造用粘接片及用此粘接片的半导体器件和制法
JP2012015432A (ja) ダイシング・ダイボンドフィルム
JP2012018950A (ja) ダイシング・ダイボンドフィルム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20110329