CN1781191A - 铁电体存储装置 - Google Patents

铁电体存储装置 Download PDF

Info

Publication number
CN1781191A
CN1781191A CNA2004800111969A CN200480011196A CN1781191A CN 1781191 A CN1781191 A CN 1781191A CN A2004800111969 A CNA2004800111969 A CN A2004800111969A CN 200480011196 A CN200480011196 A CN 200480011196A CN 1781191 A CN1781191 A CN 1781191A
Authority
CN
China
Prior art keywords
memory cell
ferroelectric
electrode
mentioned
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800111969A
Other languages
English (en)
Inventor
平野博茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1781191A publication Critical patent/CN1781191A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

本发明提供一种铁电体存储装置(101),具有多个由存储单元晶体管和存储单元电容器构成的存储单元,其中,各存储单元电容器(101a)是由对各存储单元电容器每个都独立的下部电极(2),在该下部电极(2)上形成的铁电体层(3)以及在该铁电体层(3)上形成的由多个共同连接而形成平板电极的上部电极(4)构成的,上部电极的宽度小于铁电体层的宽度。在本发明涉及的铁电体存储装置中,通过使上部电极的宽度小于铁电体层的宽度,可以防止上部电极和下部电极之间的漏电,结果,可以在不导致上部电极和下部电极之间发生漏电的情况下缩小存储单元电容器的配置间隔,可以实现更小的存储单元尺寸。

Description

铁电体存储装置
技术领域
本发明涉及铁电体存储装置,特别涉及其存储单元电容器的结构。
背景技术
铁电体存储器,具有由将施加电压的极性作为数据保持的铁电体电容器(以下也称其为存储单元电容器)和对该存储单元电容器进行数据访存的访存晶体管(以下也称其为存储单元晶体管)组成的存储单元结构,作为此存储单元结构的加工方法,例如,在日本专利特开2002-198494号公报中揭示了利用相同掩模对存储电容器的上部电极及其铁电体层进行加工的方法。
图25(a)是说明现有的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图25(b)是图25(a)的XXVa-XXVa线剖面图,示出上述铁电体电容器的剖面结构。
现有的铁电体存储装置100具有多个由存储单元电容器100a和存储单元晶体管(未图示)组成的存储单元。上述铁电体电容器100a,由在基板(未图示)上形成的下部电极12、在该下部电极12上形成的铁电体层13及在该铁电体层13上形成的上部电极14构成。
其中,各存储单元电容器的下部电极12,是对各存储单元电容器每一个都独立的电极,在铁电体存储装置100的存储单元阵列(未图示)上沿着第1方向(以下也称其为横向)D1及第2方向(以下也称其为纵向)D2排列成为矩阵形状。
上述铁电体层3,对沿着纵向D2排列的一定数目的存储单元是共用的,横跨沿着纵向D2排列的多个下部电极2,在纵向D2上延伸。
上述上部电极4与上述铁电体层3相同地,对沿着纵向D2排列的一定数目的存储单元是共用的,横跨沿着纵向D2排列的多个下部电极2,在纵向D2上延伸,成为与沿着纵向D2的各下部电极列相对应的平板电极。
下面对上述存储单元结构的加工工序予以简单说明。
首先,在形成存储单元晶体管的半导体基板(未图示)上形成绝缘膜(未图示)之后,在该绝缘膜上形成接触部1,并且在整个表面上形成下部电极层。于是,经过加工使该下部电极层分离成为各个存储电容器的下部电极12,其后,在其上顺序形成铁电体层和上部电极层,利用相同掩模对这些部分进行加工,形成铁电体膜13和作为上述上部电极14的平板电极。
在这种现有的存储单元结构的加工方法中,过去存在的问题是,为了利用相同掩模加工上部电极和铁电体层,为使在上部电极和下部电极之间不发生漏电,必须如图25(a)所示将上部电极14加工成为其宽度比下部电极12的宽度更大。这一问题也就成为缩小存储单元尺寸的障碍。
就是说,由于上部电极14配置于因下部电极12的厚度而具有凸凹的基底上,根据上部电极14的加工条件,上部电极14的最小配置间隔,与配置于平坦的基底上的下部电极12的最小配置间隔相比,必须加大。在此场合,存储单元电容器的间隔,即上部电极14和下部电极12重叠区域的配置间隔d12,成为上部电极的最小配置间隔d14和上部电极的左右边缘比下部电极的左右边缘多出的距离2·Δd相加的尺寸。此配置间隔d12(=d14+2·Δd),与下部电极12的最小配置间隔相比是相当大的间隔。
另外,存储单元电容器,并不限定于,如上所述,由在基板上顺序层叠的下部电极、铁电体层及上部电极构成的平板型的结构,也有立体型的结构,即在绝缘膜上形成的具有矩形形状的开口的凹部内层叠下部电极、铁电体层及上部电极构成的立体结构。
图26(a)是说明存储单元电容器为立体结构的现有的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图26(b)及图26(c)分别是图26(a)的XXVIa-XXVIa线剖面图及XXVIb-XXVIb线剖面图,示出上述铁电体电容器的剖面结构。
此铁电体存储装置200,具有多个由立体结构的存储单元电容器200a和存储单元晶体管(未图示)构成的存储单元。这种立体结构的存储单元电容器200a,是在下部电极上的层间绝缘膜上形成具有矩形形状的开口并达到下部电极的贯通孔,在该层间绝缘膜上通过层叠方式在该贯通孔的内壁面及贯通孔开口的周缘部顺序形成基底电极层、铁电体层及上部电极层而构成的器件。
就是说,上述立体结构的存储单元电容器200a,是由在基板(未图示)上形成的下部电极22、在该下部电极22上的层间绝缘膜(未图示)的贯通孔内及其周缘部上形成的基底电极层25、在该基底电极层25上形成的铁电体层23以及在该铁电体层23上形成的上部电极24构成的。另外,图中,200b是在上述立体结构的存储单元电容器200a的表面上形成的凹部。
然而,在这种立体结构的存储单元电容器中存在的问题是,由于要求缩小存储单元的尺寸,在减小在层间绝缘膜上形成的贯通孔开口的尺寸时,在溅射及蒸镀等一般成膜处理中,很难在贯通孔内壁面上形成薄电极层及铁电体层,其结果,会使存储单元电容器的容量剧减。这一问题也成为缩小存储单元尺寸的障碍。
本发明系为解决上述问题而完成的发明,其目的在于提供一种不会导致在平面结构的存储单元电容器的上部电极和下部电极之间发生漏电及立体结构的存储单元电容器的特性劣化,可以缩小存储单元电容器的配置间隔,实现小存储单元尺寸的铁电体存储装置。
发明内容
本发明的第1方面是具有多个由存储单元晶体管和存储单元电容器构成的存储单元的铁电体存储装置,其特征在于:上述各存储单元电容器是由经上述存储单元晶体管与位线连接的下部电极、在上述下部电极的上面形成的以上述下部电极的宽度方向作为其宽度方向的铁电体层及在上述铁电体层的上面形成的以上述下部电极的宽度方向作为其宽度方向的上部电极构成的,上述各存储单元电容器的下部电极是对各存储单元电容器每个都独立的电极,上述各存储单元电容器的上部电极形成为多个存储单元电容器共用的平板电极,上述上部电极的宽度比上述铁电体层的宽度小。
根据本发明的第1方面,因为存储单元电容器的上部电极的宽度制作成比该铁电体层的宽度小,所以可以抑制在存储单元电容器的上部电极和下部电极之间的漏电的发生,结果,就可以在抑制该上部电极和下部电极之间的漏电的发生的同时缩小存储单元电容器的配置间隔而实现小的存储单元尺寸。
本发明的第2方面的特征在于在本发明的第1方面所述的铁电体存储装置中,上述下部电极的宽度比上述铁电体层的宽度小。
根据本发明的第2方面,因为存储单元电容器的下部电极的宽度制作成比该铁电体层的宽度小,所以更可以抑制在存储单元电容器的上部电极和下部电极之间的漏电的发生。
本发明的第3方面的特征在于在本发明的第2方面所述的铁电体存储装置中,上述上部电极的宽度和上述下部电极的宽度大致相同,上述上部电极的宽度方向的位置和上述下部电极的宽度方向的位置大致一致。
根据本发明的第3方面,因为存储单元电容器的上部电极的宽度制作成与下部电极的宽度大致相同的尺寸,上述上部电极和下部电极大致重叠配置,所以可以削减在存储单元阵列上占据但并不作为存储单元电容器的电容元件工作的无效区域。
本发明的第4方面的特征在于在本发明的第2方面所述的铁电体存储装置中,上述上部电极的宽度和上述下部电极的宽度大致相同,上述上部电极的宽度方向的位置和上述下部电极的宽度方向的位置不同。
根据本发明的第4方面,因为存储单元电容器的上部电极的宽度制作成与下部电极的宽度大致相同的尺寸,上述上部电极和下部电极错开配置,所以具有可以根据上述上部电极和下部电极的错开量调整存储单元电容器的电容的效果。
本发明的第5方面是具有多个由存储单元晶体管和存储单元电容器构成的存储单元的铁电体存储装置,其特征在于:上述各存储单元电容器是由经上述存储单元晶体管与位线连接的下部电极、在上述下部电极的上面形成的铁电体层及在上述铁电体层的上面形成的上部电极构成的,上述各存储单元电容器的下部电极是对各存储单元电容器每个都独立的电极,上述各存储单元电容器的上部电极形成为多个存储单元电容器共用的平板电极,上述上部电极的一个边缘的位置与上述铁电体层的边缘的位置大致一致,上述上部电极的另一个边缘位于上述铁电体层的内侧。
根据本发明的第5方面,因为将存储单元电容器的下部电极配置成为其边缘位于比铁电体层更靠内侧的位置,所以具有可以抑制在上部电极和下部电极之间发生漏电的效果。
本发明的第6方面的特征在于在本发明的第5方面所述的铁电体存储装置中,上述下部电极的一个边缘的位置与上述上部电极的一个边缘的位置大致一致。
根据本发明的第6方面,因为存储单元电容器的下部电极的一个边缘的位置与上述上部电极的一个边缘的位置大致一致,所以具有上部电极的配置间隔和下部电极的配置间隔配合起来可以使存储单元的尺寸减小的效果。
本发明的第7方面是具有多个由存储单元晶体管和存储单元电容器构成的存储单元的铁电体存储装置,其特征在于:上述各存储单元电容器是由经上述存储单元晶体管与位线连接的下部电极、在上述下部电极的上面形成的铁电体层及在上述铁电体层的上面形成的上部电极构成的,上述各存储单元电容器的下部电极是对各存储单元电容器每个都独立的电极,上述各存储单元电容器的上部电极形成为多个存储单元电容器共用的平板电极,上述上部电极的一个边缘的位置与上述铁电体层的边缘的位置大致一致,上述上部电极的另一个边缘位于比上述铁电体层更靠内侧的位置,上述下部电极的一个边缘位于上述铁电体层的内侧,并且下部电极的另一个边缘的位置与上述铁电体层的边缘的位置大致一致。
根据本发明的第7方面,因为上部电极的一个边缘位于比铁电体层更靠内侧的位置并且下部电极的一个边缘位于比铁电体层更靠内侧的位置,此外,铁电体层的一个边缘与上部电极的另一个边缘大致一致,铁电体层的另一个边缘与下部电极的另一个边缘一致,所以从上部电极的边缘至下部电极的边缘的沿面距离最大,可以更加抑制漏电的发生。
本发明的第8方面的特征在于在本发明的第1方面所述的铁电体存储装置中,上述下部电极具有沟型结构。
根据本发明的第8方面,因为存储单元电容器的下部电极制作成为沟形结构,所以可以不增大存储单元阵列上的存储单元电容器的占有面积而增大存储单元电容器的电容。
另外,由于存储单元电容器的立体结构是沟型结构,与现有的孔型立体结构的存储单元电容器相比,也具有在层间绝缘膜上形成凹部的加工容易进行,并且,在此凹部中形成铁电体层时容易使形成的该层厚度很薄的效果。其结果,可以得到容易进行加工、电容器电容可以加大的立体结构的存储单元电容器。
本发明的第9方面的特征在于在本发明的第8方面所述的铁电体存储装置中,在上述下部电极上形成的沟部的延伸方向是与上述上部电极的延伸方向平行的方向。
根据本发明的第9方面,因为在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向平行的方向,所以具有上部电极的边缘不必跨越沟部,上部电极容易加工的效果。
本发明的第10方面的特征在于在本发明的第8方面所述的铁电体存储装置中,在上述下部电极上形成的沟部的延伸方向是与上述上部电极的延伸方向垂直的方向。
根据本发明的第10方面,因为在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向垂直的方向,所以通过将上部电极和下部电极对置的区域作为在与上部电极的延伸方向垂直的方向上的长的平面形状,可以有效地增大电容器的电容。
本发明的第11方面是具有多个由存储单元晶体管和存储单元电容器构成的存储单元的铁电体存储装置,其特征在于:上述各存储单元电容器是由经上述存储单元晶体管与位线连接的下部电极、在上述下部电极的上面形成的铁电体层及在上述铁电体层的上面形成的上部电极构成的,上述各存储单元电容器的下部电极是对各存储单元电容器每个都独立的具有沟型结构的电极,上述各存储单元电容器的上部电极形成为多个存储单元电容器共用的平板电极。
根据本发明的第11方面,因为存储单元电容器的下部电极制作成为沟型结构,所以可以不增大存储单元阵列上的存储单元电容器的占有面积而增大存储单元电容器的电容。
另外,由于存储单元电容器的立体结构是沟型结构,与现有的孔型立体结构的存储单元电容器相比,也具有在层间绝缘膜上形成凹部的加工容易进行,并且,在此凹部中形成铁电体层时容易使形成的该层厚度很薄的效果。其结果,可以得到容易进行加工、电容器电容可以加大的立体结构的存储单元电容器。
本发明的第12方面的特征在于在本发明的第11方面所述的铁电体存储装置中,在上述下部电极上形成的沟部的延伸方向是与上述上部电极的延伸方向平行的方向。
根据本发明的第12方面,因为在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向平行的方向,所以具有上部电极的边缘不必跨越沟部,上部电极容易加工的效果。
本发明的第13方面的特征在于在本发明的第11方面所述的铁电体存储装置中,在上述下部电极上形成的沟部的延伸方向是与上述上部电极的延伸方向垂直的方向。
根据本发明的第13方面,因为在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向垂直的方向,所以通过将上部电极和下部电极对置的区域作为在与上部电极的延伸方向垂直的方向上的长的平面形状,可以有效地增大电容器的电容。
本发明的第14方面的特征在于在本发明的第11方面所述的铁电体存储装置中,具有上述沟型结构的下部电极是由构成上述沟部的底面部的平面状的第1下部电极部和构成上述沟部的侧面部及沟部开口周缘部的第2下部电极部构成的。
根据本发明的第14方面,因为具有上述沟型结构的下部电极是由构成上述沟部的底面部的平面状的第1下部电极部和构成上述沟部的侧面部及沟部开口周缘部的第2下部电极部构成的,所以在沟部的底面积、侧面部、及开口周缘部上,可以在相同条件下形成电极部,可以使构成电极部的导电膜的膜厚及特性均匀。
本发明的第15方面的特征在于在本发明的第11方面所述的铁电体存储装置中,具有上述沟型结构的下部电极是由构成上述沟部的底面部的第1下部电极部和只构成上述沟部的侧面部的第2下部电极部构成的。
根据本发明的第15方面,因为具有上述沟型结构的下部电极是由构成上述沟部的底面部的第1下部电极部和只构成上述沟部的侧面部的第2下部电极部构成的,所以具有可以减少在对上部电极层进行构图加工时下部电极的与上部电极接触而发生漏电的部分的效果。
附图说明
图1(a)为说明本发明的实施方式1的铁电体存储装置101的示图,示出构成存储单元的铁电体电容器101a的电极的布局。
图1(b)为图1(a)的Ia-Ia线剖面图,示出上述铁电体电容器101a的剖面结构。
图2(a)为说明本发明的实施方式2的铁电体存储装置102的示图,示出构成存储单元的铁电体电容器102a的电极的布局。
图2(b)为图2(a)的IIa-IIa线剖面图,示出上述铁电体电容器102a的剖面结构。
图3(a)为说明本发明的实施方式3的铁电体存储装置103的示图,示出构成存储单元的铁电体电容器103a的电极的布局。
图3(b)为图3(a)的IIIa-IIIa线剖面图,示出上述铁电体电容器103a的剖面结构。
图4(a)为说明本发明的实施方式4的铁电体存储装置104的示图,示出构成存储单元的铁电体电容器104a的电极的布局。
图4(b)为图4(a)的IVa-IVa线剖面图,示出上述铁电体电容器104a的剖面结构。
图5(a)为说明本发明的实施方式5的铁电体存储装置105的示图,示出构成存储单元的铁电体电容器105a的电极的布局。
图5(b)为图5(a)的Va-Va线剖面图,示出上述铁电体电容器105a的剖面结构。
图6(a)为说明本发明的实施方式6的铁电体存储装置106的示图,示出构成存储单元的铁电体电容器106a的电极的布局。
图6(b)为图6(a)的VIa-VIa线剖面图,示出上述铁电体电容器106a的剖面结构。
图7(a)为说明本发明的实施方式7的铁电体存储装置107的示图,示出构成存储单元的铁电体电容器107a的电极的布局。
图7(b)为图7(a)的VIIa-VIIa线剖面图,示出上述铁电体电容器107a的剖面结构。
图8(a)为说明本发明的实施方式8的铁电体存储装置108的示图,示出构成存储单元的铁电体电容器108a的电极的布局。
图8(b)为图8(a)的VIIIa-VIIIa线剖面图,示出上述铁电体电容器101a的剖面结构。
图9(a)为说明本发明的实施方式9的铁电体存储装置109的示图,示出构成存储单元的铁电体电容器109a的电极的布局。
图9(b)为图9(a)的IXa-IXa线剖面图,示出上述铁电体电容器109a的剖面结构。
图10(a)为说明本发明的实施方式10的铁电体存储装置110的示图,示出构成存储单元的铁电体电容器110a的电极的布局。
图10(b)为图10(a)的Xa-Xa线剖面图,示出上述铁电体电容器110a的剖面结构。
图11(a)为说明本发明的实施方式11的铁电体存储装置111的示图,示出构成存储单元的铁电体电容器111a的电极的布局。
图11(b)为图11(a)的XIa-XIa线剖面图,示出上述铁电体电容器111a的剖面结构。
图12(a)为说明本发明的实施方式12的铁电体存储装置112的示图,示出构成存储单元的铁电体电容器112a的电极的布局。
图12(b)为图12(a)的XIIa-XIIa线剖面图,示出上述铁电体电容器112a的剖面结构。
图13(a)为说明本发明的实施方式13的铁电体存储装置113的示图,示出构成存储单元的铁电体电容器113a的电极的布局。
图13(b)及图13(c)分别为图13(a)的XIIIa-XIIIa线剖面图及图13(a)的XIIIb-XIIIb线剖面图,示出上述铁电体电容器113a的剖面结构。
图14(a)为说明本发明的实施方式14的铁电体存储装置114的示图,示出构成存储单元的铁电体电容器114a的电极的布局。
图14(b)及图14(c)分别为图14(a)的XIVa-XIVa线剖面图及图14(a)的XIVb-XIVb线剖面图,示出上述铁电体电容器114a的剖面结构。
图15(a)为说明本发明的实施方式15的铁电体存储装置115的示图,示出构成存储单元的铁电体电容器115a的电极的布局。
图15(b)及图15(c)分别为图15(a)的XVa-XVa线剖面图及图15(a)的XVb-XVb线剖面图,示出上述铁电体电容器115a的剖面结构。
图16(a)为说明本发明的实施方式16的铁电体存储装置116的示图,示出构成存储单元的铁电体电容器116a的电极的布局。
图16(b)及图16(c)分别为图16(a)的XVIa-XVIa线剖面图及图16(a)的XVIb-XVIb线剖面图,示出上述铁电体电容器116a的剖面结构。
图17(a)为说明本发明的实施方式17的铁电体存储装置117的示图,示出构成存储单元的铁电体电容器117a的电极的布局。
图17(b)及图17(c)分别为图17(a)的XVIIa-XVIIa线剖面图及图17(a)的XVIIb-XVIIb线剖面图,示出上述铁电体电容器117a的剖面结构。
图18(a)为说明本发明的实施方式18的铁电体存储装置118的示图,示出构成存储单元的铁电体电容器118a的电极的布局。
图18(b)及图18(c)分别为图18(a)的XVIIIa-XVIIIa线剖面图及图18(a)的XVIIIb-XVIIIb线剖面图,示出上述铁电体电容器118a的剖面结构。
图19(a)为说明本发明的实施方式19的铁电体存储装置119的示图,示出构成存储单元的铁电体电容器119a的电极的布局。
图19(b)及图19(c)分别为图19(a)的XIXa-XIXa线剖面图及图19(a)的XIXb-XIXb线剖面图,示出上述铁电体电容器118a的剖面结构。
图20(a)为说明本发明的实施方式20的铁电体存储装置120的示图,示出构成存储单元的铁电体电容器120a的电极的布局。
图20(b)及图20(c)分别为图20(a)的XXa-XXa线剖面图及图20(a)的XVIIIb-XVIIIb线剖面图,示出上述铁电体电容器120a的剖面结构。
图21(a)为说明本发明的实施方式21的铁电体存储装置121的示图,示出构成存储单元的铁电体电容器121a的电极的布局。
图21(b)及图21(c)分别为图21(a)的XXIa-XXIa线剖面图及图21(a)的XXIb-XXIb线剖面图,示出上述铁电体电容器121a的剖面结构。
图22(a)为说明本发明的实施方式22的铁电体存储装置122的示图,示出构成存储单元的铁电体电容器122a的电极的布局。
图22(b)及图22(c)分别为图22(a)的XXIIa-XXIIa线剖面图及图22(a)的XXIIb-XXIIb线剖面图,示出上述铁电体电容器122a的剖面结构。
图23(a)为说明本发明的实施方式23的铁电体存储装置123的示图,示出构成存储单元的铁电体电容器123a的电极的布局。
图23(b)及图23(c)分别为图23(a)的XXIIIa-XXIIIa线剖面图及图23(a)的XXIIIb-XXIIIb线剖面图,示出上述铁电体电容器123a的剖面结构。
图24(a)为说明本发明的实施方式24的铁电体存储装置124的示图,示出构成存储单元的铁电体电容器124a的电极的布局。
图24(b)及图24(c)分别为图24(a)的XXIVa-XXIVa线剖面图及图24(a)的XXIVb-XXIVb线剖面图,示出上述铁电体电容器124a的剖面结构。
图25(a)为说明现有的铁电体存储装置100的示图,示出构成存储单元的铁电体电容器100a的电极的布局。
图25(b)为图25(a)的XXVa-XXVa线剖面图,示出上述铁电体电容器100a的剖面结构。
图26(a)为说明现有的铁电体存储装置200的示图,示出构成存储单元的铁电体电容器200a的电极的布局。
图26(b)及图26(c)分别为图26(a)的XXVIa-XXVIa线剖面图及图26(a)的XXVIb-XXVIb线剖面图,示出上述铁电体电容器200a的剖面结构。
具体实施方式
下面参照附图对本发明的实施方式进行说明。
(实施方式1)
图1(a)为说明本发明的实施方式1的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图1(b)为图1(a)的Ia-Ia线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式1的铁电体存储装置101,是具有将由存储单元晶体管和存储单元电容器组成的存储单元排列成的存储单元阵列,存储单元电容器的上部电极的边缘位于比构成该存储单元电容器的铁电体层的边缘更靠近内侧的位置的存储单元的结构的装置。
具体言之,在铁电体存储装置101的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向(横向)D1及第2方向(纵向)D2排列。构成各存储单元的存储单元电容器101a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在该下部电极2上形成的铁电体层3及在该铁电体层3上形成的上部电极4构成的。
其中,构成上述存储单元电容器101a的下部电极2,是对各存储单元电容器每一个都独立的电极。就是说,该下部电极2,在存储单元阵列上以矩阵形状排列,各存储单元电容器的下部电极,经贯通上述绝缘膜的接触部1与在基板上形成的对应的存储单元晶体管的活性区域(未图示)相连接。其中,接触部1,是由在上述绝缘膜上形成的接触孔内的导电材料构成的。
上述铁电体层3,是沿着第2方向D2排列的一定数目的存储单元共用的,跨越在沿着第2方向D2排列的多个下部电极2与第2方向D2延伸。此铁电体层3的与第2方向D2平行的左右边缘31a及32a,与位于铁电体层3的下侧的多个下部电极2的与第2方向D2平行的左右边缘21a及22a一致或大致一致。
上部电极4,与上述铁电体层3一样,是沿着第2方向D2排列的一定数目的存储单元共用的,是跨越在沿着第2方向D2排列的多个下部电极2与第2方向D2延伸的平板电极。此上部电极4的与第2方向D2平行的左右边缘41a及42a,分别位于比上述铁电体层3的左右边缘31a及32a更靠近内侧的位置。
下面对存储单元电容器101a的下部电极2、铁电体层3及上部电极4的加工方法予以简单说明。
在基板上形成构成存储单元的存储单元晶体管,在整个表面上形成绝缘膜之后,在与该绝缘膜的各存储单元晶体管的活性区域相对应的部分上形成接触孔,在该接触孔内填充导电材料形成接触部1。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为各存储单元电容器的下部电极2。另外,此时的下部电极层的加工,是通过加工使下部电极层成为与上部电极4延伸的第2方向D2垂直的第1方向D1平行的带状,也可以将各下部电极2通过构图形成跨越沿着第1方向D1排列的多个接触部1的带状。
此外,在其上顺序形成铁电体层及上部电极层,这些是分别使用不同的掩模进行加工的。此时,在上部电极层加工中使用比铁电体层的加工中使用的掩模的宽度窄的掩模。就是说,上部电极层加工中使用的掩模的宽度,即电极加工掩模的第1方向D1的尺寸比铁电体层加工中使用的掩模的宽度,即铁电体加工掩模的第1方向D1的尺寸小。
在实际制造时,铁电体层及上部电极层的加工可以使用种种方法进行。
例如,在铁电体层及上部电极层加工中,可以采用在形成铁电体层及上部电极层之后,使用电极加工掩模对上部电极层进行加工而形成上部电极形状,其后,使用铁电体加工掩模对铁电体层进行加工而形成跨越多个下部电极2的带状的铁电体层3的方法(第1加工方法)。
另外,在铁电体层及上部电极层的加工中,可以采用使用铁电体加工掩模对铁电体层及上部电极层进行加工形成铁电层3和具有与该铁电体层3相同的平面图形的上部电极层,其后,使用电极加工掩模对上部电极层进行加工而形成上部电极形状的方法(第2加工方法)。
此外,在铁电体层及上部电极层的加工中,可以采用在使用铁电体加工掩模对铁电体层进行加工时,对先加工的,例如,带状的下部电极层也使用铁电体加工掩模进行加工而形成与各存储单元相对应的下部电极的方法(第3加工方法)。
这样,在本实施方式1中,因为是将存储单元制作成为存储单元电容器的上部电极的边缘位于比该铁电体层的边缘更靠近内侧的位置的存储单元结构,所以具有可以抑制或防止在上部电极和下部电极之间漏电的效果。
另外,还具有可以在对铁电体层进行掩模加工时,对先加工的,例如,带状的下部电极也进行加工时,以与铁电体层的加工相同的掩模进行对下部电极的分离的效果。就是说,可以实现不受下部电极的加工掩模和铁电体加工掩模的掩模错开的影响而确保下部电极的大小的存储单元结构。
(实施方式2)
图2(a)为说明本发明的实施方式2的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图2(b)为图2(a)的IIa-IIa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式2,是使一个铁电体层与上述实施方式1中相邻的两个平板电极相对应的实施方式1的应用例,是使对实施方式1中的沿着第2方向D2的下部电极列每一个配置的铁电体层成为沿着第2方向D2的相邻的两个下部电极列共用的铁电体层3b的实施方式。所以,此实施方式2的存储单元的结构,是上部电极4的沿着纵向(第2方向)D2的左右的边缘4a及4b位于比沿着铁电体层3b的纵向D2的左右的边缘3b1及3b2更靠近内侧的位置的结构。
另外,在本实施方式2中,在下部电极层加工时,对各存储单元电容器的下部电极2的纵向的左右边缘的一个不进行加工而是在铁电体层加工之际对在下部电极层加工时未加工的下部电极的边缘进行加工。结果,在未加工铁电体层的部分中,存储单元电容器的配置间隔减小而可以缩小存储单元面积。
具体言之,在本实施方式2的铁电体存储装置102的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器102a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在该下部电极2上形成的铁电体层3b及在该铁电体层3b上形成的上部电极4构成的。
其中,上述下部电极2与实施方式1中的相同,下部电极2经接触部1与存储单元晶体管的活性区域(未图示)相连接。
上述铁电体层3b,成为沿着第2方向D2的相邻的两个存储单元列共用的,跨越在沿着第2方向D2排列的相邻的两个下部电极列的形状。此铁电体层3b的与第2方向D2平行的左边缘31a,与位于铁电体层3b的下侧的相对置的两个下部电极列的左侧列的下部电极2的与第2方向D2平行的左边缘21a一致或大致一致。此铁电体层3b的与第2方向D2平行的右边缘32a,与位于铁电体层3b的下侧的相对置的两个下部电极列的右侧列的下部电极2的与第2方向D2平行的右边缘22a一致或大致一致。
上述上部电极4,与实施方式1中的相同,此上部电极4的与第2方向D2平行的左右边缘41a及42a分别位于比上述铁电体层3b的左右边缘31a及32a更靠近内侧的位置。
下面对存储单元电容器101a的下部电极2、铁电体层3b及上部电极4的加工方法予以简单说明。
首先,与实施方式1一样地形成存储单元晶体管、绝缘膜及接触部1。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为各存储单元电容器的下部电极2。此时,经过加工使下部电极层分离成为在沿着第1方向D1排列的相邻的两个接触部1上跨越的部分。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层加工中使用比铁电体层的加工中使用的掩模的宽度窄的掩模。
在实际制造时,铁电体层及上部电极层的加工可以使用种种方法进行。
例如,在铁电体层及上部电极层加工中,可以采用在形成铁电体层及上部电极层之后,使用电极加工掩模对上部电极层进行加工而形成上部电极形状,其后,使用铁电体加工掩模对铁电体层进行加工而形成跨越沿着纵向D2排列的两列的下部电极2的很宽的带状的铁电体层3b的方法(第1加工方法)。
另外,在铁电体层及上部电极层的加工中,可以采用使用铁电体加工掩模对铁电体层及上部电极层进行加工形成铁电层3和具有与该铁电体层3相同的平面图形的上部电极层,其后,使用电极加工掩模对上部电极层进行加工而形成上部电极形状的方法(第2加工方法)。
此外,在铁电体层及上部电极层的加工中,可以采用在使用铁电体加工掩模对铁电体层进行加工时,对先加工的,例如,跨越相邻两个接触部1的带状的下部电极层也使用铁电体加工掩模进行加工而形成与各存储单元相对应的下部电极的方法(第3加工方法)。
这样,在本实施方式2中,与实施方式1一样,因为是将存储单元制作成为存储单元电容器的上部电极4的左右边缘位于比该铁电体层3b的边缘更靠近内侧的位置的存储单元结构,所以具有可以抑制或防止在上部电极和下部电极之间漏电的效果。
另外,还具有可以在对铁电体层进行掩模加工时,对先加工的,例如,带状的下部电极也进行加工时,以与铁电体层的加工相同的掩模进行对下部电极的分离的效果。
另外,在该实施方式2中,因为将铁电层制作成为跨越相邻两列的下部电极的很宽的带状,所以在这两个下部电极列之间不进行分离铁电体膜的加工。因此,与实施方式1相比具有可以进一步缩小存储单元面积的效果。
另外,在上述实施方式2中,是通过加工使铁电体层跨越两条板线,但铁电体层也可以加工成为跨越大于等于三条板线。
(实施方式3)
图3(a)为说明本发明的实施方式3的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图3(b)为图3(a)的IIIa-IIIa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式3的铁电体存储装置103,是具有将由存储单元晶体管和存储单元电容器组成的存储单元排列成的存储单元阵列,存储单元电容器的上部电极的边缘位于比该存储单元电容器的铁电体层的边缘更靠近内侧的位置,存储单元电容器的下部电极层的边缘也位于比铁电体层的边缘更靠近内侧的位置的存储单元的结构的装置。
具体言之,在铁电体存储装置103的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器103a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2c,在该下部电极2c上形成的铁电体层3c及在该铁电体层3c上形成的上部电极4c构成的。
其中,上述下部电极2c,是对各存储单元电容器每一个都独立的电极。就是说,该下部电极2c,在存储单元阵列上以矩阵形状排列,各下部电极2c,经贯通上述绝缘膜的接触部1与在基板上形成的对应的存储单元晶体管的活性区域(未图示)相连接。其中,接触部1,与实施方式1一样,是由在上述绝缘膜上形成的接触孔内的导电材料构成的。
上述铁电体层3c,是沿着第2方向D2排列的一定数目的存储单元共用的,跨越在沿着第2方向D2排列的多个下部电极2c与第2方向D2延伸。此铁电体层3c的与第2方向D2平行的左右边缘31c及32c,位于在铁电体层3的下侧的多个下部电极2c的与第2方向D2平行的左右边缘21c及22c的外侧。
上述上部电极4c,与上述铁电体层3c一样,是沿着第2方向D2排列的一定数目的存储单元共用的,跨越在沿着第2方向D2排列的多个下部电极2c与第2方向D2延伸的平板电极。此上部电极4c的与第2方向D2平行的左右边缘41c及42c,分别位于比上述铁电体层3c的左右边缘31c及32c更靠近内侧的位置,位于上述上部电极2c的左右边缘21c及22c的外侧。
下面对存储单元电容器101a的下部电极2c、铁电体层3c及上部电极4c的加工方法予以简单说明。
首先,与实施方式1一样地形成存储单元晶体管、绝缘膜及接触部。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为对各存储单元电容器分别独立的下部电极2c。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层加工中使用比铁电体层的加工中使用的掩模的宽度窄的掩模。
在实际制造时,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
就是说,在铁电体层及上部电极层加工中,可以采用在形成铁电体层及上部电极层之后,使用电极加工掩模对上部电极层进行加工而形成上部电极4c形状,其后,使用铁电体加工掩模对铁电体层进行加工而形成跨越多个下部电极2c的带状的铁电体层3c的方法(第1加工方法)。
另外,在铁电体层及上部电极层的加工中,可以采用使用铁电体加工掩模对铁电体层及上部电极层进行加工形成铁电层3c和具有与该铁电体层3c相同的平面图形的上部电极层,其后,使用电极加工掩模对该上部电极层进行加工而形成上部电极4c形状的方法(第2加工方法)。
这样,在本实施方式3中,与实施方式1一样,因为是将存储单元制作成上部电极4c的边缘41c及42c位于比铁电体层3c的边缘31c及32c更靠近内侧的位置的存储单元结构,所以具有可以使上部电极和下部电极之间漏电难以发生的效果。
另外,在本实施方式3中,与实施方式1不同,因为下部电极2c的边缘21c及22c是位于比铁电体层3c的边缘31c及32c更靠近内侧的位置,所以具有可以使上部电极和下部电极之间漏电更加难以发生的效果。
(实施方式4)
图4(a)为说明本发明的实施方式4的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图4(b)为图4(a)的IVa-IVa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式4,是使一个铁电体层与上述实施方式3中相邻的两个平板电极相对应的实施方式3的应用例,是使对实施方式3中的沿着第2方向D2的下部电极列每一个配置的铁电体层成为沿着第2方向D2的相邻的两个下部电极列共用的铁电体层3d的实施方式。所以,此实施方式4的存储单元的结构,是上部电极4c的沿着纵向(第2方向)D2的左右的边缘41c及42c位于比沿着纵向D2的铁电体层3d的左右的边缘31d及32d更靠近内侧的位置,下部电极2c的沿着纵向(第2方向)D2的左右的边缘21c及22c位于比沿着纵向D2的铁电体层3d的左右的边缘31d及32d更靠近内侧的位置的结构。
具体言之,在本实施方式4的铁电体存储装置104的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器104a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2c、在该下部电极2c上形成的铁电体层3d及在该铁电体层3d上形成的上部电极4c构成的。
其中,上述下部电极2c与实施方式3中的相同,下部电极2c经接触部1与存储单元晶体管的活性区域(未图示)相连接。
上述铁电体层3d,成为沿着第2方向D2的相邻的两个存储单元列共用的,跨越在沿着第2方向D2排列的相邻的两个下部电极列的形状。此相邻的两列下部电极的与第2方向D2平行的左右边缘21c及22c,位于铁电体层3d的与第2方向D2平行的左右边缘31d及32d的内侧。
上述上部电极4c,与实施方式3中的相同,此上部电极4c的与第2方向D2平行的左右边缘41c及42c分别位于比上述铁电体层3d的左右边缘31c及32c更靠近内侧的位置。
下面对存储单元电容器103a的下部电极2c、铁电体层3d及上部电极4c的加工方法予以简单说明。
首先,与实施方式3一样地形成存储单元晶体管、绝缘膜及接触部1。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为各存储单元电容器的下部电极2c。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层加工中使用比铁电体层的加工中使用的掩模的宽度窄的掩模。
在实际制造时,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
就是说,在铁电体层及上部电极层加工中,可以采用在形成铁电体层及上部电极层之后,使用电极加工掩模对上部电极层进行加工而形成上部电极4c形状,其后,使用铁电体加工掩模对铁电体层进行加工而形成跨越沿着纵向D2排列的两列的下部电极2的很宽的带状的铁电体层3d的方法(第1加工方法)。
另外,在铁电体层及上部电极层的加工中,可以采用使用铁电体加工掩模对铁电体层及上部电极层进行加工形成铁电层3d和具有与该铁电体层3d相同的平面图形的上部电极层,其后,使用电极加工掩模对上部电极层进行加工而形成上部电极4c形状的方法(第2加工方法)。
这样,在本实施方式4中,因为是将存储单元制作成为存储单元电容器的上部电极4c的左右边缘位于比该铁电体层3d的边缘更靠近内侧的位置的存储单元结构,所以具有可以抑制或防止在上部电极和下部电极之间漏电的效果。
另外,在本实施方式4中,与实施方式1不同,因为下部电极2c的边缘21c及22c是位于比铁电体层3d的边缘31d及32d更靠近内侧的位置,所以具有可以使上部电极和下部电极之间漏电更加难以发生的效果。
此外,在本实施方式4中,因为是将铁电体层制作成为跨越相邻两列的下部电极的很宽的带状,所以在这两个下部电极列之间不进行分离铁电体膜的加工。因此,与实施方式3相比具有可以更缩小存储单元面积的效果。
(实施方式5)
图5(a)为说明本发明的实施方式5的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图5(b)为图5(a)的Va-Va线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式5的铁电体存储装置105,是具有将由存储单元晶体管和存储单元电容器组成的存储单元排列成的存储单元阵列,存储单元电容器的上部电极的边缘位于比铁电体层的边缘更靠近内侧的位置,下部电极层的边缘也位于比铁电体层的边缘更靠近内侧的位置,上部电极和下部电极的宽度相同或大致相同,上部电极和下部电极位于同一位置而重叠的存储单元的结构的装置。
具体言之,在铁电体存储装置105的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器105a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2c,在该下部电极2c上形成的铁电体层3及在该铁电体层3上形成的上部电极4构成的。
其中,上述下部电极2c与实施方式3中的相同,下部电极2c,与实施方式3一样,经接触部1与在基板上形成的对应的存储单元晶体管的活性区域(未图示)相连接。另外,上述铁电体层3及上部电极4,与实施方式1中的相同。此铁电体层3的与第2方向D2平行的左右边缘31a及32a,位于在铁电体层3的下侧的多个下部电极2的与第2方向D2平行的左右边缘21a及22a的外侧。
此上部电极4的与第2方向D2平行的左右边缘41a及42a,分别位于比上述铁电体层3的左右边缘31a及32a更靠近内侧的位置,位于与上述上部电极2c的左右边缘21c及22c相同的位置或大致相同的位置。
下面对存储单元电容器105a的下部电极2c、铁电体层3及上部电极4的加工方法予以简单说明。
首先,与实施方式1一样地形成存储单元晶体管、绝缘膜及接触部。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为对各存储单元电容器分别独立的下部电极2c。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极加工中使用比铁电体层的加工掩模更细,与下部电极加工掩模宽度相同或宽度大致相同的掩模。
在实际制造时,与实施方式3一样,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
这样,在本实施方式5中,由于上部电极的边缘位于比铁电体层的边缘更靠近内侧的位置,下部电极的边缘位于比铁电体层的边缘更靠近内侧的位置,所以具有在上部电极和下部电极之间没有漏电的效果。此外,由于上部电极和下部电极的宽度大致相同,并且这些电极位于相同位置,所以具有可以将存储单元制作为以小的存储单元面积确保大的电容器有效面积的结构的效果。
(实施方式6)
图6(a)为说明本发明的实施方式6的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图6(b)为图6(a)的VIa-VIa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式6,是使一个铁电体层与上述实施方式5中相邻的两个平板电极(上部电极)相对应的实施方式5的应用例,是使对实施方式5中的沿着第2方向D2的下部电极列每一个配置的铁电体层3成为沿着第2方向D2的相邻的两个下部电极列共用的铁电体层3f的实施方式。
所以,其中,存储单元电容器106a由上述上部电极4、铁电体层3f及下部电极2c构成。于是,此实施方式6的存储单元的结构,是上部电极4的沿着纵向(第2方向)D2的左右的边缘41a及42a位于比铁电体层3f的沿着纵向D2的左右的边缘31f及32f更靠近内侧的位置,下部电极2c的沿着纵向(第2方向)D2的左右的边缘21c及22c位于比铁电体层3f的沿着纵向D2的左右的边缘31f及32f更靠近内侧的位置,上部电极和下部电极的宽度大致相同,在上部电极和下部电极的存储单元阵列上的第1方向D1上的位置相同的结构。
下面对存储单元电容器106a的下部电极2c、铁电体层3f及上部电极4的加工方法予以简单说明。
首先,与实施方式5一样地形成存储单元晶体管、绝缘膜及接触部1。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为各存储单元电容器的下部电极2c。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层的加工中使用比铁电体层的加工中使用的掩模的宽度窄的掩模。
在实际制造时,与实施方式4一样,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
这样,在本实施方式6中,因为是将存储单元制作成为上部电极4c的左右边缘位于比铁电体层3f的左右边缘更靠近内侧的位置,下部电极2c的左右边缘位于比铁电层3f的左右边缘更靠近内侧的位置的存储单元结构,所以具有在上部电极和下部电极之间没有漏电的效果。
此外,由于上部电极和下部电极的宽度大致相同,这些电极位于相同位置,所以具有可以将存储单元制作为以小的存储单元面积确保大的电容器有效面积的结构的效果。
此外,在本实施方式6中,因为是将铁电体层3f制作成为跨越相邻两列的下部电极2c的很宽的带状,所以在这两个下部电极列之间不进行分离铁电体膜的加工。因此,与实施方式5相比具有可以更缩小存储单元面积的效果。
(实施方式7)
图7(a)为说明本发明的实施方式7的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图7(b)为图7(a)的VIIa-VIIa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式7的铁电体存储装置107,是具有使实施方式5的上部电极和下部电极沿着第1方向D1错开配置的存储单元结构的装置,存储单元电容器的上部电极的边缘位于比铁电体层的边缘更靠近内侧的位置,下部电极层的边缘也位于比铁电体层的边缘更靠近内侧的位置。
具体言之,在铁电体存储装置107的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器107a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2g,在该下部电极2g上形成的铁电体层3及在该铁电体层3上形成的上部电极4g构成的。
其中,上述下部电极2g,是沿着第1方向D1向纸面左侧错开实施方式5的下部电极2c以使其边缘21c及22c不会伸出到铁电体层3的边缘31a及32a的外侧而成的。上述铁电体层3,与实施方式5中的相同。上述上部电极4g,是沿着第1方向D1向纸面右侧错开实施方式5的上部电极4以使其边缘41a及42a不会伸出到铁电体层3的边缘31a及32a的外侧而成的。另外,21g及22g,是下部电极2g的左右边缘,41g及42g是上部电极4g的左右边缘。
下面对存储单元电容器107a的下部电极2g、铁电体层3及上部电极4g的加工方法予以简单说明。
首先,与实施方式1一样地形成存储单元晶体管、绝缘膜及接触部。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为对各存储单元电容器独立的下部电极2c。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层的加工中使用比铁电体层的加工中使用的掩模的宽度窄,与下部电极的宽度大致相同的宽度的掩模。
在实际制造时,如在实施方式3所说明的,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
这样,在本实施方式7中,因为是将存储单元制作成为上部电极的边缘位于比铁电体层的边缘更靠近内侧的位置,下部电极的边缘位于比铁电体层的边缘更靠近内侧的位置的存储单元结构,所以具有在上部电极和下部电极之间没有漏电的效果。
此外,因为上部电极和下部电极是沿着第1方向D错开配置的,所以除掉电极边缘附近,只使用电极中心附近的膜质稳定的部分作为铁电体电容器区域,所以具有可以实现特性稳定的电容元件的效果。
(实施方式8)
图8(a)为说明本发明的实施方式8的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图8(b)为图8(a)的VIIIa-VIIIa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式8,是使一个铁电体层与上述实施方式7中相邻的两个平板电极(即上部电极)相对应的实施方式7的应用例,是使对实施方式7中的沿着第2方向D2的下部电极列每一个配置的铁电体层成为沿着第2方向D2的相邻的两个下部电极列共用的铁电体层3h的实施方式。
所以,其中,存储单元电容器108a由上述上部电极4g、铁电体层3h及下部电极2g构成。另外,此实施方式8的存储单元的结构,是上部电极4g的沿着纵向(第2方向)D2的左右的边缘41g及42g位于比铁电体层3h的沿着纵向D2的左右的边缘31h及32h更靠近内侧的位置,下部电极2g的沿着纵向(第2方向)D2的左右的边缘21g及22g位于比铁电体层3h的沿着纵向D2的左右的边缘31h及32h更靠近内侧的位置的结构。
下面对存储单元电容器108a的下部电极2g、铁电体层3h及上部电极4g的加工方法予以简单说明。
首先,与实施方式7一样地形成存储单元晶体管、绝缘膜及接触部1。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为各存储单元电容器的下部电极2g。
之后,在整个表面上顺序形成铁电层及上部电极层,这些铁电层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层加工中使用比铁电体层的加工掩模更细,与下部电极加工掩模宽度大致相同的掩模。
在实际制造时,与实施方式4一样,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
这样,在本实施方式8中,因为是将存储单元制作成为上部电极的边缘位于比铁电体层的边缘更靠近内侧的位置,下部电极的边缘位于比铁电体层的边缘更靠近内侧的位置的存储单元结构,所以具有在上部电极和下部电极之间没有漏电的效果。
此外,因为上部电极和下部电极是沿着第1方向D错开配置的,所以除掉电极边缘附近,只使用电极中心附近的膜质稳定的部分作为铁电体电容器区域,所以具有可以实现特性稳定的电容元件的效果。
此外,在本实施方式8中,因为是将铁电体层制作成为跨越相邻两列的下部电极的很宽的带状,所以在这两个下部电极列之间不进行分离铁电体膜的加工。因此,与实施方式7相比具有可以进一步缩小存储单元面积的效果。
(实施方式9)
图9(a)为说明本发明的实施方式9的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图9(b)为图9(a)的IXa-IXa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式9的铁电体存储装置109,是具有将由存储单元晶体管和存储单元电容器组成的存储单元排列成的存储单元阵列,存储单元电容器的上部电极的边缘的一部分位于比该存储单元电容器的铁电体层的边缘更靠近内侧的位置,上部电极的另一边缘位于与该存储单元电容器的铁电体层的边缘一致的位置的存储单元的结构的装置。
具体言之,在本实施方式9的铁电体存储装置109的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器109a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2c,在该下部电极2c上形成的铁电体层3i及在该铁电体层3i上形成的上部电极4c构成的。
其中,上述下部电极2c与实施方式3中的相同,下部电极2c,经接触部1与存储单元晶体管的活性区域(未图示)相连接。
上述铁电体层3i,成为沿着第2方向D2的相邻的两个存储单元列共用的,跨越在沿着第2方向D2排列的相邻的两个下部电极列的形状。此相邻的两列下部电极的与第2方向D2平行的左右边缘21c及22c,位于铁电体层3i的与第2方向D2平行的左右边缘31i及32i的内侧。
上述上部电极4c,与实施方式3中的相同,此上部电极4c的与第2方向D2平行的左右边缘41c及42c分别位于比上述铁电体层3i的左右边缘31i及32i更靠近内侧的位置。
下面对存储单元电容器109a的下部电极2c、铁电体层3i及上部电极4c的加工方法予以简单说明。
首先,与实施方式3一样地形成存储单元晶体管、绝缘膜及接触部1。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为各存储单元电容器的下部电极2c。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层加工中使用比铁电体层的加工中使用的掩模的宽度窄的掩模。
在实际制造时,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。对铁电体层的边缘和上部电极的边缘一致的部分,可以在铁电体层加工时也同时加工上部电极。
这样,在本实施方式9中,因为是将存储单元制作成为下部电极的边缘位于比铁电体层的边缘更靠近内侧的位置的存储单元结构,所以具有在上部电极和下部电极之间没有漏电的效果。
另外,在本实施方式9中,与实施方式8一样,因为是将铁电体层制作成为跨越相邻两列的下部电极的很宽的带状,所以在这两个下部电极列之间不进行分离铁电体膜的加工。因此,与实施方式8一样,更具有可以缩小存储单元面积的效果。
(实施方式10)
图10(a)为说明本发明的实施方式10的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图10(b)为图10(a)的Xa-Xa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式10的铁电体存储装置110,是具有将由存储单元晶体管和存储单元电容器组成的存储单元排列成的存储单元阵列,存储单元电容器的上部电极的边缘位于比该存储单元电容器的铁电体层的边缘更靠近内侧的位置,并且位于与下部电极的边缘大致相同的位置,而上部电极的另一边缘位于与该存储单元电容器的铁电体层的边缘一致的位置的存储单元的结构的装置。
换言之,本实施方式10的存储单元的结构,是使实施方式9中的位于一个铁电体层3i下侧的两列的下部电极的间隔变窄,以使左侧列的下部电极的右侧边缘22j和右侧列的下部电极的左侧边缘21j分别与铁电体层3i上的相邻两列的左列的上部电极4c的右侧边缘42c和相邻的两列的右侧列的上部电极4c的左侧边缘42c相一致。
其中,构成各存储单元的存储单元电容器110a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2j,在该下部电极2j上形成的铁电体层3i及在该铁电体层3i上形成的上部电极4c构成的。
下面对存储单元电容器110a的下部电极2j、铁电体层3i及上部电极4j的加工方法予以简单说明。
首先,与实施方式1一样地形成存储单元晶体管、绝缘膜及接触部。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为对各存储单元电容器独立的下部电极2j。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层的加工中使用比铁电体层的加工中使用的掩模的宽度窄的掩模。
在实际制造时,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
另外,对和铁电体层的边缘一致的上部电极边缘,可以在铁电体层加工时进行加工。
这样,在本实施方式10中,因为是将存储单元制作成为下部电极的边缘位于比铁电体层的边缘更靠近内侧的位置的存储单元结构,所以具有在上部电极和下部电极之间没有漏电的效果。
另外,由于与铁电体层上的上部电极相对置的边缘的位置,与铁电体层的下侧的两列的下部电极的相对置的边缘的位置大致一致,所以具有可以缩小存储单元尺寸的效果。
(实施方式11)
图11(a)为说明本发明的实施方式11的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图11(b)为图11(a)的XIa-XIa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式11的铁电体存储装置111,是具有使实施方式5的上部电极和下部电极沿着第1方向(横向)D1错开配置的存储单元结构的装置,存储单元电容器的上部电极的右侧边缘位于比铁电体层的右侧边缘更靠近内侧的位置,上部电极的左侧边缘与铁电体层的左侧边缘一致,下电极层的左侧边缘位于比铁电体层的左侧边缘更靠近内侧的位置,上部电极的右侧边缘与铁电体层的右侧边缘一致。
具体言之,在铁电体存储装置111的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器111a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2j,在该下部电极2j上形成的铁电体层3j及在该铁电体层3j上形成的上部电极4j构成的。
其中,上述下部电极2j,是沿着第1方向D1向纸面右侧错开实施方式5的下部电极2c以使其右侧边缘21c与铁电体层3的右侧边缘31a一致而成的。上述铁电体层3j的宽度小于实施方式5中的铁电体层3的宽度。上述上部电极4j,是沿着第1方向D1向纸面左侧错开实施方式5的上部电极4以使左侧边缘41a与铁电体层3的左侧边缘31a一致而成的。另外,21j及22j,是下部电极2j的左侧及右侧边缘,41j及42j,是上部电极4j的左侧及右侧边缘。
下面对存储单元电容器111a的下部电极2j、铁电体层3j及上部电极4j的加工方法予以简单说明。
首先,与实施方式1一样地形成存储单元晶体管、绝缘膜及接触部。
之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为对各存储单元电容器独立的下部电极2j。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层的加工中使用比铁电体层的加工中使用的掩模的宽度窄,与下部电极大致相同宽度的掩模。
在实际制造时,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
对铁电体层的边缘和上部电极的边缘一致的部分,也可以在铁电体层加工时也同时加工上部电极。
这样,在本实施方式11中,因为是将存储单元制作成为下部电极的边缘位于比铁电体层的边缘更靠近内侧的位置,所以具有在上部电极和下部电极之间没有漏电的效果。
另外,因为上部电极和下部电极是沿着第1方向D错开配置的,所以除掉电极边缘附近,只使用电极中心附近的膜质稳定的部分作为铁电体电容器区域,所以具有可以实现特性稳定的电容元件的效果。
(实施方式12)
图12(a)为说明本发明的实施方式12的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。另外,图12(b)为图12(a)的XIIa-XIIa线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式12的铁电体存储装置112是实施方式8的铁电体存储装置108的更具体的装置,在图12(a)及图12(b)中示出实施方式8的铁电体存储装置108的存储单元晶体管及位线等存储单元阵列。
具体言之,在铁电体存储装置112的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。在此存储单元阵列上沿着存储单元的排列方向D2排列多条字线11,而沿着存储单元的排列方向D1排列多条位线12。上述字线11的位于存储单元晶体管的活性区域上的部分为该存储单元晶体管的栅极,另外,上述位线12经位线接触部13与上述存储单元晶体管的活性区域相连接。
构成各存储单元的存储单元电容器112a,是由在基板10上经绝缘膜(未图示)形成的下部电极2g,在该下部电极2g上形成的铁电体层3h及在该铁电体层3h上形成的上部电极4g构成的。其中,上述下部电极2g、铁电体层3h及上部电极4g与实施方式8中的相同。
下面对存储单元电容器112a的下部电极2g、铁电体层3h及上部电极4g的加工方法予以简单说明。
首先,在基板10的表面区域中形成存储单元晶体管的活性区域(未图示),在基板10上经栅绝缘膜(未图示)形成字线12。此外,形成层间绝缘膜,在该层间绝缘膜上形成位线接触部13,其后,形成位线11并使其与位线接触部13相连接。
于是,再在形成层间绝缘膜之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为对各存储单元电容器独立的下部电极2g。
其后,在整个表面上顺序形成铁电体层及上部电极层,这些铁电体层及上部电极层是分别使用不同的掩模进行加工的。
此时,在上部电极层的加工中使用比铁电体层的加工中使用的掩模的宽度窄,与下部电极大致相同宽度的掩模。
在实际制造时,既可以在上部电极的加工后对铁电体层进行加工,也可以在铁电体层的加工后对上部电极进行加工。
这样,在本实施方式12中,因为是将存储单元制作成为上部电极的边缘位于比铁电体层的边缘更靠近内侧的位置,下部电极的边缘位于铁电层的边缘的内侧的存储单元结构,所以具有在上部电极和下部电极之间没有漏电的效果。
另外,因为上部电极和下部电极是沿着第1方向D错开配置的,所以除掉电极边缘附近,只使用电极中心附近的膜质稳定的部分作为铁电体电容器区域,所以具有可以实现特性稳定的电容元件的效果。
此外,在本实施方式12中,与实施方式8一样,因为是将铁电体层制作成为跨越相邻两列的下部电极的很宽的带状,所以在这两个下部电极列之间不进行分离铁电体膜的加工。因此,与实施方式8一样,更具有可以缩小存储单元面积的效果。
另外,在本实施方式8中,是将位线配置在比存储单元电容器更靠下侧的位置,但位线也可以配置在存储单元电容器的上侧。
(实施方式13)
图13(a)为说明本发明的实施方式13的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局,图13(b)及图13(c)分别为图13(a)的XIIIa-XIIIa线剖面图及图13(a)的XIIIb-XIIIb线剖面图,示出上述铁电体电容器的剖面结构。另外,以下将铁电体电容器称为存储单元电容器。
本实施方式13的铁电体存储装置113,具有将由存储单元晶体管和存储单元电容器组成的存储单元排列成的存储单元阵列。另外,在此实施方式13中,铁电体存储装置的存储单元,是沿着存储单元的排列方向D2在存储单元电容器的多个下部电极2上形成跨越这些下部电极2的沟部,制作成在该沟部内及其周边区域上形成基底电极层5、铁电体层3m及上部电极4m的存储单元结构,增加存储单元电容器的电容的存储单元。
具体言之,在铁电体存储装置113的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器113a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在跨越多个下部电极2的带状沟部内及其周边部上形成的基底电极层5、在该基底电极层5上形成的铁电体层3m以及在该铁电体层3m上形成的上部电极4m构成的。
其中,构成上述存储单元电容器113a的下部电极2,是对各存储单元电容器每一个都独立的电极。就是说,该下部电极2,在存储单元阵列上以矩阵形状排列,各存储单元电容器的下部电极,经贯通上述绝缘膜的接触部1与在基板上形成的对应的存储单元晶体管的活性区域(未图示)相连接。其中,接触部1,是由在上述绝缘膜上形成的接触孔内的导电材料构成的。
另外,在上述下部电极上形成的层间绝缘膜(未图示)上形成跨越多个下部电极2的带状开孔(以下也称其为沟部),上述基底电极层5,在带状开孔内的下部电极2露出的区域及其周边区域上形成。另外,上述铁电体层3m在上述基底电极层5上形成。
其中,铁电体层3m及基底电极层5,是对各存储单元电容器每一个都独立的。
上述上部电极4m,是沿着第2方向D2排列的一定数目的存储单元共用的,在上述沟部内及其周边的铁电体层3m上,跨越在沿着第2方向D2排列的多个下部电极2而形成的。
另外,图中113b是跨越多个存储单元电容器113a沿着第2方向D2上延伸的沟部。
下面对存储单元电容器113的下部电极2、基底电极层5、铁电体层3m及上部电极4m的加工方法予以简单说明。
在基板(未图示)形成构成存储单元的存储单元晶体管,并在整个表面上形成绝缘膜之后,在与该绝缘膜的各存储单元晶体管的活性区域相对应的部分上形成接触孔,在该接触孔内填充导电材料形成接触部1。
如上所述,在形成接触部1之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为各存储单元电容器的下部电极2。
其后,在整个表面上形成层间绝缘膜(未图示),在该层间绝缘膜上沿着第2方向D2形成沟部一直到达上述下部电极2,在其上形成立体结构用的基底电极层5。此外,在基底电极层上形成铁电体层3,在此状态下将铁电体层及基底电极层加工成为与第1方向D1平行的带状并跨越沿着第1方向D1排列的多个接触部1。
之后,在整个表面上形成上部电极层,将该上部电极层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1。此时,对先加工成为带状的铁电体层及基底电极层进行与各存储单元电容器相应的加工。
结果,就形成具有本实施方式13的存储单元结构的存储单元。
这样,在本实施方式13中,因为在下部电极2的加工中使用横向D1的带状掩模,在上部电极4m的加工中使用纵向的带状掩模,所以可以不受掩模错开的影响而确保存储单元电容器的有效区域的大小。
另外,因为是将各个存储单元电容器制作成为沟型立体结构,所以与现有的具有孔型立体结构的存储单元电容器相比,也具有在层间绝缘膜上形成凹部的加工容易进行,并且,在此沟部中形成铁电体层时也容易使形成的该层厚度很薄的效果。
另外,因为在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向平行的方向,所以具有上部电极的边缘不必跨越沟部,上部电极容易加工的效果。
其结果,在本实施方式13中,可以得到容易进行加工、电容器电容可以加大的立体结构的存储单元电容器。
(实施方式14)
图14(a)为说明本发明的实施方式14的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图14(b)及图14(c)分别为图14(a)的XIVa-XIVa线剖面图及图14(a)的XIVb-XIVb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式14的铁电体存储装置114,是将实施方式13的铁电体存储装置113的上部电极4m及铁电体层3m的第1方向D1及第2方向D2中的尺寸比下部电极2及基底电极层5的第1方向D1及第2方向D2中的尺寸相对加大,从而抑制在上部电极和下部电极之间的漏电的结构。
具体言之,本实施方式14的存储单元电容器114a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2n,在跨越多个下部电极2n的带状沟部内及其周边部上形成的基底电极层5n、在该基底电极层5n上形成的铁电体层3m以及在该铁电体层3m上形成的上部电极4m构成的。其中,下部电极2n的横向D1的尺寸及纵向D2的尺寸与基底电极层5n的横向D1的尺寸及纵向D2尺寸一致,下部电极2n的横向D1的尺寸及纵向D2尺寸比铁电体层3m的横向D1的尺寸及纵向D2尺寸小。另外,上述上部电极4m的横向D1的尺寸与铁电体层3m的横向D1的尺寸一致。
另外,图中114b是跨越多个存储单元电容器114a沿着第2方向D2上延伸的沟部。
下面对存储单元电容器114a的下部电极2n、基底电极层5n、铁电体层3m及上部电极4m的加工方法予以简单说明。
在本实施方式14中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,形成下部电极层,在其上部形成层间绝缘膜,接着,在该层间绝缘膜上沿着纵向D2形成沟部一直到达下部电极层,在其上形成立体结构用的基底电极层。其后,将基底电极层及下部电极层加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2n及基底电极层5n。
之后,在整个表面上形成铁电体层,将该铁电体层加工成为比先加工的下部电极2n的矩形形状更大的矩形形状而形成铁电体层3m。
其后,在整个表面上形成上部电极层,将该上部电极层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1。
结果,就形成本实施方式14的铁电存储装置114的存储单元114a。
这样,在本实施方式14中,因为与下部电极2n的纵横尺寸相比铁电体层3m的纵横尺寸更大,所以可以实现在上部电极和下部电极之间不发生漏电的存储单元结构。
另外,与实施方式13一样,因为是将各个存储单元电容器制作成为沟型立体结构,所以与现有的具有孔型立体结构的存储单元电容器相比,在层间绝缘膜上形成凹部的加工容易进行,并且,在此沟部中形成铁电体层时也容易使形成的该层厚度很薄,结果,可以得到容易进行加工、电容器电容可以加大的立体结构的存储单元电容器。
(实施方式15)
图15(a)为说明本发明的实施方式15的铁电体存储装置115的示图,示出构成存储单元的铁电体电容器的电极的布局。图15(b)及图15(c)分别为图15(a)的XVa-XVa线剖面图及图15(a)的XVb-XVb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式15的铁电体存储装置115,是将实施方式13的铁电体存储装置113的铁电体层3m与其上部电极4m同时加工而使铁电体层3m的平面图形和上部电极4的平面图形相同的装置。所以,本实施方式15的存储单元结构为铁电体层3o的纵向D2的尺寸比下部电极2纵向尺寸大,从而抑制在上部电极和下部电极之间的漏电的结构。
具体言之,本实施方式15的存储单元电容器115a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在跨越多个下部电极2的沟部内及其周边部上形成的基底电极层5、在该基底电极层5上形成的铁电体层3o以及在该铁电体层3o上形成的上部电极4m构成的。其中,下部电极2的横向D1的尺寸及纵向D2的尺寸与基底电极层5的横向D1的尺寸及纵向D2尺寸一致,下部电极2的横向D1的尺寸与铁电体层3o的横向D1的尺寸一致,而铁电体层3o的纵向D2的尺寸比下部电极2的纵向D2尺寸大。另外,上述上部电极4m的横向D1的尺寸及纵向D2尺寸与铁电体层3o的横向D1的尺寸及纵向D2尺寸一致。
另外,图中115b是跨越多个存储单元电容器115a沿着第2方向D2上延伸的沟部。
下面对存储单元电容器115a的下部电极2、基底电极层5、铁电体层3o及上部电极4m的加工方法予以简单说明。
在本实施方式15中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,在其上部形成层间绝缘膜,接着,在层间绝缘膜上沿着纵向D2形成沟部一直到达下部电极层,在其上形成立体结构用的基底电极层。其后,将基底电极层及下部电极层加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2及基底电极层5。
之后,在整个表面上形成铁电体层及上部电极层,将该上部电极层及铁电体层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1而形成铁电体层3o及上部电极4m。
结果,就形成本实施方式15的铁电体存储装置115中的存储单元115a。
这样,在本实施方式15中,因为与下部电极的纵向尺寸相比铁电体层的纵向尺寸更大,所以可以实现在上部电极和下部电极之间难以发生漏电的存储单元结构。
另外,与实施方式13一样,因为是将各个存储单元电容器制作成为沟型立体结构,所以与现有的具有孔型立体结构的存储单元电容器相比,在层间绝缘膜上形成凹部的加工容易进行,并且,在此沟部中形成铁电体层时也容易使形成的该层厚度很薄,结果,可以得到容易进行加工、电容器电容可以加大的立体结构的存储单元电容器。
(实施方式16)
图16(a)为说明本发明的实施方式16的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图16(b)及图16(c)分别为图16(a)的XVIa-XVIa线剖面图及图16(a)的XVIb-XVIb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式16的铁电体存储装置116,是将实施方式15的铁电体存储装置115中的下部电极2的横向D1的宽度制作成为比上部电极4m的横向D1的宽度小的结构。本实施方式16的下部电极2n只要与立体结构用的基底电极层5电连接即可。本实施方式16,是通过减小下部电极2n可以改善在制造工序中在不同的下部电极2n之间发生短路等问题的实施方式。
具体言之,本实施方式16的存储单元电容器116a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2n,在跨越多个下部电极2n的沟部内及其周边部上形成的基底电极层5、在该基底电极层5上形成的铁电体层3o以及在该铁电体层3o上形成的上部电极4m构成的。其中,下部电极2n的横向D1的尺寸比基底电极层5的横向D1的尺寸小,下部电极2n的纵向D2的尺寸与基底电极层5的纵向D2的尺寸一致。下部电极2的横向D1的尺寸比铁电体层3o的横向D1的尺寸小。另外,上述上部电极4m的横向D1的尺寸及纵向D2尺寸与铁电体层3o的横向D1的尺寸及纵向D2尺寸一致。
另外,图中116b是跨越多个存储单元电容器116a沿着第2方向D2上延伸的沟部。
下面对存储单元电容器116a的下部电极2n、基底电极层5、铁电体层3o及上部电极4m的加工方法予以简单说明。
在本实施方式16中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,暂且将此下部电极层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1。
其后,在整个表面上形成层间绝缘膜,接着,在层间绝缘膜上沿着纵向D2形成沟部一直到达下部电极层,在其上形成立体结构用的基底电极层。其后,将基底电极层及下部电极层加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2及基底电极层5。
之后,在整个表面上形成铁电体层及上部电极层,将该上部电极层及铁电体层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1而形成铁电体层3o及上部电极4m。
这样,在本实施方式16中,因为与下部电极的横向尺寸相比铁电体层的横向尺寸更大,所以可以实现在上部电极和下部电极之间难以发生漏电的存储单元结构。
另外,通过减小下部电极2的横向D1的尺寸,可以改善抑制在制造工序中在不同的下部电极2之间发生短路等问题。
另外,与实施方式13一样,因为是将各个存储单元电容器制作成为沟型立体结构,所以与现有的具有孔型立体结构的存储单元电容器相比,在层间绝缘膜上形成凹部的加工容易进行,并且,在此沟部中形成铁电体层时也容易使形成的该层厚度很薄,结果,可以得到容易进行加工、电容器电容可以加大的立体结构的存储单元电容器。
(实施方式17)
图17(a)为说明本发明的实施方式17的铁电体存储装置的示图,示出构成存储单元的铁电体电容器117a的电极的布局。图17(b)及图17(c)分别为图17(a)的XVIIa-XVIIa线剖面图及图17(a)的XVIIb-XVIIb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式17的铁电体存储装置117,是将实施方式15的铁电体存储装置115中的铁电体层制作成为扩展到存储单元阵列的整个表面上的结构而抑制在上部电极和下部电极之间的漏电的装置。
具体言之,本实施方式17的存储单元电容器117a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在跨越多个下部电极2的沟部内及其周边部上形成的基底电极层5、在该基底电极层5上形成的铁电体层3q以及在该铁电体层3q上形成的上部电极4m构成的。其中,下部电极2的横向D1及纵向D2的尺寸与基底电极层5的横向D1及纵向D2的尺寸一致。另外,上述上部电极4m的横向D1的尺寸与下部电极4m的横向D1的尺寸一致。铁电体层3q是在横向D1及纵向D2上都扩展到存储单元阵列整个表面的结构。
下面对存储单元电容器117a的下部电极2、基底电极层5、铁电体层3q及上部电极4m的加工方法予以简单说明。
在本实施方式17中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,在其上形成层间绝缘膜,在层间绝缘膜上沿着纵向D2形成沟部一直到达下部电极层,在其上形成立体结构用的基底电极层。将该基底电极层加工成为与各个存储单元每一个相对应的矩形形状。
于是,在整个表面上形成铁电体层3q及上部电极层,将该上部电极层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1而形成上部电极4m。
结果,就形成本实施方式17的铁电体存储装置117中的存储单元结构。
这样,在本实施方式17中,因为与上部电极的尺寸相比铁电体层的尺寸更大,所以可以实现在上部电极和下部电极之间难以发生漏电的存储单元结构。
另外,与实施方式13一样,因为是将各个存储单元电容器制作成为沟型立体结构,所以与现有的具有孔型立体结构的存储单元电容器相比,在层间绝缘膜上形成凹部的加工容易进行,并且,在此沟部中形成铁电体层时也容易使形成的该层厚度很薄,结果,可以得到容易进行加工、电容器电容可以加大的立体结构的存储单元电容器。
另外,即使是在上部电极4m和基底电极层5的位置关系由于掩模错开在左右方向上发生变化的场合,各存储单元的容量也相同。另外,通过使上部电极4m和基底电极层5的位置关系不改变,也可以使存储单元的电容值稳定。
(实施方式18)
图18(a)为说明本发明的实施方式18的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图18(b)及图18(c)分别为图18(a)的XVIIIa-XVIIIa线剖面图及图18(a)的XVIIIb-XVIIIb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式18的铁电体存储装置118,具有将由存储单元晶体管和存储单元电容器组成的存储单元排列成的存储单元阵列。另外,在此实施方式18中,铁电体存储装置118是将存储单元制作成为在存储单元电容器的下部电极2上形成沿着横向D1的沟部,在该沟部内及其周边区域上形成基底电极层5r、铁电体层3r及上部电极4r的存储单元结构,增加存储单元电容器的电容的存储单元。
具体言之,在铁电体存储装置118的存储单元阵列(未图示)之上,存储单元(未图示)以矩阵形状沿着第1方向D1及第2方向D2排列。构成各存储单元的存储单元电容器118a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在跨越多个下部电极2的带状沟部内及其周边部上形成的基底电极层5r、在该基底电极层5r上形成的铁电体层3r以及在该铁电体层3r上形成的上部电极4r构成的。
其中,构成上述存储单元电容器118a的下部电极2,是对各存储单元电容器每一个都独立的电极。就是说,该下部电极2,在存储单元阵列上以矩阵形状排列,各存储单元电容器的下部电极,经贯通上述绝缘膜的接触部1与在基板上形成的对应的存储单元晶体管的活性区域(未图示)相连接。其中,接触部1,是由在上述绝缘膜上形成的接触孔内的导电材料构成的。
另外,在上述下部电极2上形成的层间绝缘膜(未图示)上,沿着第1方向D1,形成跨越多个下部电极2的带状开孔(沟部),上述基底电极层5r,在沟部内的下部电极2露出的区域及其周边区域上形成。另外,上述铁电体层3r在上述基底电极层5r上形成。
其中,铁电体层3r及基底电极层5r,是对各存储单元电容器每一个都独立的。
上述上部电极4r,是沿着第2方向D2排列的一定数目的存储单元共用的,在上述沟部内及其周边的铁电体层3r上,跨越在沿着第2方向D2排列的多个下部电极2而形成的。
另外,图中118b是各存储单元电容器118a中的沿着第1方向D1的沟部。
下面对存储单元电容器118a的下部电极2、基底电极层5r、铁电体层3r及上部电极4r的加工方法予以简单说明。
在基板(未图示)上形成构成存储单元的存储单元晶体管,并在整个表面上形成绝缘膜之后,在与该绝缘膜的各存储单元晶体管的活性区域相对应的部分上形成接触孔,在该接触孔内填充导电材料形成接触部1。
如上所述,在形成接触部1之后,在整个表面上形成下部电极层,对该下部电极层进行加工而使其成为各存储单元电容器的下部电极2。
在其上形成层间绝缘膜,在该层间绝缘膜上沿着第1方向D1形成沟部一直到达上述下部电极2,在其上形成立体结构用的基底电极层。此外,在基底电极层上形成铁电体层,在此状态下将铁电体层及基底电极层加工成为与第1方向D1平行的带状并跨越沿着第1方向D1排列的多个接触部1。
之后,在整个表面上形成上部电极层,将该上部电极层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1。结果,就形成本实施方式18的铁电体存储装置118中的存储单元结构。
这样,在本实施方式18中,因为在下部电极2的加工中使用横向D1的带状掩模,在上部电极4r的加工中使用纵向的带状掩模,所以可以不受掩模错开的影响而确保存储单元电容器的有效区域的大小。
另外,因为是将各个存储单元电容器制作成为沟型立体结构,所以与现有的具有孔型立体结构的存储单元电容器相比,也具有在层间绝缘膜上形成凹部的加工容易进行,并且,在此沟部中形成铁电体层时也容易使形成的该层厚度很薄的效果。
另外,因为在本实施方式18中在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向垂直的方向,所以通过将上部电极和下部电极对置的区域形成为与上部电极的延伸方向垂直的方向上长长的平面形状,可以有效地增大电容器的电容。
(实施方式19)
图19(a)为说明本发明的实施方式19的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图19(b)及图19(c)分别为图19(a)的XIXa-XIXa线剖面图及图19(a)的XIXb-XIXb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式19的铁电体存储装置119,是将实施方式18的铁电体存储装置118中的下部电极2s及立体用的基底电极层5s的纵横的尺寸制作成为比铁电体层3r的纵横尺寸小的装置。
具体言之,本实施方式19的存储单元电容器119a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2s,在下部电极2s上的层间绝缘膜上形成的沟部内及其周边部上形成的基底电极层5s、在该基底电极层5上形成的铁电体层3r以及在该铁电体层3r上形成的上部电极4r构成的。其中,下部电极2s的横向D1及横向D2的尺寸与基底电极层5的横向D1及纵向D2的尺寸一致。下部电极2s的横向D1与纵向D2的尺寸比铁电体层3r的横向D1及纵向D2的尺寸小。
另外,图中119b是各存储单元电容器119a中的沿着第1方向D1的沟部。
下面对存储单元电容器119a的下部电极2s、基底电极层5s、铁电体层3r及上部电极4r的加工方法予以简单说明。
在本实施方式19中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,对此下部电极层进行加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2s。
在其上形成层间绝缘膜,在层间绝缘膜上沿着纵向D1构成沟部一直到达下部电极,在其上形成立体结构用的基底电极层。将该基底电极层加工成为与下部电极2s相同的矩形形状而形成基底电极层5s。
此外,还形成铁电体层3,将该铁电体层加工成为与第1方向D1平行的带状并跨越沿着1方向D1排列的多个接触部1。
之后,形成上部电极层,将该上部电极层及铁电体层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1而形成铁电体层3r及上部电极4r。
结果,就形成本实施方式19的铁电体存储装置119中的存储单元结构。
这样,在本实施方式19中,因为将基底电极层5s的纵横尺寸制作成为比铁电体层3r的纵横尺寸小,所以可以实现在上部电极和下部电极之间难以发生漏电的存储单元结构。
另外,因为是将各个存储单元电容器制作成为沟型立体结构,所以与现有的具有孔型立体结构的存储单元电容器相比,在层间绝缘膜上形成凹部的加工容易进行,并且,在此沟部中形成铁电体层时也容易使形成的该层厚度很薄,其结果,可以得到容易进行加工、电容器电容可以加大的立体结构的存储单元电容器。
另外,因为在本实施方式19中在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向垂直的方向,所以通过将上部电极和下部电极对置的区域形成为与上部电极的延伸方向垂直的方向上长长的平面形状,可以有效地增大电容器的电容。
(实施方式20)
图20(a)为说明本发明的实施方式20的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图20(b)及图20(c)分别为图20(a)的XXa-XXa线剖面图及图20(a)的XXb-XXb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式20的铁电体存储装置120,是将实施方式18的铁电体存储装置118中的铁电体层的平面图形制作成为与铁电体存储装置118中的上部电极4r的平面图形相同的图形的装置。另外,在本实施方式20中,铁电体层及上部电极可以同时利用图形加工而得到。
具体言之,本实施方式20的存储单元电容器120,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2n,在下部电极2n上沟部内及其周边部上形成的基底电极层5r、在该基底电极层5r上形成的铁电体层3t以及在该铁电体层3t上形成的上部电极4t构成的。其中,下部电极2n的横向D1的尺寸比基底电极层5r的横向D1的尺寸小,下部电极2n的纵向D2的尺寸与基底电极层5r的纵向D2的尺寸一致。下部电极2n的横向D1的尺寸比铁电体层3t的横向D1的尺寸小。
另外,图中120b是各存储单元电容器120a中的沿着第1方向D1的沟部。
下面,对存储单元电容器120a的下部电极2n、基底电极层5r、铁电体层3t及上部电极4r的加工方法予以简单说明。
在本实施方式20中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,对此下部电极层进行加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2n。
在其上形成层间绝缘膜,在层间绝缘膜上沿着纵向D1构成沟部一直到达下部电极,在其上形成立体结构用的基底电极层。将该基底电极层加工成为各存储单元的基底电极5r。
此外,还形成铁电体层及上部电极层,将该铁电体层及上部电极层加工成为与第1方向D1平行的带状并跨越沿着第1方向D1排列的多个接触部1而形成铁电体层3r及上部电极4r。
结果,就形成本实施方式20的铁电体存储装置120中的存储单元结构。
这样,在本实施方式20中,由于对实施方式18的铁电体层及上部电极层同时进行图形加工形成电容器铁电体层3t及上部电极4r,所以具有在上部电极和下部电极之间难以发生漏电,容易进行实现存储单元结构的加工,并且还可以以很少工序数获得电容器电容很大的立体结构的存储单元电容器的效果。
(实施方式21)
图21(a)为说明本发明的实施方式21的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图21(b)及图21(c)分别为图21(a)的XXIa-XXIa线剖面图及图21(a)的XXIb-XXIb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式21的铁电体存储装置121,是将实施方式18的铁电体存储装置118中的铁电体层3r制作成为扩展到存储单元阵列的整个表面上的结构的装置。另外,本实施方式21的存储单元电容器的加工工序,不是如实施方式18所示在形成铁电体层之后对该铁电体层进行图形加工,而是在铁电体层和上部电极形成之后只对上部电极进行图形加工。
具体言之,本实施方式21的存储单元电容器121,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在该下部电极2上的沟部内及其周边部上形成的基底电极层5r、在该基底电极层5r上形成的铁电体层3q以及在该铁电体层3q上形成的上部电极4r构成的。其中,下部电极2的横向D1及纵向D2的尺寸与基底电极层5r的横向D1及纵向D2的尺寸一致。下部电极2的横向D1的尺寸与上部电极4r的横向D1的尺寸一致。
另外,图中121b是各存储单元电容器121a中的沿着第1方向D1的沟部。
下面,对存储单元电容器121a的下部电极2、基底电极层5r、铁电体层3q及上部电极4r的加工方法予以简单说明。
在本实施方式21中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,对此下部电极层进行加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2。
在其上形成层间绝缘膜,在层间绝缘膜上沿着纵向D1形成沟部一直到达下部电极,在其上形成立体结构用的基底电极层。其后,将该基底电极层加工成为各存储单元的基底电极层5r。
此外,还形成铁电体层3q及上部电极层,只对该上部电极层进行加工成为与第1方向D1平行的带状并跨越沿着第1方向D1排列的多个接触部1而形成上部电极4r。
结果,就形成本实施方式21的铁电体存储装置121中的存储单元结构。
这样,在本实施方式21中,因为在存储单元阵列上的整个表面上保留有铁电体层,就可以实现在上部电极和下部电极之间的漏电更难以发生的结构。
(实施方式22)
图22(a)为说明本发明的实施方式22的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图22(b)及图22(c)分别为图22(a)的XXIIa-XXIIa线剖面图及图22(a)的XXIIb-XXIIb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式22的铁电体存储装置122,是具有代替实施方式13的铁电体存储装置113中的基底电极层5的侧面电极层5v的装置。
就是说,与在实施方式13中,在下部电极2上的层间绝缘膜上形成的沟部内面及其周边部上形成电容器基底电极层5相对,在实施方式22中,只在下部电极2上的层间绝缘膜上形成的沟部侧面上形成基底电极层。另外,在上述沟部的底部也可以形成基底电极层,但在本实施方式中只在沟部的侧面上形成基底电极层。
具体言之,本实施方式22的存储单元电容器122,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在跨越多个下部电极2的沟部的侧壁上形成的基底电极层5v、在沟部内及其周边上形成的覆盖基底电极层5v的铁电体层3m以及在该铁电体层3m上形成的上部电极4m构成的。其中,下部电极2的横向D1及纵向D2的尺寸与铁电体层3m的横向D1及纵向D2的尺寸一致。下部电极2的横向D1的尺寸与上部电极4r的横向D1的尺寸一致。
另外,图中122b是各存储单元电容器122a中的沿着第2方向D2的沟部。
下面,对存储单元电容器122a的下部电极2、基底电极层5v、铁电体层3m及上部电极4m的加工方法予以简单说明。
在本实施方式22中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,对此下部电极层进行加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2。
在其上形成层间绝缘膜,在层间绝缘膜上沿着纵向D2构成沟部一直到达下部电极,在该沟部的沿着纵向D2的侧面上形成基底电极层。
此外,还在整个表面上形成铁电体层,对该铁电体层进行加工成为与第1方向D1平行的带状并跨越沿着第1方向D1排列的多个接触部1。此时,对该基底电极层与各个存储单元电容器相对应地进行加工而形成侧面电极层5v。于是,在整个表面上形成上部电极层,将该上部电极层加工成为与第2方向D2平行的带状并跨越沿着第2方向D2排列的多个接触部1。此外,还按照上部电极4m的平面图形对与第1方向D1平行的带状的铁电体层进行加工。
结果,就形成本实施方式22的铁电体存储装置122中的存储单元结构。
这样,在本实施方式22中,因为在下部电极2的加工中使用横向D1的带状掩模,在上部电极4m的加工中使用纵向D2的带状掩模,所以可以不受掩模错开的影响而确保存储单元电容器的有效区域的大小。
另外,因为是将各个存储单元电容器制作成为沟型立体结构,所以与现有的具有孔型立体结构的存储单元电容器相比,也具有在层间绝缘膜上形成凹部的加工容易进行,并且,在此沟部中形成铁电体层时也容易使形成的该层厚度很薄的效果。其结果,可以实现容易进行加工、电容器电容可以加大的存储单元结构。
另外,由于只在沟部的侧面上形成侧面电极层5v,所以在图形加工上部电极层时,具有可以使与上部电极接触发生漏电的部分减少的效果。
(实施方式23)
图23(a)为说明本发明的实施方式23的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图23(b)及图23(c)分别为图23(a)的XXIIIa-XXIIIa线剖面图及图23(a)的XXIIIb-XXIIIb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式23的铁电体存储装置123,是具有代替实施方式22的铁电体存储装置122中的铁电体层3m的扩展到存储单元阵列整个表面的铁电体层3q的装置。
具体言之,本实施方式23的存储单元电容器123,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在跨越沿着第2方向D2排列的多个下部电极2的沟部的侧壁上形成的侧面电极层5v,扩展到存储单元阵列的整个表面而形成的铁电体层3q以及在该铁电体层3q上形成的上部电极4m构成的。其中,下部电极2的横向D1的尺寸,与上部电极4m的横向D1的尺寸一致。
另外,图中123b是各存储单元电容器123a中的沿着第2方向D2的沟部。
下面,对存储单元电容器123a的下部电极2、侧面电极层5v、铁电体层3q及上部电极4m的加工方法予以简单说明。
在本实施方式23中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,对此下部电极层进行加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2。
在其上形成层间绝缘膜,在层间绝缘膜上沿着纵向D2构成沟部一直到达下部电极,在该沟部的沿着纵向D2的侧面上形成作为侧壁的电极层。对该电极层,与各个存储单元电容器相对应地加工而形成侧面电极层5v。
其后,在整个表面上形成铁电体层3q及上部电极层,只对该上部电极层进行加工成为与第1方向D1平行的带状并跨越沿着第1方向D2排列的多个接触部1而形成上部电极4m。
结果,就形成本实施方式23的铁电体存储装置123中的存储单元结构。
这样,在本实施方式23中,因为在形成铁电体膜之前,对基底电极层进行图形加工成为侧面电极层,其后形成铁电体层及上部电极层,只对上部电极层进行图形加工,所以与在实施方式22中形成铁电体膜之后对基底电极层进行图形加工形成侧面电极层相比,可以实现完全不存在上部电极层4和侧面电极层5v的接触部的存储单元结构。
另外,因为在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向平行的方向,所以具有上部电极的边缘不必跨越沟部,上部电极容易加工的效果。
另外,在上述实施方式23中,存储单元是全部保留存储单元上的铁电体层的结构,但存储单元,即使是铁电体层与上部电极层是同时以相同图形进行加工的结构,也可以实现上部电极层4和侧面电极层5v完全不存在接触部的存储单元结构。
(实施方式24)
图24(a)为说明本发明的实施方式24的铁电体存储装置的示图,示出构成存储单元的铁电体电容器的电极的布局。图24(b)及图24(c)分别为图24(a)的XXIVa-XXIVa线剖面图及图24(a)的XXIVb-XXIVb线剖面图,示出上述铁电体电容器的剖面结构。
本实施方式24的铁电体存储装置124,是使实施方式22的铁电体存储装置122中的沿着第2方向D2的沟型立体存储单元结构成为沿着第1方向D1的沟型立体存储单元结构的装置。
具体言之,本实施方式24的存储单元电容器124a,是由在基板(未图示)上经绝缘膜(未图示)形成的下部电极2,在该下部电极2上的层间绝缘膜上形成的沿着第1方向D1的沟部的侧壁上形成的侧面电极层5x,扩展到存储单元阵列的整个表面而形成的铁电体层3q以及在该铁电体层3q上形成的上部电极4x构成的。其中,下部电极2的横向D1的尺寸,与上部电极4x的横向D1的尺寸一致。
另外,图中124b是各存储单元电容器124a中的沿着第1方向D1的沟部。
下面,对存储单元电容器124a的下部电极2、基底电极层5x、铁电体层3q及上部电极4x的加工方法予以简单说明。
在本实施方式24中,存储单元晶体管的形成、绝缘膜的形成、接触部1的形成与实施方式13一样进行。
于是,在形成接触部1之后,在整个表面上形成下部电极层,对此下部电极层进行加工成为与各个存储单元电容器相对应的矩形形状而形成下部电极2。
在其上形成层间绝缘膜,在层间绝缘膜上沿着横向D1构成沟部一直到达下部电极,在该沟部的沿着横向D1的侧面上形成作为侧壁的基底电极层。对该基底电极层进行与各个存储单元电容器相对应的加工而形成侧面电极层5x。
其后,在整个表面上形成铁电体层3q及上部电极层,只对该上部电极层进行加工成为与第2方向D2平行的带状并跨越沿着纵向D2排列的多个接触部1而形成上部电极4x。
结果,就形成本实施方式24的铁电体存储装置124中的存储单元结构。
这样,在本实施方式24中,因为在形成铁电体膜之前,对基底电极层进行加工成为侧面电极层,其后形成铁电体层及上部电极层,只对上部电极层进行图形加工形成上部电极,所以与在实施方式22中形成铁电体膜之后对基底电极层进行图形加工形成侧面电极层相比,可以实现完全不存在上部电极4和侧面电极层5x的接触部的存储单元结构。
另外,在本实施方式24中,因为在存储单元电容器的下部电极上形成的沟部的延伸方向是与该上部电极的延伸方向垂直的方向,所以通过将上部电极和下部电极对置的区域形成为与上部电极的延伸方向垂直的方向上长长的平面形状,可以有效地增大电容器的电容。
另外,在上述实施方式22~24中,只在下部电极2上的层间绝缘膜上形成的沟部的侧面上形成基底电极层作为侧面电极层5v、5x,但在形成此侧面电极层之际,不仅上述沟部的侧面,而且在该沟部的底面上露出的下部电极的表面上也可以形成基底电极层。此时,利用与形成侧面电极层的工序相同的工序,也可以在沟部内的下部电极的露出面上形成与该侧面电极层相同组成的电极层,具有在该沟部的底面及侧面的电极层上形成的铁电体膜的特性均匀的效果。
另外,本发明的实施方式并不限定于上述的实施方式1至实施方式24,当然也可以构成将这些实施方式的存储单元结构合并的存储单元结构,这种存储单元结构也包含在本发明之中。
另外,在上述实施方式中,作为存储单元电容器的结构是对平面型结构和沟型立体型结构进行说明的,但对于孔型立体结构及圆柱型立体结构也可应用本结构。
本发明的铁电体存储装置,可以使存储单元尺寸缩小,特别是在铁电体存储装置的电容器结构中有用。

Claims (15)

1.一种铁电体存储装置,具有多个由存储单元晶体管和存储单元电容器构成的存储单元,其特征在于:
上述各存储单元电容器包括:
经上述存储单元晶体管与位线连接的下部电极、
在上述下部电极的上面形成的以上述下部电极的宽度方向作为其宽度方向的铁电体层、以及
在上述铁电体层的上面形成的以上述下部电极的宽度方向作为其宽度方向的上部电极;
上述各存储单元电容器的下部电极是对各存储单元电容器每个都独立的电极;
上述各存储单元电容器的上部电极形成为多个存储单元电容器共用的平板电极;
上述上部电极的宽度比上述铁电体层的宽度小。
2.如权利要求1所述的铁电体存储装置,其特征在于:
上述下部电极的宽度比上述铁电体层的宽度小。
3.如权利要求2所述的铁电体存储装置,其特征在于:
上述上部电极的宽度和上述下部电极的宽度大致相同;以及
上述上部电极的宽度方向的位置和上述下部电极的宽度方向的位置大致一致。
4.如权利要求2所述的铁电体存储装置,其特征在于:
上述上部电极的宽度和上述下部电极的宽度大致相同;以及
上述上部电极的宽度方向的位置和上述下部电极的宽度方向的位置不同。
5.一种铁电体存储装置,具有多个由存储单元晶体管和存储单元电容器构成的存储单元,其特征在于:
上述各存储单元电容器包括:
经上述存储单元晶体管与位线连接的下部电极、
在上述下部电极的上面形成的铁电体层、以及
在上述铁电体层的上面形成的上部电极;
上述各存储单元电容器的下部电极是对各存储单元电容器每个都独立的电极;
上述各存储单元电容器的上部电极形成为多个存储单元电容器共用的平板电极;
上述上部电极的一个边缘的位置与上述铁电体层的边缘的位置大致一致;以及
上述上部电极的另一个边缘位于上述铁电体层的内侧。
6.如权利要求5所述的铁电体存储装置,其特征在于:
上述下部电极的一个边缘的位置与上述上部电极的一个边缘的位置大致一致。
7.一种铁电体存储装置,具有多个由存储单元晶体管和存储单元电容器构成的存储单元,其特征在于:
上述各存储单元电容器包括:
经上述存储单元晶体管与位线连接的下部电极、
在上述下部电极的上面形成的铁电体层、以及
在上述铁电体层的上面形成的上部电极;
上述各存储单元电容器的下部电极是对各存储单元电容器每个都独立的电极;
上述各存储单元电容器的上部电极形成为多个存储单元电容器共用的平板电极;
上述上部电极的一个边缘的位置与上述铁电体层的边缘的位置大致一致;
上述上部电极的另一个边缘位于比上述铁电体层更靠内侧的位置;
上述下部电极的一个边缘位于上述铁电体层的内侧,并且下部电极的另一个边缘的位置与上述铁电体层的边缘的位置大致一致。
8.如权利要求1所述的铁电体存储装置,其特征在于:
上述下部电极具有沟型结构。
9.如权利要求8所述的铁电体存储装置,其特征在于:
在上述下部电极上形成的沟部的延伸方向是与上述上部电极的延伸方向平行的方向。
10.如权利要求8所述的铁电体存储装置,其特征在于:
在上述下部电极上形成的沟部的延伸方向是与上述上部电极的延伸方向垂直的方向。
11.一种铁电体存储装置,具有多个由存储单元晶体管和存储单元电容器构成的存储单元,其特征在于:
上述各存储单元电容器包括:
经上述存储单元晶体管与位线连接的下部电极、
在上述下部电极的上面形成的铁电体层、以及
在上述铁电体层的上面形成的上部电极;
上述各存储单元电容器的下部电极是对各存储单元电容器每个都独立的具有沟型结构的电极;以及
上述各存储单元电容器的上部电极形成为多个存储单元电容器共用的平板电极。
12.如权利要求11所述的铁电体存储装置,其特征在于:
在上述下部电极上形成的沟部的延伸方向是与上述上部电极的延伸方向平行的方向。
13.如权利要求11所述的铁电体存储装置,其特征在于:
在上述下部电极上形成的沟部的延伸方向是与上述上部电极的延伸方向垂直的方向。
14.如权利要求11所述的铁电体存储装置,其特征在于:
具有上述沟型结构的下部电极包括:
构成上述沟部的底面部的平面状的第1下部电极部;以及
构成上述沟部的侧面部及沟部开口周缘部的第2下部电极部。
15.如权利要求11所述的铁电体存储装置,其特征在于:
具有上述沟型结构的下部电极包括:
构成上述沟部的底面部的第1下部电极部;以及
只构成上述沟部的侧面部的第2下部电极部。
CNA2004800111969A 2003-04-25 2004-04-26 铁电体存储装置 Pending CN1781191A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP121194/2003 2003-04-25
JP2003121194 2003-04-25

Publications (1)

Publication Number Publication Date
CN1781191A true CN1781191A (zh) 2006-05-31

Family

ID=33410033

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800111969A Pending CN1781191A (zh) 2003-04-25 2004-04-26 铁电体存储装置

Country Status (5)

Country Link
US (2) US7642583B2 (zh)
JP (1) JP4614882B2 (zh)
KR (1) KR20060006061A (zh)
CN (1) CN1781191A (zh)
WO (1) WO2004097939A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276638B (zh) * 2006-12-27 2012-07-11 海力士半导体有限公司 具有铁电器件的半导体存储器器件及其更新方法
CN110828464A (zh) * 2018-08-08 2020-02-21 旺宏电子股份有限公司 非易失性存储器结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10929588B2 (en) * 2018-02-13 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout, structure, system, and methods

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322031B2 (ja) * 1994-10-11 2002-09-09 三菱電機株式会社 半導体装置
US6198122B1 (en) * 1997-02-21 2001-03-06 Kabushiki Kaisha Toshiba Semiconductor memory and method of fabricating the same
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
US6316801B1 (en) * 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
KR100272172B1 (ko) * 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
JP2000138349A (ja) 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
JP2000294743A (ja) * 1999-04-01 2000-10-20 Matsushita Electronics Industry Corp 強誘電体メモリ装置
JP3415478B2 (ja) * 1999-04-30 2003-06-09 Necエレクトロニクス株式会社 半導体装置の製造方法
JP3319437B2 (ja) * 1999-06-04 2002-09-03 ソニー株式会社 強誘電体メモリおよびそのアクセス方法
JP4737789B2 (ja) 1999-06-18 2011-08-03 株式会社東芝 半導体装置
JP3971536B2 (ja) 1999-09-14 2007-09-05 松下電器産業株式会社 強誘電体メモリ装置
JP2001168292A (ja) * 1999-12-08 2001-06-22 Matsushita Electronics Industry Corp 強誘電体メモリ装置
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
JP2002198494A (ja) * 2000-10-17 2002-07-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP2002170935A (ja) 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 強誘電体メモリ
JP4023770B2 (ja) * 2000-12-20 2007-12-19 株式会社東芝 半導体記憶装置及びその製造方法
KR100410716B1 (ko) 2001-03-07 2003-12-18 주식회사 하이닉스반도체 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법
CN1290194C (zh) * 2001-06-25 2006-12-13 松下电器产业株式会社 电容元件、半导体存储器及其制备方法
JP3643091B2 (ja) * 2001-06-25 2005-04-27 松下電器産業株式会社 半導体記憶装置及びその製造方法
US6844583B2 (en) * 2001-06-26 2005-01-18 Samsung Electronics Co., Ltd. Ferroelectric memory devices having expanded plate lines
US6773929B2 (en) * 2001-09-14 2004-08-10 Hynix Semiconductor Inc. Ferroelectric memory device and method for manufacturing the same
KR20030028044A (ko) * 2001-09-27 2003-04-08 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276638B (zh) * 2006-12-27 2012-07-11 海力士半导体有限公司 具有铁电器件的半导体存储器器件及其更新方法
CN110828464A (zh) * 2018-08-08 2020-02-21 旺宏电子股份有限公司 非易失性存储器结构

Also Published As

Publication number Publication date
US20060208295A1 (en) 2006-09-21
WO2004097939A1 (ja) 2004-11-11
US7642583B2 (en) 2010-01-05
JPWO2004097939A1 (ja) 2006-07-13
JP4614882B2 (ja) 2011-01-19
US20100084696A1 (en) 2010-04-08
KR20060006061A (ko) 2006-01-18

Similar Documents

Publication Publication Date Title
CN1162912C (zh) 半导体装置及其制造方法
CN1052339C (zh) 半导体基体材料的制作方法
CN1160772C (zh) 半导体器件及其制造方法
CN1967850A (zh) 半导体装置
CN1832072A (zh) 叠层电容器和叠层电容器的等价串联电阻调整方法
CN1199248A (zh) 半导体器件及其制造方法
CN1073550A (zh) 半导体基体材料的制作方法
CN1221220A (zh) 具备电容器的半导体装置及其制造方法
CN1278382C (zh) 半导体器件的制造方法和半导体器件
CN1651998A (zh) 电子元件、显示元件及其制造方法
CN1649157A (zh) 电容元件及其制造方法
CN1613153A (zh) 半导体存储装置及其制造方法
CN1783499A (zh) 半导体存储装置
CN1691355A (zh) 半导体器件
CN1306615C (zh) 半导体器件及其制造方法
CN1783190A (zh) 选择执行逐行扫描和隔行扫描的扫描驱动器和有机发光显示器
CN1748028A (zh) 用于变异基因检测的信号扩增方法
CN1099118C (zh) 半导体存储器及其测试电路、存储器系统、和数据传送系统
CN1781191A (zh) 铁电体存储装置
CN1118868C (zh) 半导体器件及其制造方法
CN1507060A (zh) 半导体存储装置
CN1495794A (zh) 半导体存储装置
CN1198595A (zh) 半导体器件及其制造方法
CN1917107A (zh) 积层电容器
CN1531083A (zh) 半导体保护元件、半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication