CN1783190A - 选择执行逐行扫描和隔行扫描的扫描驱动器和有机发光显示器 - Google Patents

Abstract

提供了一种用于选择执行逐行扫描和隔行扫描的扫描驱动器和有机发光显示器(OLED)。所述扫描驱动器包括多个扫描单元。扫描单元产生奇数扫描信号或偶数扫描信号，并且包括触发器和扫描信号发生器。扫描信号发生器执行对来自触发器的输出信号和模式选择信号的逻辑操作，并且输出信号。可以对扫描单元的输出信号和脉冲信号执行逻辑操作以形成扫描信号和发射控制信号。响应于模式选择信号而选择执行逐行扫描和隔行扫描的OLED包括用于输出发射控制信号的发射驱动器和用于输出扫描信号和升压信号的编程驱动器。

Description

选择执行逐行扫描和隔行扫描的 扫描驱动器和有机发光显示器

相关申请的交叉引用

本申请要求于2004年11月26日提交的韩国专利申请第10-2004-0098245号和于2005年1月5日提交的韩国专利申请第10-2005-0000923号的优先权和权益，其整个公开通过引用被包含在此。

技术领域

本发明涉及一种用于平板显示器(FPD)的扫描驱动器，并且尤其涉及一种选择执行逐行扫描和隔行扫描的扫描驱动器以及有机发光显示器(OLED)。

背景技术

扫描驱动器是在平板显示器(FPD)中用于驱动以多个行和多个列排列在平板上的多个像素的电路。所述扫描驱动器通过向所选择的像素输入数据使得排列在所选择行中的像素发光。

通常，图像帧的形成需要：垂直同步信号，其定义用于显示图像帧的周期；和水平同步信号，其选择形成所述图像帧的多条像素线中的各条线。当水平同步信号正被激活时，图像数据被输入到在所述水平同步信号所发送到的线中排列的像素。

在无源矩阵(PM)显示器中，像素在输入图像数据的同时开始发光。但是，在有源矩阵(AM)显示器中，当输入的图像数据被存储时，排列在一条线中的多个像素能在预定的时间周期之后发光。

在液晶显示器(LCD)、有机发光显示器(OLED)和等离子体显示板(PDP)中，水平同步信号被称为扫描信号，并且将在下文中也如此称谓。

向其中排列多个像素的板发送扫描信号的电路是扫描驱动器。具体地，扫描驱动器向沿其排列多行像素的多条线发送扫描信号。一般可以以两种方式来执行通过使用扫描信号的传输来进行的各条线的选择和激活：逐行扫描和隔行扫描。

在逐行扫描方法中，通过从第一行开始并且顺序进行到最后一行，将扫描信号顺序地发送到与平板中的多行像素连接的扫描线。

在隔行扫描方法中，扫描信号首先在第一过程中被顺序地发送到所有的奇数编号的线，并且然后，扫描信号被顺序地发送到所有的偶数编号的线。因此，通过帧显示周期的第一半部分，奇数编号的线接收到扫描信号。通过帧显示周期的第二半部分，偶数编号的线接收到扫描信号。

传统FPD执行逐行扫描方法或隔行扫描方法以显示图像数据，但是不能选择执行两种方法。

发明内容

本发明提供了一种可以选择执行逐行扫描和隔行扫描的扫描驱动器。

本发明还提供了一种可以选择执行逐行扫描和隔行扫描的有机发光显示器(OLED)。

本发明的附加特征将在随后的描述中给出，并且将部分地从所述描述中可知，或可以通过对本发明的实施而了解到。

本发明公开了一种用于选择执行逐行扫描和隔行扫描的扫描驱动器，包括：第一信号发生器，用于接收第一起始脉冲，所述第一信号发生器包括多个第一扫描单元，用于响应于模式选择信号而产生多个第一信号；和第二信号发生器，用于接收第二起始脉冲，所述第二信号发生器包括多个第二扫描单元，用于响应于所述模式选择信号而产生多个第二信号。而且，当模式选择信号处于低电平时，在帧周期的第一半部分中产生所述多个第一信号以及在帧周期的第二半部分中产生所述多个第二信号，而当模式选择信号处于高电平时，交替地产生所述多个第一信号和所述多个第二信号。

本发明还公开了一种用于选择执行逐行扫描和隔行扫描的有机发光显示器(OLED)，包括：像素阵列部分，具有被排列在多个行和多个列中的多个像素；发射驱动器，用于响应于模式选择信号而向所述像素阵列部分提供发射控制信号；编程(program)驱动器，用于响应于模式选择信号而向像素阵列部分提供多个第一扫描信号、多个第二扫描信号和多个升压信号；和数据驱动器，用于向由扫描信号所选择的像素提供数据信号。而且，所述编程驱动器在模式选择信号处于低电平时，在帧周期的第一半部分中提供所述多个第一扫描信号，而在帧周期的第二半部分中提供所述多个第二扫描信号，并且所述编程驱动器在所述模式选择信号处于高电平时，交替地提供所述多个第一扫描信号和所述多个第二扫描信号。

应当理解，前面的概要描述和后面的详细描述两者都是例证性的和解释性的，并且意欲提供对所要求的本发明的进一步说明。

附图说明

附图图解了本发明的实施例并且和说明一起用于解释本发明的原理，其中，所述附图被包含以提供对本发明的进一步理解以及被包括在本说明书内并且构成本说明书的一部分。

图1示出根据本发明的第一例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的方框图；

图2示出根据本发明的第一例证实施例的奇数扫描单元或偶数扫描单元的电路图；

图3A示出图解在模式选择信号输入为低时、图2中所示的扫描单元的操作的时序图；

图3B示出图解在模式选择信号输入为高时、图2中所示的扫描单元的操作的时序图；

图4示出根据本发明的第一例证实施例的扫描驱动器的电路图；

图5A示出图解在模式选择信号输入为高时、在图4中所示的扫描驱动器的逐行扫描操作的时序图；

图5B示出图解在模式选择信号输入为低时、在图4中所示的扫描驱动器的隔行扫描操作的时序图；

图6示出根据本发明的第二例证实施例的选择执行逐行扫描和隔行扫描的扫描驱动器的方框图；

图7示出根据本发明的第二例证实施例的偶数扫描单元的电路图；

图8A示出图解在模式选择信号输入为低时、图7中所示的偶数扫描单元的操作的时序图；

图8B示出图解在模式选择信号输入为高时、图7中所示的偶数扫描单元的操作的时序图；

图9示出根据本发明的第二例证实施例的扫描驱动器的电路图；

图10A示出图解在模式选择信号输入为高时、在图9中所示的扫描驱动器的逐行扫描操作的时序图；

图10B示出图解在模式选择信号输入为低时、在图9中所示的扫描驱动器的隔行扫描操作的时序图；

图11示出根据本发明的第三例证实施例的选择执行逐行扫描和隔行扫描的扫描驱动器的方框图；

图12示出根据本发明的第三例证实施例的奇数扫描单元的电路图；

图13A示出图解在模式选择信号输入为高时、图12中所示的奇数扫描单元的操作的时序图；

图13B示出图解在模式选择信号输入为低时、图12中所示的奇数扫描单元的操作的时序图；

图14示出根据本发明的第三例证实施例的偶数扫描单元的电路图；

图15A示出图解在模式选择信号输入为高时、图14中所示的偶数扫描单元的操作的时序图；

图15B示出图解在模式选择信号输入为低时、图14中所示的偶数扫描单元的操作的时序图；

图16示出根据本发明的第三例证实施例的扫描驱动器的电路图；

图17A示出图解在模式选择信号输入为高时、在图16中所示的扫描驱动器的逐行扫描操作的时序图；

图17B示出图解在模式选择信号输入为低时、在图16中所示的扫描驱动器的隔行扫描操作的时序图；

图18示出根据本发明的第四例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的方框图；

图19示出根据本发明的第四例证实施例的奇数扫描单元的电路图；

图20A示出图解在模式选择信号输入为高时、图19中所示的奇数扫描单元的操作的时序图；

图20B示出图解在模式选择信号输入为低时、图19中所示的奇数扫描单元的操作的时序图；

图21示出根据本发明的第四例证实施例的偶数扫描单元的电路图；

图22A示出图解在模式选择信号输入为高时、图21中所示的偶数扫描单元的操作的时序图；

图22B示出图解在模式选择信号输入为低时、图21中所示的偶数扫描单元的操作的时序图；

图23示出根据本发明的第四例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的电路图；

图24A示出图解在模式选择信号输入为高时、在图23中所示的扫描驱动器的逐行扫描操作的时序图；

图24B示出图解在模式选择信号输入为低时、在图23中所示的扫描驱动器的隔行扫描操作的时序图；

图25示出根据本发明的第五例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的电路图；

图26A示出根据本发明的第五例证实施例的整形单元(waveform shapingunit)的电路图；

图26B示出根据本发明的第五例证实施例的整形单元的时序图；

图27A示出图解在模式选择信号输入为高时、在图25中所示的扫描驱动器的逐行扫描操作的时序图；

图27B示出图解在模式选择信号输入为低时、在图25中所示的扫描驱动器的隔行扫描操作的时序图；

图28示出根据本发明的第六例证实施例的、选择执行逐行扫描和隔行扫描的有机发光显示器(OLED)的方框图；

图29A示出根据本发明的第六例证实施例的、用于像素阵列部分中的像素的像素驱动电路的电路图；

图29B示出图解根据本发明的第六例证实施例的、在图29A中所示的像素驱动电路的操作的时序图；

图30示出在图28中所图解的发射驱动器的方框图；

图31示出在图30中所图解的奇数发射控制单元的电路图；

图32A示出图解在模式选择信号输入为高时、在图31中所示的奇数发射控制单元的操作的时序图；

图32B示出图解在模式选择信号输入为低时、在图31中所示的奇数发射控制单元的操作的时序图；

图33示出在图28中所图解的编程驱动器的方框图；

图34示出在图33中所示的整形单元的电路图；

图35示出图解在图34中所示的整形单元的操作的时序图；

图36A示出图解根据本发明的第六例证实施例的、在图28中所示的扫描驱动器的逐行扫描操作的时序图；

图36B示出图解根据本发明的第六例证实施例的、在图28中所示的扫描驱动器的逐行扫描操作的时序图，其中每行在单个帧期间发光两次；和

图37示出图解根据本发明的第六例证实施例的、有机发光显示器的隔行扫描的时序图。

具体实施方式

下文中，通过参照其中示出本发明的实施例的附图来更全面地描述本发明。然而，本发明可以以多种不同形式来体现并且不应当被理解为限制于在此提供的实施例。相反，提供这些实施例以便本公开彻底，并且完整地向本领域技术人员传达本发明的范围。在附图中，为了清楚，可能对层和区域的尺寸和相对尺寸进行放大。

应当理解，当诸如层、薄膜、区域或基板之类的单元被称为在另一单元之上时，它可能直接在另一单元之上，或也可能存在中间单元。

第一实施例

图1示出根据本发明的第一例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的方框图。

参照图1，本实施例的扫描驱动器包括：奇数扫描信号发生器100和偶数扫描信号发生器120。

奇数扫描信号发生器100包括串联连接的多个奇数扫描信号单元SCUO1、SCUO2、...、SCUOn。每个奇数扫描信号单元都具有触发器结构。因而，奇数扫描信号发生器100是在每一周期中响应于输入的时钟信号而输出移位数据的移位寄存器。

第一奇数扫描单元SCUO1接收输入到端子in的奇数起始脉冲VSPO。此外，模式选择信号MODE被输入到控制端子CT，以及反相的奇数时钟信号/CLKO被输入到端子CKB。第一奇数扫描单元SCUO1在输入到时钟端子CK的奇数时钟信号CLKO的上升沿对输入信号采样，并且通过逻辑操作输出第一扫描信号SCAN[1]。而且，在比奇数起始脉冲VSPO被采样时晚半个时钟周期的下降沿，所采样的数据经由输出端子OUT被输出作为输入信号。因此，在奇数时钟信号CLKO的上升沿被采样的输入数据在奇数时钟信号CLKO的随后的下降沿被从端子out输出。在奇数时钟信号CLKO的下降沿输出的该数据随后被输入到第二奇数扫描单元SCUO2。

从第一奇数扫描单元SCUO1到第n奇数扫描单元SCUOn顺序地应用上述操作和连接。模式选择信号MODE和奇数时钟信号CLKO被并行输入到奇数扫描信号发生器100的所有奇数扫描单元，并且奇数扫描单元与相邻的奇数扫描单元串联。因此，奇数扫描单元在奇数时钟信号CLKO的一个周期的间隔上从端子SC输出奇数扫描信号SCAN[1，3，...，2n-1]。

偶数扫描信号发生器120包括串联连接的多个偶数扫描信号单元SCUE1、SCUE2、...、SCUEn。每个偶数扫描信号单元都具有触发器结构。因而，偶数扫描信号发生器120是在每一周期中响应于输入的时钟信号而输出移位数据的移位寄存器。

第一偶数扫描单元SCUE1在端子in上接收偶数起始脉冲VSPE。在逐行扫描期间，在偶数起始脉冲VSPE和奇数起始脉冲VSPO之间可以存在1/2时钟周期的相位差。此外，在隔行扫描期间，偶数起始脉冲VSPE可以在VSPO起始脉冲之后被延迟1/2帧周期。

模式选择信号MODE被输入到第一偶数扫描单元SCUE1的控制端子CT，偶数时钟信号CLKE被输入到端子CK，以及反相的偶数时钟信号/CLKE被输入到端子CKB。第一偶数扫描单元SCUE1在偶数时钟信号CLKE的上升沿对偶数起始脉冲VSPE采样，并且通过逻辑操作从端子SC输出第二扫描信号SCAN[2]。而且，在比偶数起始脉冲VSPE被采样时晚半个时钟周期的偶数时钟信号CLKE的下降沿，所采样的数据经由输出端子out被输出作为输入信号。因此，在偶数时钟信号CLKE的上升沿被采样的输入数据在偶数时钟信号CLKE的随后的下降沿被输出。在偶数时钟信号CLKE的下降沿输出的该数据随后被输入到第二偶数扫描单元SCUE2。

从第一偶数扫描单元SCUE1到第n偶数扫描单元SCUEn顺序地应用上述操作。模式选择信号MODE和偶数时钟信号CLKE被并行输入到偶数扫描信号发生器120的所有偶数扫描单元，并且偶数扫描单元与相邻的偶数扫描单元串联。因此，偶数扫描单元在偶数时钟信号CLKE的一个周期的间隔上从端子SC输出偶数扫描信号SCAN[2，4，......，2n]。

图2示出根据本发明的第一例证实施例的奇数扫描单元或偶数扫描单元的电路图。

由于在本发明的第一例证实施例中，奇数扫描单元具有与偶数扫描单元同等的结构和操作，因此，在图2中，时钟信号CLK是指奇数时钟信号CLKO或偶数时钟信号CLKE。

参照图2，扫描单元包括触发器200和扫描信号形成器220。

触发器200在时钟信号CLK的上升沿对数据采样并且在采样之后被延迟1/2时钟周期的下降沿输出数据。为了该操作，触发器200包括串联连接的第一锁存器201和第二锁存器203。

第一锁存器201包括第一采样器201A和第一保持器201B。第一采样器201A在时钟信号CLK的上升沿对输入信号采样并且在时钟信号CLK的高电平周期中输出该输入信号。输入信号的输入在时钟信号CLK的下降沿被终止。第一保持器201B在时钟信号CLK的下降沿对输入信号采样，并且在时钟信号CLK的随后的低电平周期期间存储和输出该输入信号。

第二锁存器203包括第二采样器203A和第二保持器203B。第二采样器203A在时钟周期CLK的下降沿对来自第一锁存器201的输出信号SR进行采样，并且在时钟信号CLK的低电平周期中输出输出信号out。输出信号SR的输入在时钟信号CLK的上升沿被终止。第二保持器203B在时钟信号CLK的上升沿对输出信号out进行采样，并且在时钟信号CLK的随后的高电平周期中存储和输出输出信号SR。

扫描信号形成器220包括第一NAND门221和第二NAND门223。第一NAND门221接收模式选择信号MODE和第二锁存器203的输出信号out。

当模式选择信号MODE处于低电平时，第一NAND门221输出高电平信号，而不管第二锁存器203的输出信号如何。当模式选择信号MODE处于高电平时，第一NAND门221将第二锁存器203的输出信号反转并且输出反相的信号。

第二NAND门223接收第一锁存器201的输出信号SR和第一NAND门221的输出信号。当第一NAND门221输出高电平信号时，第二NAND门223将第一锁存器201的输出信号SR反转并且输出反相的信号。因此，在输出信号SR为高电平信号时第二NAND门223输出低电平信号。

当模式选择信号MODE处于高电平时，第二NAND门223对第二锁存器203的反相的输出信号和第一锁存器201的输出信号SR执行与非操作。因此，当模式选择信号MODE为高电平信号，第三锁存器203输出低电平信号，以及第一锁存器201输出高电平信号时，第二NAND门223经由输出端子SC输出低电平信号。

图3A示出图解在模式选择信号输入为低时、图2中所示的扫描单元的操作的时序图。

图3B示出图解在模式选择信号输入为高时、图2中所示的扫描单元的操作的时序图。

参照图3A，在时钟信号CLK的第一周期的上升沿，第一锁存器201对输入信号in采样并且将其输出。由于在时钟信号CLK的第一周期的上升沿，输入信号in处于高电平，所以来自第一锁存器201的输出信号SR是高电平信号。同样，由于在时钟信号CLK的第一周期的低电平周期中，所采样的输出信号被第一保持器201B存储并且输出，所以，在时钟信号CLK的第一周期的低电平周期中，第一锁存器201的输出信号SR保持高电平。

在时钟信号CLK的第二周期的上升沿，输入信号in被第一锁存器201采样并且输出。由于在时钟信号CLK的第二周期的上升沿，输入信号in处于低电平，所以第一锁存器201的输出信号SR是低电平信号。

在时钟信号CLK的下降沿，第一锁存器201的输出信号SR通过第二锁存器203被采样并且输出。由于在时钟信号CLK的第一周期的下降沿，输出信号SR处于高电平，所以经由第二锁存器203的输出端子out输出高电平信号out。同样，由于在时钟信号CLK的第二周期的下降沿，输出信号SR处于低电平，所以通过第二锁存器203的输出端子out输出低电平信号out。

由于模式选择信号MODE处于低电平，所以第一NAND门221输出高电平信号，而不管第二锁存器203的输出信号的电平如何。第一NAND门221的高电平输出信号被输入到第二NAND门223。第二NAND门223将第一锁存器201的输出信号SR反转并且输出反相的信号。

因此，在时钟信号CLK的第一周期中，处于低电平的信号被输出到扫描单元的输出端子SC。

参照图3B，第一锁存器201对输入信号in的采样和通过第二锁存器203对第一锁存器201的输出信号SR的采样与上面参照图3A所描述的相同。因此，第一锁存器201的输出信号SR和来自第二锁存器203的输出端子out的输出信号具有与图3A的波形相同的波形。

但是，由于模式选择信号MODE处于高电平，所以第一NAND门221将第二锁存器203的输出信号out反转。因此，第一NAND门221的输出信号仅在时钟信号CLK的第一周期的低电平周期中和在时钟信号CLK的第二周期的高电平周期中处于低电平。第一NAND门221的输出信号在时钟信号CLK的第一周期的高电平周期中和在时钟信号CLK的第二周期的低电平周期中处于高电平。第一NAND门221的输出信号和第一锁存器201的输出信号SR被输入到第二NAND门223。

第二NAND门223仅在两个输入信号都处于高电平时输出低电平信号，这仅仅发生在时钟信号CLK的第一周期的高电平周期中。因此，在时钟信号CLK的第一周期的高电平周期中，低电平信号被输出到输出端子SC。

图4示出根据本发明的第一例证实施例的扫描驱动器的电路图。

参照图4，奇数扫描信号发生器300和偶数扫描信号发生器320包括如图2中所图解的以及如上所述的扫描单元。

来自每一扫描单元的第二NAND门的、在如图2所示的端子SC上的输出信号构成扫描信号输出SCAN[1，2，...，2n-1，2n]。

奇数扫描信号发生器300的每一扫描单元接收奇数时钟信号CLKO以及输出同步的奇数扫描信号SCAN[1，3，...，2n-1]。偶数扫描信号发生器320的每一扫描单元接收偶数时钟信号CLKE以及输出同步的偶数扫描信号SCAN[2，4，...，2n]。

图5A示出图解在模式选择信号输入为高时、在图4中所示的扫描驱动器的逐行扫描操作的时序图。

图5B示出图解在模式选择信号输入为低时、在图4中所示的扫描驱动器的隔行扫描操作的时序图。

下文中，将参照图4的电路图来说明图5A中所示的逐行扫描。

奇数扫描信号发生器300的第一奇数扫描单元SCUO1接收奇数起始脉冲VSPO。第一奇数扫描单元SCUO1在奇数时钟信号CLKO的上升沿对奇数起始脉冲VSPO进行采样。

因此，第一奇数扫描单元SCUO1的第一锁存器301A在奇数时钟信号CLKO的第一周期期间输出处于高电平的输出信号SRO1。而且，第一奇数扫描单元SCUO1的第二锁存器301B在奇数时钟信号CLKO的第一周期的下降沿对输出信号SRO1进行采样并且在低电平周期期间输出输出信号SRO2。第一奇数扫描单元SCUO1的输出信号SRO2被输入到第二奇数扫描单元SCUO2以及被输入到第一扫描信号形成器301，该第一扫描信号形成器301是第一奇数扫描单元SCUO1的奇数扫描信号形成器。

在逐行扫描方法中，模式选择信号MODE被设置为高电平。因此，第一扫描信号形成器301的第一NAND门将第一奇数扫描单元SCUO1的第二锁存器301B的输出信号SRO2反转并输出反相的信号。输出信号SRO2的反相的信号和第一奇数扫描单元SCUO1的第一锁存器301A的输出信号SRO1一起被输入到第一扫描信号形成器301的第二NAND门。

第一扫描信号形成器301的第二NAND门仅在两个输入信号都处于高电平时才输出低电平信号。因此，仅在输出信号SRO1处于高电平并且输出信号SRO2处于低电平时，第一扫描信号SCAN[1]处于低电平。因而，在奇数时钟信号CLKO的第一周期的高电平周期中，第一扫描信号SCAN[1]处于低电平。

在奇数时钟信号CLKO的第二周期的上升沿，对输入到第二奇数扫描单元SCUO2的输出信号SRO2进行采样。然后，第二奇数扫描单元SCUO2执行和如上面对第一奇数扫描单元SCUO1所描述的那样的相同操作，并输出输出信号SRO3、SRO4和扫描信号SCAN[3]。该操作通过奇数扫描单元顺序地继续下去，其中操作的结果是：第n奇数扫描信号单元SCUOn在奇数时钟信号CLKO的第n周期的高电平周期期间输出处于低电平的第2n-1扫描信号SCAN[2n-1]。

同样，偶数扫描信号发生器320的第一偶数扫描单元SCUE1接收偶数起始脉冲VSPE。在偶数起始脉冲VSPE和奇数起始脉冲VSPO之间可以存在1/2时钟周期的相位差。而且，偶数时钟信号CLKE可以具有通过将奇数时钟信号CLKO的波形反转所获得的波形。

第一偶数扫描单元SCUE1在偶数时钟信号CLKE的上升沿对偶数起始脉冲VSPE进行采样，因此，第一偶数扫描单元SCUE1的第一锁存器322A在偶数时钟信号CLKE的第一周期期间输出处于高电平的输出信号SRE1。

而且，第一偶数扫描单元SCUE1的第二锁存器322B在偶数时钟信号CLKE的第一周期的下降沿对输出信号SRE1进行采样并在低电平周期期间输出输出信号SRE2。第一偶数扫描单元SCUE1的输出信号SRE2被输入到第二偶数扫描单元SCUE2以及被输入到第二扫描信号形成器322，该第二扫描信号形成器322是第一偶数扫描单元SCUE1的偶数扫描信号形成器。

在逐行扫描方法中，模式选择信号MODE被设置为高电平。因此，如对奇数扫描单元所描述的那样，第二扫描信号SCAN[2]仅当输出信号SRE1处于高电平并且输出信号SRE2处于低电平时才处于低电平。因而，在偶数时钟信号CLKE的第一周期的高电平周期中，第二扫描信号SCAN[2]处于低电平。

在偶数时钟信号CLKE的第二周期的上升沿，对输入到第二偶数扫描单元SCUE2的输出信号SRE2进行采样。然后，第二偶数扫描单元SCUE2执行和如上对第一偶数扫描单元SCUE1所描述的那样的相同操作，并输出输出信号SRE3、SRE4和扫描信号SCAN[4]。该操作通过偶数扫描单元顺序地继续下去，其中操作的结果是：第n偶数扫描信号单元SCUEn在偶数时钟信号CLKE的第n周期的高电平周期期间输出处于低电平的第2n扫描信号SCAN[2n]。

因此，顺序地输出具有1/2时钟周期的相位差的扫描信号SCAN[1，2，......，2n-1，2n]。

在下文中，将参照图4的电路图来说明在图5B中所示的隔行扫描。

作为显示图像所需的时间的单位的帧被划分成奇数场周期和偶数场周期。为了执行隔行扫描，奇数扫描信号发生器300为奇数场周期产生奇数扫描信号SCAN[1，3，...，2n-1]。偶数扫描信号发生器320为偶数场周期产生偶数扫描信号SCAN[2，4，...，2n]。

而且，奇数时钟信号CLKO具有和偶数时钟信号CLKE相同的波形。因此，为了便于说明，输入到奇数扫描信号发生器300和偶数扫描信号发生器320的时钟信号被简述为时钟信号CLK。

首先，刚好在奇数场周期开始之前，向奇数扫描信号发生器300的第一奇数扫描单元SCUO1输入奇数起始脉冲VSPO。第一奇数扫描单元SCUO1在时钟信号CLK的上升沿对奇数起始脉冲VSPO进行采样。

第一奇数扫描单元SCUO1的第一锁存器301A在时钟信号CLK的第一周期期间输出处于高电平的输出信号SRO1。第一奇数扫描单元SCUO1的第二锁存器301B在时钟信号CLK的第一周期的下降沿对输出信号SRO1进行采样并且在时钟信号CLK的第一周期的低电平和第二周期的高电平期间输出输出信号SRO2。第一奇数扫描单元SCUO1的输出信号SRO2被输入到第二奇数扫描单元SCUO2以及被输入到第一奇数扫描单元SCUO1的第一扫描信号形成器301。

在隔行扫描方法中，模式选择信号MODE被设置为低电平。因此，第一扫描信号形成器301的第一NAND门输出高电平信号，而不管输出信号SRO2如何。

第二NAND门接收第一奇数扫描单元SCUO1的第一锁存器301A的输出信号SRO1和第一NAND门的高电平输出信号。因此，第二NAND门将输出信号SRO1反转并且输出反相的信号。因而，在时钟信号CLK的第一周期期间，当输出信号SRO1处于高电平时，第一扫描信号SCAN[1]处于低电平。

然后，第二奇数扫描单元SCUO2执行如上对第一奇数扫描单元SCUO1所描述的那样的相同操作，并且输出输出信号SRO3、SRO4和扫描信号SCAN[3]。该操作通过奇数扫描单元顺序地继续下去，其中，操作的结果是：第n奇数扫描信号单元SCUOn在奇数场周期中的时钟信号CLK的第n周期期间输出处于低电平的第2n-1扫描信号SCAN[2n-1]。

在奇数场周期之后，偶数场周期开始，刚好在偶数场周期开始之前，偶数起始脉冲VSPE被输入到偶数扫描信号发生器320的第一偶数扫描单元SCUE1。

第一偶数扫描单元SCUE1在时钟信号CLK的上升沿对偶数起始脉冲VSPE进行采样。为了便于对偶数场周期的描述，时钟周期的编号在偶数场号周期中重新开始的。因此，在描述偶数场周期时的时钟信号CLK的第一周期是指在偶数场周期中的时钟信号CLK的第一周期。

第一偶数扫描单元SCUE1的第一锁存器322A在偶数场周期中的时钟信号CLK的第一周期期间输出处于高电平的输出信号SRE1。第一偶数扫描单元SCUE1的第二锁存器322B在偶数场周期中的时钟信号CLK的第一周期的下降沿对输出信号SRE1进行采样并且在时钟信号CLK的第一周期的低电平和第二周期的高电平期间输出输出信号SRE2。第一偶数扫描单元SCUE1的输出信号SRE2被输入到第二偶数扫描单元SCUE2以及被输入到第一偶数扫描单元SCUE1的第二扫描信号形成器322。

在隔行扫描方法中，模式选择信号MODE被设置为低电平。因而，第二扫描信号形成器322的第一NAND门输出高电平信号而不管输出信号SRE2如何。第二NAND门接收第一偶数扫描单元SCUE1的第一锁存器322A的输出信号SRE1和第一NAND门的高电平输出信号。因此，第二NAND门将输出信号SRE1反转并且输出反相的信号。因而，在偶数场周期中的时钟信号CLK的第一周期中，当输出信号SRE1处于高电平时，第二扫描信号SCAN[2]处于低电平。

在偶数场周期中的时钟信号CLK的第二周期的上升沿，通过第二偶数扫描单元SCUE2对输出信号SRE2进行采样。然后，第二偶数扫描单元SCUE2执行如上对第一偶数扫描单元SCUE1所描述的那样的相同操作，并且输出输出信号SRE3、SRE4和扫描信号SCAN[4]。该操作通过偶数扫描单元顺序地继续下去，其中该操作的结果是：第n偶数扫描信号单元SCUEn在时钟信号CLK的偶数场周期中的第n周期期间输出正处于低电平的第2n扫描信号SCAN[2n]。

因此，如图5B所示，当模式选择信号MODE处于低电平时，根据本发明的本实施例的扫描驱动器执行隔行扫描。在1/2帧周期期间，奇数扫描信号被顺序地施加到奇数编号的扫描线，而在1/2帧周期期间，偶数扫描信号被顺序地施加到偶数编号的扫描线。

第二实施例

图6示出根据本发明的第二例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的方框图。

参照图6，本实施例的扫描驱动器包括：奇数扫描信号发生器400和偶数扫描信号发生器420。奇数扫描信号发生器400和偶数扫描信号发生器420接收时钟信号CLK。

在第一例证性实施例中，奇数扫描信号发生器100接收奇数时钟信号CLKO，而偶数扫描信号发生器120接收偶数时钟信号CLKE。在第二例证性实施例中，奇数扫描信号发生器400和偶数扫描信号发生器420都接收公共的时钟信号CLK。但是，奇数扫描信号发生器400和偶数扫描信号发生器420在各个扫描单元的不同端子上接收时钟信号CLK。具体地说，奇数扫描单元在端子CK上接收时钟信号CLK以及在端子CKB上接收反相的时钟信号/CLK。偶数扫描单元在端子CKB上接收时钟信号CLK，而在端子CK上接收反相的时钟信号/CLK。

奇数扫描信号发生器400包括多个奇数扫描信号单元，其结构是如上面对在图1中所图解的多个奇数扫描信号单元所描述的那样的结构。奇数扫描单元在时钟信号CLK的一个周期的间隔上从端子SC输出奇数扫描信号SCAN[1，3，...，2n-1]。

偶数扫描信号发生器420包括多个偶数扫描信号单元，其结构是如上面对在图1中所图解的多个偶数扫描信号单元所描述的那样的结构。但是，由于偶数扫描信号发生器420在端子CK上接收反相的时钟信号/CLK，所以，在时钟信号CLK的下降沿对输入数据进行采样，并且在时钟信号CLK的上升沿输出该数据。

偶数扫描单元在时钟信号CLK的一个周期的间隔上从端子SC输出偶数扫描信号SCAN[2，4，...，2n]。

图7示出根据本发明的第二例证实施例的偶数扫描单元的电路图。

第二实施例的奇数扫描单元具有和图2中所示的扫描单元相同的部件并且使用相同的时钟信号。因此，在此将省略对奇数扫描单元的描述，并且将仅仅描述偶数扫描单元的结构和操作。

图7中所示的偶数扫描单元具有与图2中所示的扫描单元相同的部件，但是图7的偶数扫描单元使用用于图2中所示的扫描单元的时钟信号的反相信号。

参照图7，偶数扫描单元包括触发器500和扫描信号形成器520。

触发器500在时钟信号CLK的下降沿对数据进行采样并且在采样之后被延迟1/2时钟周期的上升沿输出数据。为了该操作，触发器500包括串联连接的第一锁存器501和第二锁存器503。

第一锁存器501具有第一采样器501A和第一保持器501B。第一采样器501A在时钟信号CLK的下降沿对输入信号采样并且在时钟信号CLK的低电平周期中输出该输入信号作为输出信号SR。输入信号的输入在时钟信号CLK的上升沿被终止。第一保持器501B在时钟信号CLK的上升沿对输入信号采样，并且在随后的时钟信号CLK的高电平周期期间存储和输出该输入信号。

第二锁存器503包括第二采样器503A和第二保持器503B。第二采样器503A在时钟周期的上升沿对来自第一锁存器501的输出信号SR进行采样，并且在时钟信号的高电平周期中输出该输出信号。输出信号SR的输入在时钟信号的下降沿被终止。第二保持器503B在时钟周期的下降沿对输出信号out进行采样，并且在时钟信号的低电平周期中存储和输出输出信号out。

扫描信号形成器520包括第一NAND门521和第二NAND门523。第一NAND门521接收模式选择信号MODE和第二锁存器503的输出信号out。

当模式选择信号MODE处于低电平时，第一NAND门521输出高电平信号，而不管第二锁存器503的输出信号如何。当模式选择信号MODE处于高电平时，第一NAND门521将第二锁存器503的输出信号反转并且输出反相的信号。

第二NAND门523接收第一锁存器501的输出信号SR和第一NAND门521的输出信号。

当第一NAND门521输出高电平信号时，第二NAND门523将第一锁存器501的输出信号SR反转并且输出反相的信号。因此，第二NAND门523在输出信号SR是高电平信号时输出低电平信号。

当模式选择信号MODE处于高电平时，第二NAND门523对第二锁存器503的反相的输出信号和第一锁存器501的输出信号SR执行与非操作。因此，当第一锁存器501输出高电平信号，第二锁存器503输出低电平信号，并且模式选择信号是高电平信号时，第二NAND门523经由输出端子SC输出低电平信号。

图8A示出图解在模式选择信号输入为低时、图7中所示的偶数扫描单元的操作的时序图。

图8B示出图解在模式选择信号输入为高时、图7中所示的偶数扫描单元的操作的时序图。

参照图8A，在时钟信号CLK的第一周期的下降沿，第一锁存器501对输入信号in采样并且将其输出。由于在时钟信号CLK的第一周期的下降沿，输入信号in处于高电平，所以来自第一锁存器501的输出信号SR是高电平信号。同样，由于在时钟信号CLK的第一周期的高电平周期期间，所采样的输出信号被第一保持器501B存储并且输出，所以，在时钟信号CLK的第一周期的高电平周期中，第一锁存器501的输出信号SR保持高电平。

在时钟信号CLK的第二周期的下降沿，第一锁存器501对输入信号in采样并且输出所采样的信号。由于在时钟信号CLK的第二周期的下降沿，输入信号in处于低电平，所以第一锁存器501的输出信号SR是低电平信号。

在时钟信号CLK的上升沿，第二锁存器503对第一锁存器501的输出信号SR进行采样并且在高电平周期中输出所采样的信号。由于在时钟信号CLK的第一周期的上升沿，输出信号SR处于高电平，所以经由第二锁存器503的输出端子out输出高电平信号。

同样，由于在时钟信号CLK的第二周期的上升沿，输出信号SR处于低电平，所以通过第二锁存器503的输出端子out输出低电平信号。

由于模式选择信号MODE处于低电平，所以图7中所示的第一NAND门521输出高电平信号，而不管第二锁存器503的输出信号如何。第一NAND门521的高电平输出信号被输入到第二NAND门523。第二NAND门523将第一锁存器501的输出信号SR反转并且输出反相的信号。因此，在时钟信号CLK的第一周期期间，当输出信号SR处于高电平时，通过偶数扫描单元的输出端子SC输出低电平信号。

参照图8B，第一锁存器501对输入信号in的采样和通过第二锁存器503对第一锁存器501的输出信号SR的采样与上面参照图8A所描述的相同。

因此，第一锁存器501的输出信号SR和从第二锁存器503的输出端子out输出的信号具有与图8A的信号的波形相同的波形。但是，由于模式选择信号MODE处于高电平，所以第一NAND门521将第二锁存器503的输出信号out反转。第一NAND门521的输出信号被输入到第二NAND门523。而且，第一锁存器501的输出信号SR被输入到第二NAND门523。第二NAND门523仅在所有的输入数据都处于高电平时输出低电平信号。第一NAND门521的输出信号在时钟信号CLK的第一周期的低电平周期和时钟信号CLK的第二周期的高电平周期上处于高电平。因此，在时钟信号CLK的第一周期的低电平周期期间，通过输出端子SC输出低电平信号。

当模式选择信号MODE处于低电平时，偶数扫描单元将第一锁存器的输出信号反转并且将反相的信号通过输出端子SC输出。当模式选择信号MODE处于高电平时，偶数扫描单元对第一锁存器的输出信号和第二锁存器的反相的输出信号执行与非操作，并且输出结果。其中SCAN代表从输出端子SC输出的数据，SR代表第一锁存器的输出信号，而OUT代表第二锁存器的输出信号，SCAN可以被表达成下列等式1：

SCAN＝(SR·OUT′)′＝SR′+OUT     (1)

在等式1中，SCAN可以被表达成第一锁存器的反相的输出信号SR′和第二锁存器的输出信号OUT的逻辑和。

图9示出根据本发明的第二例证实施例的扫描驱动器的电路图。

参照图9，如图2中所示的以及如上所述的扫描单元可被应用到奇数扫描信号发生器600的串联连接的多个奇数扫描单元，而图7中所示的以及如上所述的偶数扫描单元可以被应用到偶数扫描信号发生器620的串联连接的多个扫描单元。

每一扫描单元的第二NAND门的输出信号构成扫描信号SCAN[1，2，...，2n-1，2n]。奇数扫描信号发生器600的每一扫描单元接收时钟信号CLK以及输出同步的奇数扫描信号SCAN[1，3，...，2n-1]。偶数扫描信号发生器620的每一扫描单元接收时钟信号CLK以及输出同步的偶数扫描信号SCAN[2，4，...，2n]。

图10A示出图解在模式选择信号输入为高时、在图9中所示的扫描驱动器的逐行扫描操作的时序图。

图10B示出图解在模式选择信号输入为低时、在图9中所示的扫描驱动器的隔行扫描操作的时序图。

下文中，将参照图9的电路图来说明图10A中所示的逐行扫描。

首先，奇数扫描信号发生器600的第一奇数扫描单元SCUO1接收奇数起始脉冲VSPO。第一奇数扫描单元SCUO1在时钟信号CLK的上升沿对奇数起始脉冲VSPO进行采样。

因此，第一奇数扫描单元SCUO1的第一锁存器601A在时钟信号CLK的第一周期期间输出处于高电平的输出信号SRO1。而且，第一奇数扫描单元SCUO1的第二锁存器601B在时钟信号CLK的第一周期的下降沿对输出信号SRO1进行采样并且在低电平周期期间输出输出信号SRO2。第一奇数扫描单元SCUO1的输出信号SRO2被输入到第二奇数扫描单元SCUO2以及被输入到第一奇数扫描单元SCUO1的第一扫描信号形成器601。

在逐行扫描方法中，模式选择信号MODE被设置为高电平。因此，第一扫描信号形成器601的第一NAND门将第一奇数扫描单元SCUO1的第二锁存器601B的输出信号SRO2进行反转并输出反相的信号。输出信号SRO2的反相的信号和第一奇数扫描单元SCUO1的第一锁存器601A的输出信号SRO1一起被输入到第一扫描信号形成器601的第二NAND门。

第一扫描信号形成器601的第二NAND门仅在两个输入信号都处于高电平时才输出低电平信号。因此，仅在输出信号SRO1处于高电平并且输出信号SRO2处于低电平时，第一扫描信号SCAN[1]处于低电平。因而，在时钟信号的第一周期的高电平周期中，第一扫描信号SCAN[1]处于低电平。

在时钟信号CLK的第二周期的上升沿，对输入到第二奇数扫描单元SCUO2的输出信号SRO2进行采样。然后，第二奇数扫描单元SCUO2执行和如上对第一奇数扫描单元SCUO1所描述的那样的相同操作，并输出输出信号SRO3、SRO4和扫描信号SCAN[3]。该操作通过奇数扫描单元顺序地继续下去，其中操作的结果是：第n奇数扫描信号单元SCUOn在时钟信号CLK的第n周期的高电平周期期间输出处于低电平的第2n-1扫描信号SCAN[2n-1]。

同样，偶数起始脉冲VSPE被输入到偶数扫描信号发生器620的第一偶数扫描单元SCUE1。在偶数起始脉冲VSPE和奇数起始脉冲VSPO之间可以存在1/2时钟周期的相位差。

第一偶数扫描单元SCUE1在时钟信号CLK的下降沿对偶数起始脉冲VSPE进行采样。因此，第一偶数扫描单元SCUE1的第一锁存器622A在时钟信号CLK的第一周期的高电平周期中以及在其第二周期的低电平周期中输出处于高电平的输出信号SRE1。

同样，第一偶数扫描单元SCUE1的第二锁存器622B在时钟信号CLK的第二周期的上升沿对输出信号SRE1进行采样并在高电平周期期间输出输出信号SRE2。第一偶数扫描单元SCUE1的输出信号SRE2被输入到第二偶数扫描单元SCUE2以及被输入到第一偶数扫描单元SCUE1的第二扫描信号形成器622。

在逐行扫描方法中，模式选择信号MODE被设置为高电平。因此，如对奇数扫描单元NAND门所描述的那样，第二扫描信号SCAN[2]在输出信号SRE1处于高电平并且输出信号SRE2处于低电平时处于低电平。因而，在时钟信号CLK的第一周期的低电平周期中，第二扫描信号SCAN[2]处于低电平。

在时钟信号CLK的第二周期的下降沿，对输入到第二偶数扫描单元SCUE2的输出信号SRE2进行采样。然后，第二偶数扫描单元SCUE2执行和如上对第一偶数扫描单元SCUE1所描述的那样的相同操作，并输出输出信号SRE3、SRE4和扫描信号SCAN[4]。该操作通过偶数扫描单元顺序地继续下去，其中操作的结果是：第n偶数扫描信号单元SCUEn在时钟信号CLK的第n周期的低电平周期期间输出处于低电平的第2n扫描信号SCAN[2n]。

因此，顺序地输出具有1/2时钟周期的相位差的各个扫描信号SCAN[1，2，...，2n-1，2n]。

在下文中，将参照图9的电路图来说明在图10B中所示的隔行扫描。

作为显示图像所需的时间的单位的帧被划分成奇数场周期和偶数场周期。为了执行隔行扫描，奇数扫描信号发生器600为奇数场周期产生奇数扫描信号SCAN[1，3，...，2n-1]。偶数扫描信号发生器620输出不具有在奇数场周期中进行扫描所需的数据的信号。

偶数扫描信号发生器620为跟在奇数场周期之后的偶数场周期产生偶数扫描信号SCAN[2，4，...，2n]。奇数扫描信号发生器600输出不具有在偶数场周期中进行扫描所需的数据的信号。

首先，刚好在奇数场周期开始之前，向奇数扫描信号发生器600的第一奇数扫描单元SCUO1输入奇数起始脉冲VSPO。第一奇数扫描单元SCUO1在时钟信号CLK的上升沿对奇数起始脉冲VSPO进行采样。

第一奇数扫描单元SCUO1的第一锁存器601A在时钟信号CLK的第一周期期间输出处于高电平的输出信号SRO1。第一奇数扫描单元SCUO1的第二锁存器601B在时钟信号CLK的第一周期的下降沿对输出信号SRO1进行采样并且在时钟信号CLK的第一周期的低电平周期和第二周期的高电平周期期间输出输出信号SRO2。第一奇数扫描单元SCUO1的输出信号SRO2被输入到第二奇数扫描单元SCUO2以及被输入到第一奇数扫描单元SCUO1的第一扫描信号形成器601。

在隔行扫描方法中，模式选择信号MODE被设置为低电平。因此，第一扫描信号形成器601的第一NAND门输出高电平信号，而不管输出信号SRO2如何。

第二NAND门接收第一奇数扫描单元SCUO1的第一锁存器601A的输出信号SRO1和第二锁存器601B的高电平输出信号SRO2。因此，第二NAND门将输出信号SRO1反转并且输出反相的信号。因而，在时钟信号CLK的第一周期期间，当输出信号SRO1处于高电平时，第一扫描信号SCAN[1]处于低电平。

然后，第二奇数扫描单元SCUO2在时钟信号CLK的第二周期的上升沿对输出信号SRO2进行采样。然后，第二奇数扫描单元SCUO2执行如上对第一奇数扫描单元SCUO1所描述的那样的相同操作，并且输出输出信号SRO3、SRO4和扫描信号SCAN[3]。该操作通过奇数扫描单元顺序地继续下去，其中，操作的结果是：第n奇数扫描信号单元SCUOn在奇数场周期中的时钟信号CLK的第n周期期间输出处于低电平的第2n-1扫描信号SCAN[2n-1]。

在奇数场周期之后，偶数场周期开始，刚好在偶数场周期开始之前，偶数起始脉冲VSPE被输入到偶数扫描信号发生器620的第一偶数扫描单元SCUE1。

第一偶数扫描单元SCUE1在偶数场周期中的时钟信号CLK的下降沿对偶数起始脉冲VSPE进行采样。为了便于对偶数场周期的描述，时钟周期的编号应当在偶数场号周期(even-field number period)中重新开始。因此，在描述偶数场周期时的时钟信号CLK的第一周期是指在偶数场周期中的时钟信号CLK的第一周期。

第一偶数扫描单元SCUE1的第一锁存器622A在时钟信号CLK的第一周期的低电平周期期间输出处于高电平的输出信号SRE1。

第一偶数扫描单元SCUE1的第二锁存器622B在时钟信号CLK的第二周期的上升沿对输出信号SRE1进行采样并且在时钟信号CLK的第二周期期间输出输出信号SRE2。第一偶数扫描单元SCUE1的输出信号SRE2被输入到第二偶数扫描单元SCUE2以及被输入到第一偶数扫描单元SCUE1的第二扫描信号形成器622。

在隔行扫描方法中，模式选择信号MODE被设置为低电平。因而，第二扫描信号形成器622的第一NAND门输出高电平信号而不管输出信号SRE2如何。第二NAND门接收第一偶数扫描单元SCUE1的第一锁存器622A的输出信号SRE1和第二锁存器622B的高电平输出信号SRE2。因此，第二NAND门将输出信号SRE1反转并且输出反相的信号。因而，在时钟信号CLK的第一周期的低电平周期中，当输出信号SRE1处于高电平时，第二扫描信号SCAN[2]处于低电平。

在时钟信号CLK的第二周期的下降沿，通过第二偶数扫描单元SCUE2对输出信号SRE2进行采样。然后，第二偶数扫描单元SCUE2执行如上对第一偶数扫描单元SCUE1所描述的那样的相同操作，并且输出输出信号SRE3、SRE4和扫描信号SCAN[4]。该操作通过偶数扫描单元顺序地继续下去，其中操作的结果是：第n偶数扫描信号单元SCUEn在偶数场周期中的时钟信号CLK的第n+1周期的高电平周期期间和第n周期的低电平周期期间输出正处于低电平的第2n扫描信号SCAN[2n]。

因此，如图10B所示，当模式选择信号MODE处于低电平时，根据本发明的本实施例的扫描驱动器执行隔行扫描。在1/2帧周期期间，奇数扫描信号被顺序地施加到奇数编号的扫描线，而在1/2帧周期期间，偶数扫描信号被顺序地施加到偶数编号的扫描线。

在上述过程中，可以看出，产生与时钟信号CLK同步的扫描信号，并且扫描驱动器可以响应于模式选择信号而选择执行逐行扫描和隔行扫描。

第三实施例

图11是根据本发明的第三例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的方框图。

参照图11，本实施例的扫描驱动器包括奇数扫描信号发生器1100和偶数扫描信号发生器1150，对它们的描述与参照图6中的扫描驱动器提供的对奇数扫描信号发生器和偶数扫描信号发生器的描述相似。

图12示出根据本发明的第三例证实施例的奇数扫描单元的电路图。

参照图12，奇数扫描单元对应于图11的第一奇数扫描单元SCUO1，并且包括触发器1100和奇数扫描信号形成器1113。

触发器1100在时钟信号CLK的上升沿对数据采样并且在采样之后被延迟1/2时钟周期的下降沿输出该数据。为了该操作，触发器1100包括串联连接的第一锁存器1111和第二锁存器1112。

第一锁存器1111包括第一采样器1111A和第一保持器1111B。第一采样器1111A在时钟信号CLK的上升沿对输入信号采样并且在时钟信号CLK的高电平周期中输出输入信号作为输出信号SR。输入信号的输入在时钟信号CLK的下降沿被终止。第一保持器1111B在时钟信号CLK的下降沿对输入信号采样，并且在时钟信号CLK的低电平周期中输出和存储输入信号。

第二锁存器1112包括第二采样器1112A和第二保持器1112B。第二采样器1112A在时钟周期的下降沿对来自第一锁存器1111的输出信号SRO1进行采样，并且在时钟信号的低电平周期中输出输出信号SRO2。输出信号SRO1的输入在时钟信号的上升沿被终止。第二保持器1112B在时钟周期的上升沿中对输出信号SRO2进行采样，并且在时钟信号的高电平周期中输出和存储输出信号。

奇数扫描信号形成器1113包括反相器1113A、第一NAND门1113B和第二NAND门1113C。反相器1113A将第二锁存器1112的输出信号SRO2反转并且向第一NAND门1113B输出反相的信号。

第一NAND门1113B接收模式选择信号MODE和第二锁存器1112的输出信号SRO2的反相的信号。

当模式选择信号MODE处于低电平时，第一NAND门1113B输出高电平信号，而不管第二锁存器1112的输出信号如何。也就是说，第二锁存器1112的输出信号被正处于低电平的模式选择信号MODE所屏蔽。当模式选择信号MODE处于高电平时，第一NAND门1113B将第二锁存器1112的输出信号反转。

第二NAND门1113C接收第一锁存器1111的输出信号SRO1和第一NAND门1113B的输出信号。当第一NAND门1113B输出高电平信号时，第二NAND门1113C将第一锁存器1111的输出信号SRO1反转并且输出反相的信号。因此，第二NAND门1113C在输出信号SRO1是高电平信号时输出低电平信号。

当模式选择信号MODE处于高电平时，由于第一NAND门1113B将反相器1113A的输出信号反转，第一NAND门1113B输出等效于第二锁存器1112的输出信号SRO2的信号。因此，当模式选择信号是高电平信号，第二锁存器1112的输出信号SRO2处于高电平，以及第一锁存器1111的输出信号SRO1处于高电平时，第二NAND门1113C输出低电平信号。

图13A示出图解在模式选择信号输入为高时、图12中所示的奇数扫描单元的操作的时序图。

图13B示出图解在模式选择信号输入为低时、图12中所示的奇数扫描单元的操作的时序图。

参照图13A，在时钟信号CLK的第一周期的上升沿，第一锁存器1111对输入信号VSPO采样并且将其输出。由于在时钟信号CLK的第一周期的上升沿，输入信号VSPO处于高电平，所以来自第一锁存器1111的输出信号SRO1是高电平信号。同样，由于在时钟信号CLK的第一周期的低电平周期期间，所采样的信号被存储并且被输出，所以在时钟信号CLK的第一周期的低电平周期中，第一锁存器1111的输出信号SRO1保持高电平。

在时钟信号CLK的第二周期的上升沿，第一锁存器1111对输入信号in进行采样并且输出所采样的信号。由于在时钟信号CLK的第二周期的上升沿，输入信号in处于低电平，所以第一锁存器1111的输出信号SRO1输出低电平信号。

在时钟信号CLK的下降沿，第二锁存器1112对第一锁存器1111的输出信号SRO1进行采样并且在低电平周期中将所采样的信号输出。由于在时钟信号CLK的第一周期的下降沿，输出信号SRO1处于高电平，所以经由第二锁存器1112的输出端子out输出高电平信号。同样，由于在时钟信号CLK的第二周期的下降沿，输出信号SRO1处于低电平，所以通过第二锁存器1112的输出端子out输出低电平信号。

由于模式选择信号MODE处于高电平，所以在图12中所示的第一NAND门1113B将反相器1113A的输出信号反转。因此，第一NAND门1113B将第二锁存器1112的输出信号SRO2输出到第二NAND门1113C。第二NAND门1113C对第一锁存器1111的输出信号SRO1和第二锁存器1112的输出信号SRO2执行与非操作。

因此，经由奇数扫描单元的输出端子输出在时钟信号CLK的第一周期的低电平周期期间处于低电平的信号SCAN[1]。

参照图13B，第一锁存器1111对输入信号VSPO的采样和通过第二锁存器1112对第一锁存器1111的输出信号SRO1的采样与参照图13A所描述的相同。因此，第一锁存器1111的输出信号SRO1和第二锁存器1112的输出信号SRO2具有与图13A的信号的波形相同的波形。

但是，由于模式选择信号MODE处于低电平，所以第一NAND门1113B屏蔽第二锁存器1112的输出信号SRO2。也就是说，第一NAND门1113B输出高电平信号，而不管输出信号SRO2的电平如何。接收到高电平信号的第二NAND门1113C将第一锁存器1111的输出信号SRO1反转。

因此，奇数扫描单元的奇数扫描信号形成器在第一周期中将第一锁存器1111的输出信号SRO1反转并且输出第一扫描信号SCAN[1]。

图14示出根据本发明的第三例证实施例的偶数扫描单元的电路图。

参照图14，偶数扫描单元对应于图11的第一偶数扫描单元SCUE1并且包括触发器1160和偶数扫描信号形成器1163。偶数扫描单元的操作和如上所述的、图12中所图解的奇数扫描单元的操作类似，除了触发器1160的第一锁存器1161在时钟信号CLK的下降沿对输入数据进行采样，以及触发器1160的第二锁存器1162在时钟信号CLK的上升沿对来自第一锁存器1161的输出信号进行采样之外。

图15A示出图解在模式选择信号输入为高时、图14中所示的偶数扫描单元的操作的时序图。

图15B示出图解在模式选择信号输入为低时、图14中所示的偶数扫描单元的操作的时序图。

参照图15A，在时钟信号CLK的第一周期的下降沿，第一锁存器1161对输入信号VSPE采样并且在低电平周期期间将其输出。由于在时钟信号CLK的第一周期的下降沿，输入信号VSPE处于高电平，所以第一锁存器1161的输出信号SRE1是高电平信号。同样，由于在时钟信号CLK的第一周期的低电平周期期间，存储和输出所采样的输出信号，所以在时钟信号CLK的第一周期的高电平周期期间，第一锁存器1161的输出信号SRE1保持高电平。

在时钟信号CLK的第二周期的下降沿，通过第一锁存器1161对输入信号VSPE采样并且将其输出。由于在时钟信号CLK的第二周期的下降沿，输入信号VSPE处于低电平，所以第一锁存器1161的输出信号SRE1处于低电平。

在时钟信号CLK的上升沿，第二锁存器1162对第一锁存器1161的输出信号SRE1进行采样并且在高电平周期期间输出该信号。由于在时钟信号CLK的第一周期的上升沿，输出信号SRE1处于高电平，所以第二锁存器1162的输出信号SRE2处于高电平。同样，由于在时钟信号CLK的第二周期的上升沿，输出信号SRE1处于低电平，所以通过第二锁存器1162的输出端子out输出低电平信号。

由于模式选择信号MODE处于高电平，所以图14中所示的第一NAND门1163B将反相器1163A的输出信号反转。因而，第一NAND门1163B将第二锁存器1162的输出信号SRE2输出到第二NAND门1163C。第二NAND门1163C对第一锁存器1161的输出信号SRE1和第二锁存器1162的输出信号SRE2执行与非操作。

因此，当输出信号SRE1和输出信号SRE2两者都为高时，经由偶数扫描单元的输出端子输出低电平信号SCAN[2]，这发生在时钟信号CLK的第一周期的高电平周期期间。

参照图15B，第一锁存器1161对输入信号VSPE的采样和通过第二锁存器1162对第一锁存器1161的输出信号SRE1的采样与参照图15A所描述的相同。因此，第一锁存器1161的输出信号SRE1和第二锁存器1162的输出信号SRE2具有与图15A的信号的波形相同的波形。

但是，由于模式选择信号MODE处于低电平，所以第一NAND门1163B输出高电平信号，而不管第二锁存器1162的输出信号SRE2的电平如何。接收高电平信号的第二NAND门1163C将第一锁存器1161的输出信号SRE1反转。

因此，当在第一周期期间输出信号SRE1为高时，偶数扫描单元的偶数扫描信号形成器将第一锁存器1161的输出信号SRE1反转并且输出具有低电平的第二扫描信号SCAN[2]。

图16示出根据本发明的第三例证实施例的扫描驱动器的电路图。

参照图16，图12中所示的奇数扫描单元可被用作奇数扫描信号发生器1100的扫描单元，而图14中所示的偶数扫描单元可被用作偶数扫描信号发生器1150的扫描单元。

如从图12和14所看出的，每一扫描单元的第二NAND门的输出信号构成扫描信号SCAN[1，2，...，2n-1，2n]。

奇数扫描信号发生器1100的每一奇数扫描单元接收时钟信号CLK以及输出与该时钟信号CLK同步的奇数扫描信号SCAN[1，3，...，2n-1]。偶数扫描信号发生器1150的每一偶数扫描单元接收时钟信号CLK以及输出与该时钟信号CLK同步的偶数扫描信号SCAN[2，4，...，2n]。

图17A示出图解在模式选择信号输入为高时、在图16中所示的扫描驱动器的逐行扫描操作的时序图。

图17B示出图解在模式选择信号输入为低时、在图16中所示的扫描驱动器的隔行扫描操作的时序图。

下文中，将参照图16的电路图来说明图17A中所示的逐行扫描。

奇数扫描信号发生器1100的第一奇数扫描单元SCUO1接收奇数起始脉冲VSPO。第一奇数扫描单元SCUO1在时钟信号CLK的上升沿对奇数起始脉冲VSPO进行采样。因此，第一奇数扫描单元SCUO1的第一锁存器1111在时钟信号CLK的第一周期期间输出处于高电平的输出信号SRO1。

同样，第一奇数扫描单元SCUO1的第二锁存器1112在时钟信号CLK的第一周期的下降沿对输出信号SRO1进行采样并且在低电平周期期间输出输出信号SRO2。第一奇数扫描单元SCUO1的输出信号SRO2被输入到第二奇数扫描单元SCUO2以及被输入到第一扫描信号形成器1113，该第一扫描信号形成器1113是第一奇数扫描单元SCUO1的奇数扫描信号形成器。

在逐行扫描方法中，模式选择信号MODE被设置为高电平。因此，第一扫描信号形成器1113的第一NAND门将反相器的输出信号进行反转，因此，第二锁存器1112的输出信号SRO2被输入到第一扫描信号形成器1113的第二NAND门。

第二NAND门接收第一奇数扫描单元SCUO1的第一锁存器1111的输出信号SRO1和第二锁存器1112的输出信号SRO2。第一扫描信号形成器1113的第二NAND门仅在两个输入信号都处于高电平时输出低电平信号。因此，仅当输出信号SRO1处于高电平和输出信号SRO2处于高电平时，第一扫描信号SCAN[1]才处于低电平。因而，在时钟信号CLK的第一周期的低电平周期中第一扫描信号SCAN[1]处于低电平。

在时钟信号CLK的第二周期的上升沿，对输入到第二奇数扫描单元SCUO2的输出信号SRO2进行采样。然后，第二奇数扫描单元SCUO2执行和如上对第一奇数扫描单元SCUO1所描述的那样的相同操作，并输出输出信号SRO3、SRO4和扫描信号SCAN[3]。该操作通过奇数扫描单元顺序地继续下去，其中操作的结果是：第n奇数扫描信号单元SCUOn在时钟信号CLK的第n周期的低电平周期中输出处于低电平的第2n-1扫描信号SCAN[2n-1]。同样，偶数起始脉冲VSPE被输入到偶数扫描信号发生器1420的第一偶数扫描单元SCUE1。在偶数起始脉冲VSPE和奇数起始脉冲VSPO之间可以存在1/2时钟周期的相位差。

第一偶数扫描单元SCUE1在时钟信号CLK的下降沿对偶数起始脉冲VSPE进行采样。因此，第一偶数扫描单元SCUE1的第一锁存器1161在时钟信号CLK的第一周期的低电平周期期间和在其第二周期的高电平周期期间输出处于高电平的输出信号SRE1。

同样，第一偶数扫描单元SCUE1的第二锁存器1162在时钟信号CLK的第二周期的上升沿对输出信号SRE1进行采样并输出所采样的信号。因此，第一偶数扫描单元SCUE1的第二锁存器1162在时钟信号CLK的第二周期中输出正处于高电平的输出信号SRE2。第一偶数扫描单元SCUE1的输出信号SRE2被输入到第二偶数扫描单元SCUE2并且被输入到第二扫描信号形成器1163，该第二扫描信号形成器1163是第一偶数扫描单元SCUE1的偶数扫描信号形成器。

在逐行扫描方法中，模式选择信号MODE被设置为高电平。因此，如对奇数扫描单元所描述的那样，第二扫描信号SCAN[2]仅当输出信号SRE1处于高电平并且输出信号SRE2处于高电平时处于低电平。因而，在时钟信号CLK的第二周期的高电平周期中，第二扫描信号SCAN[2]处于低电平。

在时钟信号CLK的第二周期的下降沿，对输入到第二偶数扫描单元SCUE2的输出信号SRE2进行采样。然后，第二偶数扫描单元SCUE2执行和如上对第一偶数扫描单元SCUE1所描述的那样的相同操作，并输出输出信号SRE3、SRE4和扫描信号SCAN[4]。该操作通过偶数扫描单元顺序地继续下去，其中操作的结果是：第n偶数扫描信号单元SCUEn在时钟信号CLK的第n周期的高电平周期期间输出处于低电平的第2n扫描信号SCAN[2n]。

因此，顺序地输出具有1/2时钟周期的相位差的各个扫描信号SCAN[1，2，...，2n-1，2n]。

在下文中，将参照图16的电路图来说明在图17B中所示的隔行扫描。

作为显示图像所需的时间的单位的帧被划分成奇数场周期和偶数场周期。为了执行隔行扫描，奇数扫描信号发生器1100在奇数场周期中产生奇数扫描信号SCAN[1，3，...，2n-1]。同样，偶数扫描信号发生器1150在偶数场周期中产生偶数扫描信号SCAN[2，4，...，2n]。

首先，刚好在奇数场周期开始之前，向奇数扫描信号发生器1100的第一奇数扫描单元SCUO1输入奇数起始脉冲VSPO。第一奇数扫描单元SCUO1在时钟信号CLK的上升沿对奇数起始脉冲VSPO进行采样。

因而，第一奇数扫描单元SCUO1的第一锁存器1111在时钟信号CLK的第一周期期间输出处于高电平的输出信号SRO1。同样，第一奇数扫描单元SCUO1的第二锁存器1112在时钟信号CLK的第一周期的下降沿对输出信号SRO1进行采样并且在时钟信号CLK的第一周期的低电平和第二周期的高电平期间输出输出信号SRO2。第一奇数扫描单元SCUO1的输出信号SRO2被输入到第二奇数扫描单元SCUO2以及被输入到第一奇数扫描单元SCUO1的第一扫描信号形成器1113。

在隔行扫描方法中，模式选择信号MODE被设置为低电平。因此，第一扫描信号形成器1113的第一NAND门输出高电平信号，而不管输出信号SRO2如何。

第二NAND门接收第一奇数扫描单元SCUO1的第一锁存器1111的输出信号SRO1和第一NAND门的高电平输出信号。因此，第二NAND门将输出信号SRO1反转并且输出反相的信号。因而，在时钟信号CLK的第一周期期间，当输出信号SRO1处于高电平时，第一扫描信号SCAN[1]处于低电平。

然后，第二奇数扫描单元SCUO2在时钟信号CLK的第二周期的上升沿对输出信号SRO2进行采样。然后，第二奇数扫描单元SCUO2执行如上对第一奇数扫描单元SCUO1所描述的那样的相同操作，并且输出输出信号SRO3、SRO4和扫描信号SCAN[3]。该操作通过奇数扫描单元顺序地继续下去，其中，操作的结果是：第n奇数扫描信号单元SCUOn在奇数场周期中的时钟信号CLK的第n周期期间输出处于低电平的第2n-1扫描信号SCAN[2n-1]。

在奇数场周期之后，偶数场周期开始。刚好在偶数场周期开始之后，偶数起始脉冲VSPE被输入到偶数扫描信号发生器1150的第一偶数扫描单元SCUE1。

第一偶数扫描单元SCUE1在偶数场周期中的时钟信号CLK的下降沿对偶数起始脉冲VSPE进行采样。为了便于对偶数场周期的描述，时钟周期的编号应当在偶数场号周期中重新开始。因此，在描述偶数场周期时的时钟信号CLK的第一周期是指在偶数场周期中的时钟信号CLK的第一周期。

因而，第一偶数扫描单元SCUE1的第一锁存器1161在时钟信号CLK的第一周期的低电平周期期间和其第二周期的高电平周期期间输出处于高电平的输出信号SRE1。

第一偶数扫描单元SCUE1的第二锁存器1162在时钟信号CLK的第二周期的上升沿对输出信号SRE1进行采样并且在第二周期期间输出输出信号SRE2。第一偶数扫描单元SCUE1的输出信号SRE2被输入到第二偶数扫描单元SCUE2以及被输入到第一偶数扫描单元SCUE1的第二扫描信号形成器1163。

在隔行扫描方法中，模式选择信号MODE被设置为低电平。因而，第二扫描信号形成器1163的第一NAND门输出高电平信号而不管输出信号SRE2如何。

第二NAND门接收第一偶数扫描单元SCUE1的第一锁存器1161的输出信号SRE1和第一NAND门的高电平输出信号。因此，第二NAND门将输出信号SRE1反转并且输出反相的信号。也就是说，在时钟信号CLK的第一周期的低电平周期期间和其第二周期的高电平周期期间，当输出信号SRE1处于高电平时，第二扫描信号SCAN[2]处于低电平。

在时钟信号CLK的第二周期的下降沿，通过第二偶数扫描单元SCUE2对输出信号SRE2进行采样。然后，第二偶数扫描单元SCUE2执行如上对第一偶数扫描单元SCUE1所描述的那样的相同操作，并且输出输出信号SRE3、SRE4和扫描信号SCAN[4]。该操作通过偶数扫描单元顺序地继续下去，其中操作的结果是：第n偶数扫描信号单元SCUEn在偶数场周期中的时钟信号CLK的第n周期的低电平周期期间和第n+1周期的高电平周期期间输出处于低电平的第2n扫描信号SCAN[2n]。

因此，如图17B所示，当模式选择信号MODE处于低电平时，根据本发明的第三实施例的扫描驱动器执行隔行扫描。

因此，在第三实施例中，通过模式选择信号、奇数起始脉冲和偶数起始脉冲的应用可以选择执行逐行扫描和隔行扫描，

第四实施例

图18示出根据本发明的第四例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的方框图。

参照图18，本实施例的扫描驱动器包括奇数扫描信号发生器1200和偶数扫描信号发生器1250，对它们的描述与参照图6中的扫描驱动器提供的对奇数扫描信号发生器和偶数扫描信号发生器的描述类似。

图19示出根据本发明的第四例证实施例的奇数扫描单元的电路图。

参照图19，奇数扫描单元对应于图18的第一奇数扫描单元SCUO1并且包括触发器1210和奇数扫描信号形成器1213。

触发器1210的结构和操作与参照图12在第三实施例中所描述的奇数扫描单元的触发器1110的结构和操作相同。但是，图19的奇数扫描单元具有和图12的奇数扫描单元的奇数扫描信号形成器不同的结构。

奇数扫描信号形成器1213包括第一NAND门1213A和第二NAND门1213B。

第一NAND门1213A接收模式选择信号MODE和第二锁存器1212的第二采样器1212A的输出信号。第二NAND门1213B接收第一NAND门1213A的输出信号和第一锁存器1211的输出信号SRO1。

在比较奇数扫描信号形成器1213和在图12中所示的奇数扫描信号形成器1113时，图12的第二采样器1112的输出信号经由第二保持器1113A的反相器而被输入到第一NAND门1113B。在图19中，第二采样器1212B的输出信号等效于已被反转一次的输出信号SRO1。在图12中，到第一NAND门1113B的输入信号SRO2比到第一NAND门1213A的输入信号SRO2已多反转了两次。当不考虑由反相器引起的延迟时间时，到图19的第一NAND门1213A的输入信号等效于到图12的第一NAND门1113B的输入信号。

因此，当图19中的模式选择信号MODE处于高电平时，第一NAND门1213A的输出等于来自第二保持器1212的输出信号。因此，第二NAND门1213B对第一锁存器1211的输出信号SRO1和第二采样器1212A的输出信号执行与非操作。

而且，当模式选择信号MODE处于低电平时，第一NAND门1213A的输出为高而不管来自第二采样器1212A的输入如何。因此，第二NAND门1213B将第一锁存器1211的输出信号SRO1反转。

图20A示出图解在模式选择信号输入为高时、图19中所示的奇数扫描单元的操作的时序图。

图20B示出图解在模式选择信号输入为低时、图19中所示的奇数扫描单元的操作的时序图。

参照图20A，奇数起始脉冲VSPO的输入、第一锁存器的输出信号SRO1和高电平模式选择信号MODE的施加、以及第一扫描信号SCAN[1]的形成与参照图13A所描述的相同。但是，第二采样器1212A的输出信号SRO2对应于通过将第一锁存器1211的输出信号SRO1延迟1/2时钟周期并且将延迟的信号反转所得到的信号。这是因为第二采样器1212A在时钟信号CLK的下降沿对第一锁存器1211的输出信号SRO1进行采样并且将所采样的信号反转。

因此，如参照图13A所描述的，在时钟信号CLK的第一周期的低电平周期期间，来自图19中所示的奇数扫描单元的第一扫描信号SCAN[1]处于低电平。

参照图20B，经由第一锁存器1211对输入信号VSPO的采样和经由第二锁存器1212对第一锁存器1211的输出信号SRO1的采样与参照图13B的描述相同。因此，第一锁存器1211的输出信号SRO1和第二锁存器1212的输出信号具有与图13B的信号的波形相同的波形。但是，由于到第一NAND门1213A的输入信号等效于第二采样器1212A的输出信号，所以第二采样器1212A的输出信号对应于通过将第一锁存器1212的输出信号SRO1延迟1/2时钟周期并且将所延迟的信号反转所得到的信号。

由于模式选择信号MODE处于低电平，所以第一NAND门1213A输出高电平信号，而不管来自第二采样器1212A的输出信号的电平如何。接收高电平信号的第二NAND门1213B将第一锁存器1211的输出信号SRO1反转。

因此，奇数扫描单元的奇数扫描信号形成器1213将第一锁存器1211的输出信号SRO1反转并且输出第一扫描信号SCAN[1]。

图21示出根据本发明的第四例证实施例的偶数扫描单元的电路图。

参照图21，偶数扫描单元对应于图18的第一偶数扫描单元SCUE1并且包括触发器1260和偶数扫描信号形成器1263。偶数扫描单元的结构和操作与如上所述的图19中所图解的奇数扫描单元的结构与操作类似，除了触发器1260的第一锁存器1261在时钟信号CLK的下降沿对输入数据采样以及触发器1260的第二锁存器1262在时钟信号CLK的上升沿对来自第一锁存器1261的输出数据进行采样之外。

和图19中所图解的奇数扫描单元一样，在图21所图解的偶数扫描单元中，第二采样器1262A的输出信号被施加于第一NAND门1263A。

因此，当图21中的模式选择信号MODE处于高电平时，第一NAND门1263A的输出等于来自第二保持器1262的输出信号SRO2。因此，第二NAND门1263B对第一锁存器1261的输出信号SRO1和第二采样器1262A的输出信号执行与非操作。

此外，当模式选择信号MODE处于低电平时，第一NAND门1263A的输出为高，而不管来自第二采样器1262A的输入如何。因此，第二NAND门1263B将第一锁存器1261的输出信号SRO1反转。

图22A示出图解在模式选择信号输入为高时、图21中所示的偶数扫描单元的操作的时序图。

图22B示出图解在模式选择信号输入为低时、图21中所示的偶数扫描单元的操作的时序图。

参照图22A，偶数起始脉冲VSPE的输入、第一锁存器1261的输出信号SRE1和高电平模式选择信号MODE的施加、和第二扫描信号SCAN[2]的形成与参照图15A所描述的相同。但是，第二采样器1262A的输出信号SRE2对应于通过将第一锁存器1261的输出信号SRE1延迟1/2时钟周期并且将延迟的信号反转所获得的信号。这是因为，第二采样器1262A在时钟信号CLK的上升沿对第一锁存器1261的输出信号SRE1进行采样并且将所采样的信号反转。

因此，如参照图15A所述的，在时钟信号CLK的第一周期的高电平周期期间，来自图21中所示的第一偶数扫描单元的第二扫描信号SCAN[2]处于低电平。

参照图22B，通过第一锁存器1261对输入信号VSPE的采样和通过第二锁存器1262对第一锁存器1261的输出信号SRE1的采样与如上参照图15B所描述的相同。因此，第一锁存器1261的输出信号SRE1和第二锁存器1262的输出信号具有与图15B的信号的波形相同的波形。但是，由于第一NAND门1263A的输入信号等效于第二采样器1262A的输出信号SRE2，所以第二采样器1262A的输出信号对应于通过将第一锁存器1261的输出信号SRE1延迟1/2时钟周期并且将延迟的信号反转所得到的信号。

由于模式选择信号MODE处于低电平，所以第一NAND门1263A输出高电平信号，而不管来自第二采样器1262A的输出信号的电平如何。接收高电平信号的第二NAND门1263B将第一锁存器1261的输出信号SRE1反转。

因此，偶数扫描单元的偶数扫描信号形成器1263将第一锁存器1261的输出信号SRE1反转，并且输出第二扫描信号SCAN[2]。

图23示出根据本发明的第四例证实施例的扫描驱动器的电路图。

参照图23，图19中所示的奇数扫描单元被应用于奇数扫描信号发生器1200的多个扫描单元，而图21中所示的偶数扫描单元被应用于偶数扫描信号发生器1250的多个扫描单元。

如从图19和21所看到的，每一扫描单元的第二NAND门的输出信号构成扫描信号out[1，2，...，2n-1，2n]。

奇数扫描信号发生器1200的每一奇数扫描单元接收时钟信号CLK并且输出与时钟信号CLK同步的奇数扫描信号SCAN[1，3，...，2n-1]。偶数扫描信号发生器1250的每一偶数扫描单元接收时钟信号CLK并且输出与时钟信号CLK同步的偶数扫描信号SCAN[2，4，...，2n]。

图24A示出图解在模式选择信号输入为高时、在图23中所示的扫描驱动器的逐行扫描操作的时序图。

图24B示出图解在模式选择信号输入为低时、在图23中所示的扫描驱动器的隔行扫描操作的时序图。

在下文中，将参照图23的电路图说明图24A中所示的逐行扫描。

图24A中所示的逐行扫描与图17A中所示的操作相同，除了在图24A中，每一扫描单元的第二采样器的输出信号被用作第一NAND门的输入信号之外。在图17A所示的逐行扫描操作中，第二保持器的输出信号被反转并且被用作第一NAND门的输入信号。操作在其它方面如上面对图17A的描述。

在下文中，将参照图23的电路图说明图24B中所示的隔行扫描。

图24B中所示的隔行扫描与图17B中所示的操作相同，除了在图24B中，每一扫描单元的第二采样器的输出信号被用作第一NAND门的输入信号之外。在图17B所示的隔行扫描操作中，第二保持器的输出信号被反转，并且随后被用作第一NAND门的输入信号。操作在其它方面如上面对图17B的描述。

结果，根据本发明的第四实施例，扫描驱动器可以响应于模式选择信号、奇数起始脉冲、以及偶数起始脉冲而选择执行逐行扫描和隔行扫描。

第五实施例

图25示出根据本发明的第五例证实施例的、选择执行逐行扫描和隔行扫描的扫描驱动器的方框图。

参照图25，第五例证实施例的扫描驱动器包括奇数信号发生器1300、偶数信号发生器1350和扫描/发射控制信号形成器1400。

奇数信号发生器1300包括多个串联连接的奇数扫描单元。每一奇数扫描单元包括奇数触发器和奇数信号形成器。奇数信号发生器1300可以具有与第三或第四实施例的奇数扫描信号发生器1100和1200相同的部件以及执行相同的操作。

因此，奇数起始脉冲的施加、时钟信号CLK的施加以及响应于模式选择信号MODE的信号的生成与第三或第四实施例中所描述的相同。而且，奇数触发器与在第三或第四实施例中所描述的相同，并且奇数信号发生器1300也具有与在第三或第四实施例中所描述的相同的部件以及执行相同的操作。

偶数信号发生器1350包括多个串联连接的偶数扫描单元。每一偶数扫描单元包括偶数触发器和偶数信号形成器。偶数信号发生器1350可以具有与第三或第四实施例的偶数扫描信号发生器1150和1250相同的部件以及执行相同的操作。

因此，偶数起始脉冲的施加、时钟信号CLK的施加以及响应于模式选择信号MODE的信号的生成与第三或第四实施例中所描述的相同。而且，偶数触发器与在第三或第四实施例中所描述的相同，并且偶数信号发生器1350也具有与在第三或第四实施例中所描述的相同的部件以及执行相同的操作。

扫描/发射控制信号形成器1400包括多个整形单元。第一整形单元WSU1接收作为第一奇数扫描单元SCUO1的输出信号的第一奇数信号ODD[1]和脉冲信号CLIP。第一整形单元WSU1执行对输入信号的逻辑操作以及输出第一扫描信号SCAN[1]和第一发射控制信号EMI[1]。

第二整形单元WSU2接收第一偶数信号EVEN[1]和脉冲信号CLIP，以及输出第二扫描信号SCAN[2]和第二发射控制信号EMI[2]。

如上所述，多个奇数扫描单元分别与多个奇数编号的整形单元相连接，以及多个偶数扫描单元分别与多个偶数编号的整形单元相连接。

图26A示出根据本发明的第五例证实施例的整形单元的电路图。

图26B示出根据本发明的第五例证实施例的整形单元的时序图。

扫描信号形成路径1410包括NOR门1411和第一反相器1412。NOR门1411接收脉冲信号CLIP和输入信号in，而第一反相器1412将NOR门1411的输出信号反转。也就是说，扫描信号形成路径1410对脉冲信号CLIP和输入信号in执行或操作。

发射控制信号形成路径1430包括用于将输入信号in反转的第二反相器1431。而且，第二反相器1431具有给定的延迟时间。该延迟时间可以等于由扫描信号形成路径1410所引起的信号的延迟时间。因此，发射控制信号形成路径1430可以包括奇数个反相器以对应于由扫描信号形成路径1410所引起的延迟时间。

图26B图解了从脉冲信号CLIP和输入信号in得到的扫描信号SCAN和发射控制信号EMI的波形。

输入信号in是奇数信号发生器1300的输出信号ODD[1，2，...，n]或偶数信号发生器1350的输出信号EVEN[1，2，...，n]。奇数信号发生器1300的输出信号ODD[1，2，...，n]等效于如在第三或第四实施例中所描述的奇数扫描信号，而偶数信号发生器1350的输出信号EVEN[1，2，...，n]等效于如在第三或第四实施例中所描述的偶数扫描信号。

当脉冲信号CLIP和输入信号in被输入到整形单元的NOR门的输入端子时，扫描信号形成路径1410对这两个输入信号执行或操作。因而，扫描信号SCAN的低电平周期被缩短到小于输入信号in的低电平周期。

此外，发射控制信号形成路径1430将输入信号in反转以形成发射控制信号EMI。

图27A示出图解在模式选择信号输入为高时、在图25中所示的扫描驱动器的逐行扫描操作的时序图。

图27B示出图解在模式选择信号输入为低时、在图25中所示的扫描驱动器的隔行扫描操作的时序图。

下文中，将参照图25、图26A和图27A描述本实施例的扫描驱动器的逐行扫描。

奇数起始脉冲VSPO的输入、偶数起始脉冲VSPE的输入、模式选择信号MODE的输入、以及奇数信号和偶数信号的产生与参照图17A和24A在第三和第四实施例中所描述的相同。但是，第三和第四实施例的奇数扫描信号SCAN[1，3，...，2n-1]等效于本实施例的奇数信号ODD[1，2，...，n]，而第三和第四实施例的偶数扫描信号SCAN[2，4，...，2n]等效于本实施例的偶数信号EVEN[1，2，...，n]。

在图27A中，由于发射控制信号EMI具有输入信号in的反相的波形，该输入信号可以是奇数信号或偶数信号，因此，发射控制信号EMI[1，2，...，2n]具有在第三和第四实施例中的逐行扫描期间所图解的扫描信号SCAN[1，2，...，2n]的反相的波形。

同样，在图27A中，每一整形单元对输入信号in和脉冲信号CLIP执行或操作，并且随后输出扫描信号SCAN。例如，参照图25，第一整形单元WSU1对第一奇数信号ODD[1]和脉冲信号CLIP执行或操作，并且输出结果作为第一扫描信号SCAN[1]。第一扫描信号SCAN[1]具有被变窄了脉冲信号CLIP的一个周期的高电平周期的低电平周期。

由第一整形单元WSU1到第2n整形单元WSU2n顺序执行上述过程。因此，对应于扫描信号的发射控制信号具有比扫描信号的低电平周期宽的高电平周期。结果，在某一像素的编程操作期间，发射控制信号可以被升高至高电平以在新数据信号被施加到驱动晶体管之前使发射控制晶体管截止。

在下文中，通过参照图25、图26A和图27B来说明本实施例的扫描驱动器的隔行扫描。

奇数起始脉冲VSPO的输入、偶数起始脉冲VSPE的输入、模式选择信号MODE的输入、以及奇数信号和偶数信号的产生与参照图17B和24B在第三和第四实施例中所描述的相同。但是，第三和第四实施例的奇数扫描信号SCAN[1，3，...，2n-1]等效于本实施例的奇数信号ODD[1，2，...，n]，而第三和第四实施例的偶数扫描信号SCAN[2，4，...，2n]等效于本实施例的偶数信号EVEN[1，2，...，n]。

在图27B中，由于发射控制信号EMI具有输入信号in的反相的波形，该输入信号可以是奇数信号或偶数信号，因此，发射控制信号EMI[1，2，...，2n]具有在第三和第四实施例中的隔行扫描期间所图解的扫描信号SCAN[1，2，...，2n]的反相的波形。

同样，在图27B中，每一整形单元对输入信号in和脉冲信号CLIP执行或操作，并且随后输出扫描信号SCAN。例如，参照图25，第一整形单元WSU1对第一奇数信号ODD[1]和奇数脉冲信号CLIPO执行或操作，并且输出结果作为第一扫描信号SCAN[1]。第一扫描信号SCAN[1]具有被变窄了奇数脉冲信号CLIPO的一个周期的高电平周期的低电平周期。奇数编号的整形单元公共地接收奇数脉冲信号CLIPO并对奇数脉冲信号CLIPO和奇数信号ODD[1，2，...，n]执行或操作。

而且，偶数编号的整形单元接收偶数脉冲信号CLIPE。在偶数脉冲信号CLIPE和奇数脉冲信号CLIPO之间可以存在1/2时钟周期的相位差。偶数编号的整形单元对偶数脉冲信号CLIPE和偶数扫描信号EVEN[1，2，...，n]执行或操作。

由第一整形单元WSU1到第2n整形单元WSU2n顺序执行上述过程。因此，对应于扫描信号的发射控制信号具有比扫描信号的低电平周期宽的高电平周期。结果，在某一像素的编程操作期间，发射控制信号可以被升高至高电平以在新数据信号被施加到驱动晶体管之前使发射控制晶体管截止。

首先，奇数编号的整形单元将在奇数场周期中产生的奇数信号ODD[1，2，...，n]反转，并且分别形成奇数编号的发射控制信号EMI[1，3，...，2n-1]。而且，奇数编号的整形单元对奇数脉冲信号CLIPO和作为奇数扫描单元的输出信号的奇数信号ODD[1，2，...，n]执行或操作，并且产生奇数扫描信号SCAN[1，3，...，2n-1]。

在奇数场周期开始之后，偶数场周期开始。偶数编号的整形单元将在偶数场周期期间产生的偶数信号EVEN[1，2，...，n]反转，并且形成偶数编号的发射控制信号EMI[2，4，...，2n]。而且，偶数编号的整形单元对偶数脉冲信号CLIPE和作为偶数扫描单元的输出信号的偶数信号EVEN[1，2，...，n]执行或操作，并且产生偶数扫描信号SCAN[2，4，...，2n]。

在上述过程中，在奇数场周期中产生奇数编号的发射控制信号EMI[1，3，...，2n-1]和偶数编号的扫描信号SCAN[1，3，...，2n-1]，而在偶数场周期中产生偶数编号的发射控制信号EMI[2，4，...，2n]和奇数编号的扫描信号SCAN[2，4，...，2n]。以这种方式，执行隔行扫描。

第六实施例

图28示出根据本发明的第六例证实施例的、选择执行逐行扫描和隔行扫描的有机发光显示器(OLED)的方框图。

参照图28，本实施例的有机发光显示器包括：像素阵列部分1500，其中以多个行和多个列来排列多个像素；发射驱动器1600，其向像素阵列部分1500提供发射控制信号；编程驱动器1700，其提供扫描信号和升压信号到像素阵列部分1500；和数据驱动器1800，其向由扫描信号所选择的像素提供数据信号。

编程驱动器1700可以与发射驱动器1600相对地设置，其中像素阵列部分1500被置于其间。在另一实施例中，编程驱动器1700被设置在与发射驱动器1600相同的区域中。

编程驱动器1700将升压信号和扫描信号施加于像素。响应于扫描信号而写入数据信号，并且数据信号被从数据驱动器1800施加到像素以写入数据信号。当完成数据信号的写入时，发射驱动器1600向像素发送信号，然后该像素发光。

图29A示出根据本发明的第六例证实施例的、用于像素阵列部分中的像素的像素驱动电路的电路图。

图29B示出图解根据本发明的第六例证实施例的、在图29A中所示的像素驱动电路的操作的时序图。

参照图29A，像素驱动电路包括4个晶体管M1、M2、M3和M4，两个电容器Cst和Cbst，和有机发光显示器OLED。

晶体管M1是向晶体管M3提供与通过数据线data[n]吸收的数据电流Idata相同的电流的驱动晶体管。驱动晶体管M1的栅极端与晶体管M2和编程电容器Cst的一端连接。此外，驱动晶体管M1与具有电压ELVdd的电源线连接并且以及与晶体管M3和M4连接。

晶体管M2是响应于扫描信号SCAN[m]而被导通并且形成从数据线data[n]到电容器Cst和Cbst的电流路径的开关晶体管。而且，开关晶体管M2将预定的偏置电压施加于驱动晶体管M1的栅极并且形成对应于数据电流Idata的驱动晶体管M1的电压Vgs。

晶体管M3响应于扫描信号SCAN[m]而被导通，并且形成电流从驱动晶体管M1流向数据线data[n]的路径。

晶体管M4是响应于发射控制信号EMI[m]而被导通和形成电流从驱动晶体管M1流向有机发光显示器OLED的路径的发射控制晶体管。

在升压信号BOOST[m]被施加到升压电容器Cbst的一个端子时，升压电容器Cbst提升在驱动晶体管M1的栅极端的电压。通过驱动晶体管M1的栅极端上的电压的提升，由晶体管M1和M2所引起的寄生电容的影响被最小化。

像素驱动电路在编程电容器Cst中存储对应于数据电流Idata的电压Vgs并且导通发射控制晶体管M4以向有机发光显示器OLED提供等于编程电流的电流。

下文中，将参照图29A和29B来描述像素驱动电路的操作。

首先，发射控制信号EMI[m]从低电平信号变成高电平信号，并且发射控制晶体管M4被截止。因而，停止有机发光显示器OLED的发射操作。

随后，升压信号BOOST[m]从Vhigh变为Vlow。然后，扫描信号SCAN[m]被变为低电平，并且晶体管M2和M3被导通。当晶体管M2和M3被导通时，数据电流Idata被吸收，并且在晶体管M1的栅极端产生对应于数据电流Idata的电压Va。数据电流Idata可被表达成如下列等式2：

Idata＝K(ELVdd-Va-Vth)²         (2)

存储在编程电容器Cst中的电荷Qst等于C1*(ELVdd-Va)，其中C1等于编程电容器Cst的电容。在升压电容器Cbst中存储的电荷Qbst等于C2*(Va-Vlow)，其中，C2等于升压电容器Cbst的电容。当扫描信号SCAN[m]处于低电平时，晶体管M1在三极管区域中操作。因而，两个电容器Cst和Cbst可经由晶体管M2接收维持晶体管M1的栅极端处的电压Va所需的电荷。而且，由于在晶体管M2导通时通过其形成电荷路径，所以Qst不需要等于Qbst。

随后，当扫描信号SCAN[m]从低电平信号变为高电平信号时，晶体管M2和M3截止，并且在电容器Cst和Cbst中的电荷被重新分配。如果在晶体管M1的栅极电极和重掺杂区之间的晶体管M1的电容被忽略不计，则编程电容器Cst的电荷Qst应当等于升压电容器Cbst的电荷Qbst。

其后，当升压信号BOOST[m]从Vlow向上变为Vhigh时，在晶体管M1的栅极端的电荷被重新分配。得到的晶体管M1的栅极端上的电压Va’可被表达成如下列等式3：

${\mathrm{Va}}^{\′}=\frac{\mathrm{Cbst}-\mathrm{Cst}}{2\mathrm{Cbst}}\mathrm{Va}+\frac{\mathrm{Vhigh}}{2}+\frac{\mathrm{Cst}}{2\mathrm{Cbst}}\mathrm{ELVdd}---\left(3\right)$

根据等式3，在晶体管M1的栅极端上的电压Va’与在初始编程操作期间测量的电压Va和电压Vhigh成比例。

通常，在没有升压电容器Cbst的情况下，当晶体管M2和M3被截止时，由于晶体管的寄生电容而使得驱动晶体管M1的栅极端的电压变化。因此，图29A中所示的像素驱动电路包括升压电容器Cbst，从而消除由寄生电容引起的在驱动晶体管M1的栅极端上的电压变化。

图30示出在图28中所图解的发射驱动器1600的方框图。

参照图30，发射驱动器1600包括奇数发射控制信号发生器1610和偶数发射控制信号发生器1630。

奇数发射控制信号发生器1610包括多个串联连接的奇数发射控制单元，ECUO1、ECUO2、...、ECUOn。每一奇数发射控制单元接收输入到端子CK的时钟信号CLK、输入到端子CKB的反相的时钟信号/CLK和输入到控制端子CT的模式选择信号MODE。

此外，每一奇数发射控制单元包括触发器和逻辑电路，该逻辑电路从触发器接收两个信号并且产生发射控制信号。因此，奇数发射控制信号发生器1610是在每一周期中响应于输入时钟信号而输出移位数据的移位寄存器。

第一奇数发射单元ECUO1接收输入到端子in的奇数发射起始脉冲ESPO。第一奇数发射控制单元ECUO1在时钟信号CLK的上升沿对输入信号采样，并且在时钟信号CLK的高电平周期中通过逻辑操作从端子SC输出第一发射控制信号EMI[1]。

而且，在比奇数发射起始脉冲ESPO被采样时的上升沿晚半个时钟周期的下降沿，所采样的数据经由输出端子out被输出。在时钟信号CLK的下降沿输出的数据在随后的时钟信号CLK的上升沿被输入到第二奇数发射控制单元ECUO2。

从第一奇数发射控制单元ECUO1到第n奇数发射控制单元ECUOn应用上述的相邻奇数发射控制单元之间的相关性、模式选择信号MODE的输入、和时钟信号CLK的施加。模式选择信号MODE和时钟信号CLK被并行输入到奇数发射控制信号发生器1610的所有奇数发射控制单元，并且各个奇数发射控制单元与相邻的奇数发射控制单元串联连接。因此，奇数发射控制单元在时钟信号CLK的一个周期的间隔上从端子SC输出奇数发射控制信号EMI[1，3，5，...，2n-1]。

偶数发射控制信号发生器1630包括串联连接的多个偶数发射控制信号单元ECUE1、ECUE2、...、ECUEn。每个偶数发射控制单元接收输入到端子CKB的时钟信号CLK、输入到端子CK的反相的时钟信号/CLK、和输入到控制端子CT的模式选择信号MODE。

每个偶数发射控制单元都具有触发器和逻辑电路，该逻辑电路对触发器的信号执行逻辑操作并且生成偶数发射控制信号。因而，偶数发射控制信号发生器1630是在每一周期中响应于输入的时钟信号而输出移位数据的移位寄存器。

第一偶数发射控制单元ECUE1接收输入到端子in的偶数发射起始脉冲ESPE。第一偶数发射控制单元ECUE1在时钟信号CLK的下降沿对偶数发射起始脉冲ESPE采样，并且通过逻辑操作在时钟信号CLK的低电平周期中从端子SC输出第二发射控制信号EMI[2]。

而且，在比偶数发射起始脉冲ESPE作为输入信号被采样时的下降沿晚半个时钟周期的时钟信号CLK的上升沿，所采样的数据经由输出端子out被输出。在时钟信号CLK的上升沿输出的数据在随后的时钟信号CLK的下降沿被输入到第二偶数发射控制单元ECUE2。

从第一偶数发射控制单元ECUE1到第n偶数发射控制单元ECUEn应用上述的相邻偶数发射控制单元之间的相关性、模式选择信号MODE的输入、和时钟信号CLK的施加。模式选择信号MODE和时钟信号CLK被并行输入到偶数发射控制信号发生器1630的所有偶数发射控制单元，并且各个偶数发射控制单元与相邻的偶数发射控制单元串联连接。因此，偶数发射控制单元在时钟信号CLK的一个周期的间隔上输出偶数发射控制信号EMI[2，4，...，2n]。

图31示出在图30中所图解的奇数发射控制单元的电路图。

参照图31，奇数发射控制单元的电路图与参照图19、在第四实施例中所描述的电路图相同。

因此，触发器1620在时钟信号CLK的高电平周期期间对输入信号进行采样，并且通过第二锁存器1622的输出端子out输出在时钟信号CLK的低电平周期期间所采样的数据。

而且，发射控制信号形成器1623对第一锁存器1621的输出信号ERO1和通过将输出信号ERO1延迟1/2时钟周期所得到的信号执行与非操作。

图31中所示的奇数发射控制单元可以使用如参照图12、在第三实施例中所描述的电路。由于在图12中所示的电路的操作在第三实施例中已经描述过，因此，在此不提供对其的描述。

图32A示出图解在模式选择信号输入为高时、在图31中所示的奇数发射控制单元的操作的时序图。

图32B示出图解在模式选择信号输入为低时、在图31中所示的奇数发射控制单元的操作的时序图。

除了奇数发射起始脉冲ESPO具有如在第三和第四实施例中所描述的奇数起始脉冲VSPO的反相形式之外，如图32A和图32B中所示的、奇数发射控制单元的操作与图13A和图13B、图20A和图20B中所示的操作相同。

因此，当模式选择信号MODE处于高电平时，如图32A中所示，在输出信号ERO1或从第一NAND门到第二NAND门的输入处于高电平时，发射控制信号EMI[1]处于高电平。因此，如在图32A中所示，在时钟信号CLK的第一周期的持续时间和第二周期的高电平周期中，发射控制信号EMI[1]处于高电平。

而且，当模式选择信号MODE处于低电平时，如图32B所示，发射控制信号EMI[1]仅当输出信号ERO1处于高电平时处于高电平。该时间范围持续时钟信号CLK的第一周期的持续时间。

虽然在图中未示出，但是偶数发射控制单元可以包括如参照图14在第三实施例中所描述的或如参照图21在第四实施例中所描述的偶数扫描单元。

图33示出在图28中所图解的编程驱动器的方框图。

参照图33，本实施例的编程驱动器1700包括奇数信号发生器1710、偶数信号发生器1730和扫描/升压信号形成器1750。

奇数信号发生器1710具有与如在第三实施例中所述的奇数扫描信号发生器1100或如在第四实施例中所述的奇数扫描信号发生器1200相同的部件和执行相同的操作。因此，奇数起始脉冲的施加、向端子CK的时钟信号CLK的施加和向端子CKB的反相时钟信号/CLK的施加、以及响应于与端子CT连接的模式选择信号MODE的信号的产生与在第三实施例或在第四实施例中所描述的相同。

而且，偶数信号发生器1730具有与如在第三实施例中所述的偶数扫描信号发生器1150或如在第四实施例中所述的偶数扫描信号发生器1250相同的部件和执行相同的操作。因此，偶数起始脉冲的施加、时钟信号CLK的施加、以及响应于模式选择信号MODE的信号的产生与在第三实施例或在第四实施例中所描述的相同。

扫描/升压信号形成器1750包括多个整形单元。第一整形单元PSU1接收作为第一奇数扫描单元SCUO1的输出信号的第一奇数信号ODD[1]、脉冲信号CLIP，并且和电源Vhigh和电源Vlow相连。第一整形单元PSU1对输入信号执行逻辑操作并且输出第一扫描信号SCAN[1]和第一升压信号BOOST[1]。

第二整形单元PSU2接收作为第一偶数扫描单元SCUE1的输出信号的第一偶数信号EVEN[1]脉冲信号CLIP，并且和电源Vhigh和电源Vlow相连。第二整形单元PSU2对输入信号执行逻辑操作并且输出第二扫描信号SCAN[2]和第二升压信号BOOST[2]。

如上所述，奇数扫描单元和奇数编号的整形单元相连，而偶数扫描单元和偶数编号的整形单元相连。

图34示出在图33中所示的整形单元的电路图。

参照图34，整形单元包括扫描信号形成路径1751和升压信号形成路径1753。

扫描信号形成路径1751包括接收脉冲信号CLIP和输入信号in的NOR门1751A以及奇数个反相器1751B。奇数个反相器1751B接收NOR门1751A的输出信号并且形成和输出扫描信号SCAN。奇数信号ODD或偶数信号EVEN可以被输入到输入端子in。

扫描信号形成路径1751对脉冲信号CLIP和通过输入端子in输入的信号执行或操作，并且形成扫描信号SCAN。

升压信号形成路径1753包括传输门控制器1755和传输门1757。

传输门控制器1755包括缓冲器1755A和控制反相器1755B。缓冲器1755A缓存通过输入端子in输入的信号，而控制反相器1755B将通过输入端子in输入的信号反转。因而，缓冲器1755A的输出信号对应于控制反相器1755B的输出信号的反相的信号。

传输门1757包括第一传输门1757A和第二传输门1757B。第一传输门1757A和具有电压Vlow的电源连接，并且第一传输门1757A响应于低电平输入信号而输出具有电压Vlow的脉冲。第二传输门1757B和具有电压Vhigh的电源连接，并且第二传输门1757B响应于高电平输入信号而输出具有电压Vhigh的脉冲。

具体地，当输入信号处于高电平时，第一传输门1757A被截止，而第二传输门1757B被导通并且输出具有电平Vhigh的升压信号BOOST。此外，当输入信号处于低电平时，第二传输门1757B被截止，而第一传输门1757A被导通并且输出具有电平Vlow的升压信号BOOST。

图35示出图解在图34中所示的整形单元的操作的时序图。

图35图解从输入到在图34中所示的整形单元的脉冲信号CLIP和输入信号in得到的扫描信号SCAN和升压信号BOOST的波形。

输入信号in是来自图33的奇数信号发生器1710的输出信号ODD[1，2，...，n]或偶数信号发生器1730的输出信号EVEN[1，2，...，n]。奇数信号发生器1710的输出信号可以等效于如在第三或第四实施例中所描述的奇数扫描信号，而偶数信号发生器1730的输出信号可以等效于如在第三或第四实施例中所描述的偶数扫描信号。

当脉冲信号CLIP和输入信号in被输入到整形单元的NOR门1751A的输入端子时，扫描信号形成路径1751对两个输入信号执行或操作。因而，扫描信号SCAN的低电平周期被缩短到小于输入信号in的低电平周期。

同样，通过升压信号形成路径1753形成的升压信号BOOST具有与输入信号in相同的波形。但是，当第一传输门1757A在输入信号in的低电平周期中被导通时，升压信号BOOST具有电平Vlow。而且，当第二传输门1757B在输入信号in的高电平周期中被导通时，升压信号BOOST具有电平Vhigh。

图36A示出图解根据本发明的第六例证实施例的、在图28中所示的扫描驱动器的逐行扫描操作的时序图。

图36B示出图解根据本发明的第六例证实施例的、图28中所示的扫描驱动器的逐行扫描操作的时序图，其中每行在单个帧期间发光两次。

下文中，将参照图28、图30、图33和图36A描述本实施例的有机发光显示器的逐行扫描。

发射驱动器1600接收模式选择信号MODE、时钟信号CLK、奇数发射起始脉冲ESPO和偶数发射起始脉冲ESPE并且根据输入信号来生成发射控制信号EMI[1，2，...，2n-1，2n]。

首先，奇数发射起始脉冲ESPO被输入到第一奇数发射控制单元ECUO1。第一奇数发射控制单元ECUO1在时钟信号CLK的第一周期的上升沿，对处于低电平的奇数发射起始脉冲ESPO进行采样。第一奇数发射控制单元ECUO1响应于正处于高电平的模式选择信号MODE而输出第一发射控制信号EMI[1]。如上所述，第一发射控制信号EMI[1]在时钟信号CLK的第一周期的整个持续时间和第二周期的高电平周期中处于高电平。

刚好在时钟信号CLK的第一周期起始之后，偶数发射起始脉冲ESPE被输入到第一偶数发射控制单元ECUE1。第一偶数发射控制单元ECUE1在时钟信号CLK的第一周期的下降沿对处于低电平的偶数发射起始脉冲ESPE进行采样。第一偶数发射控制单元ECUE1响应于正处于高电平的模式选择信号MODE而输出第二发射控制信号EMI[2]。第二发射控制信号EMI[2]从时钟信号CLK的第一周期的下降沿到第二周期的结束处于高电平。而且，第二发射控制信号EMI[2]在第一发射控制信号EMI[1]之后被延迟1/2时钟周期。

第一奇数发射控制单元ECUO1的触发器的输出信号被输入到第二奇数发射控制单元ECUO2。因而，第二奇数发射控制单元ECUO2输出在第一发射控制信号EMI[1]之后被延迟一个时钟周期的第三发射控制信号EMI[3]。

而且，第一偶数发射控制单元ECUE1的触发器的输出信号被输入到第二偶数发射控制单元ECUE2。因而，第二偶数发射控制单元ECUO2输出在第二发射控制信号EMI[2]之后被延迟一个时钟周期的第四发射控制信号EMI[4]。

顺序地执行上述过程直到产生第2n-1发射控制信号EMI[2n-1]和第2n发射控制信号EMI[2n]为止。

而且，编程驱动器1700接收模式选择信号MODE、时钟信号CLK、奇数起始脉冲PSPO、偶数起始脉冲PSPE、高电源Vhigh、低电源Vlow和脉冲信号CLIP并且根据输入信号来生成扫描信号SCAN[1，2，...，2n-1，2n]和升压信号BOOST[1，2，...，2n-1，2n]。

首先，奇数起始脉冲PSPO被输入到第一奇数扫描单元SCUO1。第一奇数扫描单元SCUO1在时钟信号CLK的第一周期的上升沿，对处于高电平的奇数起始脉冲PSPO进行采样，并且对所采样的信号执行逻辑操作。因而，第一奇数扫描单元SCUO1响应于正处于高电平的模式选择信号而在时钟信号CLK的第一周期的低电平周期中输出具有低电平的第一奇数信号ODD[1]。

第一整形单元PSU1接收第一奇数信号ODD[1]，并且通过对第一奇数信号ODD[1]和脉冲信号CLIP的或操作来输出第一扫描信号SCAN[1]。而且，第一整形单元PSU1产生第一升压信号BOOST[1]，其具有与第一奇数信号ODD[1]相同的逻辑，但具有高电平Vhigh和低电平Vlow。

刚好在时钟信号CLK的第一周期起始之后，偶数起始脉冲PSPE被输入到第一偶数扫描单元SCUE1。第一偶数扫描单元SCUE1在时钟信号CLK的第一周期的下降沿对处于低电平的偶数起始脉冲PSPE进行采样并且对所采样的信号执行逻辑操作。因此，第一偶数扫描单元SCUE1响应于正处于高电平的模式选择信号MODE而在时钟信号CLK的第二周期的高电平周期中输出具有低电平的第一偶数信号EVEN[1]。

第二整形单元PSU2接收第一偶数信号EVEN[1]，并且通过对第一偶数信号EVEN[1]和脉冲信号CLIP的或操作来输出第二扫描信号SCAN[2]。而且，第二整形单元PSU2产生第二升压信号BOOST[2]，其具有与第一偶数信号EVEN[1]相同的逻辑，但具有高电平Vhigh和低电平Vlow。

同样，第二奇数扫描单元SCUO2接收第一奇数扫描单元SCUO1的触发器的输出信号，并且输出与时钟信号CLK同步的第二奇数信号ODD[2]。在第二奇数信号ODD[2]和第一奇数信号ODD[1]之间存在一个时钟周期的相位差。第三整形单元PSU3接收第二奇数信号ODD[2]并且输出第三扫描信号SCAN[3]，并且随后输出第三升压信号BOOST[3]。

同样，第二偶数扫描单元SCUE2接收第一偶数扫描单元SCUE1的触发器的输出信号，并且输出与时钟信号CLK同步的第二偶数信号EVEN[2]。在第二偶数信号EVEN[2]和第一偶数信号EVEN[1]之间存在一个时钟周期的相位差。第四整形单元PSU4接收第二偶数信号EVEN[2]并且输出第四扫描信号SCAN[4]，并且随后输出第四升压信号BOOST[4]。

顺序地执行上述过程直到产生第2n-1扫描信号SCAN[2n-1]和第2n扫描信号SCAN[2n]为止。

在上述过程中，可以看出：在每一1/2时钟周期中顺序地产生扫描信号SCAN[1，2，...，2n]、升压信号BOOST[1，2，...，2n]和发射控制信号EMI[1，2，...，2n]。

如图36B中所示，在有机发光显示器的一条扫描线中排列的像素不是在一个帧周期中顺序地发光，而是分别发光两次。因此，图36B的时序图与图36A中的时序图相同，除了发射起始脉冲ESPO和ESPE以及发射控制信号EMI[1，2，...，2n]的波形之外。因此，将给出对发射驱动器1600的操作的描述，而在此省略对编程驱动器1700的操作的描述。

首先，奇数发射起始脉冲ESPO被输入到第一奇数发射控制单元ECUO1。奇数发射起始脉冲ESPO在时钟信号CLK的第一周期的低电平周期中变化至高电平并且具有预定的占空比(duty cycle)。在此情况下，奇数发射起始脉冲ESPO的占空比不超过1/2帧周期。

第一奇数发射控制单元ECUO1在时钟信号CLK的第二周期的上升沿对具有高电平的奇数发射起始脉冲ESPO进行采样，并且对所采样的信号和触发器的输出信号执行与非操作。因而，从触发器的输出信号变化到高电平的时间点到触发器对处于低电平的奇数起始脉冲ESPO进行采样的时间点，第一发射控制信号EMI[1]处于低电平。

上述的奇数发射起始脉冲ESPO也在另一1/2帧周期中被重复输入。也就是说，奇数发射起始脉冲ESPO以两倍于帧频率的频率被输入，以便奇数发射控制信号EMI[1，3，...，2n-1]也具有两倍于帧频率的频率。但是，在两个最近的奇数发射控制信号之间存在一个时钟周期的相位差。

上述过程被应用于偶数发射控制单元。在偶数发射起始脉冲ESPE和奇数发射起始脉冲ESPO之间存在1/2时钟周期的相位差。因此，第二发射控制信号EMI[2]在第一发射控制信号EMI[1]之后被延迟1/2时钟周期。

因此，发射控制信号EMI[1，2，...，2n]在帧周期的第一半部分中被顺序地输出，并且在帧周期的第二半部分中重复输出。由于某一像素响应于发射控制信号而开始发光，如图36B所示，所以一个像素可以每个帧周期执行发射操作两次。而且，像素在每一帧周期中发光的次数依赖于奇数发射起始脉冲和偶数发射起始脉冲的频率。因此，可以通过控制每一帧周期中采用的奇数和偶数发射起始脉冲的频率来控制发射操作的次数。

图37示出图解根据本发明的第六例证实施例的、有机发光显示器的隔行扫描的时序图。

在隔行扫描中，帧被划分成奇数场周期和偶数场周期。在奇数场周期中，输入奇数起始脉冲PSPO，并且顺序输出奇数升压信号和奇数扫描信号，以及输入奇数发射起始脉冲ESPO，并且顺序地输出奇数发射控制信号。而且，在偶数场周期中，输入偶数起始脉冲PSPE，并且顺序地输出偶数升压信号和偶数扫描信号，以及输入偶数发射起始脉冲ESPE，并且顺序地输出偶数发射控制信号。

下文中，将参照图28、图30、图33和图37描述本实施例的有机发光显示器的隔行扫描。

在奇数场周期中，发射驱动器1600接收模式选择信号MODE、时钟信号CLK和奇数发射起始脉冲ESPO，并且根据输入信号来生成奇数发射控制信号EMI[1，3，...，2n-1]。

首先，奇数发射起始脉冲ESPO被输入到第一奇数发射控制单元ECUO1。第一奇数发射控制单元ECUO1在时钟信号CLK的第一周期的上升沿，对处于低电平的奇数发射起始脉冲ESPO进行采样。第一奇数发射控制单元ECUO1输出第一发射控制信号EMI[1]。在从低电平输入信号开始被采样的时间点到返回高电平的输入信号开始被采样的时间点之间，第一发射控制信号EMI[1]处于高电平。

第一奇数发射控制单元ECUO1的触发器的输出信号被输入到第二奇数发射控制单元ECUO2。因而，第二奇数发射控制单元ECUO2输出在第一发射控制信号EMI[1]之后被延迟一个时钟周期的第三发射控制信号EMI[3]。

在上述过程中，在奇数场周期中顺序地产生奇数发射控制信号EMI[1，3，...，2n-1]。

而且，编程驱动器1700接收模式选择信号MODE、时钟信号CLK、奇数起始脉冲PSPO、Vhigh、Vlow和脉冲信号CLIP，并且根据输入信号产生奇数扫描信号SCAN[1，3，...，2n-1]和奇数升压信号BOOST[1，3，...，2n-1]。

首先，奇数起始脉冲PSPO被输入到第一奇数扫描单元SCUO1。第一奇数扫描单元SCUO1在时钟信号CLK的第二周期的上升沿对处于高电平的奇数起始脉冲PSPO进行采样。因而，第一奇数扫描单元SCUO1在时钟信号CLK的第二周期中输出处于低电平的第一奇数信号ODD[1]。

第一整形单元PSU1接收第一奇数信号ODD[1]和通过对第一奇数信号ODD[1]和脉冲信号CLIP的或操作来输出第一扫描信号SCAN[1]。而且，第一整形单元PSU1具有与第一奇数信号ODD[1]相同的逻辑，但产生具有高电平Vhigh和低电平Vlow的第一升压信号BOOST[1]。

而且，第二奇数扫描单元SCUO2接收第一奇数扫描单元SCUO1的触发器的输出信号并且输出与时钟信号CLK同步的第二奇数信号ODD[2]。在第二奇数信号ODD[2]和第一奇数信号ODD[1]之间存在一个时钟周期的相位差。第三整形单元PSU3接收第二奇数信号ODD[2]和输出第三扫描信号SCAN[3]，以及随后输出第三升压信号BOOST[3]。

顺序执行上述过程直到产生第2n-1扫描信号SCAN[2n-1]和第2n-1升压信号BOOST[2n-1]为止。

在上述过程中，在时钟信号CLK的一个周期的奇数场周期中，顺序地产生奇数扫描信号SCAN[1，3，...，2n-1]、奇数升压信号BOOST[1，3，...，2n-1]和奇数发射控制信号EMI[1，3，...，2n-1]。

在奇数场周期之后，偶数场周期开始。在偶数场周期中，发射驱动器1600接收模式选择信号MODE、时钟信号CLK、和偶数起始脉冲ESPE并且根据输入信号来产生偶数发射控制信号EMI[2，4，...，2n]。

首先，偶数发射起始脉冲ESPE被输入到第一偶数发射控制单元ECUE1。第一偶数发射控制单元ECUE1在时钟信号CLK的第n+1周期的下降沿，对处于低电平的偶数发射起始脉冲ESPE进行采样。第一偶数发射控制单元ECUE1输出第二发射控制信号EMI[2]。在从低电平输入信号开始被采样的时间点到返回高电平的输入信号开始被采样的时间点之间，第二发射控制信号EMI[2]处于高电平。

第一偶数发射控制单元ECUE1的触发器的输出信号被输入到第二偶数发射控制单元ECUE2。因而，第二偶数发射控制单元ECUE2输出在第二发射控制信号EMI[2]之后被延迟一个时钟周期的第四发射控制信号EMI[4]。

在上述过程中，在偶数场周期中顺序地产生偶数发射控制信号EMI[2，4，...，2n]。

而且，在偶数场周期中，编程驱动器1700接收模式选择信号MODE、时钟信号CLK、偶数起始脉冲PSPE、Vhigh、Vlow和脉冲信号CLIP，并且根据输入信号产生偶数扫描信号SCAN[2，4，...，2n]和偶数升压信号BOOST[2，4，...，2n]。

首先，偶数起始脉冲PSPE被输入到第一偶数扫描单元SCUE1。第一偶数扫描单元SCUE1在时钟信号CLK的第n+2周期的下降沿对处于高电平的偶数起始脉冲PSPE进行采样并且将所采样的信号反转。因而，第一偶数扫描单元SCUE1响应于正处于低电平的模式选择信号MODE而在时钟信号CLK的第n+2周期的低电平周期期间以及在时钟信号CLK的第n+3周期的高电平周期期间输出正处于低电平的第一偶数信号EVEN[1]。

第二整形单元PSU2接收第一偶数信号EVEN[1]和通过对第一偶数信号EVEN[1]和脉冲信号CLIP的或操作来输出第二扫描信号SCAN[2]。而且，第二整形单元PSU2具有与第一偶数信号EVEN[1]相同的逻辑，但产生具有高电平Vhigh和低电平Vlow的第二升压信号BOOST[2]。

而且，第二偶数扫描单元SCUE2接收第一偶数扫描单元SCUE1的触发器的输出信号并且输出与时钟信号CLK同步的第二偶数信号EVEN[2]。在第二偶数信号EVEN[2]和第一偶数信号EVEN[1]之间存在一个时钟周期的相位差。第四整形单元PSU4接收第二偶数信号EVEN[2]和输出第四扫描信号SCAN[4]，以及随后输出第四升压信号BOOST[4]。

顺序执行上述过程直到产生第2n扫描信号SCAN[2n]和第2n升压信号BOOST[2n]为止。因此，在时钟信号CLK的一个周期的偶数场周期中，顺序地产生偶数扫描信号SCAN[2，4，...，2n]、偶数升压信号BOOST[2，4，...，2n]和偶数发射控制信号EMI[2，4，...，2n]。

同样，如图36B中所示，由每一扫描信号选择的像素可以通过将奇数发射起始脉冲ESPO和偶数发射起始脉冲ESPE的频率增加至帧频率的至少两倍来在一个帧周期中执行两次或更多次发射操作。

如上所述，根据本发明的第一、第二、第三、第四和第五实施例，可以通过使用仅仅一个扫描驱动器来选择执行逐行扫描和隔行扫描。而且，根据本发明的第六实施例，有机发光显示器可以选择执行逐行扫描和隔行扫描。

本领域技术人员应当明白，在不脱离本发明的精神或范围的情况下，可以在本发明中进行各种修改和变化。因此，本发明意欲覆盖在所附权利要求和其等价物的范围之内的本发明的修改和变化。

Claims (41)

1、一种用于选择执行逐行扫描和隔行扫描的扫描驱动器，包括：

第一信号发生器，用于接收第一起始脉冲，所述第一信号发生器包括多个第一扫描单元，用于响应于模式选择信号而产生多个第一信号；和

第二信号发生器，用于接收第二起始脉冲，所述第二信号发生器包括多个第二扫描单元，用于响应于所述模式选择信号而产生多个第二信号，

其中，当模式选择信号处于第一电平时，在帧周期的第一部分中产生所述第一信号以及在帧周期的第二部分中产生所述第二信号，而当模式选择信号处于第二电平时，交替地产生所述第一信号和所述第二信号。

2、如权利要求1所述的扫描驱动器，其中，所述第一电平是低电平，而所述第二电平是高电平。

3、如权利要求1所述的扫描驱动器，其中，所述第一信号是与时钟信号同步的第一扫描信号，而所述第二信号是与所述时钟信号同步的第二扫描信号。

4、如权利要求3所述的扫描驱动器，其中，所述第一扫描单元彼此串联连接。

5、如权利要求4所述的扫描驱动器，其中，第一扫描单元在所述时钟信号的上升沿对所述第一起始脉冲进行采样。

6、如权利要求5所述的扫描驱动器，其中，所述第一扫描单元包括：

第一触发器，用于对输入信号采样以及产生第一输出信号和第二输出信号；和

第一扫描信号形成器，用于接收所述第一输出信号、所述第二输出信号和所述模式选择信号，并且响应于所述第一输出信号、所述第二输出信号和所述模式选择信号而产生第一扫描信号。

7、如权利要求6所述的扫描驱动器，其中，所述第一触发器包括：

第一锁存器，用于在所述时钟信号的高电平周期期间对输入信号进行采样，在所述时钟信号的低电平周期期间存储所采样的信号，并且产生第一输出信号；和

第二锁存器，用于在所述时钟信号的低电平周期期间对所述第一输出信号进行采样，在所述时钟信号的高电平周期期间存储所述第一锁存器的所采样的输出信号，并且产生第二输出信号。

8、如权利要求7所述的扫描驱动器，其中，所述第一扫描信号形成器反转所述第一输出信号或对反相的第一输出信号和所述第二输出信号执行与操作。

9、如权利要求7所述的扫描驱动器，其中，所述第一扫描信号形成器反转所述第一输出信号或对第一输出信号和所述第二输出信号执行与操作。

10、如权利要求7所述的扫描驱动器，其中，所述第一锁存器包括：

第一采样器，用于在所述时钟信号的高电平周期期间对输入信号进行采样；和

第一保持器，用于在所述时钟信号的低电平周期期间存储所述第一输出信号。

11、如权利要求10所述的扫描驱动器，其中，所述第二锁存器包括：

第二采样器，用于在所述时钟信号的低电平周期期间对所述第一输出信号进行采样；和

第二保持器，用于在所述时钟信号的高电平周期期间存储所述第二输出信号。

12、如权利要求6所述的扫描驱动器，其中，所述第一扫描信号形成器包括：

第一与非门，用于对第二输出信号和所述模式选择信号执行与非操作；和

第二与非门，用于对所述第一与非门的输出信号和第一输出信号执行与非操作以及产生第一扫描信号。

13、如权利要求7所述的扫描驱动器，其中，所述第一扫描信号形成器包括：

第一反相器，连接在第二锁存器和第一与非门之间，用于反转所述第二输出信号；

第一与非门，用于对反相的第二输出信号和所述模式选择信号执行与非操作；和

第二与非门，用于对所述第一与非门的输出信号和第一输出信号执行与非操作，并且产生第一扫描信号。

14、如权利要求11所述的扫描驱动器，其中，所述第一扫描信号形成器包括：

第一与非门，用于对来自第二采样器的输出信号和所述模式选择信号执行与非操作；和

第二与非门，用于对所述第一与非门的输出信号和第一输出信号执行与非操作，并且产生第一扫描信号。

15、如权利要求5所述的扫描驱动器，其中，所述第二扫描单元彼此串联连接，并且所述多个第二扫描单元中的一个第二扫描单元在时钟信号的下降沿对第二起始脉冲进行采样。

16、如权利要求15所述的扫描驱动器，其中，所述第二扫描单元包括：

第二触发器，用于对输入信号进行采样和产生第三输出信号和第四输出信号；和

第二扫描信号形成器，用于接收所述第三输出信号、所述第四输出信号和所述模式选择信号，并且响应于第三输出信号、所述第四输出信号和所述模式选择信号而产生第二扫描信号。

17、如权利要求16所述的扫描驱动器，其中，所述第二触发器包括：

第三锁存器，用于在所述时钟信号的低电平周期期间对输入信号采样，在所述时钟信号的高电平周期期间存储所采样的信号，并且生成第三输出信号；和

第四锁存器，用于在所述时钟信号的高电平周期期间对所述第三输出信号采样，在所述时钟信号的低电平周期期间存储所述第三锁存器的所采样的输出信号，并且生成所述第四输出信号。

18、如权利要求17所述的扫描驱动器，其中，所述第二扫描信号形成器将所述第三输出信号反转或对反相的第三输出信号和所述第四输出信号执行与操作。

19、如权利要求17所述的扫描驱动器，其中，所述第一扫描信号形成器将所述第三输出信号反转或对所述第三输出信号和所述第四输出信号执行与操作。

20、如权利要求17所述的扫描驱动器，其中，所述第三锁存器包括：

第三采样器，用于在所述时钟信号的低电平周期期间对输入信号采样；和

第三保持器，用于在所述时钟信号的高电平周期期间存储所述第三输出信号。

21、如权利要求20所述的扫描驱动器，其中，所述第四锁存器包括：

第四采样器，用于在所述时钟信号的高电平周期期间对所述第三输出信号采样；和

第四保持器，用于在所述时钟信号的低电平周期期间存储所述第四输出信号。

22、如权利要求16所述的扫描驱动器，其中，所述第二扫描信号形成器包括：

第三与非门，用于对所述第四输出信号和所述模式选择信号执行与非操作；和

第四与非门，用于对所述第三与非门的输出信号和所述第三输出信号执行与非操作，并且产生第二扫描信号。

23、如权利要求17所述的扫描驱动器，其中，所述第二扫描信号形成器包括：

第二反相器，连接在所述第四锁存器和第三与非门之间，用于将所述第四输出信号反转；

第三与非门，用于对所述反相的第四输出信号和所述模式选择信号执行与非操作；和

第四与非门，用于对所述第三与非门的输出信号和所述第三输出信号执行与非操作，并且产生所述第二扫描信号。

24、如权利要求21所述的扫描驱动器，其中，所述第二扫描信号形成器包括：

第三与非门，用于对来自所述第四采样器的输出信号和所述模式选择信号执行与非操作；和

第四与非门，用于对所述第三与非门的输出信号和所述第三输出信号执行与非操作，并且产生第二扫描信号。

25、如权利要求1所述的扫描驱动器，还包括：

扫描/发射控制信号形成器，用于从第一信号发生器或第二信号发生器接收输入信号和脉冲信号，通过或操作来产生扫描信号，以及将输入信号反转以产生发射控制信号。

26、如权利要求25所述的扫描驱动器，其中，所述输入信号包括：所述多个第一信号中的一个第一信号或所述多个第二信号中的一个第二信号。

27、如权利要求26所述的扫描驱动器，其中，所述扫描/发射控制信号形成器包括：

扫描信号形成路径，用于对脉冲信号和输入信号执行或操作以形成扫描信号；和

发射控制信号形成路径，用于将输入信号反转以形成发射控制信号。

28、如权利要求26所述的扫描驱动器，其中，所述扫描信号形成路径包括：

或非门，用于接收脉冲信号和输入信号；和

奇数个反相器，与或非门的输出端子串联连接。

29、一种用于选择执行逐行扫描和隔行扫描的有机发光显示器(OLED)，包括：

像素阵列部分，具有以多个行和多个列排列的多个像素；

发射驱动器，用于响应于模式选择信号而向所述像素阵列部分提供发射控制信号；

编程驱动器，用于响应于模式选择信号而向所述像素阵列部分提供多个第一扫描信号、多个第二扫描信号和多个升压信号；和

数据驱动器，用于向由扫描信号所选择的像素提供数据信号，

其中，所述编程驱动器在模式选择信号处于第一电平时，在帧周期的第一部分中提供所述第一扫描信号，而在所述帧周期的第二部分中提供所述第二扫描信号，并且所述编程驱动器在所述模式选择信号处于第二电平时，交替地提供所述第一扫描信号和所述第二扫描信号。

30、如权利要求29所述的OLED，其中，所述发射驱动器包括：

第一发射控制信号发生器，具有多个第一发射控制单元，用于响应于所述模式选择信号而产生第一发射控制信号；和

第二发射控制信号发生器，具有多个第二发射控制单元，用于响应于所述模式选择信号而产生第二发射控制信号。

31、如权利要求30所述的OLED，其中，第一发射控制单元包括：

第一触发器，用于在时钟信号的边缘对输入信号采样以产生第一输出信号，以及在初次采样之后半个时钟周期的、时钟信号的边缘上，对被初次采样的信号进行采样以产生第二输出信号；和

第一发射控制信号形成器，用于对第二输出信号和模式选择信号执行第一与非操作，以及对第一与非门操作的输出和第一输出信号执行第二与非操作。

32、如权利要求31所述的OLED，其中，所述第一发射控制信号形成器包括：

反相器，用于将第二输出信号反转；

第一与非门，用于对模式选择信号和反相的第二输出信号执行与非操作；和

第二与非门，用于对来自第一与非门的输出信号和所述第一输出信号执行与非操作。

33、如权利要求32所述的OLED，其中，所述第一发射控制信号形成器包括：

第一与非门，用于对模式选择信号和第二输出信号执行与非操作；和

第二与非门，用于对来自第一与非门的输出信号和所述第一输出信号执行与非操作。

34、如权利要求29所述的OLED，其中，所述编程驱动器包括：

第一信号发生器，具有第一扫描单元，用于响应于模式选择信号而产生第一信号；和

扫描/升压信号形成器，用于接收脉冲信号和第一信号，通过或操作来产生扫描信号，以及响应于第一信号而产生升压信号。

35、如权利要求34所述的OLED，其中，所述扫描/升压信号形成器包括：

扫描信号形成路径，用于对脉冲信号和第一信号执行或操作以产生扫描信号；和

升压信号形成路径，用于将第一信号反转以形成升压信号。

36、如权利要求35所述的OLED，其中，所述扫描信号形成路径包括：

或非门，用于接收脉冲信号和第一信号；和

奇数个反相器，与或非门的输出端子串联连接。

37、如权利要求35所述的OLED，其中，所述升压信号形成路径包括：

传输门控制器，用于接收第一信号和产生输出信号；和

传输门，用于响应于传输门控制器的输出信号而产生具有预定电压的信号。

38、如权利要求37所述的OLED，其中，所述传输门包括：

第一传输门，用于在传输门控制器接收到具有低电平的第一信号时输出第一电压信号；和

第二传输门，用于在传输门控制器接收到具有高电平的第一信号时输出第二电压信号。

39、如权利要求34所述的OLED，其中，所述第一扫描单元包括：

第一锁存器，具有用于在时钟信号的第一边缘对输入信号采样的第一采样器和用于存储所述第一采样器的第一输出信号的第一保持器；

第二锁存器，具有用于在时钟信号的第二边缘对第一输出信号采样的第二采样器和用于存储所述第二采样器的第二输出信号的第二保持器，其中，第二边缘比第一边缘晚半个周期；和

信号形成器，用于对第一输出信号和第二输出信号执行与非操作。

40、如权利要求39所述的OLED，其中，所述信号形成器包括：

反相器，用于将第二输出信号反转；

第一与非门，用于对模式选择信号和反相的第二输出信号执行与非操作；和

第二与非门，用于对第一与非门的输出信号和第一输出信号执行与非操作。

41、如权利要求39所述的OLED，其中，所述信号形成器包括：

第一与非门，用于对模式选择信号和第二输出信号执行与非操作；和

第二与非门，用于对第一与非门的输出信号和第一输出信号执行与非操作。

Images