CN1178191C - 显示装置 - Google Patents

Abstract

提供一种显示装置。对与在显示像素阵列(1)内配置的像素(PX)的列对应地配置的数据线(DL，DR)配置互补信号线(CL，CR)。在刷新模式时，将此像素的数据读出到互补信号线CL及CR，由读出放大器(SA)进行差分放大，并将此差分放大的数据写入到原来的像素。在内部进行刷新，无需重写在外部存储器上准备刷新用的数据，可降低数据保持的功率消耗。

Description

显示装置

技术领域

本发明涉及用于显示图像的显示装置，特别涉及利用电容的保持电压驱动对应于像素而配置的像素元件的显示装置。

背景技术

液晶显示装置(LCD)是现在熟知的一种显示装置。在LCD中，已公知，采用以非晶硅(a-Si)半导体薄膜或多晶硅(p-Si)半导体薄膜作为素材(活性层)，并在此活性层上形成沟道及源/漏的薄膜晶体管(TFT)的薄膜晶体管驱动方式的液晶显示装置(TFT-LCD)。特别是，相应于显示像素设置作为影像信号开关的TFT的有源阵列型液晶显示屏，由于是通过此TFT的开关动作保持显示像素元件的驱动电压，对比度及响应速度特性等画质优异，广泛应用于用来显示静止图像及活动图像的便携式个人计算机及台式个人计算机的显示器或投影式显示器等之中。

图44为示出现有的彩色液晶显示装置的构成的示意图。在图44中，现有的彩色液晶显示装置包含具有红(R)、绿(G)及蓝(B)三色像素的单位显示像素1001以行列形状排列的液晶显示单元1002，顺序选择此液晶显示单元1002的扫描线1010的垂直扫描电路1003，和将影像信号传输到液晶显示单元1002的各列的水平扫描电路1006。

在液晶显示单元1002中，扫描线1010与液晶显示单元1002的各单位显示像素行对应配置，通过选择一根扫描线可同时选择一行的单位显示像素1001。

在此液晶显示单元1002中，还对应于单位显示像素1001的各列配置数据线1011。此数据线1011分别对R、G及B的三色像素进行配置。

垂直扫描电路1003包含有生成用来顺序选择液晶显示单元1002的扫描线1010的信号的移位寄存器电路1004，和对移位寄存器电路1004的输出信号进行缓冲处理驱动扫描线1010进入选择状态的缓冲电路1005。从图中未示出的显示控制电路向移位寄存器电路1004施加垂直同步信号和水平同步信号，根据此水平同步信号扫描线1010在垂直方向上顺序扫描。如果施加垂直同步信号，则重新返回到前导扫描线并顺序驱动扫描线。就垂直扫描电路1003驱动扫描线的顺序而言，存在有每隔一行顺序驱动的扫描线进入扫描状态的隔行扫描方式以及顺序驱动扫描线1010进入选择状态的非隔行扫描方式。

水平扫描电路1006包含有：对水平同步信号分频并通过移位操作生成顺序选择液晶显示单元1002的数据线的信号的移位寄存器电路1007；对移位寄存器电路1007的输出信号进行缓冲处理的缓冲电路1008；及根据缓冲电路1008发出的选择信号而导通，并将影像处理单元发出的通过公用图像数据线1013施加的影像信号(数据信号)传输到数据线1011的开关电路1009。分别与R、G和B像素相对应的数据信号并行施加于此公用图像数据线1013。

开关电路1009也包含分别与R、G和B像素对应配置的开关元件SW，并根据缓冲电路1008输出的选择信号将数据信号并行传输到对应列的分别与R、G和B像素对应设置的数据线1011。由此，在单位显示像素1001中，同时将数据写入R、G和B三色像素，其中包含的液晶根据写入的数据而驱动。

在此单位显示像素1001中，设置有保持用来驱动液晶的电压的电容，此电容与公用电极线1012连接。公用电极线1012共同配置于包含在公用电极线1012中的单位显示像素1001中。

图45为与图44所示的单位显示像素1001的单色的单位色像素相对应的图像元件的构成的概略示图。在图45中，包含于单位显示像素1001中的单位色像素元件包含有：液晶元件1102；响应于扫描线1010的信号而导通并使液晶元件1102和数据线1011相连接的抽样TFT1101；以及用来通过抽样TFT 1101保持施加于电压保持节点1106的电压保持电容元件1103。此电压保持电容元件1103连接在公用电极线1012和电压保持节点1106之间。

液晶元件1102连接到电压保持节点1106和对向电极1105之间，其透射率根据对向电极1105和电压保持节点1106之间的电压而改变，相应地，调整对此液晶元件1102设置的彩色滤光器的色亮度。对此液晶元件1102存在寄生电容1104。下面对此图45所示的单位色像素元件的动作予以简单说明。

如果利用扫描线扫描线1010上的信号使抽样TFT 1101处于“通”的状态，则经图44所示的公用图像数据线1013施加于数据线1011上的数据信号将经抽样TFT 1101传输到电压保持节点1106。根据传输到此电压保持节点1106的电压，电荷蓄积于电压保持电容元件1103及寄生电容1104。

在所谓行顺序驱动的场合，与此扫描线1010相连接的一行的单位像素1001根据图44所示的水平扫描电路1006的输出信号顺序选择，数据信号写入到各选择单位像素元件。在一个扫描线1010中对单位像素写入数据信号结束时，利用图44所示的垂直扫描电路1003驱动下一行的扫描线1010进入选择状态，执行对下一行的单位像素的数据信号的写入。

非选择状态的扫描线1010的电压为接地电压或负电压电平，与非选择状态的扫描线1010相连接的抽样TFT 1101保持“断”的状态。所以，写入此电压保持节点1106的电压，由电压保持电容元件1103及寄生电容1104一直保持到垂直扫描电路1003的下一次扫描为止。

垂直扫描电路1003，-在此液晶显示单元1002对所有行(称为一帧)扫描之后，再将正电压施加于此扫描线1010上，而抽样TFT 1101变成导通状态，从对应的信号线1011经抽样TFT 1101向液晶元件1102及电压保持电容元件1103写入电压。于是，对各单位显示像素，顺序地每帧写入保持电压。

液晶元件1102，因为其特性会因为施加直流电压而劣化，所以对液晶元件1102使用交流驱动。就是说，对单位色像素的写入或电压保持，是通过将相对于对向电极1105的电压为正或负的极性的电压在各帧交替地写入信号线完成的。

通常，此帧频为60赫兹，因此，由于在电压保持节点1106上施加正负极性反转的电压，液晶驱动频率变成帧频的1/2倍的频率，通常为30赫兹。

通过将写入此电压保持节点1106保持的电压和对向电极1105的电压的电压差对时间平均，可确定有效施加到液晶元件1102上的电压Vrms。根据此电压Vrms可确定液晶元件1102的排列状态，该液晶元件的光透射率得到抑制并确定显示状态。

在30赫兹的液晶驱动频率的场合，由于在显示画面上出现称为闪烁的雪花，显示图像的画质会降低。为抑制这种闪烁，过去一直是通过采取对像素上下左右相邻的各像素交替反转液晶驱动电压极性的闪烁抑制方式。

在此液晶显示装置中，要求在数据信号写入一个单位像素元件到下一次再写入为止的期间内，由液晶元件1102和电压保持电容元件1103保持写入的电压。由于液晶元件1102的电阻有限以及抽样TFT1101的漏电流，此电压保持节点1106的电压会降低。

如图46所示，在以通常的60赫兹(Hz)的帧周期工作的场合，一个单位像素元件，由于在帧周期PF(＝1/60秒)内重写保持电压，该像素节点(电压保持节点)的电压下降很小，像素的液晶元件的反射率(亮度)的变化小，闪烁及对比度降低的显示质量降低可以得到充分的抑制。此处，在图46中，横轴表示时间，纵轴表示单位色像素的反射率(亮度)。

在液晶显示装置中，扫描线和数据信号线的交叉部分的电容，以及互连线(扫描线及数据信号线)和在对向基板整个表面上形成的对向电极之间的液晶的电容的充放电，在每次抽样TFT 1101的选择时间内，消耗了大部分的电流。垂直扫描电路1003，以帧频·扫描线数频率动作，并且水平扫描电路1006以帧频·扫描线数·数据信号线的频率动作。因此，这些互连线之间的电容及互连线和对向电极之间的电容的充放电是以这些垂直扫描电路1003及水平扫描电路1006的动作频率充放电，电力消耗变大。

为降低此电力消耗，可以认为降低这些垂直扫描电路1003及水平扫描电路1006的动作频率或使这些垂直扫描电路1003及水平扫描电路1006间歇动作是有效的手段。

如图47所示，在降低水平及垂直扫描电路1003及1006的动作频率以便以周期Pfr对一个单位色像素进行写入的场合，像素节点(电压保持节点)1106的电压降低变得极大，反射率(亮度)也有很大变化。此处，在图47中，也是以横轴表示时间，以纵轴表示反射率。此反射率，与像素节点的蓄积电压成比例。在以这种低速(低频)重写进行显示的场合，电压保持节点1106的电压变化很大，反射率(亮度)的变化大，此电压降低会使显示画面上出现闪烁，使显示图像质量降低。另外，会产生施加到此液晶元件上的平均电压降低，不能获得良好的对比度或由于低速重写造成的显示响应速度降低等显示质量降低的问题。

在日本专利特开平9-258168号公报中公开了一种用来缓和上述动作频率降低造成的显示质量劣化的问题的方法。

图48为示出现有的液晶显示装置的一个像素的构成的概略示图。在图48中，显示像素包含有：根据扫描线1010上的信号Gm选择性地导通，导通时将数据信号线1011上的数据信号Di传输到内部节点1133的抽样TFT 1131；连接在内部节点1133及公用电极线1121之间的电压保持电容元件1132；响应于内部节点1133的电压而选择性地导通，导通时电连接公用电极线1121和透明电极1135的像素驱动TFT 1134；以及接受来自对向电极驱动电路1122的驱动电压Vcnt的对向电极1136。

在此图48中显示的显示像素，在行及列方向上排列成矩阵状。公用电极线1121，与包含在此显示单元内的所有的显示像素共同连接，接受来自公用电极驱动电路1120的公用电极电压Vcom。

对向电极1136，与形成于显示像素显示屏上的显示像素共同形成于对向基板的整个表面上。在透明电极1135及对向基板的外部两侧配置偏振片，另外，在其中的一个上配置背照光。在此图48中示出的显示像素为单色显示像素，与R、G及B三色分别地配置图48中示出的显示像素。

下面参考图49示出的信号波形图对图48的显示像素的动作顺序予以说明。对利用扫描线选择电路选择的扫描线，如果将超过抽样TFT1131的阈值的电压传输到扫描线1010上，选择此扫描线1010，则可同时选择与此扫描线1010相连接的一行像素。在点顺序方式中，从数据写入电路顺序向数据信号线1011传输数据信号Di，并且在行顺序方式的场合，同时向此扫描线1010连接的显示像素传输对应的数据信号Di。

如果数据信号线1011上的数据信号Di，通过抽样TFT 1131使电压保持电容元件1132充电，内部节点1133的电压Vmem将根据写入的数据信号Di而变化。在图49中示出的是，在抽样时首先传输逻辑H电平的写入数据电压的场合。如果内部节点1133的电压电平变为逻辑H电平，则对应的像素驱动TFT 1134变为导通状态，透明电极1135与公用电极线1121连接，此透明电极1135的电压Vdp将等于公用电极线1121上的电压Vcom。

另一方面，从对向电极驱动电路1122施加到对向电极1136上的对向电极电压Vcnt，在每一个取样周期中其极性都改变(在邻接行中，信号电压的极性反转，抑制闪烁的产生)。按照此对向电极电压Vcnt，透明电极1135和对向电极1136之间的电压Vlcd改变，液晶的排列状态改变，变成为“通”的状态。

另一方面，在抽样电压Vmem为逻辑L电平时，像素驱动TFT1134为非导通状态，显示电极的透明电极1135和公用电极线1121分离，由于此对向电极1136上的电压(液晶驱动电压Vcnt)未施加到液晶上，所以液晶的电极间电压为逻辑L电平，液晶保持非导通状态。

因此，在图48所示的显示像素的构成中，作为控制显示状态用的信号电压是利用施加于电压保持电容元件上的数据信号Di。一旦蓄积于此电压保持电容元件1132的电荷，在一直到选择下一个对应的扫描线1010的期间(一帧期间)内，由于此抽样TFT 1131及抽样电容(电压保持电容元件)1132的漏电流而慢慢减少。不过，一直到内部节点1133的电压降低到超过像素驱动TFT 1134的阈值为止，由于像素驱动TFT 1134保持导通状态，透明电极1135和公用电极线1121电连接，其显示状态不改变。

按照图48所示的构成，只有在重写显示内容的场合，要求驱动扫描线1010及数据信号线1011。在不改变像素元件的显示状态的场合，只在公用电极线1121及对向电极1136之间，通过施加液晶驱动电压(Vcnt)，保持该显示状态，不需要驱动扫描线及数据信号线，可做到降低功率消耗。

在此图48所示的显示像素的构成中，数据信号(抽样电压)Vmem，由于像素驱动TFT 1134和电压保持电容元件1132的绝缘漏电流及抽样TFT 1131的关漏(off-leak)电流而慢慢下降。由于如果此内部节点1133的电压电平降低像素驱动TFT 1134变成“断”状态，显示状态将改变，在不改变其显示的场合，必须定期地重写(刷新)抽样电压。

图50为示出现有的显示系统的构成一例的示图。在图50中，此显示系统包含有控制图像显示的处理器(CPU)1200，在此处理器1200的控制下，存放来自图中未示出的图像信号处理单元的图像数据及顺序输出所存放的图像数据的外部存储器1202，以及根据来自此外部存储器1202的图像数据进行图像显示的显示装置1204。

显示装置1204具有图48所示的由显示像素构成的显示屏。外部存储器1202由，比如，静态随机存储器(SRAM)或图像存储器构成，存储此显示装置1204用的图像数据。在显示装置1204的显示状态不改变的场合，在此外部存储器1202中存储刷新用的图像数据。因而，在此显示装置1204中，在刷新各显示像素的抽样电压(保持电压)Vmem的场合，必须读出存放于外部存储器1202中的图像数据供给显示装置1204。在此外部存储器1202由SRAM构成的场合，其成本较高，并且，会产生在刷新时，由于在外部存储器1202和显示装置1204之间传输数据信号，外部存储器1202和显示装置1204之间的互连线及在外部存储器1202内消耗功率，用于刷新的功率消耗很大的问题。

发明概述

本发明的目的在于提供一种能够不使显示质量劣化，且可充分降低功率消耗的显示系统的显示装置。

本发明的另一个目的在于提供一种可降低显示系统的成本及尺寸的显示装置。

本发明的在一个目的在于提供一种可长期稳定地保持显示图像的低功耗的显示装置。

本发明涉及的显示装置的构成包括：以行和列排列的多个像素元件；配置成与行相对应，每一个都向对应行的像素元件传输选择信号的多个扫描线；配置成与像素元件的列相对应，每一个都向对应列的像素元件传输数据信号的多个数据线；配置成与各像素元件相对应，每一个都响应于对应的扫描线的信号将对应的数据线的数据信号传输到对应的像素元件的多个选择晶体管；配置成与各选择晶体管相对应，用来保持施加于对应的像素元件上的电压的保持电容元件；以及响应于刷新指示读出保持电容元件的保持电压，并按照该读出的保持电压信号刷新该保持电容元件的保持电压的刷新单元。

在显示装置内部读出电压保持电容元件(抽样电容)保持的电压，按照所读出的电压复原(再生)电压保持电容元件的保持电压，于是可在显示装置内部正确刷新保持电压，并且无需在外部设置刷新用的存储器，可以降低功率消耗及系统尺寸。

另外，通过利用与通常的DRAM(动态随机存储器)中采用的刷新控制电路同样的构成，就无须另行配置复杂的电路构成而可实现可靠性高的刷新电路。

另外，作为显示元件，可使用液晶元件，电致发光元件以及带有液晶驱动电路的像素元件中的任何一种都可正确地实现刷新保持电压。

附图简述

图1为概略示出根据本发明的显示装置的整体构成的示图。

图2为概略示出根据本发明的实施方案1的显示装置的主要部分的构成的示图。

图3为概略示出图2所示的显示像素的构成的示图。

图4为概略示出图3所示的显示像素的剖面构造的示图。

图5为示出图1所示的移位时钟切换电路的构成一例的示图。

图6为概略示出图1所示的垂直扫描电路的构成的示图。

图7为示出根据本发明的实施方案1的显示装置的正常动作模式时的动作的时序图。

图8为示出图6所示的垂直扫描电路的动作的时序图。

图9为示出根据本发明的实施方案1的显示装置的刷新模式时的动作时序图。

图10为示出图1所示的刷新控制电路的构成一例的示图。

图11为示出图10所示的刷新控制电路的动作的时序图。

图12为示出图1所示的刷新控制电路的控制刷新电路的部分的构成一例的示图。

图13为示出图12所示的刷新控制电路的动作的时序图。

图14为示出本发明的实施方案1的变更例的示图。

图15为示出图14所示的生成右/左启用信号的部分的构成的一例的示图。

图16为示出图15所示的右/左启用信号生成单元的动作的时序图。

图17为示出本发明的实施方案1的一列像素群的分割的构成的示图。

图18为示出根据本发明的实施方案2的显示装置的主要部分的构成的示图。

图19为示出图18所示的显示像素矩阵刷新时的数据线读出电压的示图。

图20为示出本发明的实施方案2的变更例的主要部分的构成的示图。

图21为概略示出根据本发明的实施方案3的显示装置的主要部分的构成的示图。

图22为更具体示出根据本发明的实施方案3的显示装置的主要部分的构成的示图。

图23为示出根据本发明的实施方案3的显示装置的刷新控制单元的构成的一例的示图。

图24为示出图22及图23所示的电路的动作的时序图。

图25为示出本发明的实施方案3的变更例的示图。

图26为示出本发明的实施方案3的变更例2的构成的示图。

图27为示出根据本发明的实施方案4的显示装置的主要部分的构成的示图。

图28为示出图27所示的生成奇数/偶数垂直扫描指示信号的部分的构成的一例的示图。

图29为示出图27所示的显示装置的动作的时序图。

图30为概略示出根据本发明的实施方案4的显示装置的刷新控制单元的构成的示图。

图31为示出本发明的实施方案4的变更例的示图。

图32为示出图30及图31所示的电路的动作的时序图。

图33为概略示出根据本发明的实施方案4的显示装置的变更例2的主要部分的构成的示图。

图34为示出图33所示的生成奇数/偶数垂直扫描选择信号生成单元的构成的一例的示图。

图35为概略示出本发明的实施方案4的数据写入单元的构成的一例的示图。

图36为概略示出根据本发明的实施方案4的变更例2的水平扫描电路的构成的一例的示图。

图37为示出根据本发明的实施方案5的像素的构成的示图。

图38为示出根据本发明的实施方案6的像素的构成的示图。

图39为概略示出根据本发明的实施方案6的显示装置的主要部分的构成的示图。

图40A为概略示出图39所示的显示装置的刷新时的动作的示图，图40B为概略示出驱动图39所示的对向电极的部分的构成的示图。

图41A为示出图39所示的显示装置的刷新时的内部动作信号波形图，图41B为示出生成图39所示的复原指示信号及限制指示信号的部分的构成的一例的示图。

图42为示出根据本发明的实施方案7的显示装置的主要部分的构成的示图。

图43A为概略示出图42所示的显示装置的刷新时的动作的示图，图43B为示出刷新时的电压保持电容元件的电极电压的变化的示图。

图44为示出现有的显示装置的整体的构成的示图。

图45为示出现有的显示装置的像素的构成的一例的示图。

图46为示出现有的显示装置的保持电压变化的示图。

图47为示出现有的显示装置的驱动电压变化的另一例的示图。

图48为概略示出现有的显示装置的主要部分的构成的示图。

图49为示出图48所示的显示装置的动作的时序图。

图50为概略示出现有的显示系统的构成的一例的示图。

实施发明的具体方式

[实施方案1]

图1为概略示出根据本发明的显示装置的整体构成的示图。在图1中，显示装置包括：包含以行列形状排列的多个像素元件的显示像素矩阵1；时序选择此显示像素矩阵1的行的垂直扫描电路2；按照水平时钟信号HCK生成顺序选择显示像素矩阵1的列的信号的水平扫描电路3；将传输图像数据D的图像数据总线(公用图像数据线)7的各信号线按照水平扫描电路3的输出信号顺序连接到显示像素矩阵1的列上的连接控制电路4；在启动时刷新显示像素矩阵1的各显示像素的保持电压的刷新电路6；以及按照刷新指示信号SELF控制刷新电路6，连接控制电路4和垂直扫描电路2的动作的刷新控制电路5。

水平扫描电路3包含：响应水平扫描开始指示信号STH，按照水平时钟信号HCK执行移位动作的水平移位寄存器11以及接受此水平移位寄存器11的各输出信号，按照多重选择禁止信号INHH，在选择列变成非选择状态之后驱动下一选择列进入选择状态的缓冲电路12。

水平移位寄存器11，按照水平时钟信号HCK执行移位动作。因而，存在邻接输出节点同时变成逻辑H电平的选择状态的期间。缓冲电路12，在移位动作时，在选择列改变的场合，禁止邻接输出节点同时变成逻辑H电平，禁止显示像素矩阵1的列的多重选择。水平扫描开始指示信号STH，在每次水平扫描期间生成，通过将此水平扫描开始指示信号STH移位到水平移位寄存器11内生成列选择信号，在各选择行中从前导列进行扫描。

连接控制电路4，在正常动作中，根据缓冲电路12的列选择信号顺序选择图像数据总线(公用图像数据线)7上的图像数据D并传输到显示像素矩阵1的对应选择列上。另一方面，在刷新模式中，此连接控制电路4处于非导通状态，将图像数据总线7与显示像素矩阵1隔离。

刷新控制电路5，在刷新指示信号SELF启动时将启动刷新电路6，执行显示像素矩阵1的各显示像素元件的保持电压的刷新。此刷新控制电路5，在刷新模式时，生成对垂直扫描电路2的移位动作所必需的各种时钟信号。这些刷新时用来进行垂直扫描电路2的垂直扫描的信号也可在刷新时从外部提供。

移位时钟切换电路8，按照激活状态的刷新指示信号SELF，将刷新控制电路5发出的移位时钟信号供给垂直扫描电路2代替来自外部的移位时钟信号。

在图1所示的装置中，由于借助于刷新电路6显示像素矩阵1的显示像素的保持电压得到刷新，就没有必要将存储于设置在外部的存储器中的刷新用的数据写入显示像素矩阵1进行重新刷新，可减少功率消耗(因为只须执行内部动作之故)。另外，由于可在显示装置内部刷新保持电压，在显示图像不改变的场合，在内部可长时间保持保持电压，可防止发生显示图像的质量降低之事。

图2为更具体示出图1所示的显示像素矩阵1及刷新电路6的构成的示图。在图2中，在显示像素矩阵1中，像素PX排列成为行列状。在图2中，作为代表示出的是排列为2行2列的像素PX11，PX12，PX21及PB22。对于在列方向排列的像素PX(示出像素PX11…作为代表)配置有互补数据线DL及DR。就是说，对于像素PX11及PX21，配置有数据线DL1及DR1，而对于像素PX12及PX22，配置有数据线DL2及DR2。

这些像素PX，各个行中，对应的互补数据线对的数据线是交替地连接。就是说，排列于奇数行的像素PX11及PX12分别与数据线DL1及DL2连接，而排列于偶数行的像素PX21及PX22分别与数据线DR1及DR2连接。对这些PX共同地通过公用电极线15提供公用电极电压Vcom。

像素PX，由于具有同一构成，所以在图2中，只对像素PX11的构成要素赋予标号。在图2中，像素PX(PX11)包含有按照扫描线上的扫描信号V1导通，使对应的数据线DL1与内部节点连接的抽样TFT25；用来通过此抽样TFT25保持所供给的电压信号的电压保持电容元件26；以及利用由电压保持电容元件26保持的电压驱动包含于内部的液晶元件的液晶驱动单元27。

通过公用电极线向电压保持电容元件26的主电极提供公用电极电压Vcom。

在排列于奇数行的像素PX11、PX12中，抽样TFT25取得供给数据线DL(DL1，DL2)的数据信号传输给内部节点。另一方面，在排列于偶数行的像素PX21、PX22中，抽样TFT25将传输到数据线DL(DL1，DL2)的数据信号传输给内部节点。

通过与像素的各列相对应地配置互补数据线对，读出存放于各像素PX中的写入电压(保持电压)，经差分放大复原原来的保持电压而刷新各像素PX的保持电压。

连接控制电路4包含与互补数据线对DL及DR相对应设置的切换电路SG(SG1，SG2)。对切换电路SG1及SG2分别供给图1所示的缓冲电路12发出的的列选择信号(水平扫描信号)H1及H2。这些切换电路SG1及SG2，根据相应于选择扫描线激活的左启用信号LE和右启用信号RE切换与图像数据总线7和互补数据线DL及DR的连接。另外，在图像数据总线7中，是分别针对3三色来传输图像数据，在图2中，由于示出的是针对单色图像数据的构成，所以以下称图像数据总线7为公用图像数据线7。

这些切换电路SG1及SG2，由于具有同一构成，所以在图2中，对切换电路SG1的构成要素赋予标号。

切换电路SG1包含有：接受正常动作模式指示信号NORM、左启用信号LE和列选择信号H1的AND电路21；AND电路21的输出信号在逻辑H电平时导通，导通时连接公用图像数据线7和内部数据信号线DL1的传输门22；接受正常动作模式指示信号NORM、右启用信号RE和水平扫描信号H1的AND电路23；以及导通时连接公用图像数据线7和内部数据信号线DR1的传输门24。

正常动作模式指示信号NORM，在将图像数据写入这些像素PX的正常动作模式时激活，并且在执行刷新的刷新模式时设定为低电平。左启用信号LE在选择奇数行的像素时激活(设定为高电平)，右启用信号RE在选择偶数行的像素时设定为高电平。这些右启用信号RE及左启用信号LE由此按照扫描线上的行选择信号(垂直扫描信号)V1，V2激活。就是说，左启用信号LE在传输到偶数行的扫描线上的行选择信号V1(VO)处于激活状态时激活，而左启用信号RE在传输到奇数行的扫描线上的行选择信号V2(VE)处于激活状态时激活。

由此，在对应于各像素列配置互补内部数据线对的场合也可以正确地按照垂直扫描信号(行选择信号)V及水平扫描信号(列选择信号)H在正常动作模式时写入数据。

刷新电路6包含有：对应互补数据数据线DL及DR设置的互补信号线CL及CR；在刷新指示信号SELF激活时导通，连接互补数据数据线DL及DR和互补信号线CL及CR的隔离门IG(IG1，IG2)；对应互补信号线CL及CR对设置，在激活时对对应的互补信号线CL及CR的信号进行差分放大且锁存的读出放大器SA；以及对应互补信号线CL及CR设置，在激活时对对应的互补信号线CL及CR进行预充电并均衡的预充电/均衡电路PEQ。

隔离门IG(IG1，IG2)包含有在刷新指示信号SELF激活时导通，分别连接数据信号线DL、DR和互补信号线CL、CR的传输门28及29。此刷新指示信号SELF，是正常动作模式指示信号NORM的互补信号，在正常动作时，此刷新指示信号SELF处于逻辑L电平的非激活状态，隔离门IG(IG1，IG2)处于非导通状态，互补信号线CL及CR与互补数据信号线DL及DR分离。

读出放大器SA包含有：栅极及漏极交叉连接且在其共用源极接受读出放大器驱动信号φP的P沟道TFT(薄膜晶体管)30及31；以及栅极及漏极交叉连接且在其共用源极接受读出放大器驱动信号φN的N沟道TFT(薄膜晶体管)32及33。TFT 30及32构成反相电路，TFT31及33构成另一个反相电路，此读出放大器SA，在激活时，对互补信号线CL及CR的电位进行差分放大并锁存。

预充电/均衡电路PEQ包含有：在预充电/均衡信号φPE激活时导通，将互补信号线CL及CR电短路的N沟道MOS晶体管34；以及在预充电/均衡信号φPE激活时导通，将预充电电压VM分别传输到互补信号线CL及CR的N沟道MOS晶体管35及36。此预充电电压VM设定为写入到像素PX的逻辑H(高)电平电压及逻辑L(低)电平电压的中间电压电平。

在内部数据信号线DL及DR中，扫描线为512条等偶数条，在这些内部数据信号线DL及DR上可连接同样数目的像素PX，相应地，可使这些内部数据信号线DL及DR的寄生电容的大小相同。

图3为概略示出包含在图2所示的显示像素PX中的液晶驱动单元27的构成的示图。在图3中，液晶驱动单元27包含有响应内部像素节点27c的电压电平有选择地导通，导通时使公用电极线15电连接到透明电极(显示电极)27b的像素驱动晶体管(TFT)27a。

与此透明电极27b对向地设置对向电极40，此对向电极40上加有液晶驱动电压Vcnt。此对向电极40，在显示像素矩阵1的对向基板的整个表面上相对各像素配置。在图3中，对着一个像素的透明电极27b配置的对向电极40的部分以点线示出。内部像素节点27c连接到电压保持电容元件26的电压保持电极。

图4为概略示出液晶驱动单元27的剖面构造的一例的示图。此图4所示的液晶驱动单元的构成是透射型液晶的构造。不过，也可以使用其他的反射型液晶构造。在图4中，液晶驱动单元27包含有形成于玻璃基板43上的透明电极(ITO)27b；在与此透明电极27b同样的玻璃基板43上形成的像素驱动晶体管27a；在透明电极27b上形成的液晶44；在液晶44上对各像素共同地在基板整个表面上形成的对向电极40；以及在对向电极40上形成的彩色滤光片42。在此对向电极40中，形成可形成用来分离相邻像素的黑色矩阵的金属层41。在彩色滤光片42中，配置有R、G及B的各色彩色滤光片。

在液晶的上部及下部配置偏振片，在图4中，为了简化图面未示出。另外，在透射型液晶构造的场合，还在玻璃基板下部设置图中未示出的背照光。

在对向电极40上加有驱动电压Vcnt，在透明电极27b上，通过像素驱动晶体管27a施加有公用电极电压Vcom。

于是，在内部像素节点27c中，保持逻辑H电平及逻辑L电平二值图像数据信号。利用图2所示的读出放大器SA，复原此二值电平的像素数据(保持电压)，将该复原的电压重新写入到原来的像素。此处，在以下的说明中，“刷新”表示的是读出像素PX的保持电压复原原来的电压电平，并将此复原电压再写入原来的像素PX中的动作。

图5为示出图1所示的移位时钟切换电路8的构成一例的示图。在图5中，移位时钟切换电路8包含有：按照正常动作模式指示信号NORM和刷新指示信号SELF选择正常垂直扫描信号φVN和刷新垂直扫描信号φVS中的一个生成垂直时钟扫描信号VCK的选择电路8a；按照正常动作模式指示信号NORM和刷新指示信号SELF选择正常垂直扫描开始信号STVN和刷新垂直扫描开始信号STVS中的一个生成垂直时钟扫描开始信号STV的选择电路8b；以及按照正常动作模式指示信号NORM和刷新指示信号SELF选择正常禁止信号INHVN和刷新禁止信号INHVS中的一个生成禁止信号INHV的选择电路8c。

选择电路8a包含有：接受正常动作模式指示信号NORM和正常垂直扫描信号φVN的AND电路8aa；接受刷新指示信号SELF和刷新垂直扫描信号φVS的AND电路8ab；以及接受AND电路8aa及8ab的输出信号生成垂直扫描信号VCK的OR电路8ac。

选择电路8b包含有：接受正常动作模式指示信号NORM和正常垂直扫描开始信号STVN的AND电路8ba；接受刷新指示信号SELF和刷新垂直扫描开始信号STVS的AND电路8bb；以及接受AND电路8ba及8bb的输出信号生成垂直时钟扫描开始信号STV的OR电路8bc。

选择电路8c包含有：接受正常动作模式指示信号NORM和正常禁止信号INHVN的AND电路8ca；接受刷新指示信号SELF和刷新刷新禁止信号INHVS的AND电路8cb；以及接受AND电路8ca及8cb的输出信号生成禁止信号INHV的OR电路8cc。

在示于此图5中的移位时钟切换电路8的构成中，在正常动作模式时，正常动作模式指示信号NORM为逻辑H电平，刷新指示信号SELF为逻辑L电平。所以，按照从外部提供的正常垂直扫描信号φVN，正常垂直扫描开始信号STVN，以及正常禁止信号INHVN生成垂直扫描信号VCK，垂直时钟扫描开始信号STV，以及禁止信号INHV。

另一方面，在刷新模式时，正常动作模式指示信号NORM为逻辑L电平，刷新指示信号SELF为逻辑H电平，按照刷新垂直扫描信号φVS，垂直扫描开始信号STVS，以及刷新禁止信号INHVS生成垂直扫描信号VCK，垂直时钟扫描开始信号STV，以及禁止信号INHV。

在示于此图5的构成中，利用刷新控制电路5，在刷新模式时，生成刷新垂直扫描信号φVS、垂直扫描开始信号STVS、以及刷新禁止信号INHVS。

图6为概略示出图1所示的垂直扫描电路2的构成的示图。在图6中，垂直扫描电路2包含有：按照垂直扫描开始信号STV，对其选择输出进行初始化，按照垂直扫描信号VCK执行移位动作，将其输出顺序驱动进入选择状态的垂直移位寄存器50；以及包含对应于垂直移位寄存器50的各输出设置的缓冲器，按照禁止信号INHV，顺序驱动垂直扫描信号(行选择信号)V1，V2，...Vm进入选择状态的缓冲电路51。

此缓冲电路51，按照禁止信号INHV，禁止同时驱动垂直扫描信号进入选择状态。就是说，在此禁止信号INHV为逻辑H电平的激活状态时，不管垂直移位寄存器50的输出信号如何，其垂直扫描信号(行选择信号)全部为非选择状态，如果此禁止信号INHV为逻辑L电平，按照垂直移位寄存器50的输出信号驱动垂直扫描信号(行选择信号)进入选择状态。下面对此图1至图6中示出的显示装置的动作予以说明。

首先，参考图7，对正常动作模式时的图像数据的写入予以说明。在正常动作模式时，正常动作模式指示信号NORM为逻辑H电平，另一方面，刷新指示信号SELF为逻辑L电平。在此状态中，在示于图5的移位时钟切换电路8中，按照来自外部的垂直扫描信号φVN、垂直扫描开始信号STVN、以及正常禁止信号INHVN，生成垂直扫描信号VCK、垂直扫描开始信号STV、以及禁止信号INHV。按照此垂直扫描开始信号STV及正常垂直扫描开始信号STVN，在示于图6的垂直移位寄存器50中取得垂直扫描开始信号STV，按照下一个垂直扫描信号VCK，通过移位动作驱动先导行的选择信号进入选择状态。因此，此垂直扫描开始信号STV上升并在下一个循环中驱动垂直扫描信号V1进入选择状态，之后，按照垂直扫描信号VCK，垂直移位寄存器50执行移位动作，顺序驱动垂直扫描信号V1…Vm进入选择状态。此处，在图7中，示出以非隔行扫描方式选择扫描线的次序的一例。不过，也可以以隔行扫描方式扫描垂直扫描线。

在驱动垂直扫描信号V1进入选择状态时，左启用信号LE同样被驱动进入选择状态，在示于图2的切换电路SG1及SG2中，AND电路21的输出信号按照水平扫描信号H1，H2…顺序驱动进入逻辑H电平，传输门22变成“通”状态，公用图像数据线7，按照水平扫描信号H1，H2与左侧的内部数据信号线DL1，DR1，…顺序连接。在像素PX11，PX12…中，抽样TFT25顺序变成“通”状态，连接此公用图像数据线7的传输门22顺序变成“通”状态，按照传输到图像数据线7上的图像数据D，并按照水平扫描信号(列选择信号)H1，H2对像素PX11，PX21…顺序写入。

左启用信号LE和右启用信号RE，按照选择(垂直)扫描线驱动进入逻辑H电平。从而，偶数行的扫描线选择信号(行选择信号)V2变为逻辑H电平，按照水平扫描信号H1，H2，在切换电路SG1，SG2…中，按得照AND电路23的输出信号传输门24导通，经公用图像数据线7传输的图像数据D传输到右侧的内部数据信号线DR1，DR2…。在此状态中，在像素PX21，PX22…中，按照抽样TFT25，取得图像数据，利用电压保持电容元件26保持所取得的电压。

在此正常动作模式时，刷新指示信号SELF为逻辑L电平，示于图2的隔离门IG1，IG2…全部处于非导通状态。由于不执行刷新动作，此刷新电路6处于非激活状态。此时，也可以采用使示于图2的预充电/均衡电路PEQ处于激活状态，互补信号线CL及CR分别保持中间电压V逻辑L电平。从而，通过使此预充电/均衡电路PEQ也处于非导通状态，不存在消耗中间电压VM的电路部分，可降低功率消耗。虽然信号线CL及CR变为浮动状态，由于隔离门IG1，IG2…全部处于非导通状态，对显示像素矩阵1的像素PX的像素数据信号的写入无任何不良影响。另一种办法是，也可以在正常动作模式时，使互补信号线CL及CR保持接地电压电平。

图8为示出图6所示的垂直扫描电路2的垂直移位寄存器50的输出信号SR和缓冲电路51的输出信号(垂直扫描信号)V1…Vm的关系的示图。如图8所示，垂直移位寄存器50，按照垂直扫描时钟信号VCK执行移位动作，从而，垂直移位寄存器50的输出信号SR1，SR2在垂直扫描时钟信号VCK的一个时钟周期期间内为逻辑H电平。

禁止信号INHV，响应于垂直扫描时钟信号VCK的上升变为逻辑H电平，在此期间，缓冲电路51的所有的输出信号保持为逻辑L电平。于是，禁止信号INHV，在逻辑H电平期间，所有的垂直扫描信号V1，V2…都为逻辑L电平。如禁止信号INHV下降为逻辑L电平，缓冲电路51，按照垂直移位寄存器50的输出信号，驱动垂直扫描信号V1，V2…进入逻辑H电平。所以，在此垂直扫描信号VCK上升，垂直移位寄存器50执行移位动作时，即使此垂直移位寄存器50的输出信号SR1及SR2一起为逻辑H电平的期间存在，在此期间，禁止信号INHV为逻辑H电平，在来自缓冲电路51的垂直扫描信号V1，…Vm中不产生多重选择，可以将图像数据可靠地写入选择行(扫描线)的像素。

另外，在图2所示的构成中，按照水平扫描信号H1，H2…以顺序方式将图像数据顺序写入与选择行相连接的像素。然而，在不是此点顺序方式，而是使用对选择行的像素同时写入图像数据信号的数据写入方式的场合，代替水平扫描信号H1，H2…，提供写入时序信号，在连接控制电路4中，切换电路SG(SG1，SG2…)全部同时变为导通状态。在此场合，右启用信号RE及左启用信号LE也根据选择垂直扫描线是偶数行还是奇数行而激活。

下面，参考图9对刷新模式时的动作予以说明。在此刷新模式时，不对显示图像进行重写。只是在显示像素矩阵1中对各像素PX的保持电压进行复原，即刷新。在此刷新模式时，刷新指示信号SELF，设定为逻辑H电平，正常动作模式指示信号NORM设定为逻辑L电平。因而，在图1所示的连接控制电路4中，切换电路SG1，SG2全部都为非导通状态，图像数据线7和显示像素矩阵1分离。另一方面，按照刷新指示信号SELF，图2所示的隔离门IG(IG1，IG2…)变为导通状态，互补信号线CL及CR连接到对应的内部数据信号线DL及DR(DL1，DR1…)。移位时钟切换电路8，如图5所示，按照在内部生成的刷新扫描信号φVS，刷新扫描开始信号STVS及刷新禁止信号INHVS生成垂直扫描信号VCK，垂直扫描开始信号STV及禁止信号INHV。

在此扫描模式时，按照禁止信号INHV首先驱动预充电指示信号φPE以单稳脉冲形式进人逻辑H电平。相应地，在图2所示的预充电/均衡电路PEQ中，TFT34-36导通，对应的信号线CL及CR预充电到中间电压VM电平并进行均衡。还按照此禁止信号INHV分别驱动读出放大器驱动信号φP及φN进人逻辑L电平及逻辑H电平，使读出放大器SA成为非激活。由此，经互补信号线CL及CR，对内部数据信号线DL及DR预充电到中间电压VM电平并进行均衡。

接着，如果此预充电动作结束，就驱动来自垂直扫描电路2的垂直扫描信号V(V1)进入选择状态，按照此垂直扫描信号V1，一行的像素PX(PX11，PX12…)的抽样TFT25导通，保持于电压保持电容元件26的电压传输到对应的数据数据线DL。相应地，信号线CL的电压电平，从预充电电压VM电平响应蓄积于电压保持元件中的保持电压电平而改变。此处，在图9中，分别示出存储于电压保持电容元件26中的电压电平的逻辑H电平和逻辑L电平两种场合。

在电压保持电容元件26中写入逻辑H电平的像素数据信号的场合，信号线CL的电压电平比预充电电压VM高，另一方面，在电压保持电容元件26中写入逻辑L电平的像素数据信号的场合，信号线CL的电压电平比预充电电压VM低。另一方面，对于信号线CR，由于不与像素相连接，此信号线CR保持预充电电压VM电平。如信号线CL及CR的电压差足够大，读出放大器驱动信号φN及φP分别被驱动进入逻辑L电平及逻辑H电平，读出放大器SA激活，对信号线CL及CR的电位差进行差分放大并锁存。

互补信号线CL及CR的电压，传输到对应的内部数据信号线DL及DR(DL1，DR1，DL2，DR2…)，并且还经抽样TFT传输到电压保持电容元件26。于是，即使是在逻辑H电平的图像数据信号写入且其电压降低的场合，由于读出放大器SA的读出动作，可重新再生逻辑H电平的数据电压电平而重写。在此刷新动作时，由于对一行像素同时执行存储像素数据信号的重写，不需要顺序驱动水平扫描信号H1，H2…。移位时钟(垂直扫描时钟)信号VCK以预定的适当刷新周期生成。

之后，如果垂直扫描时钟信号VCK再变成逻辑H电平，禁止信号INHV在上升到逻辑H电平，读出放大器驱动信号φN及φP再次被驱动进入非激活状态并且在预定期间执行预充电动作，信号线CL及CR预充电并均衡到中间电压VM电平。由于隔离门IG(IG1，IG2…)处于导通状态，内部数据信号线DL(DL1，DL2)及DR(DR1，DR2)也预充电到中间电压VM。

之后，如果禁止信号INHV变为非激活状态，并且预充电指示信号φPE也变为非激活状态，按照来自缓冲电路的垂直扫描信号，下一行选择信号V2变为逻辑H电平，按照此垂直扫描信号V2，执行对应选择行配置的像素PX(PX21，PX22…)的保持电压的刷新。在此场合，像素PX21，PX22的抽样TFT25与内部数据信号线DR(DR1，DR2…)相连接，对应像素的保持电压传输到内部数据信号线DR及信号线CR上。此时，信号线CL及数据数据线DL，保持预充电电压VM电平，通过激活读出放大器SA使原来写入的像素数据再生而重新写入到像素PX21，PX22…。

从而，互补信号线CL及CR与内部数据信号线DL及DR相连接，通过读出放大器SA进行差分放大。由于显示像素的保持电压只传输到互补信号线CL及CR一方，通过读出放大器SA的差动放大动作，可更准确地复原原来的写入电压电平而进行重写。

另外，在刷新动作时，由于没有必要选择任何列，右启用信号RE及左启用信号LE也可保持逻辑L电平。

图10为概略示出图1所示的刷新控制电路5与垂直扫描相关联的部分的构成的示图。在图10中，刷新控制电路5包含：在刷新指示信号SELF激活时执行振荡动作的振荡电路55；对振荡电路55的输出信号φVSO进行缓冲处理而生成刷新垂直扫描信号φVS的缓冲器56；响应振荡电路55的输出信号φVSO的上升生成单稳脉冲信号并生成刷新禁止信号INHVS的单稳脉冲生成电路57；计数振荡电路55的输出信号φVSO的，比如，上升的计数器58；响应计数器58的计数信号生成单稳脉冲信号的单稳脉冲生成电路59；响应刷新指示信号SELF的上升生成单稳脉冲信号的单稳脉冲生成电路60；接受单稳脉冲生成电路59及60的输出信号生成垂直扫描开始信号STVS的OR电路61；以及使刷新指示信号SELF反相生成正常动作模式指示信号NORM的反相器62。

振荡电路55包含有：在刷新指示信号SELF的激活时执行振荡动作的环形振荡器55a、和通过使环形振荡器55a的输出信号反相并进行缓冲处理而生成输出信号φVSO的反相器55b。环形振荡器55a包含有在第一输入接受刷新指示信号SELF的NAND电路NG和偶数级的级联反相器IV。这些偶数级的反相器的最后一级的反相器的输出信号施加到NAND电路NG的第二输出上。

图11为示出图10所示的刷新控制电路的动作的时序图。下面参考图11对图10所示的刷新控制电路5的动作予以简单说明。

在刷新指示信号SELF为逻辑L电平时，振荡电路55处于非激活状态，其输出信号φVSO固定为逻辑L电平。所以，在此刷新控制电路5中，输出信号φVSO、INHVS、以及STVS全部保持逻辑L电平。

另外，由于反相器62，正常动作模式指示信号NORM为逻辑H电平，对显示像素矩阵的像素执行像素数据信号的写入。

在只保持像素数据的场合，刷新指示信号SELF被驱动进入逻辑H电平。如果刷新指示信号SELF为逻辑H电平，在环形振荡器55a中NAND电路NG作为反相器动作，环形振荡器55a开始振荡动作，相应地从环形振荡器55a发出的输出信号φVSO以环形振荡器55a具有的预定周期变化。响应于此刷新指示信号SELF的上升，单稳脉冲生成电路60生成单稳脉冲信号φ1，相应地刷新垂直扫描开始指示信号STVS在预定期间变为逻辑H电平。当此垂直扫描开始指示信号STVS变为逻辑H电平，接着从缓冲器56发出的刷新垂直扫描时钟信号φVS变为逻辑H电平时，此垂直扫描开始信号STVS在垂直移位寄存器50(参考图6)中置位。在此状态中，单单只对垂直移位寄存器50进行初始设定，垂直移位寄存器50的输出信号全部为逻辑L电平。

如果从缓冲器56发出的刷新垂直扫描时钟信号φVS再上升为逻辑H电平，图6所示的垂直移位寄存器50执行移位动作，其初级的输出上升为逻辑H电平。另一方面，单稳脉冲生成电路57，响应于此振荡电路55的输出信号φVSO而生成在预定期间为逻辑H电平的刷新禁止信号INHVS。如果此刷新禁止信号INHVS为逻辑L电平，从垂直扫描电路发出的垂直扫描信号(行选择信号)V1被驱动为逻辑H电平。

计数器58执行计数动作，在计数此垂直扫描线数，对m条垂直扫描线的m个信号φVSO的上升时，就输出计数信号。响应此计数器58的计数信号，单稳脉冲生成电路59生成单稳脉冲信号φ2，相应地垂直扫描开始信号STVS再上升到逻辑H电平。之后，如振荡电路55的输出信号φVSO上升到逻辑H电平，此垂直扫描开始信号STVS，在垂直移位寄存器中置位。在此状态中，在垂直移位寄存器中，驱动对一帧的最后扫描线的垂直扫描信号Vm进入逻辑H电平。

之后，如果振荡电路55的输出信号φVSO变为逻辑H电平，按照所取得的此刷新垂直扫描开始信号，对最初的扫描线的垂直扫描信号V1再上升到逻辑H电平。

因此，在计数器58中，在每次振荡电路55的输出信号φVSO计数为m时生成单稳脉冲信号φ2，在显示像素矩阵中，就可在全部垂直扫描线扫描之后生成垂直扫描开始信号STVS。

因此，利用图10所示的构成，按照刷新指示信号SELF，可在内部生成与垂直扫描相关联的信号。

另外，在此刷新时不需要水平扫描，在刷新控制电路5中不生成与水平扫描相关联的信号。在此状态中，单单将来自外部的与水平扫描相关联的信号HCK及STH及INHH全部固定为逻辑L电平，使水平扫描停止，降低功率消耗。

图12为概略示出刷新控制电路5的控制刷新电路的部分的构成一例的示图。在图12中，刷新控制电路5包含：响应振荡电路55(图10)的输出信号φVSO的上升，以具有一定的时间宽度的单稳脉冲信号的形式生成预充电指示信号φPE的单稳脉冲生成电路65；通过响应输出信号φVSO的上升而置位在其输出中生成读出放大器驱动信号φN的边沿触发型置位复位触发器66；使读出放大器驱动信号φN延迟预定时间并将其输出信号供给边沿触发型置位复位触发器66复位输入R的延时电路67；响应振荡信号φVSO的上升而复位，并将其输出Q发出的读出放大器输出信号φP输出的边沿触发型置位复位触发器68；以及使读出放大器输出信号φP延迟预定时间并将读出放大器输出信号φP反相输出的反相延时电路69。反相延时电路69的输出信号供给边沿触发型置位复位触发器68的置位(set)输入。

图13为示出图12所示的刷新控制电路的动作的时序图。下面，参考图13所示的时序图对图12所示的刷新控制电路的动作予以简单说明。

如振荡信号φVSO上升到逻辑H电平，单稳脉冲生成电路65生成单稳脉冲信号，相应地预充电/均衡指示信号φPE在预定时间变为逻辑H电平。此预充电/均衡指示信号φPE的时间宽度比刷新禁止信号INHVS的时间宽度短。就是说，在互补信号线及内部数据信号线的预充电/均衡动作结束之后，垂直扫描信号(行选择信号)Vi被驱动进入选择状态。

另一方面，响应输出信号φVSO的上升，置位复位触发器66置位，其输出Q发出的读出放大器驱动信号φN变为逻辑H电平。另外，边沿触发型置位复位触发器68置位，其输出Q发出的读出放大器驱动信号φP变为逻辑L电平。由此，图2所示的读出放大器读出放大器SA一同变为非激活状态。

此读出放大器驱动信号φN及φP，通常在垂直扫描信号(行选择信号)Vi被驱动进人激活状态之后在预定期间保持非激活状态。读出放大器驱动信号φN及φP的非激活期间，分别由延时电路67及69确定。如经过延时电路67具有的延迟时间，边沿触发型置位复位触发器66复位，其输出Q发出的读出放大器驱动信号φN变为逻辑L电平，包含在读出放大器SA中的N沟道TFT激活，互补信号线(内部数据线)的低电位的信号线放电成为接地电压电平。

另外，如经过延时电路69具有的延迟时间，边沿触发型置位复位触发器68，响应此反相延时电路69的输出信号的上升而置位，其输出Q发出的读出放大器驱动信号φP被驱动进入逻辑H电平。由此，由示于图2的读出放大器SA的P沟道TFT构成的P读出放大器激活，互补信号线的高电位的信号线被驱动进入逻辑H电平(比如电源电压电平)。

此动作可响应振荡信号φVSO的上升而反复执行。

[变更例]

图14为概略示出本发明的实施方案1的变更例的构成的示图。在图14中，显示装置70包含有水平扫描电路3及垂直扫描电路2。对于此垂直扫描电路2，从外部的控制器或处理器提供垂直扫描时钟信号VCK、垂直扫描开始信号STV及禁止信号INHV，而不论是正常动作模式及刷新模式。对水平扫描电路3，同样，也从外部的控制器或处理器提供水平扫描时钟信号HCK、水平扫描开始信号STH及禁止信号INHH。

水平扫描电路3，由于在刷新模式时，无须选择水平扫描线，其内部包含的水平移位寄存器的移位动作可停止。因此，对于水平扫描电路3，设置有接受水平时钟信号HCK和正常动作模式指示信号NORM的AND电路71。此AND电路71的输出信号，作为对水平移位寄存器的移位时钟而提供。

在外部控制器或处理器中，在正常动作模式及刷新模式中的任何一种中，在生成垂直扫描时钟信号VCK的场合，在扫描到一行像素的最终像素之后，为生成一个垂直扫描时钟信号VCK，通常，利用计数器，将垂直扫描及水平扫描时钟信号相互联系起来。因此，在刷新模式中，也同样是利用外部逻辑电路或处理器，在生成垂直扫描信号VCK的场合，生成与水平扫描相关联的信号HCK、STH及INHH。利用此AND电路71，在水平扫描电路3中，通过使水平移位寄存器的移位动作停止，可降低刷新时的功率消耗。

由于从外部对垂直扫描电路2提供垂直扫描信号VCK、垂直扫描开始信号STV及垂直禁止信号INHV，无须设置图1所示的移位时钟切换电路8，可减少电路占有面积。并且，在刷新控制电路中，也无须生成用于刷新用垂直扫描的控制信号，不需要图10所示的电路构成。仅仅要求按照来自外部的刷新指示信号SELF生成正常动作模式指示信号NORM而已。

[变更例2]

图15为示出按照本发明实施方案1的变更例2的控制连接控制电路的部分的构成的一例的示图。在图15中，连接控制单元包含：接受来自外部的正常垂直扫描开始信号STVN和左启用信号LE的OR电路80；按照来自外部的互补正常垂直扫描时钟信号/φVN选择性地导通，导通时使OR电路80的输出信号通过的传输门81；使经过传输门81提供的信号反相的反相器82；将反相器82的输出信号反相传输到反相器82的输入端的反相器83；使反相器82的输出信号反相的反相器84；按照来自外部的正常垂直扫描时钟信号φVN导通，导通时使反相器84的输出信号通过生成右启用信号RE的传输门85；以及将传输门85供给的信号反相生成左启用信号LE的反相器86。下面参考图16所示的时序图对图15所示的连接控制单元的动作予以说明。

下面假设扫描线Vm-1为奇数扫描线，对应的图像元件连接到左侧内部数据信号线DL，右启用信号RE为逻辑L电平，左启用信号LE为逻辑H电平。在正常垂直扫描时钟信号φVN为逻辑L电平时，传输门85为非导通状态，传输门81为导通状态。在此状态中，如果正常垂直扫描开始信号STVN上升到逻辑H电平，OR电路80的输出逻辑H电平的信号经传输门81传输并由反相器82及反相器83锁存。

接着，如果正常垂直扫描时钟信号φVN上升到逻辑H电平，传输门85导通，反相器84发出的逻辑H电平，作为右启用信号RE输出，另一方面，由于反相器86，左启用信号LE变为逻辑L电平。因此，最终扫描线Vm为偶数扫描线，右启用信号RE激活，图像数据写入到与右侧内部数据信号线DR相连接的像素元件。

如正常垂直扫描时钟信号φVN变为逻辑L电平，传输门81导通，OR电路80发出的逻辑L电平信号供给反相器82。在此状态中，传输门85处于非导通状态，其输出信号RE及左启用信号LE的状态不改变。

接着，如果正常垂直扫描时钟信号φVN再变为逻辑H电平，传输门85导通，反相器84发出的逻辑L电平信号，作为右启用信号RE输出，并且由于反相器86，左启用信号LE被驱动变为逻辑H电平。在此状态中，互补垂直扫描信号/φVN为逻辑H电平，传输门81保持为非导通状态。因此，在选择最初的垂直扫描线V1时，左启用信号LE为逻辑H电平，右启用信号RE为逻辑L电平，根据选择行，内部数据信号线可连接到选择像素。

另外，在此图15所示的构成中，在扫描模式时，在由外部提供垂直扫描时钟信号的场合，与前面的图14所示的构成同样，将接受正常动作模式指示信号NORM和来自外部的垂直扫描时钟信号VCK的AND电路的输出信号供给传输门85，另一方面，传输门81，提供接受正常动作模式指示信号NORM和互补垂直扫描时钟信号/VCK的AND电路的输出信号。

另外，在正常动作模式时这些右启用信号RE及左启用信号LE也可以从外部的处理器或控制器提供。在此场合不需要图15所示的电路。

另外，在图2所示的配置中，对应各像素列配置内部数据信号线，这些内部数据信号线对的不同数据线与显示像素元件每行交替地连接。然而，如图17所示，构成为大致相同数目的像素与成对的数据信号线DL和及DR相连接就可以，比如，上半部分的像素可作为像素群PGA与数据信号线DL相连接，而下半部分的像素可作为像素群PGB与内部数据信号线DR相连接。因此，不限定是像素每隔一行交替地与不同的数据信号线相连接的构成，如图17所示，构成可以是相同数目的像素与数据信号线对的各数据信号线相连接，也可以是像素每两行与不同的内部数据信号线相连接。

如上所述，根据本发明的实施方案1，其构成为对应于各像素列设置互补信号线对，各像素的数据在信号线对的一方上读出，由读出放大器进行差分放大，放大后的数据再写入到原来的像素中，从而无须从外部重写全部像素数据，系统的规模和功率消耗可一同减小。

另外，关于刷新时的对向电极的像素驱动电压Vcnt，由于不需要改变显示图像，不需要特别改变其电极极性。

[实施方案2]

图18为概略示出根据本发明的实施方案2的显示装置的主要部分的构成的示图。在图18中，代表性地示出与一列像素相对应的部分的构成。互补内部数据信号线DLi及DRi与像素列相对应而配置。对于这些互补内部数据信号线DLi及DRi，像素PX1i及PX2i每行交替连接。不过，其构成可以是此内部数据信号线DLi及DRi与相同数目的像素相连接，并不一定要像素每行交替地与内部数据信号线DLi及DRi相连接。

公用图像数据总线具有用来传输互补图像数据D及/D的互补图像数据线97及98。

在连接控制电路4中，在切换电路SG1中设置有接受正常动作模式指示信号NORM和水平扫描信号Hi的AND电路90。根据此AND电路90的输出信号，传输门22及24导通，内部数据信号线DLi及DRi分别与互补图像数据线97及98相连接。此内部数据信号线DLi及DRi和互补图像数据线97及98的连接，与在其他的像素列中一样，是唯一确定的。

为了在互补图像数据线97及98上生成互补像素数据信号D及/D，设置接受右启用信号RE和像素数据信号PD的EXOR电路95及使EXOR电路95的输出信号反相的反相器96。EXOR电路95驱动图像数据线97，反相器96驱动图像数据线98。

在显示像素矩阵1中，对应于各像素PX配置基准单元RX。这些基准单元RX，连接到对应的像素连接的内部数据线和组成对的内部数据线。在图18中，在同一行中，与像素PX1i邻接配置基准单元RX1i，对像素PX2i配置基准单元RX2i。这些基准单元RX(RX1i，RX2i)，存放对应的像素PX(PX1i，PX2i)的保持电压(写入像素数据信号)和互补电压信号。

基准单元RX(RX1i，RX2i)包含：响应对应的垂直扫描信号(行选择信号)V(V1，V2)而导通的基准晶体管100；以及保持经过此基准晶体管(TFT)100供给的电压的基准电容元件101。此基准电容元件101的另一个电极节点与公用电极相连接，接受公用电极电压Vcom。

基准单元RX的配置使各像素组成对，在内部数据信号线DLi及DRi上读出像素PX及基准单元RX的数据。由于在这些像素PX及基准单元RX上存放互补像素数据信号，在刷新时，与只读出像素PX的保持电压的场合相比较，在内部数据信号线DLi及DRi上出现的信号电压差可以更大，刷新周期可以更长。

在图18所示的构成中，其他的构成与图2所示的构成相同，所以对相应部分赋予同样的标号，其详细说明省略。

在正常动作模式中，正常动作模式指示信号NORM为逻辑H电平，切换电路SG1，响应于水平扫描信号(列选择信号)Hi导通，内部数据信号线DLi及DRi分别与公用图像数据线97及98相连接。

下面，考虑垂直扫描信号(行选择信号)V1被驱动进入选择状态的场合。在此场合，右启用信号RE为逻辑L电平，EXOR电路95作为缓冲电路动作，按照来自外部的像素数据信号PD生成内部像素数据信号D。反相器96，使此内部像素数据信号D反相，生成互补像素数据信号/D。现在，由于垂直扫描信号V1为选择状态，数据信号D经切换电路SG1提供给像素PX1i，另一方面，对基准单元RX1i，提供互补数据信号/D，互补电压信号传输到这些电容元件26及101上存储。

另一方面，在垂直扫描信号V2驱动进入选择状态的场合，右启用信号RE变为逻辑H电平，EXOR电路95作为反相器动作。于是，在此场合，相对于像素数据信号PD，互补像素数据信号/D供给公用像素数据线97，而对公用图像数据线98提供与原来的像素数据信号PD相对应的内部像素数据信号D。

在此状态中，如果水平扫描信号Hi被驱动进人选择状态，像素数据信号D/及D传输到内部数据信号线DLi及DRi。在像素PX2i中，经抽样TFT25，对其内部的电压保持电容元件26写入与原来的图像数据PD相对应的图像数据信号，互补像素数据信号D/传输到基准单元RX2i上存储。

因此，根据选择行的位置，由于原来的像素数据信号PD的逻辑改变，永远可对像素PX(PX1i，PX2i)写入与原来的像素数据信号PD相对应的像素数据信号D，可将各像素设定为与像素数据信号相对应的状态。

在刷新模式时，正常动作模式指示信号NORM为逻辑L电平，AND电路90的输出信号变为逻辑L电平，切换电路SG1变为非导通状态，内部数据信号线DLi及DRi与公用图像数据线97及98分离。在此状态中，与实施方案1一样，由刷新电路6执行刷新。

像素PX及基准单元RX的电容26及101具有相同的电容值，写入数据为逻辑H电平及逻辑L电平的二值数据。所以，在此刷新时，对于预充电到中间VM电平的信号线CL及CR，传输同样大小的读出电压ΔV。只是读出电压ΔV的符号不同。所以，如图19所示，信号线CL及CR的电压差为2·ΔV，与经过内部数据信号线只将像素与互补信号线CL及CR相连接的构成相比，可使读出电压等价增加而可加大读出放大器SA的读出界限。

这一点，反过来说，意味着，即使加长刷新间隔，直到信号线CL及CR的电压差变成为ΔV为止，可进行稳定的读出动作。即使像素PX的保持电压电平降低，互补信号线CL及CR的电压差超过读出界限，读出放大器SA也可以稳定地执行读出动作。因此，像素的逻辑H电平的保持电压，在液晶驱动单元27的像素驱动TFT的阈值以上的期间，通过执行刷新，可以不产生闪烁等可靠地复原保持电压。因此，可充分延长刷新间隔，可减少单位时间的刷新次数，可大幅度降低刷新所需要的功率消耗。

另外，在此图18所示的构成中也示出，通过顺序地、按照水平扫描信号选择选择行的像素，将像素数据信号写入选择像素的点顺序方式。可是，对选择行，一次、同时将像素数据信号写入一行的像素，也可获得同样的效果。

[变更例]

图20为示出本发明的实施方案2的变更例的示图。在此图20中示出将内部像素数据信号PD及/PD传输到公用图像数据线97及98的信号切换单元的构成。在图20中，切换单元包含：在左启用信号LE激活时导通将像素数据信号PD及/PD分别传输到公用图像数据线97及98的传输门110及111；以及在右启用信号RE激活时导通将像素数据信号PD及/PD分别传输到公用图像数据线97及98的传输门112及113。

在此图20中示出的构成中，在右启用信号RE为激活状态时，像素数据信号PD传输到图像数据线98，互补像素数据信号/PD传输到图像数据线97。所以，在选择偶数行的场合，此图像数据线98，为了连接到右侧的数据信号线DR，可将像素数据信号PD传输到各像素。

另一方面，在选择奇数行左启用信号LE为激活状态时，像素数据信号PD及/PD分别传输到图像数据线97及98。在此左启用信号LE为激活状态时，图像数据线97连接到左侧数据信号线DL，像素数据信号传输到对应的像素。

因此，利用这种根据选择行的位置进行通路切换的构成，也可以准确地将像素数据信号PD写入各像素，并且可将互补像素数据/PD写入基准单元RX。

如上所述，根据本发明的实施方案2，对于数据信号线对，对各像素，将存放互补像素数据信号的基准单元RX成对配置，并且其构成使互补像素数据信号传输到各数据信号线对，在刷新时的信号线上读出的电压差可很大，刷新间隔可以相应地延长。

[实施方案3]

图21为概略示出根据本发明的实施方案3的显示装置的主要部分的构成的示图。在图21中，代表性地示出一列像素PX的构成。在此图21所示的构成中，接受测试启用信号TE和刷新指示信号SELF的的输出信号供给隔离门IG。就是说，此隔离门IG，在刷新模式时及测试模式时变为导通，内部数据信号线DL及DR分别连接到互补信号线CL及CR。对此信号线CL及CR设置读出放大器SA及预充电/均衡电路PEQ。

在此实施方案3中，对信号线CL及CR还设置有根据水平扫描信号Hi合测试启用信号TE选择性地激活，在激活时将这些互补信号线CL及CR的数据读出传输到公用数据总线122的读出门120。从此读出门120经公用数据总线122传输的信号经输出电路124输出到外部。

就是说，根据由读出放大器SA放大的互补信号线CL及CR的信号，驱动读出门120，在公用数据总线122上在内部读出各像素的数据。利用输出电路124，对此公用数据总线122上的数据进行缓冲处理，比如变换为CMOS电平的信号，作为外部像素数据Dout输出。于是，在像素PX的保持电压小的场合，也可以经输出电路124将，比如，CMOS电平的信号Dout输出。由此，可利用普通的LSI测试仪简单地判断显示像素的动作的良/不良。

图22为示出读出门的具体构成的一例的示图。读出门120与互补信号线CL及CR分别对应设置，根据水平扫描信号(列选择信号)H激活(测试模式时)。在图22中具体示出对互补信号线CLi及CRi设置的读出门120i的构成要素。对各像素列，配置有与此读出门120i同样构成的读出门。在图22中，作为另外的列的构成，代表性地示出对互补信号线CLi及CRi置的读出门120j。

在图22中，0读出门120i包含：各个信号线分别与信号线CLi及CRi相连接的N沟道TFT 130及131；接受测试启用信号TE及水平扫描信号Hi的AND电路134；以及在AND电路134的输出信号为逻辑H电平时导通，TFT 130及131分别与内部公用数据线122a及122b相连接的N沟道TFT 132及133。

对公用数据线122a及122b设置有预充电电路125。此预充电电路125，在止信号INHH为逻辑H电平时激活，将公用数据线122a及122b分别预充电到电源电压VCC电平。

在读出门120i中，TFT 130及131构成“异”门，根据信号线CL及CR的电压电平，驱动公用数据线122a及122b的一方为逻辑L电平(接地电压电平)。在信号线CL及CR中，利用读出放大器SA，生成幅度为电源电压电平的互补信号，可充分地改变公用数据线122a及122b的电压电平。通过由预充电电路125预充电达到电源电压VCC电平的公用数据线122a及122b的一方被驱动进入逻辑L电平，读出内部像素数据，利用输出电路124，对读出的像素数据进行缓冲处理，比如输出CMOS电平的信号。

在利用肉眼目视判断液晶元件的动作好坏的液晶显示状态的场合，由于是由人来判断好坏，其判断精度差别很大并且判断需要的时间长。另一方面，在直接读出蓄积于像素PX中的微小电压的场合，必须在外部设置低电容的数据读出电路来读出微小电压，增加测试成本。在利用大电容电路读出像素的保持电压的场合，由于电荷的移动微小电压变得更小，不能准确地读出保持电压。

如此图22所示，互补数据信号线的数据经读出门120读出到公用数据总线122上时，通过利用输出电路124放大输出到外部，可将通常的逻辑电平的输出信号Dout输出到外部，可利用普通的LSI测试仪简单地判断显示像素的好坏。

图23为概略示出测试控制单元的构成的示图。在图23中，测试控制单元包含：接受测试启用信号TE和来自外部的正常垂直扫描时钟信号φVN的AND电路140；接受在刷新控制单元内部生成的振荡信号φVSO和AND电路140的输出信号的OR电路141；以及根据OR电路141的输出信号生成刷新控制信号φPE、φP及φN的读出相关刷新控制电路142。此读出相关刷新控制电路142，与示于图12的构成对应，生成预充电/均衡指示信号φPE及读出放大器驱动信号φP及φN。

在测试动作时，根据来自外部的垂直扫描时钟信号及水平扫描时钟信号选择像素。在内部，在利用刷新控制电路选择像素的场合，由于不能指定选择像素的位置，为了指定此选择像素的位置，利用外部的测试仪等等，使用垂直扫描时钟信号φVN及水平扫描时钟信号φHN选择像素。

读出相关刷新控制电路142，利用OR电路141的输出信号代替示于图12的振荡信号φVSO，在预定的定时，生成预充电/均衡信号φPE，读出放大器驱动信号φP及读出放大器驱动信号φN。

在读出放大器输出信号φP及φN成为激活状态之后，利用外部的测试仪等等，按照水平扫描时钟信号，水平扫描信号顺序激活，读出像素数据。

图24为示出在此测试仪动作时读出像素数据时的动作时序图。下面，参考图21及22示出的电路的动作予以简单说明。

在测试模式时，图21所示的隔离门IG导通，内部数据信号线DL及DR与互补信号线CL及CR连接。按照来自外部的垂直扫描时钟信号φVN，改变图23所示的AND电路140的输出信号，相应地，读出相关刷新控制电路142分别在预定的定时激活或去激活预充电/均衡信号φPE，读出放大器驱动信号φN及φP。按照读出放大器驱动信号φP及φN，图21及图22所示的读出放大器SA执行读出动作，锁存信号线CL及CR的信号电压。之后，供给水平扫描时钟信号，按照水平扫描信号H(Hi，Hj)，执行列(水平扫描线)的选择动作。按照禁止信号INHH预充电电路125将公用数据总线122预充电到电源电压电平。

由读出放大器SA锁存的一行像素数据，按照水平扫描信号H(Hi，Hj)，顺序地在数据线上经读出门120(120i，120j)读出。之后，公用数据总线122上的内部读出数据经输出电路124输出到外部。另外，在此测试动作时，与公用图像数据线相连接的连接控制电路保持非导通状态。水平扫描信号Hi，Hj从图1等图中所示的水平扫描电路3输出。

另外，也可以利用将公用数据线122a及122b分别拉起到电源电压VCC电平的上拉电路(pull-up circuit)代替预充电电路125。

[变更例]

图25为概略示出本发明的实施方案3的变更例1的构成的示图。在此图25中，对内部数据信号线DL及DR，设置有用于传输互补数据的内部图像数据线97及98。切换电路SGi及SGj，具有与图18所示的切换电路相同的构成。对此内部图像数据线97及98，设置有响应水平扫描时钟信号/HCK和测试启用信号TE的逻辑积而激活，对此内部图像数据线97及98的电压进行差分放大的主放大器150；以及对主放大器150的内部读出数据进行缓冲处理输出到外部的输出电路152。其他的构成，除了隔离门IGi及IGj响应测试启用信号TE变为导通状态这一点以外，与示于图18的构成相同。

在示于图25的构成中，切换电路SGi及SGj，在测试模式时响应水平扫描信号Hi及Hj变为导通状态，由读出放大器SA放大的数据读出到公用图像数据线97及98。主放大器150，在水平扫描时钟信号/HCK外逻辑L电平时激活，读出到此内部图像数据线97及98的数据被放大并将该放大的内部读出数据供给输出电路152。

读出放大器SA具有比较大的驱动力，可在内部图像数据线97及98中生成比较大的电压差。在此内部图像数据线97及98中生成的电压差通过主放大器150的放大，不单独设置读出门，可向外部读出各像素PX的保持电压。

在此图25的构成中，作为在测试模式时使刷新电路动作的构成，可利用图23所示的构成。如果正常动作模式指示信号NORM，在测试启用信号TE的激活时设定为逻辑H电平的激活状态，可进行行及列(垂直扫描线及水平扫描线)的选择。

[变更例2]

图26为概略示出本发明的实施方案3的变更例2的构成的示图。在此图26中，切换电路SGi及SGj，具有与图2所示的构成同样的构成。在测试模式时，正常动作模式指示信号NORM保持逻辑H电平的激活状态，数据信号线DL DR的一方根据右启用信号RE及左启用信号LE与公用图像数据线7相连接。在读出放大器SA为激活状态时，这些公用数据信号线DL及DR分别被驱动为电源电压或接地电压电平。所以，在测试模式时，利用切换电路SGi及SGj，通过由水平扫描信号Hi及Hj将对应的SA与公用图像数据线7相连接可在内部数据线7上生成比较大的电压变化。

主放大器154，对基准电压Vref和公用图像数据线7上的信号进行比较并按照该比较结果生成内部数据供给输出电路152。公用图像数据线7，在测试模式时，在预充电到电源电压VCC电平的场合，作为基准电压Vref，可使用较电源电压VCC稍微低一些的电压电平的电压。在逻辑H电平及逻辑L电平的读出放大器的锁存数据传输到此公用图像数据线7的场合，公用图像数据线7变为较基准电压Vref高的电压电平或较基准电压Vref低的电压电平。

关于基准电压Vref，在读出放大器SA与公用图像数据线7相连接时，可根据在此公用图像数据线7上生成的电压变化量确定电压电平，也可以是公用图像数据线7的逻辑H电平和逻辑L电平之间的电压。

在此图26的构成中，其他的构成与图2所示的构成相同。在测试模式时也可由刷新电路执行刷新。

如上所述，如果按照本发明的实施方案3，其构成为利用由互补数据信号线的读出放大器锁存的信号，生成内部读出数据，按照此内部读出数据驱动输出电路向外部读出，则可将像素PX的微小保持电压放大传输到外部，就可以利用普通的LSI测试仪识别各像素的保持电压。

[实施方案4]

图27为概略示出根据本发明的实施方案4的显示装置的主要部分的构成的示图。在图27中代表性地示出2行4列配置的像素。与像素列分别相对应地配置内部数据信号线D1、D2、D3、D4…。与这些数据信号线D1-D4分别对应设置有选择门TQ1-TQ4。与这些选择门TQ1-TQ4分别相对应设置有接受和正常动作模式指示信号NORM对应的水平扫描选择信号H1-H4的AND电路GQ1-GQ4。选择门TQ1-TQ4在对应的AND电路GQ1-GQ4的输出信号为逻辑H电平时导通，导通时对应的内部数据信号线D1-D4与内部图像数据线7相连接。

与内部数据信号线D1及D2相对应设置有隔离门IG1，与内部数据信号线D3及D4相对应设置有隔离门IG2。这些内部数据信号线D1及D2，经隔离门IG1与互补信号线C1及C2相连接，内部数据信号线D3及D4，经隔离门IG2与互补信号线C3及C4相连接。与这些互补信号线C1及C2相对应设置有读出放大器SA1，与互补信号线C3及C4相对应设置有读出放大器读出放大器SA2。

与排列为第一行配置的像素PX11-PX14相对应设置有接受奇数扫描线指示信号VO及垂直扫描信号V1的AND电路GAO1和接受偶数垂直扫描指示信号VE及垂直扫描信号V1的AND电路GAE1。从AND电路GAO1输出垂直扫描信号V1O，从AND电路GAE1输出垂直扫描信号V1E。

对奇数列的像素PX11，PX13供给奇数扫描信号V1O，对偶数列的像素PX12，PX14供给偶数扫描信号V1E。

与排列为第二行配置的像素PX21-PX24相对应设置有接受垂直扫描信号V2及奇数扫描指示信号VO的AND电路GAO2和接受偶数垂直扫描指示信号VE及垂直扫描信号V2的AND电路GAE2。从AND电路GAO2输出垂直扫描信号V2O，从AND电路GAE2输出垂直扫描信号V2E。对奇数列的像素PX21，PX23供给奇数扫描信号V2O，对偶数列的像素PX22，PX24供给偶数扫描信号V2E。

在这些像素PX11-PX14及像素PX21-PX24中，在内部配置的抽样TFT分别接受对应的垂直扫描信号。

在正常动作模式时，正常动作模式指示信号NORM为逻辑H电平，AND电路GQ1-GQ4启用，根据水平扫描信号H1-H4，顺序输出逻辑H电平的信号(点顺序扫描方式的场合)。选择门TQ1-TQ4，在对应的AND电路GQ1-GQ4的输出信号为逻辑H电平时导通，将对应的数据信号线D1-D4与内部公用图像数据线7相连接。隔离门IG保持非导通状态。

另一方面，垂直扫描线指示信号VO及偶数垂直扫描线指示信号VE在正常动作模式时都设定为逻辑H电平。因此，如垂直扫描信号V1上升为逻辑H电平，垂直扫描信号V1O及V1E都变为逻辑H电平，排列为第一行配置的像素PX11-PX14的抽样TFT全部导通，按照水平扫描信号H1-H4，图像数据信号写入各像素。

另一方面，在刷新模式时，正常动作模式指示信号NORM为逻辑L电平，AND电路GQ1-GQ4的输出信号为逻辑L电平，选择门TQ1-TQ4保持非导通状态。另一方面，隔离门IG1，IG2导通，内部数据信号线D1及D2与互补信号线C1及C2相连接，内部数据信号线D3及D4与互补信号线C3及C4相连接。

在刷新模式时，垂直扫描指示信号VO及VE，交替地驱动为逻辑H电平。因此，比如，在垂直扫描信号V1驱动为逻辑H电平时，如果垂直扫描指示信号VO为逻辑H电平，垂直扫描信号V1O为逻辑H电平。另一方面，偶数垂直扫描指示信号VE保持为逻辑L电平，垂直扫描信号V1E为逻辑L电平。因此，在此状态中，奇数列的像素PX11及PX13的抽样TFT导通，内部的电压保持电容元件与内部数据信号线D1及D3相连接，另一方面，像素PX12及PX14的抽样TFT为非导通状态。因此，在此状态中，图像数据信号传输到互补信号线C1及C3，由读出放大器SA1及SA2执行读出动作，该放大的像素数据信号再写入到对应的像素PX11及像素PX13。

另一方面，如偶数扫描指示信号VE为逻辑L电平，奇数扫描指示信号VO为逻辑L电平，垂直扫描信号V1E为逻辑L电平，垂直扫描信号V1O为逻辑L电平。在此状态中，像素PX11及PX13发出的内部保持电压传输到内部数据信号线D1及D3，另一方面，内部数据信号线D1及D3不传输像素PX11及PX13发出的内部保持电压，保持预充电电压电平。通过激活读出放大器SA1及SA2，复原像素PX12及PX14的保持电压，可再写入到原来的像素PX12及PX14。

因此，在图27示出的构成的场合，对应像素列只配置一根内部数据信号线，不需要对应各像素列配置内部数据信号线，可减少配线布局面积，可减少显示像素矩阵的占有面积。

图28为示出生成垂直扫描指示信号VO及VE的部分的构成的一例的示图。在图28中，垂直扫描指示信号生成单元包含：将垂直扫描开始信号STVS延迟图10所示的振荡电路的振荡信号φVSO的一个时钟周期的1时钟延时电路160；按照1时钟延时电路160的输出信号使其输出状态改变的双稳触发器162；接受来自双稳触发器162的输出Q的信号和正常动作模式指示信号NORM而输出奇数垂直扫描指示信号VO的OR电路164；以及接受来自双稳触发器162的输出/Q的信号和正常动作模式指示信号NORM而输出偶数垂直扫描指示信号VE的OR电路166。

双稳触发器162，响应复位信号RST的上升而初始化。此复位信号RST是在电源投入时及系统复位时生成的复位信号及响应刷新指示信号SELF的上升以单稳脉冲形式生成的复位信号。

图29为示出图28所示的电路的动作的时序图。下面参考图29对图28所示的电路的动作予以简单说明。

如果刷新指示信号SELF上升为逻辑H电平，按照图10所示的刷新控制电路，垂直扫描开始信号STVS上升为逻辑H电平，垂直扫描寄存器置位。复位信号RST上升为逻辑H电平，双稳触发器162复位，其说出Q设定为逻辑L电平，输出/Q设定为逻辑H电平。

之后，如果1时钟延时电路160的延迟输出信号DS比较此垂直扫描开始信号STVS延迟1个时钟周期，则双稳触发器162的输出状态改变，输出Q变为逻辑H电平，输出/Q变为逻辑L电平。正常动作模式指示信号NORM，在刷新模式时为逻辑L电平，因此，奇数垂直扫描指示信号VO变为逻辑H电平，偶数垂直扫描指示信号VE变为逻辑L电平。如果垂直扫描信号V1为逻辑H电平，按照奇数垂直扫描指示信号VO，垂直扫描信号V1O为逻辑H电平。

之后在内部执行件数动作，一直到各垂直扫描线扫描结束，此信号VO保持逻辑H电平，另一方面，信号VE保持逻辑L电平。如果最后的扫描线Vm扫描结束，再按照垂直扫描开始信号STVS，1时钟延时电路160的输出延迟信号DS变为逻辑H电平，双稳触发器162的状态改变，奇数垂直扫描指示信号VO变为逻辑L电平，偶数垂直扫描线指示信号VE变为逻辑H电平。因此，这次，按照垂直扫描信号V1，图27所示的垂直扫描信号V1E变为逻辑H电平。

因此，在各时钟周期中，对排列为一行的像素中的一半像素执行刷新，在一帧的垂直扫描线扫描结束后，在下一帧期间对剩下的一半像素执行刷新。刷新间隔与同时刷新一行全部像素的构成比较更短，由于同时动作的读出放大器数目减半(一个读出放大器对两行像素)，刷新时的电流减小，可降低功率消耗。

[变更例]

图30为概略示出根据本发明的实施方案4的刷新控制电路的构成的示图。在图30中，刷新控制电路包含：使振荡信号φVSO反相的反相器170；响应振荡信号φVSO的上升生成单稳脉冲信号的单稳脉冲信号生成电路171；响应反相器170的输出信号的上升生成单稳脉冲信号的单稳脉冲信号生成电路172；接受单稳脉冲信号生成电路171及单稳脉冲信号生成电路172的输出信号生成刷新禁止信号INHVS的OR电路173；响应OR电路173的输出信号的上升而置位使预充电/均衡信号φPE从其输出Q输出的置位/复位触发器174；将预充电/均衡指示信号φPE延迟预定时间使置位/复位触发器174复位的延时电路175；响应刷新禁止信号INHVS的上升而置位并且从其输出Q生成读出放大器驱动信号φN的置位/复位触发器176；将读出放大器驱动信号φN延迟预定时间输出使置位/复位触发器176复位的延时电路177；响应刷新禁止信号INHVS的上升而置位且从其输出Q输出读出放大器驱动信号φP的置位/复位触发器178；以及将读出放大器驱动信号φP延迟预定时间且反相输出使置位/复位触发器178复位的延时电路179。置位/复位触发器178响应延时电路179的输出信号的上升而置位。

在此图30所示的刷新控制电路的构成中，响应振荡信号φVSO的上升刷新禁止信号INHVS在预定期间激活。相应地，预充电/均衡指示信号φPE在预定期间激活，并且读出放大器驱动信号φN及φP在预定期间激活。因此，在振荡信号φVSO的一个周期期间内读出动作进行两次。

图31为示出生成奇数及偶数垂直扫描指示信号VO及VE的部分的构成的示图。在图31中，垂直扫描指示信号生成单元包含：接受振荡信号φVSO的反相器180；接受振荡信号φVSO和正常动作模式指示信号NORM而输出偶数扫描指示信号VE的OR电路181；以及接受反相器180的输出信号和正常动作模式指示信号NORM而生成偶数扫描指示信号VE的OR电路182。在刷新模式时，在振荡信号φVSO为逻辑H电平期间，奇数扫描指示信号VO变为逻辑H电平，另一方面，在振荡信号φVSO为逻辑L电平期间，偶数扫描指示信号VE变为逻辑H电平。

下面，参考图32所示的时序图对图30及图31所示的电路的动作予以说明。

如果振荡信号φVSO上升为逻辑H电平，单稳脉冲信号生成电路171生成单稳脉冲信号，相应地从OR电路173发出的刷新禁止信号INHVS变为逻辑H电平。响应此刷新禁止信号INHVS的上升，置位/复位触发器174置位且预充电/均衡指示信号φPE在预定期间变为逻辑H电平。并且，置位/复位触发器176置位，读出放大器驱动信号φN去激活，且置位/复位触发器178复位，读出放大器驱动信号φP变为逻辑L电平而成为去激活状态。响应此刷新禁止信号INHVS的上升，选择行的垂直扫描信号Vi一次驱动进入非选择状态。

如果刷新禁止信号INHVS为逻辑L电平，垂直扫描电路输出的垂直扫描信号Vi变为逻辑H电平。另一方面，按照此振荡信号φVSO，奇数扫描指示信号VO已经为逻辑H电平，偶数扫描指示信号VE为逻辑L电平，响应垂直扫描信号Vi的上升，奇数垂直扫描信号ViO变为逻辑H电平。之后，读出放大器输出信号φP变为逻辑H电平，读出放大器驱动信号φN变为逻辑L电平，读出放大器激活，执行奇数列像素保持电压的刷新。

如果振荡信号φVSO降低到逻辑L电平，刷新禁止信号INHVS再变为逻辑H电平，读出放大器驱动信号φN及φP分别去激活，并且，预充电/均衡指示信号φPE激活。由此，读出奇数列的像素的数据的内部数据信号线返回预充电状态。响应振荡信号φVSO的下降，奇数扫描指示信号VO变为逻辑L电平，而偶数扫描线指示信号VE变为逻辑H电平。

此时，垂直扫描期间等于振荡信号φVSO的周期，由于移位动作在垂直扫描电路中不执行，垂直扫描信号Vi响应刷新禁止信号INHVS的下降再变为逻辑H电平，相应地，偶数垂直扫描信号ViE上升为逻辑H电平。因此，与连接传输此垂直扫描信号Vi的垂直扫描线的偶数列的像素的数据读出到对应的内部数据信号线，接着读出放大器输出信号φP及φN激活而进行偶数列的像素的保持电压的复原及重写。

因此，在此图30及31示出的构成的场合，在振荡信号φVSO的1个周期内，执行一行像素的刷新。在此构成的场合，只按照振荡信号φVSO驱动垂直移位寄存器，从图10所示的缓冲器56将移位时钟信号φVS供给垂直移位寄存器，并且，垂直扫描开始信号STVS，从图10所示的OR电路61输出。

另外，在此图28激30所示的构成中，也可从外部提供垂直移位时钟信号及禁止信号来代替在刷新控制电路内部生成此刷新控制信号的构成。在此场合，从外部提供时钟信号VSN代替振荡信号φVSO，并且来自外部的禁止信号INHV响应此垂直移位时钟信号VSN的上升及下降而激活。此处，在刷新时移位时钟信号是从外部提供的场合，在刷新时，也可利用图30所示的构成在内部生成刷新禁止信号INHVS。

[变更例]

图33为示出根据本发明的实施方案4的变更例的示图。在图33中，在显示像素矩阵中，对应像素PX11-PX14，配置基准单元RX11、RX12、RX13、以及RX14。这些基准单元RX11-RX14，与图18所示的构成同样，包含有包含于基准单元RX11-RX14中的电压保持电容元件和具有同一电容值的基准电容单元。

分别对应于内部数据信号线D1-D4，设置有在导通时将对应的数据信号线D1-D4与互补的公用图像数据线7b相连接的选择门SQ1-SQ4。选择门TQ1-TQ4，在导通时将数据信号线D1-D4与公用图像数据线7a相连接。

选择门SQ1在AND电路GQ2的输出信号激活时导通，选择门SQ2在AND电路GQ1的输出信号为逻辑H电平时导通。选择门SQ3在AND电路GQ4的输出信号为逻辑H电平时导通，选择门SQ4在AND电路GQ3的输出信号为逻辑H电平时导通。就是说，在邻接的数据信号线上，在一方的选择门TQ导通的场合，成对的选择门SQ导通，图像数据D传输到像素PX，另一方面，互补的数据信号/D传输到基准单元RX。

基准单元RX11及RX13，内部的抽样TFT响应从AND电路GAE1发出的偶数扫描信号V1E而导通，将各自对应的数据信号线D1及D3上的互补图像数据信号存放于各自的基准电容元件中。另一方面，基准单元RX12及RX14，内部的抽样TFT响应从AND电路GAO1发出的奇数扫描信号V1O而导通，将内部数据信号线D2及D4上的互补图像数据信号存放于对应的基准电容元件中。图33示出的另外的构成，与图18所示的构成相同，对应的部分以同一标号标记，其详细说明省略。

在图33示出的构成中，在正常动作模式时，示出奇数及偶数垂直扫描线的信号VO及VE交货。一次，在各行中，同时选择一半的像素，对选择像素写入数据。

比如，假设在奇数垂直扫描信号V1O为选择状态时，水平扫描信号H1为逻辑H电平状态。在此状态中，门电路GQ1的输出信号变为逻辑H电平，选择门TQ1及选择门SQ2导通。由于像素PX11及基准单元RX12的抽样TFT处于导通状态，按照此水平扫描信号H1，像素PX11及基准单元RX12中分别存放图像数据信号D及/D。像素PX12，由于偶数垂直扫描信号V1E为逻辑L电平，内部的抽样TFT为非导通状态，对像素PX12不进行数据写入。顺序地驱动奇数水平扫描线接入选择状态，数据信号写入奇数列的像素PX11，PX13，互补图像数据信号/D写入对应的基准单元RX12及RX14。

之后，如果对此一行奇数列的像素的图像数据的写入结束，偶数垂直扫描指示信号VE变为逻辑H电平，相应地，偶数垂直扫描信号V1E变为逻辑H电平。在此状态中，选择像素PX12及PX14，并且选择基准单元RX11及RX13。对偶数列顺序驱动水平扫描信号H2，H4进入选择状态，在对像素PX12及PX14写入图像数据信号D时，互补图像数据信号/D存放于对应的基准单元RX11及RX13中。

由此，可不增加内部信号线，将互补图像数据信号存放于一行的像素及基准单元中。

在刷新时，选择门SQ1-SQ4及TQ1-TQ4全部处于非导通状态(正常动作模式指示信号NORM为逻辑L电平)。在此状态中，与前面的图18所示的构成同样，奇数垂直扫描信号V1O及偶数垂直扫描指示信号V1E有选择地激活，相应地，读出从成对的数据线的像素及基准单元发出的互补数据信号执行读出动作及重写，结束刷新。在此场合，也可不增加信号线利用互补数据信号执行刷新。

图34为示出生成垂直扫描指示信号VO及VE的部分的构成的一例的示图。奇数及偶数垂直扫描指示信号VO及VE，在正常动作模式及刷新模式时生成。因此，在此图34出的构成中，按照垂直扫描时钟信号VCK生成奇数扫描指示信号VO，另一方面，由接收垂直扫描时钟信号VCK的反相器180生成偶数垂直扫描指示信号VE。

因此，在正常动作模式中，在此垂直扫描时钟信号VCK的1个周期内，数据写入到一行像素内。在刷新时，与前面的图30所示的构成同样，响应垂直扫描时钟信号VCK的上升及下降，生成刷新禁止信号INHVS。刷新控制电路的构成可利用前面的图30所示的构成。

图35为概略示出改变奇数列及偶数列的写入顺序的部分的构成的示图。在图35中，从外部以光栅扫描顺序施加的像素数据信号PD由数据再配置电路185将偶数列及奇数列的像素重新排列成组。就是说，在此数据再配置电路185中，在存放一行像素数据PD之后，首先输出奇数列的像素数据信号D，接着输出偶数列的像素数据D。此数据再配置电路185，比如，可由存放一行大小的像素数据的移位寄存器实现。

图36为示出此变更例的水平扫描电路3的构成的一例的示图。在图36中，水平扫描电路3包含：按照水平扫描时钟信号HCK和水平扫描开始指示信号STH执行移位动作的奇数水平移位寄存器190；接收此奇数水平移位寄存器190的输出信号，之后按照水平时钟信号HCK顺次执行移位动作的偶数水平移位寄存器192；接受这些奇数水平移位寄存器190及偶数水平移位寄存器192的输出信号和输出水平扫描信号H1…Hfn的缓冲器194。此处，平扫描信号Hfn表示水平扫描的最终列的水平扫描信号。此缓冲器194包含：接受奇数水平移位寄存器190的输出信号而输出对奇数列的水平扫描信号H1、H3…的缓冲器电路和接受偶数水平移位寄存器192的输出信号而输出对偶数列的水平扫描信号H2、H4…的缓冲器电路。

因此，通过利用此图36所示的构成，利用图35所示的数据再配置电路185，可在对奇数列的像素数据写入结束之后，执行对偶数列的像素数据的写入。

另外，代替这种点顺序扫描方式，在数据是一次一行像素同时写入的场合，对选择的一行的偶数列及奇数列的像素的写入按照垂直扫描指示信号VO及VE交替地执行就很容易实现。

如上所述，根据本发明的实施方案4，是将邻接列的内部数据信号线结合组成互补信号线对来执行像素数据的刷新，可减少配线占有的面积，相应地可减少显示像素矩阵占有的面积。并且，读出放大器是对两列像素只配置一个，所以可减少读出放大器占有的面积，并且，刻印减少读出时的功率消耗。

[实施方案5]

图37为示出根据本发明的实施方案5的像素的构成的一例的示图。在图37中，像素PX包含：响应扫描线205上的信号而导通，导通时，取得内部数据线206上的数据信号D的N沟道MOS晶体管(TFT)200；保持经MOS晶体管(TFT)200供给的电压的电压保持电容元件201；按照电压的电压保持电容元件201的充电电压导通，传输电源线204上的电压Vdd的N沟道MOS晶体管202；以及按照经过此MOS晶体管202供给的电流发光的有机电致发光元件(EL)203。

此电源电压Vdd，比如为10V，电压保持电容元件201的电极节点保持接地电压或电源电压Vdd电平。在图37中，示出的是电压保持电容元件201的主电极与接地节点相连接的场合。

此图37示出的像素PX，利用有机EL元件，按照电压保持电容元件201的充电电压，形成对有机EL元件203的供给电流，按照此供给电流决定有机EL元件203发光/不发光。因此，对于利用电压保持电容元件201由充电电压驱动有机EL元件203的构成，可以利用前面的实施方案至4所示的构成。

另外，在图37的构成中，有机EL元件驱动用的MOS晶体管202和有机EL元件203的位置也可以交替。

如上所述，根据本发明实施方案5的像素PX，是以有机EL元件构成的，可实现高效率的显示装置。另外，通过执行刷新，可长期稳定地保持电压保持电容元件201的充电电压，可降低为保持此充电电压的功率消耗。

[实施方案6]

图38为概略示出本发明的实施方案6的构成的示图。在图38中，像素PX包含：响应扫描线205上的垂直扫描信号V导通，对内部数据线206上的图像数据信号D进行抽样的抽样TFT210；保持经抽样TFT210供给的电压信号的电压保持电容元件211；以及根据此电压保持电容元件211的一方电极节点(电极保持节点)215的电压和对向电极214之间的电压差驱动的液晶元件212。电压保持电容元件211的另一方电极节点与公用电极节点213相连接。

如图38所示，在使用液晶元件212作为显示像素元件的场合，可相应于电压保持电容元件211的保持电压驱动液晶元件212。此液晶元件212，相应于对向电极214和电压保持电容元件211的电压保持节点(像素电极)的电压差施加像素驱动电压，相应于此像素驱动电压确定液晶的取向状态。

在不改变显示图像保持显示图像的场合，不特别要求对液晶元件使用交流驱动，只要求刷新保持电压的场合，可利用前面的实施方案1至4的构成执行保持电压的刷新。不过，在利用外部存储器重写保持图像数据的场合，与正常动作模式时同样，液晶元件用交流驱动。因此，在其内部刷新驱动液晶元件的保持电压的场合和利用其外部存储器的场合保持同样的图像质量的场合，都要求交流驱动液晶元件。下面按照抽样的保持电压，对直接驱动液晶元件的场合的构成及动作予以说明。

图39为概略示出根据本发明的实施方案6的显示装置的主要部分的构成的示图。在图39中，示出与配置成为一列的像素PX相关联的部分的构成。像素PX11及PX21，由于具有同一构成，在图39中，对像素PX11的构成要素标以标号。像素PX11，与图38示出的构成一样，包含：抽样TFT210；电压保持电容元件211；以及液晶元件212。

对电压保持电容元件211的主电极，经公用电极线施加电容器公用电压Vcap。液晶元件212，接受电压保持电容元件211的电压保持节点的电压，接受对向电极上的电压Vcnt作为像素驱动电压。

互补内部数据线DL及DR对应像素列配置，这些互补内部数据信号线DL及DR，经切换电路Sgi连接到公用图像数据线7。切换电路SGi与实施方案1同样，包含：接受水平扫描信号Hi和正常动作模式指示信号NORM和左启用信号LE的AND电路21；接受水平扫描信号Hi和正常动作模式指示信号NORM和右启用信号RE的AND电路23；响应AND电路21的输出信号而导通，导通时使内部信号线数据信号线DL与公用图像数据线7相连接的传输门22；以及响应AND电路23的输出信号导通，导通时使内部数据信号线DR与公用图像数据线7相连接的传输门24。

像素PX，隔行与内部数据信号线DL及DR交替连接。不过，对此像素PX的配置，与实施方案1的场合同样，也可以使内部数据线DR及DL与相同数目的像素连接。

在刷新电路中，互补信号线CL及CR，响应俘获指示信号TRAP，经有选择地导通的传输门TR1及TR2与读出放大器SA相连接。此外，还配置有响应复原指示信号φINV有选择地导通，使读出放大器SA的读出/锁存信号反相传输到互补信号线CL及CR的传输门TR3及TR4。

对互补信号线CL及CR，还与实施方案1等同样，配置有：响应刷新指示信号SELF，使内部数据信号线DL及DR与互补信号线CL及CR相连接的隔离门IGi；响应预充电指示信号φPE使互补信号线CL及CR预充电并均衡为中间电压电平的预充电电压VM的预充电/均衡电路PEQ。在图39所示的构成中，作为像素PX的配置，也可采用与实施方案1、2及4同样的配置。就是说，对应像素PX的各列配置内部数据信号线，也可使内部数据信号线的对与互补信号线对相连接，并且，也可以对应合像素列配置基准单元。在任何一种配置中都可得到同样的效果。

正常动作模式时的动作与实施方案1同样，按照垂直扫描信号Vi，选择像素PX的行，之后按照水平扫描信号Hi选择像素列，对选择列的像素经抽样TFT写入像素数据信号，写入的像素数据信号由电压保持电容元件保持。液晶元件212接受由电压保持电容元件保持的电压，按照对向电极的电压Vcnt驱动。

之后，参考图40A示出的时序图对刷新时的动作予以说明。如果制定刷新模式，刷新指示信号SELF激活，隔离门IG导通，对应的内部数据信号线DL及DR与互补信号线CL及CR相连接。如果生成刷新垂直扫描开始信号STVS，就按照下面的垂直扫描时钟信号VCK的上升，驱动先导行的垂直扫描信号V1进入选择状态，执行此选择行的像素PX的保持电压的刷新。在此刷新时，各像素PX中的保持电压的极性反相。就是说，存放逻辑H电平的像素数据的像素，其保持电压，从与逻辑H电平相对应的电压电平变换为与逻辑L电平的像素数据相对应的电压电平。

如果对一帧的像素刷新结束(在图40A中对最后行的垂直扫描信号以Vm示出)，对向电极的电压Vcnt的极性反相。在图40A中，示出此对向电极的电压Vcnt从逻辑H电平变换为逻辑L电平的状态的一例。在刷新时，各像素的保持像素数据使其电压极性反相。因此，利用此对向电极的电压Vcnt的极性反相，虽然在像素PX中像素电极和对向电极之间施加的电压极性反相，在一帧图像的刷新结束时，各液晶元件为交流驱动。但是，像素数据为逻辑H电平和逻辑L电平的二值数据。

在一帧的像素刷新时，一直到对向电极电压Vcnt的电压电平反相，各像素的保持数据的逻辑电平都同等地反相。然而，液晶元件的响应时间，比如为大约30ms，另一方面，刷新周期，比如为大约16ms，即使保持电压的逻辑电平改变，由于改液晶元件的响应与刷新周期相比足够长，对显示图像不会产生恶劣的影响，不会发生图像质量劣化。

由此，可以对各像素的液晶元件使用交流驱动实施保持电压的刷新。

图40B为概略示出对向电极驱动单元的构成的一例的示图。在图40B中，对向电极驱动电路230接受垂直扫描开始信号STVS和振荡信号φVSO而生成对向电极电压Vcnt。振荡信号φVSO从图10所示的振荡电路55输出，用作垂直扫描时钟信号。对向电极驱动电路230，在刷新模式中，如果生成垂直扫描开始信号STVS，在下一个周期中最后行的像素的刷新结束，如果刷新禁止信号激活，对向电极电压Vcnt的电压极性改变。由此，在一帧的像素的刷新结束时，对向电极电压极性改变，在刷新时可以使用交流驱动各液晶元件。

另外，此对向电极驱动电路230，在正常动作模式时，每次垂直扫描对向电极的电压Vcnt的电压极性都进行切换。因此，对于此对向电极驱动电路230，施加有正常动作模式指示信号NORM，垂直扫描时钟信号VCK和垂直扫描开始信号STV，根据动作模式改变对向电极电压极性的改变周期。

图41A为示出本发明的实施方案6的刷新时的动作的信号波形图。下面参考图41A对示于图39的刷新电路的动作予以说明。

在刷新模式时，振荡信号φVSO，以预定周期振荡。根据此振荡信号φVSO，确定垂直扫描期间。如果振荡信号φVSO上升，首先，按照图中未示出的刷新禁止信号INHVS，禁止信号INHV在预定期间变为逻辑L电平，驱动选择行为非选择状态。响应此禁止信号INHV的激活，预充电指示信号φPE激活，互补信号线CL及CR预充电到预定电压VM，并且，对应的内部数据信号线DL及DR经隔离门IGi与互补信号线CL及CR相连接，这些内部数据信号线DL及DR也预充电到预充电电压VM电平。读出放大器输出信号φP及φN，响应禁止信号INHV的激活而去激活，读出放大器SA也相应地去激活。

如果禁止信号INHV去激活，则按照垂直移位寄存器的输出信号，下一个垂直扫描线的垂直扫描信号Vi激活。俘获指示信号φTRAP，按照禁止信号INHV的激活变为逻辑H电平，传输门TR1及TR2变为导通状态，读出放大器SA与互补信号线CL及CR相连接。在此状态中，复原指示信号φINV处于去激活状态，传输门TR3及TR4处于非导通状态，互补信号线CL及CR，经过这些传输门TR1-TR4可防止电短路。

如果行选择信号Vi被驱动进入选择状态后经过预定的时间，俘获指示信号φ TRAP激活，传输门TR1及TR2变为非导通状态，读出放大器SA和互补信号线CL及CR分离。在此状态中，已经通过内部数据线DL及DR从选择像素读出的电压传输到读出放大器SA，使传输门TR1及TR2变为非导通状态，通过读出放大器SA和互补信号线CL及CR的分离，通过在读出放大器的读出节点上俘获从选择像素传输的电压信号(电荷)，使读出放大器SA的读出节点的负载减小而可进行高速读出动作。

如果读出放大器SA结束读出动作变为锁存状态，复原指示信号φINV激活，传输门TR3及TR4导通，读出放大器SA的读出节点以相反状态与互补信号线CL及CR相连接，向内部数据信号线DL及DR传输与原来的读出的像素数据相反的逻辑的数据信号。这一传输到内部数据信号线DL或DR的数据信号写入到处于选择状态的原来的像素中。在此状态中，对选择像素，存放逻辑反转的像素数据信号。比如，最初存放电源电压电平的像素数据信号的像素，在刷新结束时，存放接地电压电平的像素数据信号。

如果振荡信号φVSO再上升，对此选择行像素的保持电压的刷新结束，内部数据信号线DL及DR和互补信号线CL及CR返回预充电状态，读出放大器SA去激活，并且预充电/均衡电路PEQ激活。传输门TR3及TR4变为非导通状态，并且，传输门TR1及TR2按照禁止信号INHV的激活而导通，读出放大器SA的读出节点与互补信号线CL及CR相连接，读出放大器SA的读出节点预充电到预充电电压VM。

由此，在对全部像素执行刷新的一个刷新周期中，可对全部像素进行数据信号的逻辑电平的反相及重写。

图41B为示出生成像素数据传输控制信号的部分的构成的一例的示图。在图41B中，复原指示信号φINN，响应从接受读出放大器驱动信号φP的延时电路240发出的延迟读出放大器驱动信号的上升而置位并且响应禁止信号INHV的激活而复位的置位复位触发器242输出。延时电路240的延迟时间为超过一直到读出放大器SA激活，其读出动作结束，读出节点的电压稳定为止所需要的时间。对延时电路240，也可施加读出放大器驱动信号φN。另外，在禁止信号INHV去激活之后经过预定时间后，此复原指示信号φINN也可激活。

俘获指示信号φTRAP，从响应禁止信号INHV的激活生成具有预定的时间宽度的单稳脉冲信号的单稳脉冲生成电路244输出。此单稳脉冲生成电路244生成的脉冲信号的脉冲宽度大约为一直到读出放大器驱动信号φN及φP激活为止所需要的时间。也可在读出放大器SA激活前使此俘获指示信号φTRAP去激活，或者也可以在读出放大器SA激活后使此俘获指示信号φTRAP去激活。读出放大器SA的读出节点的负载在读出动作时有变化，有可能使读出动作不能准确进行，最好是在读出动作开始前使俘获指示信号φTRAP去激活。

此俘获指示信号φTRAP也可由响应禁止信号INHV的上升而置位，响应读出放大器驱动信号φP的上升而复位的置位复位触发器的输出Q生成。

另外，对向电极可对全部像素共通配置。不过，其构成也可是将此对向电极按每个垂直扫描线分割，在以垂直扫描线为单位对对向电极的每个刷新结束时其电压极性反相。

如上所述，根据本发明的实施方案6，在利用保持电压直接驱动液晶元件的场合，在刷新时使像素的保持电压反相并在刷新结束时也使对向电极的电压极性反相，可以在低功率消耗下稳定地执行保持电压的刷新而不降低显示图像的质量。

[实施方案7]

图42为概略示出根据本发明的实施方案7的显示装置的主要部分的构成的示图。在图42中，代表性地示出排列成为2行3列的像素PX11-PX13及PX21-PX23。对在列方向上排列的像素分别配置有内部数据信号线DL1-DL3，对应行方向上排列配置的像素配置有垂直扫描线VL1及VL2。

分别对应内部数据信号线DL1-DL3设置有列选择门SGT1-SGT3。这些列选择门SGT1-SGT3包含：接受正常动作模式指示信号NORM和对应的水平扫描信号H(H1-H3)的AND电路GA；此AND电路GA的输出信号变为逻辑H电平时导通，导通时使对应的内部数据信号线DL1-DL3与公用图像数据线CDL相连接的传输门传输门TA。

像素PX11-PX13及PX21-PX23的各个，由于具有同一构成，在图42中，代表性地示出像素PX11的构成。像素PX11包含：响应垂直扫描线VL1上的垂直扫描信号V1而导通，取得内部数据信号线DL1上的数据信号的抽样TFT200；保持由此抽样TFT200取得的电压的电压保持电容元件201；连接在电压保持电容元件和电容器公用电极线222a之间，其栅极接受刷新指示信号REF1的N沟道MOS晶体管(TFT)250；相应于电压保持电容元件201的充电电压，从电源线220供给电流的MOS晶体管202；以及相应于从MOS晶体管202供给的电流而发光的EL元件203。此EL元件203的另一电极节点与接地节点相连接。

在图42中，电源线220的设置是与各行分别对应的，电源线220与全部像素共通连接。另外，电容器电极线222a及222b与各行分别另外设置。不过，这些电容器电极线222a及222b也可与全部像素共通连接。电容器电极线222a及222b的电压也可为接地电压电平，也可为电源电压VCC电平，也可为中间电压电平。

在正常动作模式时，正常动作模式指示信号NORM为逻辑H电平，并且刷新指示信号REF1-REF2全部为逻辑H电平。所以，在像素PX11-PX13及PX21-PX23中，MOS晶体管250全部导通，电压保持电容元件201的电极节点与电容器电极线222a及222b相连接。在选择垂直扫描线VL(VL1或VL2)的状态时，通过驱动水平扫描信号H1-H3顺次进入激活状态，可对像素PX11-PX13及PX21-PX23写入像素数据信号。

另一方面，如图43所示，在进行像素数据信号的保持的刷新模式时，正常动作模式指示信号NORM设定为逻辑L电平，列选择门SGT1-SGT3、…全部变为非导通状态，内部数据信号线DL1-DL3和公用图像数据线CDL分离。在此状态，如图43B所示，刷新指示信号REF全部一次设定为逻辑L电平之后，以预定的间隔顺次在预定期间上升为逻辑H电平。在此刷新指示信号REF(REF1，REF2)为逻辑L电平时，在像素PX(PX11-PX13及PX21-PX23)中，MOD晶体管250处于非导通状态，电压保持电容元件201的主电极节点处于浮动状态。在此状态中，在电压保持电容元件201的图像数据保持电极节点(存储节点)的电压相应于漏电流而改变的场合，电容器的主电极(称为单元极板节点)的电压电平也相应于电容耦合而减小。

在此状态中，如图43B所示，在电压保持电容元件201的存储节点的电压PVa由于漏电流而下降的场合，由于此电压保持电容元件201的存储节点处于浮动状态，由于电容耦合电压电平也相应地改变。设刷新指示信号REF1为逻辑H电平，MOS晶体管250为导通状态，单元极板节点与电容器电极线222a及222b相连接。由此，单元极板节点打压PVb返回到原来的预充电电压电平。相应于这一单元极板节点的电压的回归，向存储节点注入电荷，存储节点的电压PVa返回原来的电压电平(抽样TFT200处于“断”状态，可由电荷泵动作注入电荷)。因此，通过按照刷新指示信号REF使此MOS晶体管250进入导通状态，可使等于存储节点的流出电荷量的电荷量再流入电荷泵，可使电压保持电容元件201的保持电压恢复到原来的电压电平。由此，即使在EL元件203的发光度是根据供给电流而分级显示，电压保持电容元件201的存储节点的电压为中间电压电平的场合，也可准确地复原原来的电压。

刷新指示信号REF1，REF2，在使用与垂直扫描电路同样的移位寄存器的刷新模式时，通过使振荡电路振荡，以该振荡信号使移位寄存器进行移位动作可以很容易生成(也可以利用与垂直移位寄存器的构成同样的构成)。

因此，在图42所示的场合，不需要读出放大器，只通过电容器的电荷泵的动作就可以复原原来的电压电平，即使是在使用有机EL元件的分级显示的场合，也可以可靠地进行保持电压的刷新。

另外，在上述构成中，刷新指示信号REF是以各行单位顺次激活。不过，也可以对全部像素同时激活刷新指示信号。

另外，在利用液晶元件代替这种有机EL元件的场合，通过使用同样的构成也可以复原原来的电压电平。在液晶元件使用交流驱动的场合，对向电极的极性改变。

如上所述，根据本发明的实施方案7，其构成可使保持有机EL元件的驱动电压的电容元件作为充电泵动作，可准确地使打压复原为中间电压电平的电压，可在低功率消耗下进行分级显示像素数据的刷新。

以上，根据本发明，构成为使用来驱动显示像素的电压在内部进行刷新，不需要从外部的SRAM或图像存储器读入刷新用的像素数据信号，可以在低功率消耗下刷新显示像素数据。

Claims (15)

1.一种显示装置，包括：

以行和列排列的多个像素元件(27)；

配置成与各所述行相对应，每一个都向对应行的像素元件传输选择信号的多个扫描线(V1，V2，V1O，V1E)；

配置成与所述列相对应，每一个都向对应列的像素元件传输数据信号的多个数据线(DL1，DL2，DR1，DR2；D1-D4)；

每一个都配置成与所述像素元件相对应，且每一个都响应于对应的扫描线的信号而将对应的数据线的数据信号传输到对应的像素元件的多个选择晶体管(25)；

配置成与所述各选择晶体管相对应，用来保持施加于对应的像素元件上的电压的保持电容元件(26；210)；以及

响应于刷新指示读出所述保持电容元件的保持电压，并按照该读出的保持电压信号刷新所述保持电容元件的保持电压的刷新单元(2，4，5，8)。

2.如权利要求1的显示装置，其中所述刷新单元(2，4，5，8)包括：

响应于所述刷新指示，用来将上述数据线连接到对应于所述列配置的互补信号线对的数据线控制电路(IG1，IG2)；

响应于所述刷新指示，选择性地激活，激活时将所述互补信号线对设定为预定电压电平的电压设定单元(PEQ)；

响应于所述刷新指示，选择性地激活，激活时将对应的互补信号线对的电压进行差分放大的差分放大单元(SA)；

响应于所述刷新指示，以预定的顺序驱动所述扫描线进入选择状态，使对应的保持电容元件(26)与数据线相连接的行选择单元(2)。

3.如权利要求1的显示装置，其中所述刷新单元(2，4，5，8)包括：

以预定的周期响应于所述刷新指示，生成刷新要求的刷新要求单元(5)；

响应于所述刷新指示，使所述数据线有选择地与对应于所述列配置的生成互补信号的互补信号线对(CL，CR)相连接的数据线控制电路(IG1，IG2)；

对应于所述互补信号线对配置的、将激活时对应的互补信号线对设定为预定电位电平的电压初始设定电路(PEQ)；

激活时对所述互补信号线对的电位差分放大的差分放大电路(SA)；

响应于所述刷新要求信号，对所述多个扫描线以预定顺序选择，使所述保持电容元件与对应的数据线相连接的行选择单元(2)；

响应于所述刷新要求信号，对所述电压初始设定单元及所述差分放大单元选择性地激活的刷新控制电路(5)。

4.如权利要求1的显示装置，其中：对应于各列配置传输互补数据信号的第一及第二数据线(DL，DR)对，与所述各扫描线(V1，V2；VO1，VO2)与所述第一、第二数据线中的一个的交叉部分对应地配置所述像素元件。

5.如权利要求2或3的显示装置，其中：对应于各行配置2条所述扫描线(V1O，V2O，V1E，V2E)，各行的像素元件排列成为邻接列的像素元件与不同的扫描线相连接，邻接列的数据线组成对；

所述数据线控制电路(IG1，IG2)使组成所述对的数据线(D1，D2；D3，D4)与所述互补信号线对相连接；

所述行选择单元(2)，在所述刷新指示的激活时，在选择行中选择一条扫描线，在各数据线对中保持电容元件与一个数据线相连接，并且所述行选择单元，在所述刷新指示非激活时，在选择行中同时选择2条扫描线。

6.如权利要求5的显示装置，其中还包括：在各行中，和在所述成对的数据线中的与像素元件(27)连接的数据线不同的数据线相连接、保持与对应的保持电容元件互补的数据相对应的电压的基准电容元件(101)。

7.如权利要求1的显示装置，其中：所述各像素元件(27)包括按照对应的保持电容元件(25)的保持电压有选择地导通，导通时使公用电极与对应的像素电极相连接的驱动晶体管(27a)和配置于所述像素电极和对向电极之间的液晶元件(40)。

8.如权利要求2或3的显示装置，其中所述刷新单元(5，6)还包括：

将所述互补信号线对的由差分放大单元放大的数据信号反相，写入电压保持电容元件的反相写入单元(TR3，TR4)，以及

将施加于所述像素元件的主电极的电压的极性进行反相的极性反相单元(230)。

9.如权利要求8的显示装置，其中：所述刷新单元，在对所有的所述像素元件进行的一次保持电压刷新结束时，使所述像素元件的主电极的极性反相。

10.如权利要求1的显示装置，其中：所述像素元件(27)包含按照所述保持电容元件的保持电压供给电流而发光的元件(EL)。

11.如权利要求1的显示装置，其中：

所述多个数据线(D1-D4)配置成为邻接的数据线组成对；

所述刷新单元(2，4，5，6，8)使在所述刷新指示激活时组成对的数据线中的一个数据线与保持电容元件(27)相连接，刷新与该一个数据线相连接的保持电容元件的保持电压，并且在正常动作模式时使组成对的数据线的两数据线与保持电容元件相连接，而将传输到数据线的数据写入这些保持电容元件。

12.如权利要求11的显示装置，其中还包括用来在测试模式时将所述组成对的数据线的电压信号传输到外部的测试输出电路(150，152；154，152)。

13.如权利要求12的显示装置，其中还包括将在所述测试模式时在组成对的数据线上，把从所述电压保持电容元件读出的电压信号进行差分放大的差分放大电路(120i，120j)；

所述测试输出电路将各组成对的信号线的放大电压信号输出到外部。

14.如权利要求1的显示装置，其中还包括与所述各保持电容元件对应地配置的、用来存放与对应的保持电容元件的保持数据互补的数据的多个基准电容元件。

15.如权利要求14的显示装置，其中：上述基准电容元件配置成为在行方向上排列所述保持电容元件。

Images