KR100572746B1 - 화상표시장치 - Google Patents

화상표시장치 Download PDF

Info

Publication number
KR100572746B1
KR100572746B1 KR1020037012998A KR20037012998A KR100572746B1 KR 100572746 B1 KR100572746 B1 KR 100572746B1 KR 1020037012998 A KR1020037012998 A KR 1020037012998A KR 20037012998 A KR20037012998 A KR 20037012998A KR 100572746 B1 KR100572746 B1 KR 100572746B1
Authority
KR
South Korea
Prior art keywords
potential
data holding
liquid crystal
holding node
capacitor
Prior art date
Application number
KR1020037012998A
Other languages
English (en)
Other versions
KR20040000419A (ko
Inventor
도비타유이치
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040000419A publication Critical patent/KR20040000419A/ko
Application granted granted Critical
Publication of KR100572746B1 publication Critical patent/KR100572746B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

이 컬러액정표시장치(l)는, 그 광투과율이 데이터 유지노드(N21)의 전위에 따라 변화되는 액정셀(3)과, 화상신호(DR, DG, DB, SN1, SN2)에 따라 데이터 유지노드(N21)에 제1 및 제2 전위(VH, VL) 중 어느 하나의 전위를 제공하는 주사회로(5, 7, 8, 11)와, 데이터 유지노드(N21)의 전위가 N형 TFT의 임계치전위 (VTN)를 초과하고 있는 경우는 리플래시 신호(REF)에 응답하여 데이터 유지노드 (N21)의 전위를 제1 전위로 리플래시하고, 데이터 유지노드(N21)의 전위가 임계치전위(VTN)를 초과하고 있지 않은 경우는 데이터 유지노드(N21)의 전위를 리플래시하지 않은 리플래시 회로(22, 23, 25)를 구비한다.
화상, 액정, 표시장치, 리플래시, 데이터, 신호, 노드, 커패시터, 게이트, 소스

Description

화상표시장치{IMAGE DISPLAY UNIT}
본 발명은 화상표시장치에 관한 것으로, 특히, 데이터 신호의 리플래시가 필요한 화상표시장치에 관한 것이다.
종래로부터, 퍼스널 컴퓨터, 텔레비전 수상기, 휴대전화기, 휴대정보단말기 등에서, 정지 화상이나 동화상을 표시하기 위해 액정표시장치가 사용되고 있다. 도 17은, 그와 같은 액정표시장치의 주요부를 나타내는 회로도이다. 도 17에서, 이 액정표시장치는, 액정셀(70), 주사선(71), 공통전위선(72), 데이터 신호선(73) 및 액정구동회로(74)를 구비하고, 액정구동회로 74는 N형 TFT(Thin Film Transistor)(75) 및 커패시터(76)를 포함한다. N형 TFT 75는, 데이터 신호선(73)과 데이터 유지노드(N75)와의 사이에 접속되고, 그 게이트가 주사선(71)에 접속된다. 커패시터 76은, 데이터 유지노드(N75)와 공통전위선(72)과의 사이에 접속된다. 액정셀(70)의 한쪽 전극은 데이터 유지노드(N75)에 접속되어, 그 다른쪽 전극은 기준전위 VR을 받는다. 공통전위선(72)에는 공통전위 VC가 주어진다. 주사선(71)은 수직주사회로(도시하지 않음)에 의해 구동되고, 데이터 신호선(73)은 수평주사회로( 도시하지 않음)에 의해 구동된다.
주사선(71)이 「H」레벨로 되면, N형 TFT(75)가 도통하고, 데이터 유지노드(N75)가 N형 TFT(75)를 통해 데이터 신호선(73)의 레벨로 충전된다. 액정셀(70)은, 예를 들면 데이터 유지노드(N75)가 「H」레벨인 경우는 그 광투과율이 최대가 되고, 데이터 유지노드(N75)가 「L」레벨인 경우는 그 광투과율이 최소가 된다. 액정셀(70)은 복수행 복수열로 배열되어 1장의 액정패널을 구성하고, 액정패널에는 하나의 화상이 표시된다.
이러한 액정표시장치에서는, N형 TFT(75)가 비도통으로 되어 있는 경우에서도, 데이터 유지노드(N75)의 전하가 서서히 누설하고, 데이터 유지노드(N75)의 전위가 서서히 저하하여 액정셀(70)의 광투과율이 변화되어 버린다. 그래서, 도 18에 나타내는 바와 같이, 소정시간마다 데이터 신호의 리플래시 즉 데이터 유지노드(N75)로의 데이터 신호의 재기록이 행해지고 있다.
그러나, 종래의 액정표시장치에서는, 복수의 주사선(71)을 1개씩 선택하고, 1개의 주사선(71)이 선택되고 있는 동안에 그 주사선(71)에 대응하는 각 데이터 유지노드(N75)에 데이터 신호를 재기록할 필요가 있었으므로, 데이터 신호의 리플래시를 위한 제어가 복잡하게 된다는 문제가 있었다.
(발명의 개시)
따라서, 본 발명의 주된 목적은, 데이터 신호의 리플래시를 용이하게 행하는 것이 가능한 화상표시장치를 제공하는 것이다.
본 발명에 관한 화상표시장치에서는, 데이터 유지노드의 전위에 따른 화소농도를 표시하는 화소표시회로와, 화상신호에 따라 데이터 유지노드에 제1 및 제2 전위 중 어느 하나의 전위를 주는 데이터 기록회로와, 데이터 유지노드의 전위가 제1 및 제2 전위 사이의 미리 정해진 제3 전위를 초과하고 있는 경우는 리플래시 신호에 응답하여 데이터 유지노드의 전위의 리플래시를 행하고, 데이터 유지노드의 전위가 제3 전위를 초과하고 있지 않은 경우는 리플래시 신호에 응답하여 데이터 유지노드의 전위의 리플래시를 행하지 않은 리플래시 회로가 설치된다. 따라서, 리플래시 신호를 주면 리플래시 회로에 의해 데이터 유지노드의 전위가 리플래시되므로, 데이터 신호의 리플래시를 용이하게 행할 수 있다.
바람직하게는, 리플래시 회로는, 그 한쪽 전극이 데이터 유지노드의 전위를 받고, 그 다른쪽 전극이 리플래시 신호를 받으며, 한쪽 전극 및 다른쪽 전극 사이의 전위차에 따라 그 용량값이 변화되는 커패시터를 포함한다. 이 경우는, 데이터 유지노드의 전위에 따라 커패시터의 용량값이 변화되는 것을 이용하여, 데이터 유지노드의 전위의 리플래시를 행하는지 행하지 않는지를 선택할 수 있다. 또한 바람직하게는, 커패시터는, 그 게이트전극이 한쪽 전극으로 되고, 그 제1 및 제2 전극 중 적어도 한쪽의 전극이 다른쪽 전극으로 되는 N채널 전계효과 트랜지스터를 포함한다. 이 경우는, 커패시터의 한쪽 전극 및 다른쪽 전극 사이에 정전압이 인가되면, 커패시터의 용량값이 커진다.
또한 바람직하게는, 커패시터는, 그 게이트전극이 다른쪽 전극으로 되고, 그 제1 및 제2 전극 중 적어도 한쪽의 전극이 한쪽 전극으로 되는 P채널 전계효과 트 랜지스터를 포함한다. 이 경우는, 커패시터의 다른쪽 전극 및 한쪽 전극 사이에 부전압이 인가되면, 커패시터의 용량값이 커진다.
또한 바람직하게는, 리플래시 회로는, 커패시터의 한쪽 전극과 데이터 유지노드와의 사이에 접속되고, 그 게이트전극이 제1 구동전위를 받는 제1 전계효과 트랜지스터와, 그 제1 전극이 제2 구동전위를 받고, 그 제2 전극이 데이터 유지노드에 접속되며, 그 게이트전극이 커패시터의 한쪽 전극에 접속되는 제2 전계효과 트랜지스터를 더 포함한다. 이 경우는 리플래시 신호에 응답하여 커패시터의 한쪽 전극의 전위가 소정전위를 초과했을 때는 제2 전계효과 트랜지스터가 도통하여 데이터 유지노드의 전위가 리플래시되고, 리플래시 신호에 응답하여 커패시터의 한쪽 전극의 전위가 소정 전위를 초과하지 않았을 때는 제 2 전계효과 트랜지스터는 도통하지 않고, 데이터 유지노드의 전위는 리플래시되지 않는다.
또한 바람직하게는, 제1 구동전위는 제1 전위와 제1 전계효과 트랜지스터의 임계치전압과의 합의 전위와 같고, 제2 구동전위는 제1 전위와 같다. 리플래시 신호의 활성화레벨은 제1 전위와 같고, 그 비활성화레벨은 제2 전위와 같다. 이 경우는, 제2 전계효과 트랜지스터가 도통한 것에 따라 데이터 유지노드의 전위는 제1 전위로 리플래시된다.
또한 바람직하게는, 리플래시 회로는, 제2 구동전위의 노드와 제2 전계효과 트랜지스터의 제1 전극과의 사이에 개재되고, 그 게이트전극이 리플래시 신호를 받는 제3 전계효과 트랜지스터를 더 포함한다. 이 경우는, 제2 구동전위의 노드로부터 데이터 유지노드로의 누설전류의 감소화를 도모할 수 있다.
또한 바람직하게는, 제1 구동전위는 제1 전위와 제1 전계효과 트랜지스터의 임계치전압과의 합의 전위와 같고, 제2 구동전위는 제1 전위와 같다. 리플래시 신호의 활성화레벨은 제1 전위와 제3 전계효과 트랜지스터의 임계치전압과의 합의 전위와 같고, 그 비활성화레벨은 제2 전위와 같다. 이 경우는, 제2 및 제3 전계효과 트랜지스터가 도통한 것에 따라 데이터 유지노드의 전위는 제1 전위에 리플래시된다. 또한, 제3 전계효과 트랜지스터에서 전압강하가 발생하는 것을 방지할 수 있다.
또한 바람직하게는, 제2 구동전위는, 리플래시 신호가 활성화레벨로 되는 기간을 포함하는 소정기간만큼 주어진다. 이 경우는, 제2 구동전위의 노드로부터 데이터 유지노드로의 누설전류의 보다 많은 감소화를 도모할 수 있다.
또한 바람직하게는, 리플래시 회로는, 제2 구동전위의 노드와 제2 전계효과 트랜지스터의 제1 전극과의 사이에 개재되고, 그 게이트전극이 리플래시 신호에 동기한 제어신호를 받는 제3 전계효과 트랜지스터를 더 포함한다. 이 경우는, 제2 구동전위의 노드로부터 데이터 유지노드로의 누설전류의 감소화를 도모할 수 있다.
또한 바람직하게는, 제1 구동전위는 제1 전위와 제1 전계효과 트랜지스터의 임계치전압과의 합의 전위와 같고, 제2 구동전위는 제1 전위와 같다. 리플래시 신호의 활성화레벨은 제1 전위와 같고, 그 비활성화레벨은 제2 전위를 제1 전위측에 미리 정해진 제1 전압만큼 레벨시프트시킨 전위와 같다. 제어신호의 활성화레벨은 제1 전위와 제3 트랜지스터의 임계치전압과의 합의 전위와 같고, 그 비활성화레벨은 제2 전위를 제1 전위와 반대측에 미리 정해진 제2 전압만큼 레벨시프트시킨 전 위와 같다. 이 경우는, 제2 및 제3 전계효과 트랜지스터가 도통한 것에 따라 데이터 유지노드의 전위는 제1 전위로 리플래시된다. 또한, 데이터 유지노드의 전위의 리플래시를 행하지 않은 경우에서의 데이터 유지노드의 전위변동을 작게 억제할 수 있다.
또한 바람직하게는, 제2 구동전위는, 리플래시 신호 및 제어신호가 활성화레벨로 되는 기간을 포함하는 소정기간만큼 주어진다. 이 경우는, 제2 구동전위의 노드로부터 데이터 유지노드로의 누설전류의 보다 많은 감소화를 도모할 수 있다.
또한 바람직하게는, 데이터 유지노드와 기준전위의 노드와의 사이에 접속된 커패시터가 더 설치된다. 이 경우는, 데이터 유지노드의 전위가 커패시터에 의해 유지되므로, 데이터 유지노드의 전위변화가 작아진다.
또한 바람직하게는, 화소표시회로는, 그 한쪽 전극이 데이터 유지노드에 접속되고, 그 다른쪽 전극이 구동전위를 받아, 그 광투과율이 데이터 유지노드의 전위에 따라 변화되는 액정셀을 포함한다. 이 경우는, 액정셀의 광투과율에 의해 화소농도가 변화된다.
또한 바람직하게는, 화소표시회로는, 그 게이트전극이 데이터 유지노드에 접속되고, 그 제1 전극이 기준전위를 받는 전계효과 트랜지스터와, 그 한쪽 전극이 전계효과 트랜지스터의 제2 전극에 접속되며, 그 다른쪽 전극이 구동전위를 받아, 그 광투과율이 전계효과 트랜지스터의 도통/비도통에 따라 변화되는 액정셀을 포함한다. 이 경우는, 데이터 유지노드의 전위가 전계효과 트랜지스터의 임계치전위를 초과하는지 아닌지에 따라 전계효과 트랜지스터가 도통 또는 비도통상태가 되어, 액정셀의 광투과율이 최대 또는 최소가 된다.
또한 바람직하게는, 화소표시회로는, 그 게이트전극이 데이터 유지노드에 접속되고, 그 제1 전극이 제1 구동전위를 받는 전계효과 트랜지스터와, 리세트신호에 응답하여 소정의 노드에 제2 구동전위를 제공하고, 세트신호에 응답하여 전계효과 트랜지스터의 제2 전극과 소정의 노드를 접속하는 전환회로와, 그 한쪽 전극이 소정의 노드에 접속되고, 그 다른쪽 전극이 기준전위를 받아, 그 광투과율이 소정의 노드의 전위에 따라 변화되는 액정셀을 포함한다. 이 경우는, 데이터 유지노드에 전위를 기록한 후에는, 리세트신호 및 세트신호를 교대로 입력함으로써 소정의 노드를 제1 또는 제2 구동전위로 할 수 있어, 액정셀의 광투과율을 최대 또는 최소로 할 수 있다.
또한 바람직하게는, 화소표시회로는, 그 게이트전극이 데이터 유지노드에 접속된 전계효과 트랜지스터와, 구동전위의 노드와 기준전위의 노드와의 사이에 전계효과 트랜지스터와 직렬접속되고, 그 광강도가 전계효과 트랜지스터에 흐르는 전류에 따라 변화되는 발광소자를 포함한다. 이 경우는, 발광소자의 광강도에 의해 화소농도가 변화된다.
또한 바람직하게는, 복수행 복수열로 배치된 복수의 화소표시회로가 설치되고, 데이터 기록회로는, 각각 복수행에 대응하여 설치된 복수의 주사선과, 각각 복수열에 대응하여 설치된 복수의 데이터 신호선과, 각 화소표시회로에 대응하여 설치되고, 대응한 화소표시회로의 데이터 유지노드와 대응한 데이터 신호선과의 사이에 접속되며, 그 게이트전극이 대응한 주사선에 접속된 전계효과 트랜지스터와, 복 수의 주사선을 순차 선택하고, 선택한 주사선을 선택레벨로 하여 그 주사선에 대응하는 각 전계효과 트랜지스터를 도통시키는 수직주사회로와, 수직주사회로에 의해 1개의 주사선이 선택되고 있는 동안에 복수의 데이터 신호선을 순차 선택하여, 화상신호에 따라, 선택한 데이터 신호선에 제1 및 제2 전위 중 어느 하나의 전위를 주는 수평주사회로를 포함한다. 이 경우는, 2차원의 화상을 표시할 수 있다.
도 1은, 본 발명의 실시예 1에 의한 컬러액정표시장치의 전체구성을 나타내는 회로블록도이다.
도 2는, 도 1에 나타낸 각 액정셀에 대응하여 설치되는 액정구동회로의 구성을 나타내는 회로도이다.
도 3은, 도 2에 나타낸 커패시터(25)의 구성을 나타내는 단면도이다.
도 4는, 도 2에 나타낸 액정구동회로의 동작을 설명하기 위한 타임차트이다.
도 5는, 도 2에 나타낸 액정구동회로의 동작을 설명하기 위한 다른 타임차트이다.
도 6은, 실시예 1의 변경예를 나타내는 회로도이다.
도 7은, 도 6에 나타낸 커패시터(37)의 구성을 나타내는 단면도이다.
도 8은, 본 발명의 실시예 2에 의한 컬러액정표시장치의 주요부를 나타내는 회로도이다.
도 9는, 도 8에 나타낸 액정구동회로의 동작을 설명하기 위한 타임차트이다.
도 10은, 실시예 2의 변경예를 나타내는 회로도이다.
도 11은, 도 10에 나타낸 액정구동회로의 동작을 설명하기 위한 타임차트이다.
도 12는, 실시예 2의 다른 변경예를 나타내는 회로도이다.
도 13은, 도 12에 나타낸 액정구동회로의 동작을 설명하기 위한 타임차트이다.
도 14는, 본 발명의 실시예 3에 의한 컬러액정표시장치의 주요부를 나타내는 회로도이다.
도 15는, 본 발명의 실시예 4에 의한 컬러액정표시장치의 주요부를 나타내는 회로도이다.
도 16은, 본 발명의 실시예 5에 의한 화상표시장치의 주요부를 나타내는 회로도이다.
도 17은, 종래의 액정표시장치의 주요부를 나타내는 회로도이다.
도 18은, 종래의 액정표시장치의 문제점을 설명하기 위한 타임차트이다.
(실시예 1)
도 1은, 본 발명의 실시예 1에 의한 컬러액정표시장치(1)의 전체 구성을 나타내는 회로블록도이다. 도 1에서, 이 컬러액정표시장치(1)는, 액정패널(2), 수직주사회로(8) 및 수평주사회로(11)를 구비하고, 외부에서 주어진 전원전위 VDD 및 접지전압 VSS에 의해 구동된다.
액정패널(2)은, 복수행 복수열로 배치된 복수의 액정셀(3)과, 각 행에 대응하여 설치된 주사선(5) 및 공통전위선(6)과, 각 열에 대응하여 설치된 데이터 신호선(7)을 포함한다.
액정셀(3)은, 각 행에 있어서 3개씩 미리 그룹화되어 있다. 각 그룹의 3개의 액정셀(2)에는, 각각 R, G, B의 컬러필터가 설치되어 있다. 각 그룹의 3개의 액정셀(3)은, 하나의 화소(4)를 구성하고 있다.
각 공통전위선(6)에는, 외부에서 공통전위 VC가 주어진다. 또한, 액정패널(2)에는, 외부에서 리플래시 신호 REF 및 구동전위 V1, V2, V3이 주어진다.
수직주사회로(8)는, 시프트 레지스터 회로(9) 및 버퍼회로(10)를 포함한다. 시프트 레지스터 회로(9)는, 외부에서 주어진 수평 및 수직동기신호 SN1에 동기하여, 액정패널(2)의 복수의 주사선(5)을 순차 선택하기 위한 신호를 생성한다. 버퍼회로(10)는, 시프트 레지스터 회로(9) 출력신호를 버퍼처리하여 선택된 주사선(5)에 제공한다. 따라서, 액정패널(2)의 복수의 주사선(5)은, 소정시간씩 순차 선택레벨의 「H」레벨로 된다. 주사선(5)이 선택레벨의 「H」레벨로 되면, 그 주사선(5)에 대응하는 각 화소(4)가 활성화된다.
수평주사회로(11)는, 시프트 레지스터 회로(12), 버퍼회로(14) 및 복수의 스위치(14)를 포함한다. 복수의 스위치(14)는, 각각 복수의 데이터 신호선(7)에 대응하여 설치되고, 액정셀(2)의 그룹에 대응하여 미리 3개씩 그룹화되어 있다. 각 그 룹의 3개의 스위치(14)의 한쪽 전극은 각각 R, G, B의 데이터 신호 DR, DG, DB를 받아, 그것들의 다른쪽 전극은 각각 대응한 3개의 데이터 신호선(7)에 접속된다. 시프트 레지스터 회로(12)는, 외부에서 주어진 수평동기신호 SN2에 동기하여, 복수의 스위치그룹을 소정시간씩 순차 선택하기 위한 신호를 생성한다. 버퍼회로(10)는, 시프트 레지스터 회로(12)의 출력신호를 버퍼처리하고, 선택된 그룹의 각 스위치(14)의 제어단자에 제공하여 각 스위치(14)를 도통시킨다. 따라서, 데이터 신호 DR, DG, DB는, 선택된 행의 복수의 화소(4)에 순차 주어진다.
수직주사회로(8) 및 수평주사회로(11)에 의해 액정패널(2)의 전체 화소(4)가 주사되면, 액정패널(2)에는 하나의 화상이 표시된다.
도 2는, 각 액정셀(3)에 대응하여 설치된 액정구동회로(20)의 구성을 나타내는 회로도이다. 도 2에서, 이 액정구동회로(20)는, 인헨스먼트(enhancement)형 N형 TFT(21∼24)와 커패시터(25, 26)를 포함하고, 대응한 액정셀(3), 주사선(5), 공통전위선(6) 및 데이터 신호선(7)에 접속됨과 동시에, 리플래시 신호 REF 및 구동전위 V1, V2를 받는다. 도 2에서는, R, G, B 중 R에 대응하는 액정구동회로(20)가 표시되어 있다.
N형 TFT 21은, 대응한 데이터 신호선(7)과 데이터 유지노드(N21)와의 사이에 접속되고, 그 게이트가 대응한 주사선(5)에 접속된다. 커패시터 26은, 데이터 유지노드(N21)와 공통전위선(6)과의 사이에 접속된다. N형 TFT 24는, 대응한 액정셀(3)의 한쪽 전극과 공통전위선(6)과의 사이에 접속되고, 그 게이트는 데이터 유지노드(N21)에 접속된다. 액정셀(3)의 다른쪽 전극은 구동전위 V3을 받는다.
주사선(5)이 선택레벨의 「H」레벨로 되면 N형 TFT 21이 도통하여, 데이터 유지노드(N21)가 데이터 신호선(7)의 전위로 충전된다. 주사선(5)이 비선택레벨의 「L」레벨로 되면 N형 TFT 21이 비도통으로 되어, 데이터 유지노드(N21)의 전위는 커패시터 26에 의해 유지된다.
데이터 유지노드(N21)가 「H」레벨인 경우는, N형 TFT 24가 도통하여 액정셀(3)의 전극 사이에 구동전압 V3-VC가 인가되고, 액정셀(3)의 광투과율이 예를 들면 최대가 된다. 데이터 유지노드(N21)가 「L」레벨인 경우는, N형 TFT 24가 비도통으로 되어 액정셀(3)의 전극 사이에 구동전압은 인가되지 않고, 액정셀(3)의 광투과율이 예를 들면 최소가 된다.
데이터 유지노드(N21)의 전하가 서서히 누설하여 데이터 유지노드(N21)의 전위가 서서히 저하하기 때문에, 소정의 시간마다 데이터 신호의 리플래시(재기록)를 할 필요가 있다. N형 TFT 22, 23 및 커패시터 25는, 리플래시 회로를 구성하고 있다.
N형 TFT 22는, 노드 N22와 데이터 유지노드 N21과의 사이에 접속되고, 그 게이트는 구동전위 V2를 받는다. 구동전위 V2는, 데이터 신호 DR의 「H」레벨 VH에 N형 TFT의 임계치전압 VTN을 가한 전위 VH+VTN으로 설정되어 있다. 따라서, N형 TFT 22의 임계치전압 VTN에 의한 전압강하는 발생하지 않고, 노드 N21과 N22의 전위는 동일하게 된다.
N형 TFT 23의 드레인은 구동전위 V1을 받고, 그 소스는 데이터 유지노드 N21에 접속되며, 그 게이트는 노드 N22에 접속된다. 구동전위 V1은, 데이터 신호 DR의 「H」레벨 VH 이상의 소정의 전위로 설정된다. 여기서는, V1=VH로 한다. 노드 N21과 N22의 전위가 같은 경우는 N형 TFT 23은 비도통으로 되어 있다. 노드 N22의 전위가 VH+VTN 이상으로 높아지면, N형 TFT 23이 도통하여 데이터 유지노드 N21이 V1=VH로 된다. 커패시터 25는, N형 TFT(인헨스먼트형) 구조의 커패시터이고, 그 게이트는 노드 N22에 접속되며, 그 소스는 리플래시 신호 REF를 받는다. 커패시터 25의 게이트-소스 사이 전압이 N형 TFT의 임계치전압 VTN보다도 높은 경우는, 커패시터 25는 소정의 용량값을 갖는다. 커패시터 25의 게이트-소스 사이 전압이 N형 TFT의 임계치전압 VTN보다도 낮은 경우는, 커패시터 25의 용량값은 기생용량만큼의 미소한 값이 된다.
도 3은, 커패시터 25의 구성을 나타내는 단면도이다. 도 3에서, 유리기판(30)의 표면의 소정영역에 진성 폴리실리콘막(31)이 형성된다. 이어서, 진성 폴리실리콘막(31)의 일부를 덮도록 하여 게이트 절연막(32)이 형성되고, 또한 게이트 절연막(32) 상에 게이트전극(33)이 적층된다. 진성 폴리실리콘막(31) 중 게이트 절연막(32) 및 게이트전극(33)으로 덮어져 있지 않은 부분에 N형 불순물이 주입되어 소스영역(31s)이 형성된다. 다음에, 전체영역을 덮도록 하여 층간절연막(34)이 형성되고, 층간절연막(34)의 표면에서 게이트전극(33)의 표면으로 향하여 콘택홀 CH1이 개공되고, 층간절연막(34)의 표면에서 소스영역(31s)의 표면으로 향하여 콘택홀 CH2가 개공된다. 이어서, 콘택홀 CH1, CH2를 덮도록 하여 각각 알루미늄 전극(35, 36)이 형성된다. 알루미늄 전극 35(게이트)는 노드 N22에 접속되고, 알루미늄 전극(소스) 36은 리플래시 신호 REF를 받는다.
게이트-소스 사이의 N형 TFT의 임계치전압 VTN보다도 높은 전압이 인가되면, 게이트전극(33)의 하(밑)의 진성 폴리실리콘막(31)의 표면에 N형 채널층이 형성되고, 게이트-소스 사이에 소정의 용량값이 발생한다. 게이트-소스 사이의 전압이 N형 TFT의 임계치전압 VTN보다도 낮은 경우는, 진성 폴리실리콘막(31)의 표면에 N형 채널층이 형성되지 않기 때문에, 게이트-소스 사이의 용량값은 기생용량만큼의 미소한 값이 된다.
이때, 통상의 TFT와 마찬가지로 진성 폴리실리콘막의 표면 중앙부에 게이트 절연막을 통해 게이트전극을 형성함과 동시에 게이트전극의 양측에 불순물을 주입하여 소스영역 및 드레인영역을 형성한 후에, 게이트전극을 한쪽의 알루미늄 전극에 접속함과 동시에 소스영역 및 드레인영역을 다른쪽의 알루미늄 전극에 공통접속하여 커패시터를 형성해도 된다.
도 4는, 데이터 신호 DR이 「H」레벨 VH인 경우에서의 액정구동회로(20)의 동작을 나타내는 타임차트이다. 도 4에서, 초기 상태로는, 주사선(5)의 전위 V5는 「L」레벨로 되고, 데이터 신호 DR은 「L」레벨 VL로 되며, 노드 N21, N22는 「L」레벨 VL로 리세트되고, 리플래시 신호 REF는 「L」레벨로 되어 있다.
어떤 시각 t0에서 데이터 신호 DR가 「L」레벨 VL로부터 「H」레벨 VH로 상승되고, 이어서 시각 t1에서 주사선(5)의 전위 V5가 「L」레벨로부터 「H」레벨로 상승된다. 이것에 의해, N형 TFT 21이 도통하여, 노드 N21, N22가 「L」레벨 VL로부터 「H」레벨 VH로 상승된다. 소정시간 후에 주사선(5)의 전위 V5가 「L」레벨로 강하되고, 이어서 데이터 신호 DR도 「L」레벨로 강하된다. 주사선(5)의 전위 V5가 「L」레벨로 상승되면, N형 TFT 21이 비도통으로 되고, 노드 N21, N22의 전위는 커패시터 26에 의해 유지된다. 데이터 유지노드 N22의 전위 VH는 N형 TFT 24의 임계치전위 VTN보다도 높으므로, N형 TFT 24가 도통하여, 액정셀(3)의 전극 사이에 구동전압 V3-VC가 인가되어, 액정셀(3)의 광투과율이 예를 들면 최대가 된다.
이 상태로 방치하면, 누설전류에 의해 노드 N21, N22의 전위가 서서히 저하한다. 노드 N21의 전위가 N형 TFT 24의 임계치전위 VTN보다도 저하하면, N형 TFT 24가 비도통으로 되어 액정셀(3)의 광투과율이 최대치에서 최소값으로 변화되어 버린다. 그래서, 노드 N21, N22의 전위가 N형 TFT 24의 임계치전위 VTN보다도 저하하기 전의 소정의 시각 t2에 데이터 신호의 리플래시를 행한다.
시각 t2에서는, 노드 N21, N22의 전위는 N형 TFT의 임계치전위 VTN보다도 높으므로, 커패시터 25의 진성 폴리실리콘막 31에는 N형 채널층이 발생하고 있어, 커패시터 25는 소정의 용량값을 가진다. 시각 t2에서 리플래시 신호 REF가 「L」레벨 VL로부터 「H」레벨 VH로 상승하면, 용량결합에 의해 노드 N22의 전위가 승압전위 VP(≥VH+VTN)로 승압되고, N형 TFT 23이 도통하여 노드 N21이 구동전위 V1=VH로 상승된다. 이것에 의해, 데이터 유지노드 N21의 전위 VH가 리플래시된 것으로 된다. 시각 t3에서 리플래시 신호 REF가 「H」레벨 VH로부터 「L」레벨 VL로 강하되면, 용량결합에 의해 노드 N21, N22의 전위가 강하되지만, 커패시터 26의 용량값은 커패시터 25의 용량값보다도 충분히 크기 때문에, 노드 N21, N22의 전위는 「H」레벨 VH로 유지된다.
도 5는, 데이터 신호 DR이 「L」레벨 VL인 경우에서의 액정구동회로(20)의 동작을 나타내는 타임차트이다. 도 5에서, 데이터 신호 DR은 「L」레벨 VL에 고정된다. 따라서, 시각 t1에서 주사선(5)의 전위 V5가 소정시간만큼 「H」레벨로 상승되고, N형 TFT 21이 소정시간만큼 도통해도, 노드 N21, N22는 「L」레벨 VL로 유지된다.
시각 t1에서 소정시간 경과 후의 시각 t2에서는, 노드 N21, N22의 전위는 N형 TFT의 임계치전위 VTN보다도 낮기 때문에, 커패시터 25의 진성 폴리실리콘막(31)에 N형 채널층은 발생하고 있지 않고, 커패시터 25의 용량값은 기생용량만큼의 미소한 값으로 되어 있다. 따라서, 시각 t2에서 리플래시 신호 REF가 「L」레벨 VL로부터 「H」레벨 VH로 상승되어도, 노드 N21, N22는 거의 「L」레벨 VL로 유지된다. 따라서, 이 경우는 데이터 유지노드(N21)의 전위의 리플래시는 행해지지 않는다. 시각 t3에서 리플래시 신호 REF가 「H」레벨 VH로부터 「L」레벨 VL로 강하되어도, 커패시터 25의 용량값은 작기 때문에, 노드 N21, N22는 「L」레벨 VL로 유지된다.
이 실시예 1에서는, 데이터 신호의 리플래시시에 주사선(5) 및 데이터 신호선(7)을 구동할 필요가 없으므로, 리플래시제어를 용이하게 행할 수 있다. 또한, 데이터 신호의 리플래시시에 수직주사회로(8) 및 수평주사회로(11)를 동작시킬 필요가 없으므로, 소비전력의 감소화를 도모할 수 있다.
도 6의 변경예에서는, N형 TFT 구조의 커패시터 25가 P형 TFT(인헨스먼트형) 구조의 커패시터(37)로 치환된다. 커패시터 37은, 도 7에 나타내는 바와 같이, 커패시터 25의 N형 소스영역(31s)을 P형 소스영역(31s')으로 치환한 것이다. 커패시 터 37의 게이트는 리플래시 신호 REF를 받고, 그 소스는 노드 N22에 접속된다. 이 변경예에서도, 실시예 1과 동일한 효과를 얻을 수 있다.
(실시예 2)
실시예 1에서는, 노드 N21, N22가 「L」레벨 VL인 경우는 N형 TFT 23은 비도통이 된다고 설명하였다. 그러나, N형 TFT 23의 특성의 변동에 의해, 게이트-소스 사이 전압이 0V라도 N형 TFT 23에 미소한 전류(오프전류)가 흐르는 경우가 있다. 이 경우는, 미소한 전류에 의해 노드 N21, N22의 전위가 서서히 상승하고, 노드 N21, N22가 N형 TFT 24의 임계치전압 VTN을 초과해 버리는 경우도 있을 수 있다. 이 실시예 2에서는, 이 문제의 해결을 도모한다.
도 8은, 본 발명의 실시예 2에 의한 컬러액정표시장치의 액정구동회로(40)의 구성을 나타내는 회로도로서, 도 2와 대비되는 도면이다. 도 8을 참조하여, 이 액정구동회로(40)가 도 2의 액정구동회로(20)와 다른 점은, N형 TFT 41이 추가되어 있는 점과, 리플래시 신호 REF 대신에 리플래시 신호 REF'가 주어져 있는 점이다. N형 TFT 41의 드레인은 구동전위 V1을 받고, 그 소스는 N형 TFT 23의 드레인(노드 N23)에 접속되며, 그 게이트는 리플래시 신호 REF'를 받는다. 리플래시 신호 REF'가 리플래시 신호 REF와 다른 점은, 도 9에 나타내는 바와 같이, 그 「H」레벨이 VH가 아니라 VH+VTN 이상의 소정전위 VH'인 점이다.
도 8에서, 노드 N21, N22가 「L」레벨인 경우에 리플래시 신호 REF'를 「L」레벨 VL(0V)로 하였을 때는, N형 TFT 23, 41에 미소한 오프전류가 흘러 노드 N21, N23의 전위가 서서히 상승한다. 그러나, 노드 N23의 전위가 상승하면, N형 TFT 41의 게이트-소스 사이의 전압이 부(-)전압이 되기 때문에, N형 TFT 41에 오프전류가 흐르지 않게 되어 노드 N21, N23의 전위상승이 정지한다.
리플래시 신호 REF'를 「H」레벨 VH1로 하였을 때는, N형 TFT41이 도통한다. 이때, 리플래시 신호 REF'의 「H」레벨 VH1을 VH+VTN 이상으로 하였으므로, N형 TFT 41의 임계치전압 VTN에 의한 전압강하는 생기지 않는다.
이때, N형 TFT 구조의 커패시터 25를 도 6 및 도 7에서 나타낸 P형 TFT 구조의 커패시터 37로 치환해도 되는 것은 말할 필요도 없다.
또한, 데이터 유지노드 N21이 「L」레벨인 경우에 리플래시 신호 REF'가 「L」레벨로부터「H」레벨로 상승하였을 때에, 커패시터 25의 미소한 용량값에 의해 노드 N21, N22의 전위가 약간 상승한다. 이때의 노드 N21, N22의 전위상승을 보다 작게 하기 위해서는, 커패시터 25의 진성 폴리실리콘막 31에 N형 채널층이 발생하기 어려운 조건으로 하여 커패시터 25의 용량값을 최소로 할 필요가 있다. 그래서, 리플래시 신호 REF'의 「L」레벨을 VL(0V)이 아니라 정(+)의 전위인 VL'(예를 들면 1V)로 하고, 커패시터 25의 게이트-소스 사이 전압을 부(-)전압으로 유지해도 된다.
또한, 도 10의 변경예에서는, 액정구동회로(40)의 N형 TFT 41의 드레인에, 구동전위 V1 대신에 리플래시 신호 REF1이 주어진다. 리플래시 신호 REF1은, 도 11에 나타내는 바와 같이, 리플래시 신호 REF'가 「H」레벨 VH'가 되는 기간(시각 t2∼t3) 및 그 전후의 소정시간만큼 「H」레벨 VH로 되고, 그 이외의 기간은 「L」레 벨 VL로 되는 신호이다. 따라서, N형 TFT 23, 41의 누설전류를 보다 작게 할 수 있다. 이때, 이 변경예에서도, N형 TFT 구조의 커패시터 25를 도 6 및 도 7에 나타낸 P형 TFT 구조의 커패시터 37로 치환해도 되는 것은 말할 필요도 없다.
또한, 도 12의 변경예에서는, 액정구동회로(40)의 N형 TFT 41의 게이트와 커패시터 25의 소스가 절연되고, 커패시터 25의 소스에 리플래시 신호 REF"가 주어지고, N형 TFT 41의 게이트에 리플래시 신호 REF2가 주어지며, N형 TFT 41의 드레인에 리플래시 신호 REF'가 주어진다. 도 13에 나타내는 바와 같이, 신호 REF"의 「L」레벨은 VL=0V가 아니라 정(+)전위 VL"=VL+ΔV1이고, 신호 REF"의 「H」레벨은 VH이다. ΔV1은, 예를 들면 1V이다. 이것에 의해, 노드 N21, N22가 「L」레벨인 경우의 커패시터 25의 용량값을 보다 작게 할 수 있다. 또한, 신호 REF2의 「L」레벨은 VL=0V가 아니라 부전위 VL'=VL-ΔV2이고, 신호 REF2의 「H」레벨은 VH'이다. ΔV2는, 예를 들면 1V이다. 이것에 의해, 신호 REF2가 「L」레벨 VL'인 경우에서의 N형 TFT 41의 누설전류를 보다 작게 할 수 있다.
(실시예 3)
도 14는, 본 발명의 실시예 3에 의한 컬러액정표시장치의 주요부를 나타내는 회로도로서, 도 2와 대비되는 도면이다.
도 14에서, 이 컬러액정표시장치가 실시예 1의 컬러액정표시장치(1)와 다른 점은, 액정구동회로 20이 액정구동회로 50으로 치환되고, 세트선(54) 및 리세트선(55)이 추가되며, 구동전위 VC' 및 기준전위 VLC가 도입되어 있는 점이다. 세트선(54) 및 리세트선(55)은, 예를 들면 수직주사회로에 의해 구동된다.
액정구동회로 50은, 액정구동회로 20에 N형 TFT 51, 52 및 커패시터 53을 추가한 것이다. 커패시터 26은, 노드 N21과 N24의 사이에 접속된다. 노드 N24는, 외부에서 주어진 구동전위 VC'=VL을 받는다. 데이터 유지노드 N21의 전위는, 커패시터 26에 의해 유지된다
N형 TFT 24, 51은, 노드 N24와 N51과의 사이에 직렬접속된다. N형 TFT 24의 게이트는, 데이터 유지노드 N21에 접속된다. N형 TFT 51의 게이트는, 세트선(54)을 통해 세트신호 ST를 받는다.
세트신호 ST가 비선택레벨의 「L」레벨인 경우는, N형 TFT 51은 비도통으로 된다. 세트신호 ST가 선택레벨의 「H」레벨로 되면, N형 TFT 51이 도통한다. 데이터 유지노드 N21이 「L」레벨인 경우는, N형 TFT 24는 비도통으로 되고, 노드 N51은 구동전위 V3인 상태로 변화하지 않는다. 데이터 유지노드 N21이 「H」레벨인 경우는, N형 TFT 24는 도통하여, 노드 N51은 구동전위 VC'로 세트된다.
N형 TFT 52의 드레인은 구동전위 V3=VH를 받고, 그 소스는 노드 N51에 접속되며, 그 게이트는 리세트선(55)을 통해 리세트신호 RST를 받는다. 커패시터 53은, 노드 N51과 공통전위선(6)과의 사이에 접속된다.
리세트신호 RST가 비선택레벨의 「L」레벨인 경우는, N형 TFT 52는 비도통이 되어, 노드 N51의 전위는 그 상태로 유지된다. 리세트신호 RST가 선택레벨의 「H」레벨로 되면, N형 TFT 52가 도통하여, 노드 N51은 구동전위 V3으로 리세트된다.
액정셀(3)의 한쪽 전위는 노드 N51에 접속되고, 그 다른쪽 전극은 기준전위 VLC=VL을 받는다. 노드 N51이 구동전위 V3으로 리세트된 경우는, 액정셀(3)의 광투과율은 예를 들면 최대가 되고, 노드 N51이 구동전위 VC'로 세트된 경우는 액정셀(3)의 광투과율은 예를 들면 최소가 된다.
다음에, 이 컬러액정표시장치의 동작에 대하여 설명한다. 데이터 기록기간은, 주사선(5)이 선택레벨의 「H」레벨로 되어 N형 TFT 21이 도통하고, 데이터 신호선(7)의 전위가 데이터 유지노드 N21에 기록된다. 주사선(5)이 비선택레벨의 「L」레벨로 되면, N형 TFT 21이 비도통으로 되어, 데이터 유지노드 N21의 전위는 커패시터 26에 의해 유지된다.
데이터 유지기간은, 소정시간 T1마다 리세트신호 RST 및 세트신호 ST를 소정시간 T2(T2<T1)씩 순차 「H」레벨로 한다. 이것에 의해, 데이터 유지노드(N21)가 「H」레벨인 경우는 노드 N51이 구동전위 VC1로 세트되고, 데이터 유지노드(N21)가 「L」레벨인 경우는 노드 N51이 구동전위 V3으로 리세트된다.
데이터 유지노드(N21)의 전위는 누설전류에 의해 서서히 변화되므로, 데이터 유지기간에 있어서는 소정시간 T3(T3>T1)마다 데이터의 리플래시를 행할 필요가 있다. 데이터 신호의 리플래시는, N형 TFT 22, 23 및 커패시터 25를 사용하여 행해진다. 데이터 신호의 리플래시방법은 실시예 1과 동일하므로, 그 설명은 반복하지 않는다.
이 실시예 3에서도, 실시예 1과 동일한 효과를 얻을 수 있다.
(실시예 4)
도 15는, 본 발명의 실시예 4에 의한 컬러액정표시장치의 액정구동회로(60)를 나타내는 회로도로서, 도 2와 대비되는 도면이다.
도 15를 참조하여, 이 액정구동회로 60이 도 2의 액정구동회로 20과 다른 점은, N형 TFT 24가 삭제되어 있는 점이다. 액정셀(3)의 한쪽 전극은, 데이터 유지노드(N21)에 직접접속된다.
데이터 유지노드(N21)가 「H」레벨 VH인 경우는, 액정셀(3)의 전극 사이 전압이 0V로 되어 있어 액정셀(3)의 광투과율은 예를 들면 최소가 된다. 데이터 유지노드(N21)가 「L」레벨인 경우는, 액정셀(3)의 전극 사이 전압이 VH로 되어 액정셀(3)의 광투과율은 예를 들면 최대가 된다. 데이터 유지노드(N21)의 전위는, N형 TFT 22, 23 및 커패시터 25를 사용하여 리플래시된다.
이 실시예 4에서도, 실시예 1과 동일한 효과를 얻을 수 있다.
(실시예 5)
도 16은, 본 발명의 실시예 5에 의한 화상표시장치의 주요부를 나타내는 회로도로서, 도 2와 대비되는 도면이다.
도 16을 참조하여, 이 화상표시장치가 실시예 1의 컬러액정표시장치(1)와 다른 점은, 액정셀(3)이 유기 EL(electro1uminescence)소자(61)로 치환되어 있는 점이다. 유기 EL소자(61)는, 전원전위 VDD의 노드와 구동회로 20의 N형 TFT 24의 드레인과의 사이에 접속된다.
데이터 유지노드(N21)가「H」레벨인 경우는, N형 TFT 24가 도통하여, 유기 EL소자(61)에 전류가 흘러 유기 EL소자(61)가 발광한다. 데이터 유지노드(N21)가 「L」레벨인 경우는, N형 TFT 24가 비도통으로 되어 유기 EL소자(61)에 전류가 흐르지 않고, 유기 EL소자(61)는 발광하지 않는다. 데이터 유지노드(N21)의 전위는, N형 TFT 22, 23 및 커패시터 25에 의해 리플래시된다.
이 실시예 5에서도, 실시예 1과 동일한 효과를 얻을 수 있다.
이때, 유기 EL소자(61)를 N형 TFT 24의 소스와 공통전위선 6과의 사이에 개재하고, N형 TFT 24의 드레인에 전원전위 VDD를 제공해도 동일한 효과를 얻을 수 있다.
또한, 유기 EL소자(61) 대신에, 다른 표시소자를 사용해도 된다.
또한, 이상의 실시예 및 변경예를 적절히 조합해도 되는 것은 말할 필요도 없다. 이번 개시된 실시예는 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기 한 설명이 아니며 특허청구의 범위에 의해 표시되고, 특허청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (18)

  1. 화상표시장치에 있어서,
    데이터 유지노드의 전위에 따른 화소농도를 표시하는 화소표시회로,
    화상신호에 따라 상기 데이터 유지노드에 제1 및 제2 전위 중 어느 하나의 전위를 주는 데이터 기록회로, 및 상기 데이터 유지노드의 전위가 상기 제1 및 제2 전위사이의 미리 정해진 제3 전위를 초과하고 있는 경우는 리플래시 신호에 응답하여 상기 데이터 유지노드의 전위의 리플래시를 행하고, 상기 데이터 유지노드의 전위가 제3 전위를 초과하고 있지 않은 경우는 상기 리플래시 신호에 응답하여 상기 데이터 유지노드의 전위의 리플래시를 행하지 않은 리플래시 회로를 구비한 것을 특징으로 하는 화상표시장치.
  2. 제 1 항에 있어서,
    상기 리플래시 회로는, 그 한쪽 전극이 상기 데이터 유지노드의 전위를 받고, 그 다른 쪽 전극이 상기 리플래시 신호를 받으며, 상기 한쪽 전극 및 다른 쪽 전극 사이의 전위차에 따라 그 용량 값이 변화하는 커패시터를 포함한 것을 특징으로 하는 화상표시장치.
  3. 제 2 항에 있어서,
    상기 커패시터는 N채널 전계효과 트랜지스터로 구성되고, 상기 N채널 전계효과 트랜지스터의 게이트 전극이 상기 커패시터의 상기 한쪽 전극으로서 상기 데이터 유지노드의 전위를 받고, 그 소스가 상기 커패시터의 상기 다른 쪽 전극으로서 상기 리플래시 신호를 받는 것을 특징으로 하는 화상표시장치.
  4. 제 2 항에 있어서,
    상기 커패시터는 P채널 전계효과 트랜지스터로 구성되고, 상기 P채널 전계효과 트랜지스터의 소스가 상기 커패시터의 상기 한쪽 전극으로서 상기 데이터 유지노드의 전위를 받고, 그 게이트 전극이 상기 커패시터의 상기 다른 쪽 전극으로서 상기 리플래시 신호를 받는 것을 특징으로 하는 화상표시장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020037012998A 2002-02-06 2002-02-06 화상표시장치 KR100572746B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/000991 WO2003067316A1 (fr) 2002-02-06 2002-02-06 Unite d'affichage d'image

Publications (2)

Publication Number Publication Date
KR20040000419A KR20040000419A (ko) 2004-01-03
KR100572746B1 true KR100572746B1 (ko) 2006-04-24

Family

ID=27677640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012998A KR100572746B1 (ko) 2002-02-06 2002-02-06 화상표시장치

Country Status (6)

Country Link
US (1) US7145543B2 (ko)
JP (1) JP4334353B2 (ko)
KR (1) KR100572746B1 (ko)
CN (1) CN1325966C (ko)
TW (1) TW546606B (ko)
WO (1) WO2003067316A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591594B (en) * 2003-05-19 2004-06-11 Au Optronics Corp LCD and internal sampling circuit thereof
KR100778514B1 (ko) * 2006-08-09 2007-11-22 삼성에스디아이 주식회사 유기 발광 표시 장치
TWI358008B (en) * 2006-12-12 2012-02-11 Ind Tech Res Inst Pixel structure of display device and method for d
JP4821029B2 (ja) * 2009-01-09 2011-11-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
BR112012005091A2 (pt) * 2009-09-07 2016-05-03 Sharp Kk circuito de pixel e dispositivo de exibição
US8717273B2 (en) 2009-09-16 2014-05-06 Sharp Kabushiki Kaisha Liquid crystal display device and drive method for liquid crystal display device
WO2011033810A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
JP5351975B2 (ja) * 2009-11-06 2013-11-27 シャープ株式会社 画素回路及び表示装置
US8866802B2 (en) * 2009-12-10 2014-10-21 Sharp Kabushiki Kaisha Pixel circuit and display device
CN102376239B (zh) * 2010-08-25 2013-12-18 立景光电股份有限公司 显示装置的像素电路
US20130021320A1 (en) * 2011-07-18 2013-01-24 Chimei Innolux Corporation Pixel element, display panel thereof, and control method thereof
CN103927981B (zh) * 2014-03-24 2016-05-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109410885A (zh) * 2018-12-27 2019-03-01 信利半导体有限公司 扫描驱动电路、像素阵列基板及显示面板
CN111261122A (zh) * 2020-02-27 2020-06-09 深圳市华星光电半导体显示技术有限公司 蓝相液晶像素电路、其驱动方法及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028557A (en) * 1976-05-21 1977-06-07 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
DE2824727A1 (de) * 1978-06-06 1979-12-13 Ibm Deutschland Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen
JPS56104387A (en) * 1980-01-22 1981-08-20 Citizen Watch Co Ltd Display unit
JPS5812677A (ja) 1981-07-15 1983-01-24 松下電工株式会社 電気機器ケ−ス
JPH0422923A (ja) 1990-05-17 1992-01-27 Sanyo Electric Co Ltd 液晶表示装置
US6246436B1 (en) * 1997-11-03 2001-06-12 Agilent Technologies, Inc Adjustable gain active pixel sensor
US6107980A (en) * 1998-02-27 2000-08-22 Geo-Centers, Inc. Cell circuit for active matrix liquid crystal displays using high polarization, analog response liquid crystals
JP4040168B2 (ja) 1998-05-01 2008-01-30 ティーピーオー ホンコン ホールディング リミテッド 液晶表示装置
JP2000223279A (ja) 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2001188217A (ja) * 1999-10-20 2001-07-10 Sharp Corp アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法
US6278242B1 (en) * 2000-03-20 2001-08-21 Eastman Kodak Company Solid state emissive display with on-demand refresh
JP2001305511A (ja) * 2000-04-26 2001-10-31 Mitsubishi Electric Corp 液晶表示装置及び携帯電話機
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
JP2002351430A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置

Also Published As

Publication number Publication date
KR20040000419A (ko) 2004-01-03
US7145543B2 (en) 2006-12-05
JPWO2003067316A1 (ja) 2005-06-02
WO2003067316A1 (fr) 2003-08-14
JP4334353B2 (ja) 2009-09-30
TW546606B (en) 2003-08-11
CN1325966C (zh) 2007-07-11
CN1479883A (zh) 2004-03-03
US20040066360A1 (en) 2004-04-08

Similar Documents

Publication Publication Date Title
CN100593185C (zh) 有机el像素电路
KR930001650B1 (ko) 매트릭스타입 디스플레이장치의 구동회로
JP4081852B2 (ja) 有機ｅｌ素子のマトリクス駆動方法及び有機ｅｌ素子のマトリクス駆動装置
KR100589972B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
US7180485B2 (en) Light emitting device
US7324079B2 (en) Image display apparatus
US9576534B2 (en) Pixel selection control method, driving circuit, display apparatus and electronic instrument
KR100572746B1 (ko) 화상표시장치
KR100519468B1 (ko) 평면표시장치
KR20020077007A (ko) 유기 ｅｌ을 이용한 발광형 표시 장치
KR20060065671A (ko) 증폭회로, 능동 매트릭스형 디바이스, 능동 매트릭스형디스플레이 디바이스 및 신호 증폭 방법
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
KR100698952B1 (ko) 샘플홀드회로 및 그것을 사용한 화상표시장치
US20040201412A1 (en) Source follower, voltage follower, and semiconductor device
US7489293B2 (en) Pixel circuit driving method, pixel circuit, electro-optical device, and electronic apparatus
KR100761612B1 (ko) 전기 광학 장치 및 전자 기기
US7852299B2 (en) Active-matrix device
JPH11119742A (ja) マトリクス表示装置
US7330171B2 (en) Amplifier circuit
JP4758062B2 (ja) 半導体装置
JP2001282197A (ja) 駆動回路及びそれを用いた液晶表示装置
JPH11109929A (ja) 液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 14