JP4040168B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4040168B2 JP4040168B2 JP12197398A JP12197398A JP4040168B2 JP 4040168 B2 JP4040168 B2 JP 4040168B2 JP 12197398 A JP12197398 A JP 12197398A JP 12197398 A JP12197398 A JP 12197398A JP 4040168 B2 JP4040168 B2 JP 4040168B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- common electrode
- bus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はＴＦＴ（薄膜トランジスタ）・アクティブマトリクス型の液晶表示装置（以下ＴＦＴ・ＬＣＤと称す）に関し、特にコモン電極の電位を安定化させるコモン電極駆動回路を備えたものに関する。
【０００２】
【従来の技術】
（１）従来例１
図３に、コモン電極駆動回路を設けず、基準電圧源７からコモン基準電圧Ｖciを直接ＬＣＤパネル１０の電圧入力端子５Ａ，５Ｂ，５Ｃに入力した場合を示す。ソースバスドライバ８は水平同期信号に同期してソースバスＸm （ｍ＝１〜Ｍ）に１Ｈ（Ｈは水平時間）ごとに切替わる画像信号（ソース信号）を印加する（図４Ｄ）。ゲートバスドライバ９は垂直同期信号に同期してゲートバスＹn （ｎ＝１〜Ｎ）に線走査用のゲート信号を線順次に印加する（図４Ａ，Ｂ，Ｃ）。ゲートバスドライバ９の電源入力端子９Ａ，９Ｂには電源回路１１H ，１１L よりゲートオン電圧ＶgH及びゲートオフ電圧ＶgLがそれぞれ入力される。ゲートバスドライバ９は入力されたゲートオン電圧ＶgH及びゲートオフ電圧ＶgLを切替え選択してゲートバスＹn に印加するゲート信号を生成する。各ゲートバスＹn （ｎ＝１〜Ｎ）には１Ｈごとに高レベルとなるゲート信号が順次印加される。ゲート信号の高レベルはゲートオン電圧ＶgHにほぼ等しく、その低レベルはゲートオフ電圧ＶgLにほぼ等しい。
【０００３】
第１行の第ｍ列の画素の容量ＣLCには時間ｔ1 においてＴＦＴがオンとされ、ソース信号電圧Ｖa にほぼ等しい電圧が充電される。その後、次のフレームの走査が開始されるまでの間ゲート信号は低レベルとされ、ＴＦＴはオフになり画素容量の充電電圧は液晶セルの洩れ電流等により時間と共に僅かに減少する。次のフレームでは、交流化駆動のため、極性を反転したソース信号が第ｍ列のソースバスに印加され、画素容量ＣLCには逆極性の電圧が充電される。
【０００４】
コモン電極５の電位Ｖcom は、第ｍ列のソースバスＸm に、第１行、第２行、…の画素Ｐ1m，Ｐ2m，…に対する画素電圧Ｖa ，Ｖb …が与えられるごとに、画素電圧の極性に対応してコモン基準電圧Ｖciから正側及び負側に変動し、この変動の最終電圧ΔＶ0 が自己の水平走査ラインＹn の画素の輝度に影響を与える。この現象を一般にクロストークと呼んでいる。特にコモン電極５の最終電圧ΔＶ0 は、１Ｈ中に１行分の各画素電極に与えられる画素電圧の累積加算値に対応して変動し、単一の電位でないためその除去は難しいこととされている。
【０００５】
液晶表示素子はガラス基板の内面にソースバス、ゲートバス、ＴＦＴ及び画素電極がマトリックス状に形成されているＴＦＴアレイ基板と、ガラス基板の内面にコモン電極がほぼ全面に形成されたコモン基板とが近接対向して配され、両基板の間に液晶が封入されている。図５に示すように、画素電極４とコモン電極５との間には液晶を誘電体とする画素容量ＣLcが形成される。画素電極４の側縁は、画素容量を実質的に増加させるために、次のゲートバスＹn+1 と重なるように工夫され、両者の間に付加容量Ｃsaが形成される。
【０００６】
ＴＦＴのソース、ドレイン及びゲートの相互にはソース・ゲート間容量Ｃsg，ゲート・ドレイン間容量Ｃgd及びソース・ドレイン間容量Ｃsdが存在する。またコモン電極５とソースバスＸm 及びゲートバスＹn との間にストレイ容量Ｃsc，Ｃgcが存在する。
いま、非選択期間にある、全部でＮ−１行分の画素に着目し、そのソースバスＸm に、１Ｈごとに切替わる画素電圧（ソース信号）Ｖs が定常的に印加されているとすると、ソースバスＸm からのソース信号（＝外乱要素）Ｖs がＸm につながる画素の各Ｃscを主に介してコモン電極５に伝わり、その結果コモン電極５はソース信号ＶS の振幅に比例して振られることになる。そこで同じ列の画素のＣSCを並列接続した容量をＣs で表す。
【０００７】
着目している画素のゲートバスＹn の電位はゲートオフ電圧ＶgLに等しいとしているが、次のゲートバスＹn+1 もゲートオフ電圧になっている時間比率が大きいので、簡単化のためＶgLであるとすると、このゲートオフ電圧ＶgLはＣgcの経路と、Ｃsa及びＣLcとを直列に接続した経路とからコモン電極５に印加される。そこでこれら２つの経路のコンデンサを並列接続した容量の更に同じ列の全部でＮ−１行分の並列容量をＣg で表す。
【０００８】
図６にコモン電圧Ｖcom を求めるためのＬＣＤの等価回路を示す。ここでキルヒホッフの法則より
ｉ＋ｉｇ＋ｉｓ＝０ …（１）
とあらわすことができる。またこれはＳをラプラス変数（複素周波数）として次式のように表せる。
【０００９】
これを展開すると
Ｖci＋ＳＣg Ｒc Ｖg ＋ＳＣs Ｒc ＶS
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（３）
Ｖg はゲートＯＦＦ電圧ＶgLなのでＶg ＝０Ｖとすると
Ｖci＋ＳＣs Ｒc Ｖs
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（４）
これをＶcom について展開すると
【００１０】
【数１】
（２）従来例２
特開平９−２１８３８８号（特願平８−２４３８９号）では図７に示すようにソース信号Ｖs により振られたコモン電極５の電圧Ｖcom を電圧モニタ端子５Ｄで検出し、これをコモン電極駆動回路１００の差動増幅器６の逆相入力端子に入力し、コモン基準電圧Ｖciを正相入力端子に入力し、その出力端子より逆極性の相殺波形を電圧入力端子５Ａ，５Ｂ，５Ｃに与えて、閉ループ系を構成していた。しかし、図９に示すように、アンプゲインＧが充分大きいときアンプの電源電圧に制限があるため増幅後に飽和現象が現れて、理論値のように駆動することができず、１Ｈ内に本来のコモン電位に収束させることが不可能な場合もあった。
【００１１】
図８にコモン電圧Ｖcom を求めるためのＬＣＤの等価回路を示す。アンプゲインＧが充分大きいとき、
ｉ＋ｉｇ＋ｉｓ＝ｉｆ＝０ …（６）
とあらわすことができる。またこれは次式のようにもなる。
これを展開すると
Ｖc ＋ＳＣg Ｒc Ｖg ＋ＳＣs Ｒc ＶS
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（８）
Ｖg はゲートＯＦＦ電圧ＶgLなのでＶg ＝０Ｖとすると
Ｖc ＋ＳＣs Ｒc Ｖs
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（９）
またアンプの入出力関係から
（９）に（１０）を代入すると
Ｖci＋（Ｖci−Ｖcom ）Ｇ＋ＳＣs Ｒc Ｖs
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０
（１＋Ｇ）Ｖci＋ＳＣs Ｒc Ｖs
−（１＋Ｇ＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０
Ｇ>>１よりＧ＋１＝Ｇとすると
ＧＶci＋ＳＣs Ｒc Ｖs
−（Ｇ＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（１１）
Ｖcom についてまとめると次式のようになる。
【００１２】
【数２】
【００１３】
【発明が解決しようとする課題】
従来例２では、コモン電極の電圧Ｖcom の１Ｈ内の収束性が必ずしも充分でない問題があった。
この発明は、この従来の問題を解決して、極めて簡単な手段でコモン電極の電圧の１Ｈ内の収束性を更に向上して、クロストークを改善することを目的としている。
【００１４】
【課題を解決するための手段】
（１）請求項１の液晶表示素子は、コモン電極にコモン電圧を印加する電圧入力端子及び該コモン電極の電圧をモニタするための電圧モニタ端子を設けたＴＦＴ（薄膜トランジスタ）・アクティブマトリクス型のＬＣＤパネルと、差動増幅器を有し、その差動増幅器の逆相入力端子に電圧モニタ端子の電圧を入力し、正相入力端子にコモン基準電圧を入力し、出力端子の電圧を電圧入力端子に帰還して、コモン電極の電圧がコモン基準電圧に一致するように制御するコモン電極駆動回路と、水平同期信号に同期して、ＬＣＤパネルの列状のソースバス（信号バス）に画像信号を供給するソースバスドライバと、垂直同期信号に同期して、ＬＣＤパネルの行状のゲートバス（走査バス）にゲート信号（走査信号）を供給するゲートバスドライバと、コモン電極駆動回路の出力の交流分を抽出する手段と、その抽出した交流分をゲートバスのゲートオフ電圧に加算する手段を設けている。
【００１５】
（２）請求項２の発明では、前記（１）において、コモン電極駆動回路の出力端子がコンデンサを介してゲートバスドライバのゲートオフ電源入力端子に接続される。
【００１６】
【発明の実施の形態】
この発明の実施例を図１に、図３、図７と対応する部分に同じ符号を付けて示し、重複説明を省略する。この発明では、コモン電極駆動回路１００の出力Ｖc の交流分を抽出し、その交流分をゲートオフ電圧ＶgLに加算して、ゲートバスに供給する。そのため図１では、コンデンサＣa を差動増幅６の出力側の配線と電源入力端子９Ｂとの間に接続すると共に電源端子９Ｂと電源回路１１L の出力端子との間にデカップリング用の抵抗器Ｒa を挿入している。抵抗器Ｒa が無い場合、もし電源回路１１L の出力が定電圧性で出力インピーダンス（電源インピーダンス）がゼロであると、コンデンサＣa を接続しても交流分を重畳することができないため、電源インピーダンスをもたせるために抵抗器Ｒa を挿入している。しかし、電源回路１１L が適当な電源インピーダンスをもつ場合には省略することができる。
【００１７】
前記の交流分をＶgLに重畳した電圧は、ゲートバスドライバ９を介して各ゲートバスに印加されるが、ゲートバスドライバ内部での電圧降下は僅かであり、電源入力端子９Ｂの電圧とほぼ同じ電圧がゲートバスに印加される。
図２にコモン電圧Ｖcom を求めるためのＬＣＤの等価回路を示す。ここでＲa およびＣa が充分に大きい場合には交流的成分に着目すると図２Ａの回路は図２Ｂのように書き直すことができる。ここでも前記従来回路の場合と同じようにキルヒホッフの法則を用いて解いていく。
【００１８】
ｉ＋ｉｓ＝ｉｆ＝０ …（１３）
とあらわすことができる。
またこれは次式のようにもなる。
（Ｖc −Ｖcom ）／｛Ｒc ／（ＳＣg Ｒc ＋１）｝
＋（Ｖs −Ｖcom ）ＳＣs ＝０ …（１４）
これを展開すると
（ＳＣg Ｒc ＋１）Ｖc ＋ＳＣs Ｒc Ｖs
−（ＳＣg Ｒc ＋ＳＣs Ｒc ＋１）Ｖcom ＝０ …（１５）
ここでアンプの入出力についての（１０）式は従来通りなので、これを（１５）式に代入すると
（ＳＣg Ｒc ＋１）｛Ｖci＋（Ｖci−Ｖcom ）Ｇ｝＋ＳＣs Ｒc Ｖs
−（ＳＣg Ｒc ＋ＳＣs Ｒc ＋１）Ｖcom ＝０
（ＳＣg Ｒc ＋１）（１＋Ｇ）Ｖci＋ＳＣs Ｒc Ｖs
−｛ＳＣg Ｒc （１＋Ｇ）＋ＳＣs Ｒc ＋１＋Ｇ｝Ｖcom ＝０
Ｇ≫１よりＧ＋１＝Ｇとすると
（ＳＣg Ｒc ＋１）ＧＶci＋ＳＣs Ｒc Ｖs
−（ＳＣg Ｒc Ｇ＋ＳＣs Ｒc ＋Ｇ）Ｖcom ＝０ …（１６）
Ｖcom についてまとめると次式のようになる。
Ｖcom ＝〔（１＋ＳＣg Ｒc ）／｛１＋Ｓ（Ｃg ＋Ｃs ／Ｇ）Ｒc ｝〕Ｖci
＋〔（ＳＣs Ｒc ／Ｇ)/｛１＋Ｓ（Ｃg ＋Ｃs ／Ｇ）Ｒc ｝〕Ｖs …（１７）
ここでゲインが大きいのでＣg ＋Ｃs ／Ｇ＝Ｃg とおくと
Ｖcom ＝｛（１＋ＳＣg Ｒc ）／（１＋ＳＣg Ｒc ）｝Ｖci
＋｛（ＳＣs Ｒc ／Ｇ）／（１＋ＳＣg Ｒc ）｝Ｖs …（１８）
これをまとめると
【００１９】
【数３】
比較のため従来例１の式（５）と従来例２の式（１２）を下記する。
【００２０】
【数４】
ここで帰還アンプなしの（５）式と比較して一段アンプ方式の（１２）式ではコモン電極の時定数項、すなわち（５）式の（Ｃｇ＋Ｃｓ）Ｒｃ項が、（１２）式では１／Ｇに圧縮されている。しかしながらノイズ成分Ｖｓそのものの大きさは変わっていない。このためたしかにゲインＧを大きくすればするほど、本方式の効果を大きく期待できるのではあるが、しかしＧを大きくしていくとやがては回路電源の制約によって回路が飽和することは容易に理解できる。こうして図９で示すように、理論通りの動作が達成できなくなる。
【００２１】
この発明の（１９）式の場合は、第一項Ｖｃｉはまったくコモン時定数の影響を受けなくなっており、かつ、第二項のリップルの大きさそのものが１／Ｇに圧縮される。このようにこの発明ではゲインＧを大きくすればするほど、Ｖｓによるノイズリップルが小さくなる効果を発揮し、電源電圧の制限を受けることなく、理論を完全に満たした効果を達成するのである。
【００２２】
【発明の効果】
この発明では、１段の差動増幅器６を使用する従来のコモン電極駆動回路１００の出力の交流分を抽出して、その交流分をゲートオフ電圧ＶgLに重畳してゲートバスに印加すると言った極めて簡単、安価な手段によって、コモン電圧Ｖcom のコモン基準電圧Ｖciへの収束性を大幅に向上しクロストークを改善することができる。
【図面の簡単な説明】
【図１】請求項１及び２の実施例を示す回路図。
【図２】Ａは図１において、非選択期間の行の画素に注目したとき、ソース信号が外乱となってコモン電極５の電圧をゆさぶっている時のコモン電極の電圧Ｖcom を求めるための等価回路、ＢはＡのＣa ，Ｒa が大きい時の等価回路。
【図３】従来例１のＴＦＴ・ＬＣＤの回路図。
【図４】図３のタイミングチャート。
【図５】図３の１つの画素とコモン電極を中心とした、電極間容量を考慮した原理的な回路図。
【図６】図３のコモン電極の電圧Ｖcom を求めるためのＬＣＤの等価回路。
【図７】従来例２のＴＦＴ・ＬＣＤの回路図。
【図８】図７のコモン電極の電圧Ｖcom を求めるためのＬＣＤの等価回路。
【図９】図７のコモン電極の駆動電圧の波形図。
【発明の属する技術分野】
この発明はＴＦＴ（薄膜トランジスタ）・アクティブマトリクス型の液晶表示装置（以下ＴＦＴ・ＬＣＤと称す）に関し、特にコモン電極の電位を安定化させるコモン電極駆動回路を備えたものに関する。
【０００２】
【従来の技術】
（１）従来例１
図３に、コモン電極駆動回路を設けず、基準電圧源７からコモン基準電圧Ｖciを直接ＬＣＤパネル１０の電圧入力端子５Ａ，５Ｂ，５Ｃに入力した場合を示す。ソースバスドライバ８は水平同期信号に同期してソースバスＸm （ｍ＝１〜Ｍ）に１Ｈ（Ｈは水平時間）ごとに切替わる画像信号（ソース信号）を印加する（図４Ｄ）。ゲートバスドライバ９は垂直同期信号に同期してゲートバスＹn （ｎ＝１〜Ｎ）に線走査用のゲート信号を線順次に印加する（図４Ａ，Ｂ，Ｃ）。ゲートバスドライバ９の電源入力端子９Ａ，９Ｂには電源回路１１H ，１１L よりゲートオン電圧ＶgH及びゲートオフ電圧ＶgLがそれぞれ入力される。ゲートバスドライバ９は入力されたゲートオン電圧ＶgH及びゲートオフ電圧ＶgLを切替え選択してゲートバスＹn に印加するゲート信号を生成する。各ゲートバスＹn （ｎ＝１〜Ｎ）には１Ｈごとに高レベルとなるゲート信号が順次印加される。ゲート信号の高レベルはゲートオン電圧ＶgHにほぼ等しく、その低レベルはゲートオフ電圧ＶgLにほぼ等しい。
【０００３】
第１行の第ｍ列の画素の容量ＣLCには時間ｔ1 においてＴＦＴがオンとされ、ソース信号電圧Ｖa にほぼ等しい電圧が充電される。その後、次のフレームの走査が開始されるまでの間ゲート信号は低レベルとされ、ＴＦＴはオフになり画素容量の充電電圧は液晶セルの洩れ電流等により時間と共に僅かに減少する。次のフレームでは、交流化駆動のため、極性を反転したソース信号が第ｍ列のソースバスに印加され、画素容量ＣLCには逆極性の電圧が充電される。
【０００４】
コモン電極５の電位Ｖcom は、第ｍ列のソースバスＸm に、第１行、第２行、…の画素Ｐ1m，Ｐ2m，…に対する画素電圧Ｖa ，Ｖb …が与えられるごとに、画素電圧の極性に対応してコモン基準電圧Ｖciから正側及び負側に変動し、この変動の最終電圧ΔＶ0 が自己の水平走査ラインＹn の画素の輝度に影響を与える。この現象を一般にクロストークと呼んでいる。特にコモン電極５の最終電圧ΔＶ0 は、１Ｈ中に１行分の各画素電極に与えられる画素電圧の累積加算値に対応して変動し、単一の電位でないためその除去は難しいこととされている。
【０００５】
液晶表示素子はガラス基板の内面にソースバス、ゲートバス、ＴＦＴ及び画素電極がマトリックス状に形成されているＴＦＴアレイ基板と、ガラス基板の内面にコモン電極がほぼ全面に形成されたコモン基板とが近接対向して配され、両基板の間に液晶が封入されている。図５に示すように、画素電極４とコモン電極５との間には液晶を誘電体とする画素容量ＣLcが形成される。画素電極４の側縁は、画素容量を実質的に増加させるために、次のゲートバスＹn+1 と重なるように工夫され、両者の間に付加容量Ｃsaが形成される。
【０００６】
ＴＦＴのソース、ドレイン及びゲートの相互にはソース・ゲート間容量Ｃsg，ゲート・ドレイン間容量Ｃgd及びソース・ドレイン間容量Ｃsdが存在する。またコモン電極５とソースバスＸm 及びゲートバスＹn との間にストレイ容量Ｃsc，Ｃgcが存在する。
いま、非選択期間にある、全部でＮ−１行分の画素に着目し、そのソースバスＸm に、１Ｈごとに切替わる画素電圧（ソース信号）Ｖs が定常的に印加されているとすると、ソースバスＸm からのソース信号（＝外乱要素）Ｖs がＸm につながる画素の各Ｃscを主に介してコモン電極５に伝わり、その結果コモン電極５はソース信号ＶS の振幅に比例して振られることになる。そこで同じ列の画素のＣSCを並列接続した容量をＣs で表す。
【０００７】
着目している画素のゲートバスＹn の電位はゲートオフ電圧ＶgLに等しいとしているが、次のゲートバスＹn+1 もゲートオフ電圧になっている時間比率が大きいので、簡単化のためＶgLであるとすると、このゲートオフ電圧ＶgLはＣgcの経路と、Ｃsa及びＣLcとを直列に接続した経路とからコモン電極５に印加される。そこでこれら２つの経路のコンデンサを並列接続した容量の更に同じ列の全部でＮ−１行分の並列容量をＣg で表す。
【０００８】
図６にコモン電圧Ｖcom を求めるためのＬＣＤの等価回路を示す。ここでキルヒホッフの法則より
ｉ＋ｉｇ＋ｉｓ＝０ …（１）
とあらわすことができる。またこれはＳをラプラス変数（複素周波数）として次式のように表せる。
【０００９】
Ｖci＋ＳＣg Ｒc Ｖg ＋ＳＣs Ｒc ＶS
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（３）
Ｖg はゲートＯＦＦ電圧ＶgLなのでＶg ＝０Ｖとすると
Ｖci＋ＳＣs Ｒc Ｖs
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（４）
これをＶcom について展開すると
【００１０】
【数１】
特開平９−２１８３８８号（特願平８−２４３８９号）では図７に示すようにソース信号Ｖs により振られたコモン電極５の電圧Ｖcom を電圧モニタ端子５Ｄで検出し、これをコモン電極駆動回路１００の差動増幅器６の逆相入力端子に入力し、コモン基準電圧Ｖciを正相入力端子に入力し、その出力端子より逆極性の相殺波形を電圧入力端子５Ａ，５Ｂ，５Ｃに与えて、閉ループ系を構成していた。しかし、図９に示すように、アンプゲインＧが充分大きいときアンプの電源電圧に制限があるため増幅後に飽和現象が現れて、理論値のように駆動することができず、１Ｈ内に本来のコモン電位に収束させることが不可能な場合もあった。
【００１１】
図８にコモン電圧Ｖcom を求めるためのＬＣＤの等価回路を示す。アンプゲインＧが充分大きいとき、
ｉ＋ｉｇ＋ｉｓ＝ｉｆ＝０ …（６）
とあらわすことができる。またこれは次式のようにもなる。
Ｖc ＋ＳＣg Ｒc Ｖg ＋ＳＣs Ｒc ＶS
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（８）
Ｖg はゲートＯＦＦ電圧ＶgLなのでＶg ＝０Ｖとすると
Ｖc ＋ＳＣs Ｒc Ｖs
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（９）
またアンプの入出力関係から
Ｖci＋（Ｖci−Ｖcom ）Ｇ＋ＳＣs Ｒc Ｖs
−（１＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０
（１＋Ｇ）Ｖci＋ＳＣs Ｒc Ｖs
−（１＋Ｇ＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０
Ｇ>>１よりＧ＋１＝Ｇとすると
ＧＶci＋ＳＣs Ｒc Ｖs
−（Ｇ＋ＳＣg Ｒc ＋ＳＣs Ｒc ）Ｖcom ＝０ …（１１）
Ｖcom についてまとめると次式のようになる。
【００１２】
【数２】
【発明が解決しようとする課題】
従来例２では、コモン電極の電圧Ｖcom の１Ｈ内の収束性が必ずしも充分でない問題があった。
この発明は、この従来の問題を解決して、極めて簡単な手段でコモン電極の電圧の１Ｈ内の収束性を更に向上して、クロストークを改善することを目的としている。
【００１４】
【課題を解決するための手段】
（１）請求項１の液晶表示素子は、コモン電極にコモン電圧を印加する電圧入力端子及び該コモン電極の電圧をモニタするための電圧モニタ端子を設けたＴＦＴ（薄膜トランジスタ）・アクティブマトリクス型のＬＣＤパネルと、差動増幅器を有し、その差動増幅器の逆相入力端子に電圧モニタ端子の電圧を入力し、正相入力端子にコモン基準電圧を入力し、出力端子の電圧を電圧入力端子に帰還して、コモン電極の電圧がコモン基準電圧に一致するように制御するコモン電極駆動回路と、水平同期信号に同期して、ＬＣＤパネルの列状のソースバス（信号バス）に画像信号を供給するソースバスドライバと、垂直同期信号に同期して、ＬＣＤパネルの行状のゲートバス（走査バス）にゲート信号（走査信号）を供給するゲートバスドライバと、コモン電極駆動回路の出力の交流分を抽出する手段と、その抽出した交流分をゲートバスのゲートオフ電圧に加算する手段を設けている。
【００１５】
（２）請求項２の発明では、前記（１）において、コモン電極駆動回路の出力端子がコンデンサを介してゲートバスドライバのゲートオフ電源入力端子に接続される。
【００１６】
【発明の実施の形態】
この発明の実施例を図１に、図３、図７と対応する部分に同じ符号を付けて示し、重複説明を省略する。この発明では、コモン電極駆動回路１００の出力Ｖc の交流分を抽出し、その交流分をゲートオフ電圧ＶgLに加算して、ゲートバスに供給する。そのため図１では、コンデンサＣa を差動増幅６の出力側の配線と電源入力端子９Ｂとの間に接続すると共に電源端子９Ｂと電源回路１１L の出力端子との間にデカップリング用の抵抗器Ｒa を挿入している。抵抗器Ｒa が無い場合、もし電源回路１１L の出力が定電圧性で出力インピーダンス（電源インピーダンス）がゼロであると、コンデンサＣa を接続しても交流分を重畳することができないため、電源インピーダンスをもたせるために抵抗器Ｒa を挿入している。しかし、電源回路１１L が適当な電源インピーダンスをもつ場合には省略することができる。
【００１７】
前記の交流分をＶgLに重畳した電圧は、ゲートバスドライバ９を介して各ゲートバスに印加されるが、ゲートバスドライバ内部での電圧降下は僅かであり、電源入力端子９Ｂの電圧とほぼ同じ電圧がゲートバスに印加される。
図２にコモン電圧Ｖcom を求めるためのＬＣＤの等価回路を示す。ここでＲa およびＣa が充分に大きい場合には交流的成分に着目すると図２Ａの回路は図２Ｂのように書き直すことができる。ここでも前記従来回路の場合と同じようにキルヒホッフの法則を用いて解いていく。
【００１８】
ｉ＋ｉｓ＝ｉｆ＝０ …（１３）
とあらわすことができる。
またこれは次式のようにもなる。
（Ｖc −Ｖcom ）／｛Ｒc ／（ＳＣg Ｒc ＋１）｝
＋（Ｖs −Ｖcom ）ＳＣs ＝０ …（１４）
これを展開すると
（ＳＣg Ｒc ＋１）Ｖc ＋ＳＣs Ｒc Ｖs
−（ＳＣg Ｒc ＋ＳＣs Ｒc ＋１）Ｖcom ＝０ …（１５）
ここでアンプの入出力についての（１０）式は従来通りなので、これを（１５）式に代入すると
（ＳＣg Ｒc ＋１）｛Ｖci＋（Ｖci−Ｖcom ）Ｇ｝＋ＳＣs Ｒc Ｖs
−（ＳＣg Ｒc ＋ＳＣs Ｒc ＋１）Ｖcom ＝０
（ＳＣg Ｒc ＋１）（１＋Ｇ）Ｖci＋ＳＣs Ｒc Ｖs
−｛ＳＣg Ｒc （１＋Ｇ）＋ＳＣs Ｒc ＋１＋Ｇ｝Ｖcom ＝０
Ｇ≫１よりＧ＋１＝Ｇとすると
（ＳＣg Ｒc ＋１）ＧＶci＋ＳＣs Ｒc Ｖs
−（ＳＣg Ｒc Ｇ＋ＳＣs Ｒc ＋Ｇ）Ｖcom ＝０ …（１６）
Ｖcom についてまとめると次式のようになる。
Ｖcom ＝〔（１＋ＳＣg Ｒc ）／｛１＋Ｓ（Ｃg ＋Ｃs ／Ｇ）Ｒc ｝〕Ｖci
＋〔（ＳＣs Ｒc ／Ｇ)/｛１＋Ｓ（Ｃg ＋Ｃs ／Ｇ）Ｒc ｝〕Ｖs …（１７）
ここでゲインが大きいのでＣg ＋Ｃs ／Ｇ＝Ｃg とおくと
Ｖcom ＝｛（１＋ＳＣg Ｒc ）／（１＋ＳＣg Ｒc ）｝Ｖci
＋｛（ＳＣs Ｒc ／Ｇ）／（１＋ＳＣg Ｒc ）｝Ｖs …（１８）
これをまとめると
【００１９】
【数３】
【００２０】
【数４】
【００２１】
この発明の（１９）式の場合は、第一項Ｖｃｉはまったくコモン時定数の影響を受けなくなっており、かつ、第二項のリップルの大きさそのものが１／Ｇに圧縮される。このようにこの発明ではゲインＧを大きくすればするほど、Ｖｓによるノイズリップルが小さくなる効果を発揮し、電源電圧の制限を受けることなく、理論を完全に満たした効果を達成するのである。
【００２２】
【発明の効果】
この発明では、１段の差動増幅器６を使用する従来のコモン電極駆動回路１００の出力の交流分を抽出して、その交流分をゲートオフ電圧ＶgLに重畳してゲートバスに印加すると言った極めて簡単、安価な手段によって、コモン電圧Ｖcom のコモン基準電圧Ｖciへの収束性を大幅に向上しクロストークを改善することができる。
【図面の簡単な説明】
【図１】請求項１及び２の実施例を示す回路図。
【図２】Ａは図１において、非選択期間の行の画素に注目したとき、ソース信号が外乱となってコモン電極５の電圧をゆさぶっている時のコモン電極の電圧Ｖcom を求めるための等価回路、ＢはＡのＣa ，Ｒa が大きい時の等価回路。
【図３】従来例１のＴＦＴ・ＬＣＤの回路図。
【図４】図３のタイミングチャート。
【図５】図３の１つの画素とコモン電極を中心とした、電極間容量を考慮した原理的な回路図。
【図６】図３のコモン電極の電圧Ｖcom を求めるためのＬＣＤの等価回路。
【図７】従来例２のＴＦＴ・ＬＣＤの回路図。
【図８】図７のコモン電極の電圧Ｖcom を求めるためのＬＣＤの等価回路。
【図９】図７のコモン電極の駆動電圧の波形図。
Claims (2)
- コモン電極にコモン電圧を印加する電圧入力端子及び該コモン電極の電圧をモニタするための電圧モニタ端子を設けたＴＦＴ（薄膜トランジスタ）・アクティブマトリクス型のＬＣＤパネルと、
前記電圧モニタ端子の電圧のみが入力される逆相入力端子、コモン基準電圧のみが入力される正相入力端子を有する差動増幅器を有し、前記コモン電極の電圧Ｖｃｏｍを前記コモン基準電圧に一致させるように前記差動増幅器の出力端子の電圧を前記電圧入力端子へ帰還するコモン電極駆動回路と、
水平同期信号に同期して、前記ＬＣＤパネルの列状のソースバス（信号バス）に画像信号（ソースバス信号）Ｖｓを供給するソースバスドライバと、
垂直同期信号に同期して前記ＬＣＤパネルの行状のゲートバス（走査バス）に、ゲートオン電圧及びゲートオフ電圧を切替え選択することによって生成されるゲート信号（走査信号）を供給するゲートバスドライバと、
前記コモン電極駆動回路の出力の交流分を抽出する抽出手段と、
該抽出手段によって抽出した交流分をゲートバスの前記ゲートオフ電圧に加算する加算手段と、を設け、
前記ゲートドライバは、前記加算手段によって前記交流分を加算されたゲートオフ電圧を前記ゲートバスの夫々へ供給して、前記ソースバス信号からのノイズリップルを小さくすることにより、
同じ列にある前記コモン電極と前記ソースバスとの間の第１のストレイ容量の夫々を並列接続した容量をＣｓとし、
前記ＬＣＤパネルに含まれる液晶表示素子に形成された画素電極と前記コモン電極との間の画素容量と、前記画素電極と次の行の前記ゲートバスとの間の付加容量との直列接続と、前記コモン電極と前記ゲートバスとの間の第２のストレイ容量とを並列接続した容量の全てを同じ列に関して更に並列接続した容量をＣｇとし、
ラプラス変数をＳとし、
前記差動増幅器のアンプゲインをＧとした場合に、以下の式
- 請求項１において、前記抽出手段はコンデンサを有し、前記コモン電極駆動回路の出力端子は前記コンデンサを介して前記ゲートバスドライバのゲートオフ電源入力端子に接続されていることを特徴とする液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12197398A JP4040168B2 (ja) | 1998-05-01 | 1998-05-01 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12197398A JP4040168B2 (ja) | 1998-05-01 | 1998-05-01 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11316366A JPH11316366A (ja) | 1999-11-16 |
| JP4040168B2 true JP4040168B2 (ja) | 2008-01-30 |
Family
ID=14824454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12197398A Expired - Fee Related JP4040168B2 (ja) | 1998-05-01 | 1998-05-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4040168B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4334353B2 (ja) | 2002-02-06 | 2009-09-30 | 三菱電機株式会社 | 画像表示装置 |
| KR101106346B1 (ko) | 2004-12-31 | 2012-01-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| CN101833922A (zh) * | 2009-03-12 | 2010-09-15 | 北京京东方光电科技有限公司 | 液晶显示器栅驱动电压控制装置 |
| US10319305B2 (en) | 2015-02-10 | 2019-06-11 | Sharp Kabushiki Kaisha | Display device and drive method therefor |
| JP2019133019A (ja) * | 2018-01-31 | 2019-08-08 | シャープ株式会社 | 液晶表示装置および表示方法 |
-
1998
- 1998-05-01 JP JP12197398A patent/JP4040168B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11316366A (ja) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI354968B (en) | Liquid crystal display and display panel thereof | |
| JP2626451B2 (ja) | 液晶表示装置の駆動方法 | |
| US6317109B1 (en) | Liquid crystal display apparatus with residual image eliminating function | |
| US8217926B2 (en) | Liquid crystal display having compensation circuit for reducing gate delay | |
| KR101285054B1 (ko) | 액정표시장치 | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| CN108428469B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
| US20100321365A1 (en) | Display panels | |
| CN109801587B (zh) | 驱动信号提供方法和提供电路、显示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JPH07253765A (ja) | 液晶アクティブマトリクス表示装置 | |
| JP3147104B2 (ja) | アクティブマトリクス型液晶表示装置とその駆動方法 | |
| US7528813B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| JP2629360B2 (ja) | 液晶表示装置の駆動方法 | |
| US11211027B2 (en) | Driving circuit of display panel, driving method thereof, and display panel | |
| CN100461248C (zh) | 共同电压修正电路与方法 | |
| JP4040168B2 (ja) | 液晶表示装置 | |
| JPH11231843A (ja) | 液晶表示装置 | |
| US20190080658A1 (en) | Display device | |
| JP3182350B2 (ja) | 液晶表示装置の駆動法 | |
| JP4612153B2 (ja) | 平面表示装置 | |
| KR100448936B1 (ko) | 게이트 오프 전압을 보상하는 액정 표시 장치용 구동 회로 및구동 방법 | |
| US11100876B2 (en) | Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus | |
| JP2001272959A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070531 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |