JP4334353B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4334353B2 JP4334353B2 JP2003566609A JP2003566609A JP4334353B2 JP 4334353 B2 JP4334353 B2 JP 4334353B2 JP 2003566609 A JP2003566609 A JP 2003566609A JP 2003566609 A JP2003566609 A JP 2003566609A JP 4334353 B2 JP4334353 B2 JP 4334353B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- electrode
- signal
- node
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 96
- 239000003990 capacitor Substances 0.000 claims description 67
- 230000005669 field effect Effects 0.000 claims description 46
- 210000002858 crystal cell Anatomy 0.000 claims description 40
- 238000002834 transmittance Methods 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 19
- 239000010408 film Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 4
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 4
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 4
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 3
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 3
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は画像表示装置に関し、特に、データ信号のリフレッシュが必要な画像表示装置に関する。
【０００２】
【従来の技術】
従来より、パーソナルコンピュータ、テレビ受像機、携帯電話機、携帯情報端末などにおいて、静止画や動画を表示するため液晶表示装置が用いられている。
【０００３】
図１７は、そのような液晶表示装置の要部を示す回路図である。図１７において、この液晶表示装置は、液晶セル７０、走査線７１、共通電位線７２、データ信号線７３および液晶駆動回路７４を備え、液晶駆動回路７４はＮ型ＴＦＴ（Thin Film Transistor）７５およびキャパシタ７６を含む。
【０００４】
Ｎ型ＴＦＴ７５は、データ信号線７３とデータ保持ノードＮ７５との間に接続され、そのゲートが走査線７１に接続される。キャパシタ７６は、データ保持ノードＮ７５と共通電位線７２との間に接続される。液晶セル７０の一方電極はデータ保持ノードＮ７５に接続され、その他方電極は基準電位ＶＲを受ける。共通電位線７２には共通電位ＶＣが与えられる。走査線７１は垂直走査回路（図示せず）によって駆動され、データ信号線７３は水平走査回路（図示せず）によって駆動される。
【０００５】
走査線７１が「Ｈ」レベルにされると、Ｎ型ＴＦＴ７５が導通し、データ保持ノードＮ７５がＮ型ＴＦＴ７５を介してデータ信号線７３のレベルに充電される。液晶セル７０は、たとえば、データ保持ノードＮ７５が「Ｈ」レベルの場合はその光透過率が最大になり、データ保持ノードＮ７５が「Ｌ」レベルの場合はその光透過率が最小になる。液晶セル７０は複数行複数列に配列されて１枚の液晶パネルを構成し、液晶パネルには１つの画像が表示される。
【０００６】
このような液晶表示装置では、Ｎ型ＴＦＴ７５が非導通にされている場合でも、データ保持ノードＮ７５の電荷が徐々にリークし、データ保持ノードＮ７５の電位が徐々に低下して液晶セル７０の光透過率が変化してしまう。そこで、図１８に示すように、所定時間ごとにデータ信号のリフレッシュすなわちデータ保持ノードＮ７５へのデータ信号の再書込が行なわれている。
【０００７】
【発明が解決しようとする課題】
しかし、従来の液晶表示装置では、複数の走査線７１を１本ずつ選択し、１本の走査線７１が選択されている間にその走査線７１に対応する各データ保持ノードＮ７５にデータ信号を再書込する必要があったので、データ信号のリフレッシュのための制御が複雑になるという問題があった。
【０００８】
それゆえに、この発明の主たる目的は、データ信号のリフレッシュを容易に行なうことが可能な画像表示装置を提供することである。
【０００９】
【課題を解決するための手段および発明の効果】
この発明に係る画像表示装置では、複数行複数列に配置され、各々が、データ保持ノードに書き込まれたデータ信号の電位に応じた明るさの画素を表示する複数の画素表示回路と、画像信号に従って各画素表示回路のデータ保持ノードにデータ信号を書込むデータ書込回路と、各画素表示回路に対応して設けられ、リフレッシュ信号に応答して対応の画素表示回路のデータ保持ノードに書き込まれたデータ信号のリフレッシュを行なうリフレッシュ回路を備えたものである。ここで、データ信号は、第１および第２の電位のうちのいずれかの電位を有する。リフレッシュ回路は、一方電極がデータ保持ノードの電位を受け、他方電極がリフレッシュ信号を受け、一方電極および他方電極間の電位差に応じて容量値が変化するキャパシタを含み、データ保持ノードの電位が第１および第２の電位間の予め定められた第３の電位よりも第１の電位側にある場合はリフレッシュ信号に応答してデータ保持ノードの電位を第１の電位にし、データ保持ノードの電位が第３の電位よりも第２の電位側にある場合はリフレッシュ信号に応答してデータ保持ノードの電位を維持する。したがって、リフレッシュ信号を与えればリフレッシュ回路によってデータ信号がリフレッシュされるので、データ信号のリフレッシュを容易に行なうことができる。
【００１０】
また、データ保持ノードの電位に応じてキャパシタの容量値が変化することを利用して、データ信号のリフレッシュを行なうか否かを選択することができる。
【００１１】
また好ましくは、キャパシタは、ゲート電極が一方電極にされ、第１および第２の電極のうちの少なくとも一方の電極が他方電極にされるＮチャネル電界効果トランジスタを含む。この場合は、キャパシタの一方電極および他方電極間に正電圧が印加されると、キャパシタの容量値が大きくなる。
【００１２】
また好ましくは、キャパシタは、ゲート電極が他方電極にされ、第１および第２の電極のうちの少なくとも一方の電極が一方電極にされるＰチャネル電界効果トランジスタを含む。この場合は、キャパシタの他方電極および一方電極間に負電圧が印加されると、キャパシタの容量値が大きくなる。
【００１３】
また好ましくは、リフレッシュ回路は、さらに、キャパシタの一方電極とデータ保持ノードとの間に接続され、ゲート電極が第１の駆動電位を受ける第１の電界効果トランジスタと、第１の電極が第２の駆動電位を受け、その第２の電極がデータ保持ノードに接続され、ゲート電極がキャパシタの一方電極に接続される第２の電界効果トランジスタとを含む。この場合はリフレッシュ信号に応答してキャパシタの一方電極の電位が所定電位を超えたときは第２の電界効果トランジスタが導通してデータ信号がリフレッシュされ、リフレッシュ信号に応答してキャパシタの一方電極の電位が所定電位を超えなかったときは第２の電界効果トランジスタは導通せず、データ信号はリフレッシュされない。
【００１４】
また好ましくは、第２の駆動電位は第１の電位に等しい。リフレッシュ信号は第１および第２の電位のうちのいずれかの電位を有する。リフレッシュ信号は、リフレッシュ回路にデータ信号のリフレッシュを行なわせるときに、第２の電位から第１の電位に変化する。この場合は、第２の電界効果トランジスタが導通したことに応じてデータ信号は第１の電位にリフレッシュされる。
【００１５】
また好ましくは、リフレッシュ回路は、さらに、第２の駆動電位のノードと第２の電界効果トランジスタの第１の電極との間に介挿され、ゲート電極がリフレッシュ信号を受ける第３の電界効果トランジスタを含む。この場合は、第２の駆動電位のノードからデータ保持ノードへのリーク電流の低減化を図ることができる。
【００１６】
また好ましくは、第２の駆動電位は第１の電位に等しい。リフレッシュ信号は、第１の電位と第３の電界効果トランジスタのしきい値電圧との和の第４の電位と、第２の電位とのうちのいずれかの電位を有する。リフレッシュ信号は、リフレッシュ回路にデータ信号のリフレッシュを行なわせるときに、第２の電位から第４の電位に変化する。この場合は、第２および第３の電界効果トランジスタが導通したことに応じてデータ信号は第１の電位にリフレッシュされる。また、第３の電界効果トランジスタにおいて電圧降下が発生するのを防止することができる。
【００１７】
また好ましくは、第２の駆動電位は、リフレッシュ信号が第４の電位にされる期間を含む所定期間だけ第１の電位にされる。この場合は、第２の駆動電位のノードからデータ保持ノードへのリーク電流の一層の低減化を図ることができる。
【００１８】
また好ましくは、リフレッシュ回路は、さらに、第２の駆動電位のノードと第２の電界効果トランジスタの第１の電極との間に介挿され、ゲート電極がリフレッシュ信号に同期した制御信号を受ける第３の電界効果トランジスタを含む。この場合は、第２の駆動電位のノードからデータ保持ノードへのリーク電流の低減化を図ることができる。
【００１９】
また好ましくは、第２の駆動電位は第１の電位に等しい。リフレッシュ信号は、第１の電位と、第２の電位を第１の電位側に予め定められた第１の電圧だけレベルシフトさせた第４の電位とのうちのいずれかの電位を有する。リフレッシュ信号は、リフレッシュ回路にデータ信号のリフレッシュを行なわせるときに、第４の電位から第１の電位に変化する。制御信号は、第１の電位と第３のトランジスタのしきい値電圧との和の第５の電位と、第２の電位を第１の電位と反対側に予め定められた第２の電圧だけレベルシフトさせた第６の電位とのうちのいずれかの電位を有する。制御信号は、リフレッシュ回路にデータ信号のリフレッシュを行なわせるときに、第６の電位から第５の電位に変化する。この場合は、第２および第３の電界効果トランジスタが導通したことに応じてデータ信号は第１の電位にリフレッシュされる。また、データ信号のリフレッシュを行わない場合におけるデータ保持ノードの電位変動を小さく抑えることができる。
【００２０】
また好ましくは、第２の駆動電位は、リフレッシュ信号および制御信号の各々が第１の電位にされる期間を含む所定期間だけ第１の電位にされる。この場合は、第２の駆動電位のノードからデータ保持ノードへのリーク電流の一層の低減化を図ることができる。
【００２１】
また好ましくは、さらに、データ保持ノードと基準電位のノードとの間に接続されたキャパシタが設けられる。この場合は、データ保持ノードの電位がキャパシタによって保持されるので、データ保持ノードの電位変化が小さくなる。
【００２２】
また好ましくは、各画素表示回路は、一方電極がデータ保持ノードに接続され、他方電極が駆動電位を受け、光透過率がデータ保持ノードの電位に応じて変化する液晶セルを含む。この場合は、液晶セルの光透過率によって画素の明るさが変化する。
【００２３】
また好ましくは、各画素表示回路は、ゲート電極がデータ保持ノードに接続され、第１の電極が基準電位を受ける電界効果トランジスタと、一方電極が電界効果トランジスタの第２の電極に接続され、他方電極が駆動電位を受け、光透過率が電界効果トランジスタの導通／非導通に応じて変化する液晶セルを含む。この場合は、データ保持ノードの電位が電界効果トランジスタのしきい値電位を超えるか否かによって電界効果トランジスタが導通または非導通状態になり、液晶セルの光透過率が最大または最小になる。
【００２４】
また好ましくは、各画素表示回路は、ゲート電極がデータ保持ノードに接続され、第１の電極が第１の駆動電位を受ける電界効果トランジスタと、リセット信号に応答して所定のノードに第２の駆動電位を与え、セット信号に応答して電界効果トランジスタの第２の電極と所定のノードとを接続する切換回路と、一方電極が所定のノードに接続され、他方電極が基準電位を受け、光透過率が所定のノードの電位に応じて変化する液晶セルを含む。この場合は、データ保持ノードにデータ信号を書込んだ後は、リセット信号およびセット信号を交互に入力することにより所定のノードを第１または第２の駆動電位にすることができ、液晶セルの光透過率を最大または最小にすることができる。
【００２５】
また好ましくは、各画素表示回路は、ゲート電極がデータ保持ノードに接続された電界効果トランジスタと、駆動電位のノードと基準電位のノードとの間に電界効果トランジスタと直列接続され、光強度が電界効果トランジスタに流れる電流に応じて変化する発光素子を含む。この場合は、発光素子の光強度によって画素の明るさが変化する。
【００２６】
また好ましくは、データ書込回路は、それぞれ複数行に対応して設けられた複数の走査線と、それぞれ複数列に対応して設けられた複数のデータ信号線と、各画素表示回路に対応して設けられ、対応の画素表示回路のデータ保持ノードと対応のデータ信号線との間に接続され、ゲート電極が対応の走査線に接続された電界効果トランジスタと、複数の走査線を順次選択し、選択した走査線を選択レベルにしてその走査線に対応する各電界効果トランジスタを導通させる垂直走査回路と、垂直走査回路によって１本の走査線が選択されている間に複数のデータ信号線を順次選択し、画像信号に従って、選択したデータ信号線に第１および第２の電位のうちのいずれかの電位を与える水平走査回路とを含む。この場合は、２次元の画像を表示することができる。
【００２７】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置１の全体構成を示す回路ブロック図である。図１において、このカラー液晶表示装置１は、液晶パネル２、垂直走査回路８および水平走査回路１１を備え、外部から与えられた電源電位ＶＤＤおよび接地電圧ＶＳＳによって駆動される。
【００２８】
液晶パネル２は、複数行複数列に配置された複数の液晶セル３と、各行に対応して設けられた走査線５および共通電位線６と、各列に対応して設けられたデータ信号線７とを含む。
【００２９】
液晶セル３は、各行において３つずつ予めグループ化されている。各グループの３つの液晶セル２には、それぞれＲ，Ｇ，Ｂのカラーフィルタが設けられている。各グループの３つの液晶セル３は、１つの画素４を構成している。
【００３０】
各共通電位線６には、外部から共通電位ＶＣが与えられる。また、液晶パネル２には、外部からリフレッシュ信号ＲＥＦおよび駆動電位Ｖ１，Ｖ２，Ｖ３が与えられる。
【００３１】
垂直走査回路８は、シフトレジスタ回路９およびバッファ回路１０を含む。シフトレジスタ回路９は、外部から与えられた水平および垂直同期信号ＳＮ１に同期して、液晶パネル２の複数の走査線５を順次選択するための信号を生成する。バッファ回路１０は、シフトレジスタ回路９の出力信号をバッファ処理して選択された走査線５に与える。したがって、液晶パネル２の複数の走査線５は、所定時間ずつ順次選択レベルの「Ｈ」レベルにされる。走査線５が選択レベルの「Ｈ」レベルにされると、その走査線５に対応する各画素４が活性化される。
【００３２】
水平走査回路１１は、シフトレジスタ回路１２、バッファ回路１４および複数のスイッチ１４を含む。複数のスイッチ１４は、それぞれ複数のデータ信号線７に対応して設けられ、液晶セル２のグループに対応して予め３つずつグループ化されている。各グループの３つのスイッチ１４の一方電極はそれぞれＲ，Ｇ，Ｂのデータ信号ＤＲ，ＤＧ，ＤＢを受け、それらの他方電極はそれぞれ対応の３つのデータ信号線７に接続される。シフトレジスタ回路１２は、外部から与えられた水平同期信号ＳＮ２に同期して、複数のスイッチグループを所定時間ずつ順次選択するための信号を生成する。バッファ回路１０は、シフトレジスタ回路１２の出力信号をバッファ処理し、選択されたグループの各スイッチ１４の制御端子に与えて各スイッチ１４を導通させる。したがって、データ信号ＤＲ，ＤＧ，ＤＢは、選択された行の複数の画素４に順次与えられる。
【００３３】
垂直走査回路８および水平走査回路１１によって液晶パネル２の全画素４が走査されると、液晶パネル２には１つの画像が表示される。
【００３４】
図２は、各液晶セル３に対応して設けられた液晶駆動回路２０の構成を示す回路図である。図２において、この液晶駆動回路２０は、エンハンスメント型Ｎ型ＴＦＴ２１〜２４とキャパシタ２５，２６とを含み、対応の液晶セル３、走査線５、共通電位線６およびデータ信号線７に接続されるとともに、リフレッシュ信号ＲＥＦおよび駆動電位Ｖ１，Ｖ２を受ける。図２では、Ｒ，Ｇ，ＢのうちのＲに対応する液晶駆動回路２０が示されている。
【００３５】
Ｎ型ＴＦＴ２１は、対応のデータ信号線７とデータ保持ノードＮ２１との間に接続され、そのゲートが対応の走査線５に接続される。キャパシタ２６は、データ保持ノードＮ２１と共通電位線６との間に接続される。Ｎ型ＴＦＴ２４は、対応の液晶セル３の一方電極と共通電位線６との間に接続され、そのゲートはデータ保持ノードＮ２１に接続される。液晶セル３の他方電極は駆動電位Ｖ３を受ける。
【００３６】
走査線５が選択レベルの「Ｈ」レベルにされるとＮ型ＴＦＴ２１が導通し、データ保持ノードＮ２１がデータ信号線７の電位に充電される。走査線５が非選択レベルの「Ｌ」レベルにされるとＮ型ＴＦＴ２１が非導通になり、データ保持ノードＮ２１の電位はキャパシタ２６によって保持される。
【００３７】
データ保持ノードＮ２１が「Ｈ」レベルの場合は、Ｎ型ＴＦＴ２４が導通して液晶セル３の電極間に駆動電圧Ｖ３−ＶＣが印加され、液晶セル３の光透過率がたとえば最大になる。データ保持ノードＮ２１が「Ｌ」レベルの場合は、Ｎ型ＴＦＴ２４が非導通になって液晶セル３の電極間に駆動電圧は印加されず、液晶セル３の光透過率がたとえば最小になる。
【００３８】
データ保持ノードＮ２１の電荷が徐々にリークしてデータ保持ノードＮ２１の電位が徐々に低下するので、所定の時間ごとにデータ信号のリフレッシュ（再書込）をする必要がある。Ｎ型ＴＦＴ２２，２３およびキャパシタ２５は、リフレッシュ回路を構成している。
【００３９】
Ｎ型ＴＦＴ２２は、ノードＮ２２とデータ保持ノードＮ２１との間に接続され、そのゲートは駆動電位Ｖ２を受ける。駆動電位Ｖ２は、データ信号ＤＲの「Ｈ」レベルＶＨにＮ型ＴＦＴのしきい値電圧ＶＴＮを加えた電位ＶＨ＋ＶＴＮに設定されている。したがって、Ｎ型ＴＦＴ２２のしきい値電圧ＶＴＮによる電圧降下は発生せず、ノードＮ２１とＮ２２の電位は同じになる。
【００４０】
Ｎ型ＴＦＴ２３のドレインは駆動電位Ｖ１を受け、そのソースはデータ保持ノードＮ２１に接続され、そのゲートはノードＮ２２に接続される。駆動電位Ｖ１は、データ信号ＤＲの「Ｈ」レベルＶＨ以上の所定の電位に設定される。ここでは、Ｖ１＝ＶＨとする。ノードＮ２１とＮ２２の電位が等しい場合はＮ型ＴＦＴ２３は非導通になっている。ノードＮ２２の電位がＶＨ＋ＶＴＮ以上に高くなると、Ｎ型ＴＦＴ２３が導通してデータ保持ノードＮ２１がＶ１＝ＶＨにされる。
【００４１】
キャパシタ２５は、Ｎ型ＴＦＴ（エンハンスメント型）構造のキャパシタであり、そのゲートはノードＮ２２に接続され、そのソースはリフレッシュ信号ＲＥＦを受ける。キャパシタ２５のゲート−ソース間電圧がＮ型ＴＦＴのしきい値電圧ＶＴＮよりも高い場合は、キャパシタ２５は所定の容量値を有する。キャパシタ２５のゲート−ソース間電圧がＮ型ＴＦＴのしきい値電圧ＶＴＮよりも低い場合は、キャパシタ２５の容量値は寄生容量分の微小な値になる。
【００４２】
図３は、キャパシタ２５の構成を示す断面図である。図３において、ガラス基板３０の表面の所定領域に真性ポリシリコン膜３１が形成される。次いで、真性ポリシリコン膜３１の一部を覆うようにしてゲート絶縁膜３２が形成され、さらにゲート絶縁膜３２上にゲート電極３３が積層される。真性ポリシリコン膜３１のうちのゲート絶縁膜３２およびゲート電極３３で覆われていない部分にＮ型不純物が注入されてソース領域３１ｓが形成される。次に、全領域を覆うようにして層間絶縁膜３４が形成され、層間絶縁膜３４の表面からゲート電極３３の表面に向けてコンタクトホールＣＨ１が開孔され、層間絶縁膜３４の表面からソース領域３１ｓの表面に向けてコンタクトホールＣＨ２が開孔される。次いで、コンタクトホールＣＨ１，ＣＨ２を覆うようにしてそれぞれアルミ電極３５，３６が形成される。アルミ電極３５（ゲート）はノードＮ２２に接続され、アルミ電極（ソース）３６はリフレッシュ信号ＲＥＦを受ける。
【００４３】
ゲート−ソース間のＮ型ＴＦＴにしきい値電圧ＶＴＮよりも高い電圧が印加されると、ゲート電極３３の下の真性ポリシリコン膜３１の表面にＮ型チャネル層が形成され、ゲート−ソース間に所定の容量値が発生する。
【００４４】
ゲート−ソース間の電圧がＮ型ＴＦＴのしきい値電圧ＶＴＮよりも低い場合は、真性ポリシリコン膜３１の表面にＮ型チャネル層が形成されないので、ゲート−ソース間の容量値は寄生容量分の微小な値になる。
【００４５】
なお、通常のＴＦＴと同様に真性ポリシリコン膜の表面中央部にゲート絶縁膜を介してゲート電極を形成するとともにゲート電極の両側に不純物を注入してソース領域およびドレイン領域を形成したうえで、ゲート電極を一方のアルミ電極に接続するとともにソース領域およびドレイン領域を他方のアルミ電極に共通接続してキャパシタを構成しても良い。
【００４６】
図４は、データ信号ＤＲが「Ｈ」レベルＶＨの場合における液晶駆動回路２０の動作を示すタイムチャートである。図４において、初期状態では、走査線５の電位Ｖ５は「Ｌ」レベルにされ、データ信号ＤＲは「Ｌ」レベルＶＬにされ、ノードＮ２１，Ｎ２２は「Ｌ」レベルＶＬにリセットされ、リフレッシュ信号ＲＥＦは「Ｌ」レベルにされている。
【００４７】
ある時刻ｔ０においてデータ信号ＤＲが「Ｌ」レベルＶＬから「Ｈ」レベルＶＨに立上げられ、次いで時刻ｔ１において走査線５の電位Ｖ５が「Ｌ」レベルから「Ｈ」レベルに立上げられる。これにより、Ｎ型ＴＦＴ２１が導通し、ノードＮ２１，Ｎ２２が「Ｌ」レベルＶＬから「Ｈ」レベルＶＨに立上げられる。所定時間後に走査線５の電位Ｖ５が「Ｌ」レベルに立下げられ、次いでデータ信号ＤＲも「Ｌ」レベルに立下げられる。走査線５の電位Ｖ５が「Ｌ」レベルに立上げられると、Ｎ型ＴＦＴ２１が非導通になり、ノードＮ２１，Ｎ２２の電位はキャパシタ２６によって保持される。データ保持ノードＮ２２の電位ＶＨはＮ型ＴＦＴ２４のしきい値電位ＶＴＮよりも高いので、Ｎ型ＴＦＴ２４が導通し、液晶セル３の電極間に駆動電圧Ｖ３−ＶＣが印加され、液晶セル３の光透過率がたとえば最大になる。
【００４８】
この状態で放置すると、リーク電流によってノードＮ２１，Ｎ２２の電位が徐々に低下する。ノードＮ２１の電位がＮ型ＴＦＴ２４のしきい値電位ＶＴＮよりも低下すると、Ｎ型ＴＦＴ２４が非導通になって液晶セル３の光透過率が最大値から最小値に変化してしまう。そこで、ノードＮ２１，Ｎ２２の電位がＮ型ＴＦＴ２４のしきい値電位ＶＴＮよりも低下する前の所定の時刻ｔ２にデータ信号のリフレッシュを行なう。
【００４９】
時刻ｔ２では、ノードＮ２１，Ｎ２２の電位はＮ型ＴＦＴのしきい値電位ＶＴＮよりも高いので、キャパシタ２５の真性ポリシリコン膜３１にはＮ型チャネル層が発生しており、キャパシタ２５は所定の容量値を有する。時刻ｔ２においてリフレッシュ信号ＲＥＦが「Ｌ」レベルＶＬから「Ｈ」レベルＶＨに立上げられると、容量結合によってノードＮ２２の電位が昇圧電位ＶＰ（≧ＶＨ＋ＶＴＮ）に昇圧され、Ｎ型ＴＦＴ２３が導通してノードＮ２１が駆動電位Ｖ１＝ＶＨに立上げられる。これにより、データ保持ノードＮ２１の電位ＶＨがリフレッシュされたことになる。時刻ｔ３においてリフレッシュ信号ＲＥＦが「Ｈ」レベルＶＨから「Ｌ」レベルＶＬに立下げられると、容量結合によってノードＮ２１，Ｎ２２の電位が立下げられるが、キャパシタ２６の容量値はキャパシタ２５の容量値よりも十分に大きいので、ノードＮ２１，Ｎ２２の電位は「Ｈ」レベルＶＨに維持される。
【００５０】
図５は、データ信号ＤＲが「Ｌ」レベルＶＬの場合における液晶駆動回路２０の動作を示すタイムチャートである。図５において、データ信号ＤＲは「Ｌ」レベルＶＬに固定される。したがって、時刻ｔ１において走査線５の電位Ｖ５が所定時間だけ「Ｈ」レベルに立上げられ、Ｎ型ＴＦＴ２１が所定時間だけ導通しても、ノードＮ２１，Ｎ２２は「Ｌ」レベルＶＬに保持される。
【００５１】
時刻ｔ１から所定時間経過後の時刻ｔ２では、ノードＮ２１，Ｎ２２の電位はＮ型ＴＦＴのしきい値電位ＶＴＮよりも低いので、キャパシタ２５の真性ポリシリコン膜３１にはＮ型チャネル層は発生しておらず、キャパシタ２５の容量値は寄生容量分の微小な値になっている。したがって、時刻ｔ２においてリフレッシュ信号ＲＥＦが「Ｌ」レベルＶＬから「Ｈ」レベルＶＨに立上げられても、ノードＮ２１，Ｎ２２はほぼ「Ｌ」レベルＶＬに保持される。したがって、この場合はデータ保持ノードＮ２１の電位のリフレッシュは行われない。時刻ｔ３においてリフレッシュ信号ＲＥＦが「Ｈ」レベルＶＨから「Ｌ」レベルＶＬに立下げられても、キャパシタ２５の容量値は小さいので、ノードＮ２１，Ｎ２２は「Ｌ」レベルＶＬに保持される。
【００５２】
この実施の形態１では、データ信号のリフレッシュ時に走査線５およびデータ信号線７を駆動する必要がないので、リフレッシュ制御を容易に行なうことができる。また、データ信号のリフレッシュ時に垂直走査回路８および水平走査回路１１を動作させる必要がないので、消費電力の低減化を図ることができる。
【００５３】
図６の変更例では、Ｎ型ＴＦＴ構造のキャパシタ２５がＰ型ＴＦＴ（エンハンスメント型）構造のキャパシタ３７で置換される。キャパシタ３７は、図７に示すように、キャパシタ２５のＮ型ソース領域３１ｓをＰ型ソース領域３１ｓ′で置換したものである。キャパシタ３７のゲートはリフレッシュ信号ＲＥＦを受け、そのソースはノードＮ２２に接続される。この変更例でも、実施の形態１と同じ効果が得られる。
【００５４】
［実施の形態２］
実施の形態１では、ノードＮ２１，Ｎ２２が「Ｌ」レベルＶＬの場合はＮ型ＴＦＴ２３は非導通になると説明した。しかし、Ｎ型ＴＦＴ２３の特性のばらつきにより、ゲート−ソース間電圧が０ＶでもＮ型ＴＦＴ２３に微小な電流（オフ電流）が流れる場合がある。この場合は、微小な電流によってノードＮ２１，Ｎ２２の電位が徐々に上昇し、ノードＮ２１，Ｎ２２がＮ型ＴＦＴ２４のしきい値電圧ＶＴＮを超えてしまうこともあり得る。この実施の形態２では、この問題の解決を図る。
【００５５】
図８は、この発明の実施の形態２によるカラー液晶表示装置の液晶駆動回路４０の構成を示す回路図であって、図２と対比される図である。図８を参照して、この液晶駆動回路４０が図２の液晶駆動回路２０と異なる点は、Ｎ型ＴＦＴ４１が追加されている点と、リフレッシュ信号ＲＥＦの代わりにリフレッシュ信号ＲＥＦ′が与えられている点である。Ｎ型ＴＦＴ４１のドレインは駆動電位Ｖ１を受け、そのソースはＮ型ＴＦＴ２３のドレイン（ノードＮ２３）に接続され、そのゲートはリフレッシュ信号ＲＥＦ′を受ける。リフレッシュ信号ＲＥＦ′がリフレッシュ信号ＲＥＦと異なる点は、図９に示すように、その「Ｈ」レベルがＶＨではなくＶＨ＋ＶＴＮ以上の所定電位ＶＨ′である点である。
【００５６】
図８において、ノードＮ２１，Ｎ２２が「Ｌ」レベルの場合においてリフレッシュ信号ＲＥＦ′を「Ｌ」レベルＶＬ（０Ｖ）にしたときは、Ｎ型ＴＦＴ２３，４１に微小なオフ電流が流れてノードＮ２１，Ｎ２３の電位が徐々に上昇する。しかし、ノードＮ２３の電位が上昇すると、Ｎ型ＴＦＴ４１のゲート−ソース間の電圧が負電圧になるため、Ｎ型ＴＦＴ４１にオフ電流が流れなくなってノードＮ２１，Ｎ２３の電位上昇が停止する。
【００５７】
リフレッシュ信号ＲＥＦ′を「Ｈ」レベルＶＨ′にしたときは、Ｎ型ＴＦＴ４１が導通する。このとき、リフレッシュ信号ＲＥＦ′の「Ｈ」レベルＶＨ′をＶＨ＋ＶＴＮ以上にしたので、Ｎ型ＴＦＴ４１のしきい値電圧ＶＴＮによる電圧降下は生じることはない。
【００５８】
なお、Ｎ型ＴＦＴ構造のキャパシタ２５を図６および図７で示したＰ型ＴＦＴ構造のキャパシタ３７で置換してもよいことは言うまでもない。
【００５９】
また、データ保持ノードＮ２１が「Ｌ」レベルの場合においてリフレッシュ信号ＲＥＦ′が「Ｌ」レベルから「Ｈ」レベルに立上げられたときに、キャパシタ２５の微小な容量値によってノードＮ２１，Ｎ２２の電位が若干上昇する。このときのノードＮ２１，Ｎ２２の電位上昇をより小さくするためには、キャパシタ２５の真性ポリシリコン膜３１にＮ型チャネル層が発生し難い条件にしてキャパシタ２５の容量値を最小にする必要がある。そこで、リフレッシュ信号ＲＥＦ′の「Ｌ」レベルをＶＬ（０Ｖ）ではなく正の電位のＶＬ′（たとえば１Ｖ）にし、キャパシタ２５のゲート−ソース間電圧を負電圧に維持してもよい。
【００６０】
また、図１０の変更例では、液晶駆動回路４０のＮ型ＴＦＴ４１のドレインに、駆動電位Ｖ１の代わりにリフレッシュ信号ＲＥＦ１が与えられる。リフレッシュ信号ＲＥＦ１は、図１１に示すように、リフレッシュ信号ＲＥＦ′が「Ｈ」レベルＶＨ′になる期間（時刻ｔ２〜ｔ３）およびその前後の所定時間のみ「Ｈ」レベルＶＨにされ、それ以外の期間は「Ｌ」レベルＶＬにされる信号である。したがって、Ｎ型ＴＦＴ２３，４１のリーク電流をより小さくすることができる。なお、この変更例でも、Ｎ型ＴＦＴ構造のキャパシタ２５を図６および図７に示したＰ型ＴＦＴ構造のキャパシタ３７で置換してもよいことは言うまでもない。
【００６１】
また、図１２の変更例では、液晶駆動回路４０のＮ型ＴＦＴ４１のゲートとキャパシタ２５のソースとが切離され、キャパシタ２５のソースにリフレッシュ信号ＲＥＦ″が与えられ、Ｎ型ＴＦＴ４１のゲートにリフレッシュ信号ＲＥＦ２が与えられ、Ｎ型ＴＦＴ４１のドレインにリフレッシュ信号ＲＥＦ１が与えられる。図１３に示すように、信号ＲＥＦ″の「Ｌ」レベルはＶＬ＝０Ｖではなく正電位ＶＬ″＝ＶＬ＋ΔＶ１であり、信号ＲＥＦ″の「Ｈ」レベルはＶＨである。ΔＶ１は、たとえば１Ｖである。これにより、ノードＮ２１，Ｎ２２が「Ｌ」レベルの場合のキャパシタ２５の容量値をより小さくすることができる。また、信号ＲＥＦ２の「Ｌ」レベルはＶＬ＝０Ｖではなく負電位ＶＬ′＝ＶＬ−ΔＶ２であり、信号ＲＥＦ２の「Ｈ」レベルはＶＨ′である。ΔＶ２は、たとえば１Ｖである。これにより、信号ＲＥＦ２が「Ｌ」レベルＶＬ′の場合におけるＮ型ＴＦＴ４１のリーク電流をより小さくすることができる。
【００６２】
［実施の形態３］
図１４は、この発明の実施の形態３によるカラー液晶表示装置の要部を示す回路図であって、図２と対比される図である。
【００６３】
図１４において、このカラー液晶表示装置が実施の形態１のカラー液晶表示装置１と異なる点は、液晶駆動回路２０が液晶駆動回路５０で置換され、セット線５４およびリセット線５５が追加され、駆動電位ＶＣ′および基準電位ＶＬＣが導入されている点である。セット線５４およびリセット線５５は、たとえば垂直走査回路によって駆動される。
【００６４】
液晶駆動回路５０は、液晶駆動回路２０にＮ型ＴＦＴ５１，５２およびキャパシタ５３を追加したものである。キャパシタ２６は、ノードＮ２１とＮ２４の間に接続される。ノードＮ２４は、外部から与えられた駆動電位ＶＣ′＝ＶＬを受ける。データ保持ノードＮ２１の電位は、キャパシタ２６によって保持される。
【００６５】
Ｎ型ＴＦＴ２４，５１は、ノードＮ２４とＮ５１との間に直列接続される。Ｎ型ＴＦＴ２４のゲートは、データ保持ノードＮ２１に接続される。Ｎ型ＴＦＴ５１のゲートは、セット線５４介してセット信号ＳＴを受ける。
【００６６】
セット信号ＳＴが非選択レベルの「Ｌ」レベルの場合は、Ｎ型ＴＦＴ５１は非導通になる。セット信号ＳＴが選択レベルの「Ｈ」レベルにされると、Ｎ型ＴＦＴ５１が導通する。データ保持ノードＮ２１が「Ｌ」レベルの場合は、Ｎ型ＴＦＴ２４は非導通になり、ノードＮ５１は駆動電位Ｖ３のまま変化しない。データ保持ノードＮ２１が「Ｈ」レベルの場合は、Ｎ型ＴＦＴ２４は導通し、ノードＮ５１は駆動電位ＶＣ′にセットされる。
【００６７】
Ｎ型ＴＦＴ５２のドレインは駆動電位Ｖ３＝ＶＨを受け、そのソースはノードＮ５１に接続され、そのゲートはリセット線５５を介してリセット信号ＲＳＴを受ける。キャパシタ５３は、ノードＮ５１と共通電位線６との間に接続される。
【００６８】
リセット信号ＲＳＴが非選択レベルの「Ｌ」レベルの場合は、Ｎ型ＴＦＴ５２は非導通になり、ノードＮ５１の電位はそのまま保持される。リセット信号ＲＳＴが選択レベルの「Ｈ」レベルにされると、Ｎ型ＴＦＴ５２が導通し、ノードＮ５１は駆動電位Ｖ３にリセットされる。
【００６９】
液晶セル３の一方電位はノードＮ５１に接続され、その他方電極は基準電位ＶＬＣ＝ＶＬを受ける。ノードＮ５１が駆動電位Ｖ３にリセットされた場合は、液晶セル３の光透過率はたとえば最大になり、ノードＮ５１が駆動電位ＶＣ′にセットされた場合は液晶セル３の光透過率はたとえば最小になる。
【００７０】
次に、このカラー液晶表示装置の動作について説明する。データ書込期間は、走査線５が選択レベルの「Ｈ」レベルにされてＮ型ＴＦＴ２１が導通し、データ信号線７の電位がデータ保持ノードＮ２１に書込まれる。走査線５が非選択レベルの「Ｌ」レベルにされると、Ｎ型ＴＦＴ２１が非導通になり、データ保持ノードＮ２１の電位はキャパシタ２６によって保持される。
【００７１】
データ保持期間は、所定時間Ｔ１ごとにリセット信号ＲＳＴおよびセット信号ＳＴを所定時間Ｔ２（Ｔ２＜Ｔ１）ずつ順次「Ｈ」レベルにする。これにより、データ保持ノードＮ２１が「Ｈ」レベルの場合はノードＮ５１が駆動電位ＶＣ′にセットされ、データ保持ノードＮ２１が「Ｌ」レベルの場合はノードＮ５１が駆動電位Ｖ３にリセットされる。
【００７２】
データ保持ノードＮ２１の電位はリーク電流によって徐々に変化するので、データ保持期間においては所定時間Ｔ３（Ｔ３＞Ｔ１）ごとにデータのリフレッシュを行なう必要がある。データ信号のリフレッシュは、Ｎ型ＴＦＴ２２，２３およびキャパシタ２５を用いて行なわれる。データ信号のリフレッシュ方法は実施の形態１と同じであるので、その説明は繰返さない。
【００７３】
この実施の形態３でも、実施の形態１と同じ効果が得られる。
【００７４】
［実施の形態４］
図１５は、この発明の実施の形態４によるカラー液晶表示装置の液晶駆動回路６０を示す回路図であって、図２と対比される図である。
【００７５】
図１５を参照して、この液晶駆動回路６０が図２の液晶駆動回路２０と異なる点は、Ｎ型ＴＦＴ２４が削除されている点である。液晶セル３の一方電極は、データ保持ノードＮ２１に直接接続される。
【００７６】
データ保持ノードＮ２１が「Ｈ」レベルＶＨの場合は、液晶セル３の電極間電圧が０Ｖにあって液晶セル３の光透過率はたとえば最小になる。データ保持ノードＮ２１が「Ｌ」レベルの場合は、液晶セル３の電極間電圧がＶＨになって液晶セル３の光透過率はたとえば最大になる。データ保持ノードＮ２１の電位は、Ｎ型ＴＦＴ２２，２３およびキャパシタ２５を用いてリフレッシュされる。
【００７７】
この実施の形態４でも、実施の形態１と同じ効果が得られる。
【００７８】
［実施の形態５］
図１６は、この発明の実施の形態５による画像表示装置の要部を示す回路図であって、図２と対比される図である。
【００７９】
図１６を参照して、この画像表示装置が実施の形態１のカラー液晶表示装置１と異なる点は、液晶セル３が有機ＥＬ（electroluminescence）素子６１で置換されている点である。有機ＥＬ素子６１は、電源電位ＶＤＤのノードと駆動回路２０のＮ型ＴＦＴ２４のドレインとの間に接続される。
【００８０】
データ保持ノードＮ２１が「Ｈ」レベルの場合は、Ｎ型ＴＦＴ２４が導通し、有機ＥＬ素子６１に電流が流れて有機ＥＬ素子６１が発光する。データ保持ノードＮ２１が「Ｌ」レベルの場合は、Ｎ型ＴＦＴ２４が非導通になって有機ＥＬ素子６１に電流が流れず、有機ＥＬ素子６１は発光しない。データ保持ノードＮ２１の電位は、Ｎ型ＴＦＴ２２，２３およびキャパシタ２５によってリフレッシュされる。
【００８１】
この実施の形態５でも、実施の形態１と同じ効果が得られる。
【００８２】
なお、有機ＥＬ素子６１をＮ型ＴＦＴ２４のソースと共通電位線６との間に介挿し、Ｎ型ＴＦＴ２４のドレインに電源電位ＶＤＤを与えても同じ効果が得られる。
【００８３】
また、有機ＥＬ素子６１の代わりに、他の表示素子を用いてもよい。
【００８４】
また、以上の実施の形態および変更例を適宜組合わせてもよいことは言うまでもない。
【００８５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるカラー液晶表示装置の全体構成を示す回路ブロック図である。
【図２】 図１に示した各液晶セルに対応して設けられる液晶駆動回路の構成を示す回路図である。
【図３】 図２に示したキャパシタ２５の構成を示す断面図である。
【図４】 図２に示した液晶駆動回路の動作を説明するためのタイムチャートである。
【図５】 図２に示した液晶駆動回路の動作を説明するための他のタイムチャートである。
【図６】 実施の形態１の変更例を示す回路図である。
【図７】 図６に示したキャパシタ３７の構成を示す断面図である。
【図８】 この発明の実施の形態２によるカラー液晶表示装置の要部を示す回路図である。
【図９】 図８に示した液晶駆動回路の動作を説明するためのタイムチャートである。
【図１０】 実施の形態２の変更例を示す回路図である。
【図１１】 図１０に示した液晶駆動回路の動作を説明するためのタイムチャートである。
【図１２】 実施の形態２の他の変更例を示す回路図である。
【図１３】 図１２に示した液晶駆動回路の動作を説明するためのタイムチャートである。
【図１４】 この発明の実施の形態３によるカラー液晶表示装置の要部を示す回路図である。
【図１５】 この発明の実施の形態４によるカラー液晶表示装置の要部を示す回路図である。
【図１６】 この発明の実施の形態５による画像表示装置の要部を示す回路図である。
【図１７】 従来の液晶表示装置の要部を示す回路図である。
【図１８】 従来の液晶表示装置の問題点を説明するためのタイムチャートである。
【発明の属する技術分野】
この発明は画像表示装置に関し、特に、データ信号のリフレッシュが必要な画像表示装置に関する。
【０００２】
【従来の技術】
従来より、パーソナルコンピュータ、テレビ受像機、携帯電話機、携帯情報端末などにおいて、静止画や動画を表示するため液晶表示装置が用いられている。
【０００３】
図１７は、そのような液晶表示装置の要部を示す回路図である。図１７において、この液晶表示装置は、液晶セル７０、走査線７１、共通電位線７２、データ信号線７３および液晶駆動回路７４を備え、液晶駆動回路７４はＮ型ＴＦＴ（Thin Film Transistor）７５およびキャパシタ７６を含む。
【０００４】
Ｎ型ＴＦＴ７５は、データ信号線７３とデータ保持ノードＮ７５との間に接続され、そのゲートが走査線７１に接続される。キャパシタ７６は、データ保持ノードＮ７５と共通電位線７２との間に接続される。液晶セル７０の一方電極はデータ保持ノードＮ７５に接続され、その他方電極は基準電位ＶＲを受ける。共通電位線７２には共通電位ＶＣが与えられる。走査線７１は垂直走査回路（図示せず）によって駆動され、データ信号線７３は水平走査回路（図示せず）によって駆動される。
【０００５】
走査線７１が「Ｈ」レベルにされると、Ｎ型ＴＦＴ７５が導通し、データ保持ノードＮ７５がＮ型ＴＦＴ７５を介してデータ信号線７３のレベルに充電される。液晶セル７０は、たとえば、データ保持ノードＮ７５が「Ｈ」レベルの場合はその光透過率が最大になり、データ保持ノードＮ７５が「Ｌ」レベルの場合はその光透過率が最小になる。液晶セル７０は複数行複数列に配列されて１枚の液晶パネルを構成し、液晶パネルには１つの画像が表示される。
【０００６】
このような液晶表示装置では、Ｎ型ＴＦＴ７５が非導通にされている場合でも、データ保持ノードＮ７５の電荷が徐々にリークし、データ保持ノードＮ７５の電位が徐々に低下して液晶セル７０の光透過率が変化してしまう。そこで、図１８に示すように、所定時間ごとにデータ信号のリフレッシュすなわちデータ保持ノードＮ７５へのデータ信号の再書込が行なわれている。
【０００７】
【発明が解決しようとする課題】
しかし、従来の液晶表示装置では、複数の走査線７１を１本ずつ選択し、１本の走査線７１が選択されている間にその走査線７１に対応する各データ保持ノードＮ７５にデータ信号を再書込する必要があったので、データ信号のリフレッシュのための制御が複雑になるという問題があった。
【０００８】
それゆえに、この発明の主たる目的は、データ信号のリフレッシュを容易に行なうことが可能な画像表示装置を提供することである。
【０００９】
【課題を解決するための手段および発明の効果】
この発明に係る画像表示装置では、複数行複数列に配置され、各々が、データ保持ノードに書き込まれたデータ信号の電位に応じた明るさの画素を表示する複数の画素表示回路と、画像信号に従って各画素表示回路のデータ保持ノードにデータ信号を書込むデータ書込回路と、各画素表示回路に対応して設けられ、リフレッシュ信号に応答して対応の画素表示回路のデータ保持ノードに書き込まれたデータ信号のリフレッシュを行なうリフレッシュ回路を備えたものである。ここで、データ信号は、第１および第２の電位のうちのいずれかの電位を有する。リフレッシュ回路は、一方電極がデータ保持ノードの電位を受け、他方電極がリフレッシュ信号を受け、一方電極および他方電極間の電位差に応じて容量値が変化するキャパシタを含み、データ保持ノードの電位が第１および第２の電位間の予め定められた第３の電位よりも第１の電位側にある場合はリフレッシュ信号に応答してデータ保持ノードの電位を第１の電位にし、データ保持ノードの電位が第３の電位よりも第２の電位側にある場合はリフレッシュ信号に応答してデータ保持ノードの電位を維持する。したがって、リフレッシュ信号を与えればリフレッシュ回路によってデータ信号がリフレッシュされるので、データ信号のリフレッシュを容易に行なうことができる。
【００１０】
また、データ保持ノードの電位に応じてキャパシタの容量値が変化することを利用して、データ信号のリフレッシュを行なうか否かを選択することができる。
【００１１】
また好ましくは、キャパシタは、ゲート電極が一方電極にされ、第１および第２の電極のうちの少なくとも一方の電極が他方電極にされるＮチャネル電界効果トランジスタを含む。この場合は、キャパシタの一方電極および他方電極間に正電圧が印加されると、キャパシタの容量値が大きくなる。
【００１２】
また好ましくは、キャパシタは、ゲート電極が他方電極にされ、第１および第２の電極のうちの少なくとも一方の電極が一方電極にされるＰチャネル電界効果トランジスタを含む。この場合は、キャパシタの他方電極および一方電極間に負電圧が印加されると、キャパシタの容量値が大きくなる。
【００１３】
また好ましくは、リフレッシュ回路は、さらに、キャパシタの一方電極とデータ保持ノードとの間に接続され、ゲート電極が第１の駆動電位を受ける第１の電界効果トランジスタと、第１の電極が第２の駆動電位を受け、その第２の電極がデータ保持ノードに接続され、ゲート電極がキャパシタの一方電極に接続される第２の電界効果トランジスタとを含む。この場合はリフレッシュ信号に応答してキャパシタの一方電極の電位が所定電位を超えたときは第２の電界効果トランジスタが導通してデータ信号がリフレッシュされ、リフレッシュ信号に応答してキャパシタの一方電極の電位が所定電位を超えなかったときは第２の電界効果トランジスタは導通せず、データ信号はリフレッシュされない。
【００１４】
また好ましくは、第２の駆動電位は第１の電位に等しい。リフレッシュ信号は第１および第２の電位のうちのいずれかの電位を有する。リフレッシュ信号は、リフレッシュ回路にデータ信号のリフレッシュを行なわせるときに、第２の電位から第１の電位に変化する。この場合は、第２の電界効果トランジスタが導通したことに応じてデータ信号は第１の電位にリフレッシュされる。
【００１５】
また好ましくは、リフレッシュ回路は、さらに、第２の駆動電位のノードと第２の電界効果トランジスタの第１の電極との間に介挿され、ゲート電極がリフレッシュ信号を受ける第３の電界効果トランジスタを含む。この場合は、第２の駆動電位のノードからデータ保持ノードへのリーク電流の低減化を図ることができる。
【００１６】
また好ましくは、第２の駆動電位は第１の電位に等しい。リフレッシュ信号は、第１の電位と第３の電界効果トランジスタのしきい値電圧との和の第４の電位と、第２の電位とのうちのいずれかの電位を有する。リフレッシュ信号は、リフレッシュ回路にデータ信号のリフレッシュを行なわせるときに、第２の電位から第４の電位に変化する。この場合は、第２および第３の電界効果トランジスタが導通したことに応じてデータ信号は第１の電位にリフレッシュされる。また、第３の電界効果トランジスタにおいて電圧降下が発生するのを防止することができる。
【００１７】
また好ましくは、第２の駆動電位は、リフレッシュ信号が第４の電位にされる期間を含む所定期間だけ第１の電位にされる。この場合は、第２の駆動電位のノードからデータ保持ノードへのリーク電流の一層の低減化を図ることができる。
【００１８】
また好ましくは、リフレッシュ回路は、さらに、第２の駆動電位のノードと第２の電界効果トランジスタの第１の電極との間に介挿され、ゲート電極がリフレッシュ信号に同期した制御信号を受ける第３の電界効果トランジスタを含む。この場合は、第２の駆動電位のノードからデータ保持ノードへのリーク電流の低減化を図ることができる。
【００１９】
また好ましくは、第２の駆動電位は第１の電位に等しい。リフレッシュ信号は、第１の電位と、第２の電位を第１の電位側に予め定められた第１の電圧だけレベルシフトさせた第４の電位とのうちのいずれかの電位を有する。リフレッシュ信号は、リフレッシュ回路にデータ信号のリフレッシュを行なわせるときに、第４の電位から第１の電位に変化する。制御信号は、第１の電位と第３のトランジスタのしきい値電圧との和の第５の電位と、第２の電位を第１の電位と反対側に予め定められた第２の電圧だけレベルシフトさせた第６の電位とのうちのいずれかの電位を有する。制御信号は、リフレッシュ回路にデータ信号のリフレッシュを行なわせるときに、第６の電位から第５の電位に変化する。この場合は、第２および第３の電界効果トランジスタが導通したことに応じてデータ信号は第１の電位にリフレッシュされる。また、データ信号のリフレッシュを行わない場合におけるデータ保持ノードの電位変動を小さく抑えることができる。
【００２０】
また好ましくは、第２の駆動電位は、リフレッシュ信号および制御信号の各々が第１の電位にされる期間を含む所定期間だけ第１の電位にされる。この場合は、第２の駆動電位のノードからデータ保持ノードへのリーク電流の一層の低減化を図ることができる。
【００２１】
また好ましくは、さらに、データ保持ノードと基準電位のノードとの間に接続されたキャパシタが設けられる。この場合は、データ保持ノードの電位がキャパシタによって保持されるので、データ保持ノードの電位変化が小さくなる。
【００２２】
また好ましくは、各画素表示回路は、一方電極がデータ保持ノードに接続され、他方電極が駆動電位を受け、光透過率がデータ保持ノードの電位に応じて変化する液晶セルを含む。この場合は、液晶セルの光透過率によって画素の明るさが変化する。
【００２３】
また好ましくは、各画素表示回路は、ゲート電極がデータ保持ノードに接続され、第１の電極が基準電位を受ける電界効果トランジスタと、一方電極が電界効果トランジスタの第２の電極に接続され、他方電極が駆動電位を受け、光透過率が電界効果トランジスタの導通／非導通に応じて変化する液晶セルを含む。この場合は、データ保持ノードの電位が電界効果トランジスタのしきい値電位を超えるか否かによって電界効果トランジスタが導通または非導通状態になり、液晶セルの光透過率が最大または最小になる。
【００２４】
また好ましくは、各画素表示回路は、ゲート電極がデータ保持ノードに接続され、第１の電極が第１の駆動電位を受ける電界効果トランジスタと、リセット信号に応答して所定のノードに第２の駆動電位を与え、セット信号に応答して電界効果トランジスタの第２の電極と所定のノードとを接続する切換回路と、一方電極が所定のノードに接続され、他方電極が基準電位を受け、光透過率が所定のノードの電位に応じて変化する液晶セルを含む。この場合は、データ保持ノードにデータ信号を書込んだ後は、リセット信号およびセット信号を交互に入力することにより所定のノードを第１または第２の駆動電位にすることができ、液晶セルの光透過率を最大または最小にすることができる。
【００２５】
また好ましくは、各画素表示回路は、ゲート電極がデータ保持ノードに接続された電界効果トランジスタと、駆動電位のノードと基準電位のノードとの間に電界効果トランジスタと直列接続され、光強度が電界効果トランジスタに流れる電流に応じて変化する発光素子を含む。この場合は、発光素子の光強度によって画素の明るさが変化する。
【００２６】
また好ましくは、データ書込回路は、それぞれ複数行に対応して設けられた複数の走査線と、それぞれ複数列に対応して設けられた複数のデータ信号線と、各画素表示回路に対応して設けられ、対応の画素表示回路のデータ保持ノードと対応のデータ信号線との間に接続され、ゲート電極が対応の走査線に接続された電界効果トランジスタと、複数の走査線を順次選択し、選択した走査線を選択レベルにしてその走査線に対応する各電界効果トランジスタを導通させる垂直走査回路と、垂直走査回路によって１本の走査線が選択されている間に複数のデータ信号線を順次選択し、画像信号に従って、選択したデータ信号線に第１および第２の電位のうちのいずれかの電位を与える水平走査回路とを含む。この場合は、２次元の画像を表示することができる。
【００２７】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置１の全体構成を示す回路ブロック図である。図１において、このカラー液晶表示装置１は、液晶パネル２、垂直走査回路８および水平走査回路１１を備え、外部から与えられた電源電位ＶＤＤおよび接地電圧ＶＳＳによって駆動される。
【００２８】
液晶パネル２は、複数行複数列に配置された複数の液晶セル３と、各行に対応して設けられた走査線５および共通電位線６と、各列に対応して設けられたデータ信号線７とを含む。
【００２９】
液晶セル３は、各行において３つずつ予めグループ化されている。各グループの３つの液晶セル２には、それぞれＲ，Ｇ，Ｂのカラーフィルタが設けられている。各グループの３つの液晶セル３は、１つの画素４を構成している。
【００３０】
各共通電位線６には、外部から共通電位ＶＣが与えられる。また、液晶パネル２には、外部からリフレッシュ信号ＲＥＦおよび駆動電位Ｖ１，Ｖ２，Ｖ３が与えられる。
【００３１】
垂直走査回路８は、シフトレジスタ回路９およびバッファ回路１０を含む。シフトレジスタ回路９は、外部から与えられた水平および垂直同期信号ＳＮ１に同期して、液晶パネル２の複数の走査線５を順次選択するための信号を生成する。バッファ回路１０は、シフトレジスタ回路９の出力信号をバッファ処理して選択された走査線５に与える。したがって、液晶パネル２の複数の走査線５は、所定時間ずつ順次選択レベルの「Ｈ」レベルにされる。走査線５が選択レベルの「Ｈ」レベルにされると、その走査線５に対応する各画素４が活性化される。
【００３２】
水平走査回路１１は、シフトレジスタ回路１２、バッファ回路１４および複数のスイッチ１４を含む。複数のスイッチ１４は、それぞれ複数のデータ信号線７に対応して設けられ、液晶セル２のグループに対応して予め３つずつグループ化されている。各グループの３つのスイッチ１４の一方電極はそれぞれＲ，Ｇ，Ｂのデータ信号ＤＲ，ＤＧ，ＤＢを受け、それらの他方電極はそれぞれ対応の３つのデータ信号線７に接続される。シフトレジスタ回路１２は、外部から与えられた水平同期信号ＳＮ２に同期して、複数のスイッチグループを所定時間ずつ順次選択するための信号を生成する。バッファ回路１０は、シフトレジスタ回路１２の出力信号をバッファ処理し、選択されたグループの各スイッチ１４の制御端子に与えて各スイッチ１４を導通させる。したがって、データ信号ＤＲ，ＤＧ，ＤＢは、選択された行の複数の画素４に順次与えられる。
【００３３】
垂直走査回路８および水平走査回路１１によって液晶パネル２の全画素４が走査されると、液晶パネル２には１つの画像が表示される。
【００３４】
図２は、各液晶セル３に対応して設けられた液晶駆動回路２０の構成を示す回路図である。図２において、この液晶駆動回路２０は、エンハンスメント型Ｎ型ＴＦＴ２１〜２４とキャパシタ２５，２６とを含み、対応の液晶セル３、走査線５、共通電位線６およびデータ信号線７に接続されるとともに、リフレッシュ信号ＲＥＦおよび駆動電位Ｖ１，Ｖ２を受ける。図２では、Ｒ，Ｇ，ＢのうちのＲに対応する液晶駆動回路２０が示されている。
【００３５】
Ｎ型ＴＦＴ２１は、対応のデータ信号線７とデータ保持ノードＮ２１との間に接続され、そのゲートが対応の走査線５に接続される。キャパシタ２６は、データ保持ノードＮ２１と共通電位線６との間に接続される。Ｎ型ＴＦＴ２４は、対応の液晶セル３の一方電極と共通電位線６との間に接続され、そのゲートはデータ保持ノードＮ２１に接続される。液晶セル３の他方電極は駆動電位Ｖ３を受ける。
【００３６】
走査線５が選択レベルの「Ｈ」レベルにされるとＮ型ＴＦＴ２１が導通し、データ保持ノードＮ２１がデータ信号線７の電位に充電される。走査線５が非選択レベルの「Ｌ」レベルにされるとＮ型ＴＦＴ２１が非導通になり、データ保持ノードＮ２１の電位はキャパシタ２６によって保持される。
【００３７】
データ保持ノードＮ２１が「Ｈ」レベルの場合は、Ｎ型ＴＦＴ２４が導通して液晶セル３の電極間に駆動電圧Ｖ３−ＶＣが印加され、液晶セル３の光透過率がたとえば最大になる。データ保持ノードＮ２１が「Ｌ」レベルの場合は、Ｎ型ＴＦＴ２４が非導通になって液晶セル３の電極間に駆動電圧は印加されず、液晶セル３の光透過率がたとえば最小になる。
【００３８】
データ保持ノードＮ２１の電荷が徐々にリークしてデータ保持ノードＮ２１の電位が徐々に低下するので、所定の時間ごとにデータ信号のリフレッシュ（再書込）をする必要がある。Ｎ型ＴＦＴ２２，２３およびキャパシタ２５は、リフレッシュ回路を構成している。
【００３９】
Ｎ型ＴＦＴ２２は、ノードＮ２２とデータ保持ノードＮ２１との間に接続され、そのゲートは駆動電位Ｖ２を受ける。駆動電位Ｖ２は、データ信号ＤＲの「Ｈ」レベルＶＨにＮ型ＴＦＴのしきい値電圧ＶＴＮを加えた電位ＶＨ＋ＶＴＮに設定されている。したがって、Ｎ型ＴＦＴ２２のしきい値電圧ＶＴＮによる電圧降下は発生せず、ノードＮ２１とＮ２２の電位は同じになる。
【００４０】
Ｎ型ＴＦＴ２３のドレインは駆動電位Ｖ１を受け、そのソースはデータ保持ノードＮ２１に接続され、そのゲートはノードＮ２２に接続される。駆動電位Ｖ１は、データ信号ＤＲの「Ｈ」レベルＶＨ以上の所定の電位に設定される。ここでは、Ｖ１＝ＶＨとする。ノードＮ２１とＮ２２の電位が等しい場合はＮ型ＴＦＴ２３は非導通になっている。ノードＮ２２の電位がＶＨ＋ＶＴＮ以上に高くなると、Ｎ型ＴＦＴ２３が導通してデータ保持ノードＮ２１がＶ１＝ＶＨにされる。
【００４１】
キャパシタ２５は、Ｎ型ＴＦＴ（エンハンスメント型）構造のキャパシタであり、そのゲートはノードＮ２２に接続され、そのソースはリフレッシュ信号ＲＥＦを受ける。キャパシタ２５のゲート−ソース間電圧がＮ型ＴＦＴのしきい値電圧ＶＴＮよりも高い場合は、キャパシタ２５は所定の容量値を有する。キャパシタ２５のゲート−ソース間電圧がＮ型ＴＦＴのしきい値電圧ＶＴＮよりも低い場合は、キャパシタ２５の容量値は寄生容量分の微小な値になる。
【００４２】
図３は、キャパシタ２５の構成を示す断面図である。図３において、ガラス基板３０の表面の所定領域に真性ポリシリコン膜３１が形成される。次いで、真性ポリシリコン膜３１の一部を覆うようにしてゲート絶縁膜３２が形成され、さらにゲート絶縁膜３２上にゲート電極３３が積層される。真性ポリシリコン膜３１のうちのゲート絶縁膜３２およびゲート電極３３で覆われていない部分にＮ型不純物が注入されてソース領域３１ｓが形成される。次に、全領域を覆うようにして層間絶縁膜３４が形成され、層間絶縁膜３４の表面からゲート電極３３の表面に向けてコンタクトホールＣＨ１が開孔され、層間絶縁膜３４の表面からソース領域３１ｓの表面に向けてコンタクトホールＣＨ２が開孔される。次いで、コンタクトホールＣＨ１，ＣＨ２を覆うようにしてそれぞれアルミ電極３５，３６が形成される。アルミ電極３５（ゲート）はノードＮ２２に接続され、アルミ電極（ソース）３６はリフレッシュ信号ＲＥＦを受ける。
【００４３】
ゲート−ソース間のＮ型ＴＦＴにしきい値電圧ＶＴＮよりも高い電圧が印加されると、ゲート電極３３の下の真性ポリシリコン膜３１の表面にＮ型チャネル層が形成され、ゲート−ソース間に所定の容量値が発生する。
【００４４】
ゲート−ソース間の電圧がＮ型ＴＦＴのしきい値電圧ＶＴＮよりも低い場合は、真性ポリシリコン膜３１の表面にＮ型チャネル層が形成されないので、ゲート−ソース間の容量値は寄生容量分の微小な値になる。
【００４５】
なお、通常のＴＦＴと同様に真性ポリシリコン膜の表面中央部にゲート絶縁膜を介してゲート電極を形成するとともにゲート電極の両側に不純物を注入してソース領域およびドレイン領域を形成したうえで、ゲート電極を一方のアルミ電極に接続するとともにソース領域およびドレイン領域を他方のアルミ電極に共通接続してキャパシタを構成しても良い。
【００４６】
図４は、データ信号ＤＲが「Ｈ」レベルＶＨの場合における液晶駆動回路２０の動作を示すタイムチャートである。図４において、初期状態では、走査線５の電位Ｖ５は「Ｌ」レベルにされ、データ信号ＤＲは「Ｌ」レベルＶＬにされ、ノードＮ２１，Ｎ２２は「Ｌ」レベルＶＬにリセットされ、リフレッシュ信号ＲＥＦは「Ｌ」レベルにされている。
【００４７】
ある時刻ｔ０においてデータ信号ＤＲが「Ｌ」レベルＶＬから「Ｈ」レベルＶＨに立上げられ、次いで時刻ｔ１において走査線５の電位Ｖ５が「Ｌ」レベルから「Ｈ」レベルに立上げられる。これにより、Ｎ型ＴＦＴ２１が導通し、ノードＮ２１，Ｎ２２が「Ｌ」レベルＶＬから「Ｈ」レベルＶＨに立上げられる。所定時間後に走査線５の電位Ｖ５が「Ｌ」レベルに立下げられ、次いでデータ信号ＤＲも「Ｌ」レベルに立下げられる。走査線５の電位Ｖ５が「Ｌ」レベルに立上げられると、Ｎ型ＴＦＴ２１が非導通になり、ノードＮ２１，Ｎ２２の電位はキャパシタ２６によって保持される。データ保持ノードＮ２２の電位ＶＨはＮ型ＴＦＴ２４のしきい値電位ＶＴＮよりも高いので、Ｎ型ＴＦＴ２４が導通し、液晶セル３の電極間に駆動電圧Ｖ３−ＶＣが印加され、液晶セル３の光透過率がたとえば最大になる。
【００４８】
この状態で放置すると、リーク電流によってノードＮ２１，Ｎ２２の電位が徐々に低下する。ノードＮ２１の電位がＮ型ＴＦＴ２４のしきい値電位ＶＴＮよりも低下すると、Ｎ型ＴＦＴ２４が非導通になって液晶セル３の光透過率が最大値から最小値に変化してしまう。そこで、ノードＮ２１，Ｎ２２の電位がＮ型ＴＦＴ２４のしきい値電位ＶＴＮよりも低下する前の所定の時刻ｔ２にデータ信号のリフレッシュを行なう。
【００４９】
時刻ｔ２では、ノードＮ２１，Ｎ２２の電位はＮ型ＴＦＴのしきい値電位ＶＴＮよりも高いので、キャパシタ２５の真性ポリシリコン膜３１にはＮ型チャネル層が発生しており、キャパシタ２５は所定の容量値を有する。時刻ｔ２においてリフレッシュ信号ＲＥＦが「Ｌ」レベルＶＬから「Ｈ」レベルＶＨに立上げられると、容量結合によってノードＮ２２の電位が昇圧電位ＶＰ（≧ＶＨ＋ＶＴＮ）に昇圧され、Ｎ型ＴＦＴ２３が導通してノードＮ２１が駆動電位Ｖ１＝ＶＨに立上げられる。これにより、データ保持ノードＮ２１の電位ＶＨがリフレッシュされたことになる。時刻ｔ３においてリフレッシュ信号ＲＥＦが「Ｈ」レベルＶＨから「Ｌ」レベルＶＬに立下げられると、容量結合によってノードＮ２１，Ｎ２２の電位が立下げられるが、キャパシタ２６の容量値はキャパシタ２５の容量値よりも十分に大きいので、ノードＮ２１，Ｎ２２の電位は「Ｈ」レベルＶＨに維持される。
【００５０】
図５は、データ信号ＤＲが「Ｌ」レベルＶＬの場合における液晶駆動回路２０の動作を示すタイムチャートである。図５において、データ信号ＤＲは「Ｌ」レベルＶＬに固定される。したがって、時刻ｔ１において走査線５の電位Ｖ５が所定時間だけ「Ｈ」レベルに立上げられ、Ｎ型ＴＦＴ２１が所定時間だけ導通しても、ノードＮ２１，Ｎ２２は「Ｌ」レベルＶＬに保持される。
【００５１】
時刻ｔ１から所定時間経過後の時刻ｔ２では、ノードＮ２１，Ｎ２２の電位はＮ型ＴＦＴのしきい値電位ＶＴＮよりも低いので、キャパシタ２５の真性ポリシリコン膜３１にはＮ型チャネル層は発生しておらず、キャパシタ２５の容量値は寄生容量分の微小な値になっている。したがって、時刻ｔ２においてリフレッシュ信号ＲＥＦが「Ｌ」レベルＶＬから「Ｈ」レベルＶＨに立上げられても、ノードＮ２１，Ｎ２２はほぼ「Ｌ」レベルＶＬに保持される。したがって、この場合はデータ保持ノードＮ２１の電位のリフレッシュは行われない。時刻ｔ３においてリフレッシュ信号ＲＥＦが「Ｈ」レベルＶＨから「Ｌ」レベルＶＬに立下げられても、キャパシタ２５の容量値は小さいので、ノードＮ２１，Ｎ２２は「Ｌ」レベルＶＬに保持される。
【００５２】
この実施の形態１では、データ信号のリフレッシュ時に走査線５およびデータ信号線７を駆動する必要がないので、リフレッシュ制御を容易に行なうことができる。また、データ信号のリフレッシュ時に垂直走査回路８および水平走査回路１１を動作させる必要がないので、消費電力の低減化を図ることができる。
【００５３】
図６の変更例では、Ｎ型ＴＦＴ構造のキャパシタ２５がＰ型ＴＦＴ（エンハンスメント型）構造のキャパシタ３７で置換される。キャパシタ３７は、図７に示すように、キャパシタ２５のＮ型ソース領域３１ｓをＰ型ソース領域３１ｓ′で置換したものである。キャパシタ３７のゲートはリフレッシュ信号ＲＥＦを受け、そのソースはノードＮ２２に接続される。この変更例でも、実施の形態１と同じ効果が得られる。
【００５４】
［実施の形態２］
実施の形態１では、ノードＮ２１，Ｎ２２が「Ｌ」レベルＶＬの場合はＮ型ＴＦＴ２３は非導通になると説明した。しかし、Ｎ型ＴＦＴ２３の特性のばらつきにより、ゲート−ソース間電圧が０ＶでもＮ型ＴＦＴ２３に微小な電流（オフ電流）が流れる場合がある。この場合は、微小な電流によってノードＮ２１，Ｎ２２の電位が徐々に上昇し、ノードＮ２１，Ｎ２２がＮ型ＴＦＴ２４のしきい値電圧ＶＴＮを超えてしまうこともあり得る。この実施の形態２では、この問題の解決を図る。
【００５５】
図８は、この発明の実施の形態２によるカラー液晶表示装置の液晶駆動回路４０の構成を示す回路図であって、図２と対比される図である。図８を参照して、この液晶駆動回路４０が図２の液晶駆動回路２０と異なる点は、Ｎ型ＴＦＴ４１が追加されている点と、リフレッシュ信号ＲＥＦの代わりにリフレッシュ信号ＲＥＦ′が与えられている点である。Ｎ型ＴＦＴ４１のドレインは駆動電位Ｖ１を受け、そのソースはＮ型ＴＦＴ２３のドレイン（ノードＮ２３）に接続され、そのゲートはリフレッシュ信号ＲＥＦ′を受ける。リフレッシュ信号ＲＥＦ′がリフレッシュ信号ＲＥＦと異なる点は、図９に示すように、その「Ｈ」レベルがＶＨではなくＶＨ＋ＶＴＮ以上の所定電位ＶＨ′である点である。
【００５６】
図８において、ノードＮ２１，Ｎ２２が「Ｌ」レベルの場合においてリフレッシュ信号ＲＥＦ′を「Ｌ」レベルＶＬ（０Ｖ）にしたときは、Ｎ型ＴＦＴ２３，４１に微小なオフ電流が流れてノードＮ２１，Ｎ２３の電位が徐々に上昇する。しかし、ノードＮ２３の電位が上昇すると、Ｎ型ＴＦＴ４１のゲート−ソース間の電圧が負電圧になるため、Ｎ型ＴＦＴ４１にオフ電流が流れなくなってノードＮ２１，Ｎ２３の電位上昇が停止する。
【００５７】
リフレッシュ信号ＲＥＦ′を「Ｈ」レベルＶＨ′にしたときは、Ｎ型ＴＦＴ４１が導通する。このとき、リフレッシュ信号ＲＥＦ′の「Ｈ」レベルＶＨ′をＶＨ＋ＶＴＮ以上にしたので、Ｎ型ＴＦＴ４１のしきい値電圧ＶＴＮによる電圧降下は生じることはない。
【００５８】
なお、Ｎ型ＴＦＴ構造のキャパシタ２５を図６および図７で示したＰ型ＴＦＴ構造のキャパシタ３７で置換してもよいことは言うまでもない。
【００５９】
また、データ保持ノードＮ２１が「Ｌ」レベルの場合においてリフレッシュ信号ＲＥＦ′が「Ｌ」レベルから「Ｈ」レベルに立上げられたときに、キャパシタ２５の微小な容量値によってノードＮ２１，Ｎ２２の電位が若干上昇する。このときのノードＮ２１，Ｎ２２の電位上昇をより小さくするためには、キャパシタ２５の真性ポリシリコン膜３１にＮ型チャネル層が発生し難い条件にしてキャパシタ２５の容量値を最小にする必要がある。そこで、リフレッシュ信号ＲＥＦ′の「Ｌ」レベルをＶＬ（０Ｖ）ではなく正の電位のＶＬ′（たとえば１Ｖ）にし、キャパシタ２５のゲート−ソース間電圧を負電圧に維持してもよい。
【００６０】
また、図１０の変更例では、液晶駆動回路４０のＮ型ＴＦＴ４１のドレインに、駆動電位Ｖ１の代わりにリフレッシュ信号ＲＥＦ１が与えられる。リフレッシュ信号ＲＥＦ１は、図１１に示すように、リフレッシュ信号ＲＥＦ′が「Ｈ」レベルＶＨ′になる期間（時刻ｔ２〜ｔ３）およびその前後の所定時間のみ「Ｈ」レベルＶＨにされ、それ以外の期間は「Ｌ」レベルＶＬにされる信号である。したがって、Ｎ型ＴＦＴ２３，４１のリーク電流をより小さくすることができる。なお、この変更例でも、Ｎ型ＴＦＴ構造のキャパシタ２５を図６および図７に示したＰ型ＴＦＴ構造のキャパシタ３７で置換してもよいことは言うまでもない。
【００６１】
また、図１２の変更例では、液晶駆動回路４０のＮ型ＴＦＴ４１のゲートとキャパシタ２５のソースとが切離され、キャパシタ２５のソースにリフレッシュ信号ＲＥＦ″が与えられ、Ｎ型ＴＦＴ４１のゲートにリフレッシュ信号ＲＥＦ２が与えられ、Ｎ型ＴＦＴ４１のドレインにリフレッシュ信号ＲＥＦ１が与えられる。図１３に示すように、信号ＲＥＦ″の「Ｌ」レベルはＶＬ＝０Ｖではなく正電位ＶＬ″＝ＶＬ＋ΔＶ１であり、信号ＲＥＦ″の「Ｈ」レベルはＶＨである。ΔＶ１は、たとえば１Ｖである。これにより、ノードＮ２１，Ｎ２２が「Ｌ」レベルの場合のキャパシタ２５の容量値をより小さくすることができる。また、信号ＲＥＦ２の「Ｌ」レベルはＶＬ＝０Ｖではなく負電位ＶＬ′＝ＶＬ−ΔＶ２であり、信号ＲＥＦ２の「Ｈ」レベルはＶＨ′である。ΔＶ２は、たとえば１Ｖである。これにより、信号ＲＥＦ２が「Ｌ」レベルＶＬ′の場合におけるＮ型ＴＦＴ４１のリーク電流をより小さくすることができる。
【００６２】
［実施の形態３］
図１４は、この発明の実施の形態３によるカラー液晶表示装置の要部を示す回路図であって、図２と対比される図である。
【００６３】
図１４において、このカラー液晶表示装置が実施の形態１のカラー液晶表示装置１と異なる点は、液晶駆動回路２０が液晶駆動回路５０で置換され、セット線５４およびリセット線５５が追加され、駆動電位ＶＣ′および基準電位ＶＬＣが導入されている点である。セット線５４およびリセット線５５は、たとえば垂直走査回路によって駆動される。
【００６４】
液晶駆動回路５０は、液晶駆動回路２０にＮ型ＴＦＴ５１，５２およびキャパシタ５３を追加したものである。キャパシタ２６は、ノードＮ２１とＮ２４の間に接続される。ノードＮ２４は、外部から与えられた駆動電位ＶＣ′＝ＶＬを受ける。データ保持ノードＮ２１の電位は、キャパシタ２６によって保持される。
【００６５】
Ｎ型ＴＦＴ２４，５１は、ノードＮ２４とＮ５１との間に直列接続される。Ｎ型ＴＦＴ２４のゲートは、データ保持ノードＮ２１に接続される。Ｎ型ＴＦＴ５１のゲートは、セット線５４介してセット信号ＳＴを受ける。
【００６６】
セット信号ＳＴが非選択レベルの「Ｌ」レベルの場合は、Ｎ型ＴＦＴ５１は非導通になる。セット信号ＳＴが選択レベルの「Ｈ」レベルにされると、Ｎ型ＴＦＴ５１が導通する。データ保持ノードＮ２１が「Ｌ」レベルの場合は、Ｎ型ＴＦＴ２４は非導通になり、ノードＮ５１は駆動電位Ｖ３のまま変化しない。データ保持ノードＮ２１が「Ｈ」レベルの場合は、Ｎ型ＴＦＴ２４は導通し、ノードＮ５１は駆動電位ＶＣ′にセットされる。
【００６７】
Ｎ型ＴＦＴ５２のドレインは駆動電位Ｖ３＝ＶＨを受け、そのソースはノードＮ５１に接続され、そのゲートはリセット線５５を介してリセット信号ＲＳＴを受ける。キャパシタ５３は、ノードＮ５１と共通電位線６との間に接続される。
【００６８】
リセット信号ＲＳＴが非選択レベルの「Ｌ」レベルの場合は、Ｎ型ＴＦＴ５２は非導通になり、ノードＮ５１の電位はそのまま保持される。リセット信号ＲＳＴが選択レベルの「Ｈ」レベルにされると、Ｎ型ＴＦＴ５２が導通し、ノードＮ５１は駆動電位Ｖ３にリセットされる。
【００６９】
液晶セル３の一方電位はノードＮ５１に接続され、その他方電極は基準電位ＶＬＣ＝ＶＬを受ける。ノードＮ５１が駆動電位Ｖ３にリセットされた場合は、液晶セル３の光透過率はたとえば最大になり、ノードＮ５１が駆動電位ＶＣ′にセットされた場合は液晶セル３の光透過率はたとえば最小になる。
【００７０】
次に、このカラー液晶表示装置の動作について説明する。データ書込期間は、走査線５が選択レベルの「Ｈ」レベルにされてＮ型ＴＦＴ２１が導通し、データ信号線７の電位がデータ保持ノードＮ２１に書込まれる。走査線５が非選択レベルの「Ｌ」レベルにされると、Ｎ型ＴＦＴ２１が非導通になり、データ保持ノードＮ２１の電位はキャパシタ２６によって保持される。
【００７１】
データ保持期間は、所定時間Ｔ１ごとにリセット信号ＲＳＴおよびセット信号ＳＴを所定時間Ｔ２（Ｔ２＜Ｔ１）ずつ順次「Ｈ」レベルにする。これにより、データ保持ノードＮ２１が「Ｈ」レベルの場合はノードＮ５１が駆動電位ＶＣ′にセットされ、データ保持ノードＮ２１が「Ｌ」レベルの場合はノードＮ５１が駆動電位Ｖ３にリセットされる。
【００７２】
データ保持ノードＮ２１の電位はリーク電流によって徐々に変化するので、データ保持期間においては所定時間Ｔ３（Ｔ３＞Ｔ１）ごとにデータのリフレッシュを行なう必要がある。データ信号のリフレッシュは、Ｎ型ＴＦＴ２２，２３およびキャパシタ２５を用いて行なわれる。データ信号のリフレッシュ方法は実施の形態１と同じであるので、その説明は繰返さない。
【００７３】
この実施の形態３でも、実施の形態１と同じ効果が得られる。
【００７４】
［実施の形態４］
図１５は、この発明の実施の形態４によるカラー液晶表示装置の液晶駆動回路６０を示す回路図であって、図２と対比される図である。
【００７５】
図１５を参照して、この液晶駆動回路６０が図２の液晶駆動回路２０と異なる点は、Ｎ型ＴＦＴ２４が削除されている点である。液晶セル３の一方電極は、データ保持ノードＮ２１に直接接続される。
【００７６】
データ保持ノードＮ２１が「Ｈ」レベルＶＨの場合は、液晶セル３の電極間電圧が０Ｖにあって液晶セル３の光透過率はたとえば最小になる。データ保持ノードＮ２１が「Ｌ」レベルの場合は、液晶セル３の電極間電圧がＶＨになって液晶セル３の光透過率はたとえば最大になる。データ保持ノードＮ２１の電位は、Ｎ型ＴＦＴ２２，２３およびキャパシタ２５を用いてリフレッシュされる。
【００７７】
この実施の形態４でも、実施の形態１と同じ効果が得られる。
【００７８】
［実施の形態５］
図１６は、この発明の実施の形態５による画像表示装置の要部を示す回路図であって、図２と対比される図である。
【００７９】
図１６を参照して、この画像表示装置が実施の形態１のカラー液晶表示装置１と異なる点は、液晶セル３が有機ＥＬ（electroluminescence）素子６１で置換されている点である。有機ＥＬ素子６１は、電源電位ＶＤＤのノードと駆動回路２０のＮ型ＴＦＴ２４のドレインとの間に接続される。
【００８０】
データ保持ノードＮ２１が「Ｈ」レベルの場合は、Ｎ型ＴＦＴ２４が導通し、有機ＥＬ素子６１に電流が流れて有機ＥＬ素子６１が発光する。データ保持ノードＮ２１が「Ｌ」レベルの場合は、Ｎ型ＴＦＴ２４が非導通になって有機ＥＬ素子６１に電流が流れず、有機ＥＬ素子６１は発光しない。データ保持ノードＮ２１の電位は、Ｎ型ＴＦＴ２２，２３およびキャパシタ２５によってリフレッシュされる。
【００８１】
この実施の形態５でも、実施の形態１と同じ効果が得られる。
【００８２】
なお、有機ＥＬ素子６１をＮ型ＴＦＴ２４のソースと共通電位線６との間に介挿し、Ｎ型ＴＦＴ２４のドレインに電源電位ＶＤＤを与えても同じ効果が得られる。
【００８３】
また、有機ＥＬ素子６１の代わりに、他の表示素子を用いてもよい。
【００８４】
また、以上の実施の形態および変更例を適宜組合わせてもよいことは言うまでもない。
【００８５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるカラー液晶表示装置の全体構成を示す回路ブロック図である。
【図２】 図１に示した各液晶セルに対応して設けられる液晶駆動回路の構成を示す回路図である。
【図３】 図２に示したキャパシタ２５の構成を示す断面図である。
【図４】 図２に示した液晶駆動回路の動作を説明するためのタイムチャートである。
【図５】 図２に示した液晶駆動回路の動作を説明するための他のタイムチャートである。
【図６】 実施の形態１の変更例を示す回路図である。
【図７】 図６に示したキャパシタ３７の構成を示す断面図である。
【図８】 この発明の実施の形態２によるカラー液晶表示装置の要部を示す回路図である。
【図９】 図８に示した液晶駆動回路の動作を説明するためのタイムチャートである。
【図１０】 実施の形態２の変更例を示す回路図である。
【図１１】 図１０に示した液晶駆動回路の動作を説明するためのタイムチャートである。
【図１２】 実施の形態２の他の変更例を示す回路図である。
【図１３】 図１２に示した液晶駆動回路の動作を説明するためのタイムチャートである。
【図１４】 この発明の実施の形態３によるカラー液晶表示装置の要部を示す回路図である。
【図１５】 この発明の実施の形態４によるカラー液晶表示装置の要部を示す回路図である。
【図１６】 この発明の実施の形態５による画像表示装置の要部を示す回路図である。
【図１７】 従来の液晶表示装置の要部を示す回路図である。
【図１８】 従来の液晶表示装置の問題点を説明するためのタイムチャートである。
Claims (17)
- 画像表示装置であって、
複数行複数列に配置され、各々が、データ保持ノードに書き込まれたデータ信号の電位に応じた明るさの画素を表示する複数の画素表示回路、
画像信号に従って各画素表示回路の前記データ保持ノードに前記データ信号を書込むデータ書込回路、および
各画素表示回路に対応して設けられ、リフレッシュ信号に応答して対応の画素表示回路の前記データ保持ノードに書き込まれた前記データ信号のリフレッシュを行なうリフレッシュ回路を備え、
前記データ信号は、第１および第２の電位のうちのいずれかの電位を有し、
前記リフレッシュ回路は、一方電極が前記データ保持ノードの電位を受け、他方電極が前記リフレッシュ信号を受け、前記一方電極および他方電極間の電位差に応じて容量値が変化するキャパシタを含み、前記データ保持ノードの電位が前記第１および第２の電位間の予め定められた第３の電位よりも前記第１の電位側にある場合は前記リフレッシュ信号に応答して前記データ保持ノードの電位を前記第１の電位にし、前記データ保持ノードの電位が前記第３の電位よりも前記第２の電位側にある場合は前記リフレッシュ信号に応答して前記データ保持ノードの電位を維持する、画像表示装置。 - 前記キャパシタは、ゲート電極が前記一方電極にされ、第１および第２の電極のうちの少なくとも一方の電極が前記他方電極にされるＮチャネル電界効果トランジスタを含む、請求項１に記載の画像表示装置。
- 前記キャパシタは、ゲート電極が前記他方電極にされ、第１および第２の電極のうちの少なくとも一方の電極が前記一方電極にされるＰチャネル電界効果トランジスタを含む、請求項１に記載の画像表示装置。
- 前記リフレッシュ回路は、
さらに、前記キャパシタの一方電極と前記データ保持ノードとの間に接続され、ゲート電極が第１の駆動電位を受ける第１の電界効果トランジスタ、および
第１の電極が第２の駆動電位を受け、第２の電極が前記データ保持ノードに接続され、ゲート電極が前記キャパシタの一方電極に接続される第２の電界効果トランジスタを含む、請求項１に記載の画像表示装置。 - 前記第２の駆動電位は前記第１の電位に等しく、
前記リフレッシュ信号は前記第１および第２の電位のうちのいずれかの電位を有し、
前記リフレッシュ信号は、前記リフレッシュ回路に前記データ信号のリフレッシュを行なわせるときに、前記第２の電位から前記第１の電位に変化する、請求項４に記載の画像表示装置。 - 前記リフレッシュ回路は、さらに、前記第２の駆動電位のノードと前記第２の電界効果トランジスタの第１の電極との間に介挿され、ゲート電極が前記リフレッシュ信号を受ける第３の電界効果トランジスタを含む、請求項４に記載の画像表示装置。
- 前記第２の駆動電位は前記第１の電位に等しく、
前記リフレッシュ信号は、前記第１の電位と前記第３の電界効果トランジスタのしきい値電圧との和の第４の電位と、前記第２の電位とのうちのいずれかの電位を有し、
前記リフレッシュ信号は、前記リフレッシュ回路に前記データ信号のリフレッシュを行なわせるときに、前記第２の電位から前記第４の電位に変化する、請求項６に記載の画像表示装置。 - 前記第２の駆動電位は、前記リフレッシュ信号が前記第４の電位にされる期間を含む所定期間だけ前記第１の電位にされる、請求項７に記載の画像表示装置。
- 前記リフレッシュ回路は、さらに、前記第２の駆動電位のノードと前記第２の電界効果トランジスタの第１の電極との間に介挿され、ゲート電極が前記リフレッシュ信号に同期した制御信号を受ける第３の電界効果トランジスタを含む、請求項４に記載の画像表示装置。
- 前記第２の駆動電位は前記第１の電位に等しく、
前記リフレッシュ信号は、前記第１の電位と、前記第２の電位を前記第１の電位側に予め定められた第１の電圧だけレベルシフトさせた第４の電位とのうちのいずれかの電位を有し、
前記リフレッシュ信号は、前記リフレッシュ回路に前記データ信号のリフレッシュを行なわせるときに、前記第４の電位から前記第１の電位に変化し、
前記制御信号は、前記第１の電位と前記第３のトランジスタのしきい値電圧との和の第５の電位と、前記第２の電位を前記第１の電位と反対側に予め定められた第２の電圧だけレベルシフトさせた第６の電位とのうちのいずれかの電位を有し、
前記制御信号は、前記リフレッシュ回路に前記データ信号のリフレッシュを行なわせるときに、前記第６の電位から前記第５の電位に変化する、請求項９に記載の画像表示装置。 - 前記第２の駆動電位は、前記リフレッシュ信号および前記制御信号の各々が前記第１の電位にされる期間を含む所定期間だけ前記第１の電位にされる、請求項１０に記載の画像表示装置。
- さらに、前記データ保持ノードと基準電位のノードとの間に接続されたキャパシタを備える、請求項１に記載の画像表示装置。
- 各画素表示回路は、一方電極が前記データ保持ノードに接続され、他方電極が駆動電位を受け、光透過率が前記データ保持ノードの電位に応じて変化する液晶セルを含む、請求項１に記載の画像表示装置。
- 各画素表示回路は、
ゲート電極が前記データ保持ノードに接続され、第１の電極が基準電位を受ける電界効果トランジスタ、および
一方電極が前記電界効果トランジスタの第２の電極に接続され、他方電極が駆動電位を受け、光透過率が前記電界効果トランジスタの導通／非導通に応じて変化する液晶セルを含む、請求項１に記載の画像表示装置。 - 各画素表示回路は、
ゲート電極が前記データ保持ノードに接続され、第１の電極が第１の駆動電位を受ける電界効果トランジスタ、
リセット信号に応答して所定のノードに第２の駆動電位を与え、セット信号に応答して前記電界効果トランジスタの第２の電極と前記所定のノードとを接続する切換回路、および
一方電極が前記所定のノードに接続され、他方電極が基準電位を受け、光透過率が前記所定のノードの電位に応じて変化する液晶セルを含む、請求項１に記載の画像表示装置。 - 各画素表示回路は、
ゲート電極が前記データ保持ノードに接続された電界効果トランジスタ、および
駆動電位のノードと基準電位のノードとの間に前記電界効果トランジスタと直列接続され、光強度が前記電界効果トランジスタに流れる電流に応じて変化する発光素子を含む、請求項１に記載の画像表示装置。 - 前記データ書込回路は、
それぞれ前記複数行に対応して設けられた複数の走査線、
それぞれ前記複数列に対応して設けられた複数のデータ信号線、
各画素表示回路に対応して設けられ、対応の画素表示回路のデータ保持ノードと対応のデータ信号線との間に接続され、ゲート電極が対応の走査線に接続された電界効果トランジスタ、
前記複数の走査線を順次選択し、選択した走査線を選択レベルにしてその走査線に対応する各電界効果トランジスタを導通させる垂直走査回路、および
前記垂直走査回路によって１本の走査線が選択されている間に前記複数のデータ信号線を順次選択し、前記画像信号に従って、選択したデータ信号線に前記第１および第２の電位のうちのいずれかの電位を与える水平走査回路を含む、請求項１に記載の画像表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2002/000991 WO2003067316A1 (fr) | 2002-02-06 | 2002-02-06 | Unite d'affichage d'image |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003067316A1 JPWO2003067316A1 (ja) | 2005-06-02 |
| JP4334353B2 true JP4334353B2 (ja) | 2009-09-30 |
Family
ID=27677640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003566609A Expired - Fee Related JP4334353B2 (ja) | 2002-02-06 | 2002-02-06 | 画像表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7145543B2 (ja) |
| JP (1) | JP4334353B2 (ja) |
| KR (1) | KR100572746B1 (ja) |
| CN (1) | CN1325966C (ja) |
| TW (1) | TW546606B (ja) |
| WO (1) | WO2003067316A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW591594B (en) * | 2003-05-19 | 2004-06-11 | Au Optronics Corp | LCD and internal sampling circuit thereof |
| KR100778514B1 (ko) * | 2006-08-09 | 2007-11-22 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 |
| TWI358008B (en) * | 2006-12-12 | 2012-02-11 | Ind Tech Res Inst | Pixel structure of display device and method for d |
| JP4821029B2 (ja) * | 2009-01-09 | 2011-11-24 | 奇美電子股▲ふん▼有限公司 | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 |
| CN102498509B (zh) * | 2009-09-07 | 2015-08-05 | 夏普株式会社 | 像素电路和显示装置 |
| US8717273B2 (en) | 2009-09-16 | 2014-05-06 | Sharp Kabushiki Kaisha | Liquid crystal display device and drive method for liquid crystal display device |
| WO2011033810A1 (ja) | 2009-09-16 | 2011-03-24 | シャープ株式会社 | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 |
| EP2498244A1 (en) * | 2009-11-06 | 2012-09-12 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
| US8866802B2 (en) * | 2009-12-10 | 2014-10-21 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
| CN102376239B (zh) * | 2010-08-25 | 2013-12-18 | 立景光电股份有限公司 | 显示装置的像素电路 |
| US20130021320A1 (en) * | 2011-07-18 | 2013-01-24 | Chimei Innolux Corporation | Pixel element, display panel thereof, and control method thereof |
| CN103927981B (zh) * | 2014-03-24 | 2016-05-18 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
| CN109410885A (zh) * | 2018-12-27 | 2019-03-01 | 信利半导体有限公司 | 扫描驱动电路、像素阵列基板及显示面板 |
| CN111261122A (zh) * | 2020-02-27 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 蓝相液晶像素电路、其驱动方法及显示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4028557A (en) * | 1976-05-21 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Dynamic sense-refresh detector amplifier |
| DE2824727A1 (de) | 1978-06-06 | 1979-12-13 | Ibm Deutschland | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen |
| JPS56104387A (en) * | 1980-01-22 | 1981-08-20 | Citizen Watch Co Ltd | Display unit |
| JPS5812677A (ja) | 1981-07-15 | 1983-01-24 | 松下電工株式会社 | 電気機器ケ−ス |
| JPH0422923A (ja) | 1990-05-17 | 1992-01-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US6246436B1 (en) * | 1997-11-03 | 2001-06-12 | Agilent Technologies, Inc | Adjustable gain active pixel sensor |
| US6107980A (en) * | 1998-02-27 | 2000-08-22 | Geo-Centers, Inc. | Cell circuit for active matrix liquid crystal displays using high polarization, analog response liquid crystals |
| JP4040168B2 (ja) | 1998-05-01 | 2008-01-30 | ティーピーオー ホンコン ホールディング リミテッド | 液晶表示装置 |
| JP2000223279A (ja) * | 1999-01-29 | 2000-08-11 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP2001188217A (ja) * | 1999-10-20 | 2001-07-10 | Sharp Corp | アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法 |
| US6278242B1 (en) * | 2000-03-20 | 2001-08-21 | Eastman Kodak Company | Solid state emissive display with on-demand refresh |
| JP2001305511A (ja) * | 2000-04-26 | 2001-10-31 | Mitsubishi Electric Corp | 液晶表示装置及び携帯電話機 |
| KR100370286B1 (ko) * | 2000-12-29 | 2003-01-29 | 삼성에스디아이 주식회사 | 전압구동 유기발광소자의 픽셀회로 |
| JP2002351430A (ja) | 2001-05-30 | 2002-12-06 | Mitsubishi Electric Corp | 表示装置 |
-
2002
- 2002-02-06 JP JP2003566609A patent/JP4334353B2/ja not_active Expired - Fee Related
- 2002-02-06 KR KR1020037012998A patent/KR100572746B1/ko active IP Right Grant
- 2002-02-06 US US10/450,148 patent/US7145543B2/en not_active Expired - Lifetime
- 2002-02-06 CN CNB028033612A patent/CN1325966C/zh not_active Expired - Fee Related
- 2002-02-06 WO PCT/JP2002/000991 patent/WO2003067316A1/ja active Application Filing
- 2002-03-05 TW TW091103998A patent/TW546606B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7145543B2 (en) | 2006-12-05 |
| CN1479883A (zh) | 2004-03-03 |
| CN1325966C (zh) | 2007-07-11 |
| JPWO2003067316A1 (ja) | 2005-06-02 |
| KR100572746B1 (ko) | 2006-04-24 |
| TW546606B (en) | 2003-08-11 |
| WO2003067316A1 (fr) | 2003-08-14 |
| US20040066360A1 (en) | 2004-04-08 |
| KR20040000419A (ko) | 2004-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595776B2 (en) | Display apparatus, and driving circuit for the same | |
| JP4560275B2 (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
| KR100519468B1 (ko) | 평면표시장치 | |
| US8947418B2 (en) | Display device | |
| CN108399895A (zh) | 显示面板及其驱动方法、显示装置 | |
| US20160203756A1 (en) | Display panel | |
| JP4334353B2 (ja) | 画像表示装置 | |
| KR20020077007A (ko) | 유기 ｅｌ을 이용한 발광형 표시 장치 | |
| WO2023006100A1 (zh) | 像素电路及其驱动方法、显示装置 | |
| KR20060065671A (ko) | 증폭회로, 능동 매트릭스형 디바이스, 능동 매트릭스형디스플레이 디바이스 및 신호 증폭 방법 | |
| CN115691407A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
| CN109584786B (zh) | 一种显示面板的驱动电路、驱动方法及显示装置 | |
| US7961160B2 (en) | Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device | |
| US9208714B2 (en) | Display panel for refreshing image data and operating method thereof | |
| US7573451B2 (en) | Sample hold circuit and image display device using the same | |
| JP4454943B2 (ja) | 発光装置の駆動方法 | |
| CN113990257A (zh) | 像素电路、驱动方法和显示装置 | |
| KR100761612B1 (ko) | 전기 광학 장치 및 전자 기기 | |
| US20130147783A1 (en) | Pixel circuit and display device | |
| KR100637824B1 (ko) | 디스플레이, 액티브 매트릭스 기판 및 구동 방법 | |
| CN112309320A (zh) | 显示面板驱动电路及显示装置 | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| US7330171B2 (en) | Amplifier circuit | |
| US20240185751A1 (en) | Display and driving method thereof | |
| US12014692B2 (en) | Display driving module, method for driving the same and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4334353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |