CN1726560B - 用于源同步数据传输的二维数据眼图定心 - Google Patents

用于源同步数据传输的二维数据眼图定心 Download PDF

Info

Publication number
CN1726560B
CN1726560B CN2003801064744A CN200380106474A CN1726560B CN 1726560 B CN1726560 B CN 1726560B CN 2003801064744 A CN2003801064744 A CN 2003801064744A CN 200380106474 A CN200380106474 A CN 200380106474A CN 1726560 B CN1726560 B CN 1726560B
Authority
CN
China
Prior art keywords
template
reference signal
reference voltage
data eye
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2003801064744A
Other languages
English (en)
Other versions
CN1726560A (zh
Inventor
H·戴维
J·布赖安
K·鲁夫
J·朱姆凯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201210071925.6A priority Critical patent/CN102750974B/zh
Publication of CN1726560A publication Critical patent/CN1726560A/zh
Application granted granted Critical
Publication of CN1726560B publication Critical patent/CN1726560B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种用于使源同步时钟参考信号时序最优化以便从存储设备(例如，DDR SDRAM)捕获数据的方法，包括实施用于使该源同步时钟参考信号(例如，DQS)的延迟最优化的迭代式二维数据眼图搜索。本发明的实施例涉及针对二维的最佳容限为每个设备调整延迟：最大化离数据眼图界限的距离并且最大化接口上的噪声容限。迭代式数据眼图搜索在改变DQS延迟时序和噪声容限时被执行。

Description

用于源同步数据传输的二维数据眼图定心
技术领域
本发明涉及源同步数据传输，更具体地，其涉及用于使源同步数据传输最优化的方法和装置。
背景技术
与普通时钟数据传输方案相比，源同步数据传输方案已经被用来提高数据传输速率。虽然普通时钟数据传输方案为处于数据传输的发送端和接收端上的设备使用普通时钟信号，但在源同步数据传输方案中，发送设备为一个或多个选通信号提供正在传输的数据。接收设备使用该选通信号来采样输入数据。
为了最大化数据传输，由选通信号确定的采样点应当位于数据时间周期的中心。这提供二分之一数据周期的建立容限和二分之一数据周期的保持容限。选通信号可通过发送设备或通过接收设备定中心。
例如，当数据从双倍数据速率(DDR)存储设备中被读取时，该存储设备使用源同步传输。参考图2A，单终结(single ended)数据选通信号(DQS)110与将被定时的数据(DQ)120一同被发送到存储控制器。DQS信号110与DQ信号120对于读周期来说是边沿对齐的，而两者对于写周期来说是中心对齐的。DQS信号110必须相对于DQ信号120被延迟，以便在数据DQ 120有效并且平稳时对其进行捕获。例如，为了使用DQS信号110在触发器中捕获数据120，该DQS信号120需要相对于数据120被延迟(延迟的DQS 130)，以便满足触发器的数据建立和保持时间要求。
参考图6，理想地，DQ数据信号应该在具有周期T的数据周期T期间在时刻t1处被存储控制器检测。时刻t1相应于数据周期的中心并且其为数据转换周期之间的数据检测提供最大的时序容限1/2T。当在数据周期中心发生DQS转换时，该理想的最优延迟值已经被找到。图6说明数据信号和时钟选通信号之间的这种理想关系。
被这样传输以致理想地关于延迟的DQS信号130对齐的DQ数据信号120可能相对于所述延迟的DQS信号130较早或较晚到达接收设备。在某些情况中，由于DQ与DQS路径的不匹配，最佳的DQ数据接收时刻可能位于数据周期内不同于中心的一点上。
此外，由于存储控制器接收器电路和板时滞效应，为使每个DQS提供最大捕获容限的最佳延迟并非一定在数据周期的中心。当DQS信号和DQ数据信号从DDR SDRAM传播到存储控制器时，板布局可能会引起这两个信号之间的不希望的时序错位。
另外，通过总线传输的数据的损坏不仅由于静态特性，还由于数据依从现象，例如残余信号和交叉耦合信号。总线上的残余信号是由于相同信道上的以往的传输，并且其趋于降低信道上从一个采样间隔到下一个采样间隔的电压和时序容限。交叉耦合信号是由于相邻信道上信号的电感耦合，而不是由于相同信道上的以往的信号。交叉耦合信号也趋于降低信道上从一个采样间隔到下一个采样间隔的电压和时序容限。在此使用的电压容限是指在满足像针对DDR II的JEDECSSTL_1.8这类的电子总线规范的要求时DQ和DQS信号的信号完整性。
图7A为说明现有技术的接收器10的方块图。输入接收器110具有一个接收信号VREF 105的参考电势输入端子，该信号VREF 105用作确定输入信号是高电平信号还是低电平信号的参考。典型接收器使用具有设定在高输入电压(VIH)和低输入电压(VIL)中间的VREF信号的比较器。该VREF信号是高阻抗DC电压参考，随着时间推移其不精确地跟踪电源，但其不能对瞬时噪声做出响应。通常，高输出电压(VOH)和低输出电压(VOL)表示从传输源出现的信号，而VIL和VIH表示到达接收设备输入端的信号，虽然它们可以被认为是相同的信号。
VREF信号105被耦接到每个内部接收器110。通常使用分压器电阻器网络从设备电源(未示出)生成VREF。图7B是说明相对于高参考电压(VREFh)和低参考电压(VREF1)的示例信号的时序图125。该VREFh和VREF1值典型地依赖用以产生VREF信号的电源的变化。大的电压摆幅、即高电压信号(VIH)和低电压信号(VIL)之间的差值、以及高于和低于VREF信号的稳定的信号电平是可靠地检测信号极性所需要的。当前的单终结信令技术的电压摆幅通常为0.8v左右。
发明内容
根据本发明的第一方面，提供了一种使源同步时钟参考信号的延迟最优化的方法，其包括：
设定初始测试模板、地址寄存器、时钟参考信号延迟以及参考电压；
将该初始测试模板写入由该地址寄存器指定的存储单元，用以形成存储的测试模板；
从由该地址寄存器指定的存储单元读取该存储的测试模板，以便形成读取的测试模板；
比较该读取的测试模板与参考电压，以便形成读取的第二测试模板；
使用延迟的时钟参考信号来捕获该读取的第二测试模板，以便形成捕获的测试模板；
比较该捕获的测试模板与初始测试模板，以便确定是否出现了读取错误；
如果出现读取错误，则迭代地调整时钟参考信号延迟和参考电压以便找到二维数据眼图窗；以及
根据该二维数据眼图窗设定最佳的时钟参考信号延迟，
其中，所述最佳的时钟参考信号延迟具有距数据眼图界限中的界限的最大距离，并且具有最大噪声容限。
根据本发明的第二方面，提供了一种用于最优化源同步时钟参考信号的延迟的装置，其包括：
用于设定初始测试模板、地址寄存器、时钟参考信号延迟以及参考电压的部件；
用于将该初始测试模板写入由该地址寄存器指定的存储单元以形成存储的测试模板的部件；
读取部件，用于从由该地址寄存器指定的存储单元读取存储的测试模板以便形成读取的测试模板的部件；
用于比较该读取的测试模板与参考电压以便形成读取的第二测试模板的部件；
用于使用延迟的时钟参考信号来捕获读取的第二测试模板以便形成捕获的测试模板的部件；
用于比较该捕获的测试模板与初始测试模板以便确定是否出现了读取错误的部件；
用于如果出现了读取错误则迭代地调整时钟参考信号延迟和参考电压以便找到二维数据眼图窗的部件；以及
用于根据该二维数据眼图窗设定最佳的时钟参考信号延迟的部件，
其中，所述最佳的时钟参考信号延迟具有距数据眼图界限中的界限的最大距离，并且具有最大噪声容限。
根据本发明的第三方面，提供了一种存储控制器，其包括：
模板生成和比较逻辑部分；
数据眼图搜索状态机；
捕获触发器；
可变延迟部分；以及
噪声容限调整部分，其中该存储控制器为找到数据眼图界限而指示噪声容限调整部分和可变延迟部分来设置时钟参考信号延迟和参考电压，该存储控制器将初始数据模板写入存储器并接着从该存储器读回数据模板，从该存储器读回的数据模板同参考电压相比较以便得到结果数据模板，捕获触发器使用延迟的时钟参考信号捕获从该存储器得到的结果模板，并且模板生成和比较逻辑部分将所得到的结果模板与初始数据模板相比较来确定读取是否失败。
根据本发明的第四方面，提供了一种使源同步时钟参考信号的延迟最优化的方法，其包括：
设定初始测试模板、地址寄存器、时钟参考信号延迟以及参考电压；
将该初始测试模板写入由该地址寄存器指定的存储单元，用以形成存储的测试模板；
从由该地址寄存器指定的存储单元读取该存储的测试模板，以便形成读取的测试模板；
比较该读取的测试模板与参考电压以产生结果测试模板；
使用延迟的时钟参考信号来捕获该结果测试模板，以便形成捕获的测试模板；
比较该捕获的测试模板与初始测试模板，以便确定是否出现了读取错误；
如果出现了读取错误，则迭代地调整时钟参考信号延迟和该捕获的测试模板的电压电平以便找到二维数据眼图窗；以及
根据该二维数据眼图窗设定最佳的时钟参考信号延迟，
其中，所述最佳的时钟参考信号延迟具有距数据眼图界限中的界限的最大距离，并且具有最大噪声容限。
根据本发明的另一个方面，调整参考电压包括在额定参考电压、高参考电压以及低参考电压之间转换。
附图说明
图1A说明适合与本发明一个实施例一同使用的计算机系统的方块图；
图1B说明适合与本发明一个实施例一同使用的多处理器计算机系统的方块图；
图2A说明根据本发明一个实施例包含DQS、DQ以及延迟的DQS信号的时序图；
图2B说明根据本发明一个实施例的相对于数据眼图形状的最优延迟；
图3说明根据本发明一个实施例的存储控制器和DDR存储设备；
图4说明根据本发明实施例的噪声容限搜索机制；
图5说明根据本发明一个实施例的使用一种算法来校准DDR设备的方法的流程图；
图6说明DQ数据信号和DQS选通信号之间的理想关系；
图7A是说明现有技术的接收器的方块图；以及
图7B是说明相对于高参考电压(VREFh)和低参考电压(VREF1)的示例信号的现有技术时序图。
具体实施方式
当闭锁数据的时钟(或选通)信号由驱动数据的同一个芯片(一个驱动器)所提供时，数据传输被称为源同步。随着源同步数据传输，相同的过程、温度以及电压变化影响数据和时钟时序，并且多芯片系统可能不需要附加的时序容限来处理这些变量沿时钟和数据路径的独立变化。
选通信号是随数据信号、或同时、或在预定的延迟之后被传输的时钟信号。该选通信号被用来时间同步来自驱动器(发送器)的、在接收器处作为输入信号出现的数据。使用选通信号来指示数据应何时被采样，避免了使用被发送到驱动器和接收器的时钟。如果后一种技术被使用，那么时钟的两种型式(发送器和接收器)之间的时滞必须被添加到每个比特从驱动器被驱动的时间中，使其变慢。随着该数据一同发送时钟可通过使用发送器的时钟发送数据和选通来消除这个时滞。
图1A是适合与本发明一同使用的计算机系统的方块图。计算机系统100包括总线101或用于传递信息的其它设备，以及与总线101耦接的用于处理信息的处理器102。计算机系统100还包括被耦接到总线101的、用于存储将被处理器102执行的信息和指令的随机存取存储器(RAM)或其它动态存储设备104(称为主存储器)。主存储器104在处理器102执行指令期间还可被用来存储临时变量或其他中间信息。计算机系统100还包括被耦接到总线101的、用于为处理器102存储静态信息和指令的只读存储器(ROM)和/或其它静态存储设备106。数据存储设备107被耦接到总线101用于存储信息和指令。
像磁盘或光盘以及相应设备这类的数据存储设备107可被耦接到计算机系统100。计算机系统100还可通过总线101被耦接到像阴极射线管(CRT)或液晶显示器(LCD)这类的显示设备121，用以向计算机用户显示信息。
包括字母数字和其它键的字母数字输入设备122通常被耦接到总线101，用于向处理器102传递信息和指令选择。另一类型的用户输入设备是像鼠标、轨迹球或光标方向键这类的光标控制123，用以向处理器102传递方向信息和指令选择，并且用于控制显示器121上光标的移动。
在一个实施例中，处理器102和像主存储器104这类的被耦接到总线102的元件中的一个或多个是源同步元件。当然，计算机系统100的任何一个或多个元件可以是源同步的。因此，计算机系统100可以是部分源同步环境或完全源同步环境。在一个实施例中，计算机系统100是差分选通源同步系统，其中互补选通信号在总线上与数据信号并行传递。替代地，计算机系统100也可以是单选通源同步系统，其中单选通信号在总线上与数据信号并行传递。
图1B是适合与本发明一同使用的多处理器计算机系统的方块图。计算机系统190通常包括被耦接到处理器总线160的多个处理器(例如，处理器150到处理器152)。芯片组170提供处理器总线160和计算机系统190的其它元件之间的接口，例如系统总线(图1B中未示出)。像关于计算机系统100描述的那些其它系统元件可以被耦接到系统总线。
在总线结构和处理器数目方面，与计算机系统100相比，计算机系统190都是更高性能的系统。在一个实施例中，处理器总线160以源同步方式传递信息。处理器150和152可以是任何类型的处理器。从处理器150到处理器152的数据传输可包括寄存器或高速缓冲存储器之间的传输。在一个实施例中，处理器150和152来自Intel公司的处理器家族。芯片组170以本领域中已知的任何方式在处理器总线160和计算机系统190的其余元件之间提供接口。
像多点或点对点处理器总线、多点或点对点I/O总线、存储器总线、加速图形端口(AGP)总线、RAMBUS等等这类的若干类型的总线结构使用源同步数据传输。另外，多种存储设备、例如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、四倍数据速率(QDR)设备、Rambus动态随机存取存储器(RDFRAM)、寄存器、高速缓冲存储器等等使用源同步数据传输来运行。
本发明的实施例可以应用于任何实体之间的源同步数据传输。将使用涉及双倍数据速率(DDR)设备和存储控制器之间的源同步数据传输的实施例来进一步详细描述本发明。但是，应该明白本发明可应用于所有源同步数据传输。
双倍数据速率(DDR)设备使用源同步时钟协议，以便从存储器向存储控制器传输数据。DDR存储设备可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)。DDR SDRAM使用双倍数据速率结构以便达到高速运行。双倍数据速率结构在I/O引脚处每个时钟周期传输两个数据字。在典型的DDR SDRAM中，双向数据选通(DQS)信号与数据(DQ)信号一同在外部被传输，用于在接收器处的数据捕获。DQS信号在读周期期间是由DDR SDRAM发送的选通脉冲，而在写周期期间是由存储控制器发送的选通脉冲。双倍数据速率II(DDR II)设备还使用源同步时钟协议，以便从存储器向存储控制器传输数据。对于DDR II设备，差分选通信号DQS和DQS#被使用。使用微分选通脉冲，变高的DQS和变低的DQS#的交叉将被称为选通信号的正边沿。
参考图2A，来自存储器的每个DQS 110被如图所示地延迟(延迟的DQS 130)，以便数据DQ 120能够在该数据可能有效并稳定的情况下被定时。在DDR存储设备中，由于接收器电路和板时滞效应，用于使每个DQS提供最大捕获容限的最佳延迟并非一定在窗的中心。如图2B所示的DDR设备的“数据眼图”形状说明了这点。
如这里所使用的，“数据眼图”是指眼睛形状的、在二维空间中以DQS延迟值作为x轴、并以参考电压VREF作为y轴定义的封闭曲线。数据眼图中的任意点指示导致有效数据的DQS延迟值与参考电压VREF的结合，而数据眼图外的点导致无效数据。
使用这个数据眼图形状，数据眼图相对于数据眼图边沿220、221的中心210具有降低的噪声容限。如这里所使用的，噪声容限指VREF的变化量，即将导致在由“数据眼图”曲线所包围的区域内的有效数据点的VREFHI和VREFLO。DQS 130的最佳延迟230将是这样的，在具有最大噪声容限以及距数据眼图界限220、221最大距离的数据眼图部分211处出现延迟的DQS 130的脉冲的上升沿或下降沿131、132。
用于为DDR接口寻找最佳时钟点的当前方法仅通过检测数据眼图界限并将时钟点设置在中心来实施数据眼图搜索。但是，随着数据传输速率增大，数据眼图搜索优选地增加一种噪声容限搜索以便确定最佳时钟点。
用于设置最佳DQS延迟的传统技术使用开环方法或迭代法来检测数据眼图界限。在开环方法中，延迟设置基于通过实验或经验得到的平均理想延迟。由于DDR设备特性可能变化从而导致数据眼图移动，所以这种方法产生不良容限。设法检测数据眼图界限并且将延迟设置在中间的方法运行良好，但其不将DQS放置在眼图的最宽部分。这两种方法都不能将数据选通放置在最优点处。
本发明的实施例涉及针对二维的最佳容限为每个DDR设备调整DQS延迟：最大化离数据眼图界限的距离并且最大化接口上的噪声容限。为达到这个目的，迭代的数据眼图搜索在改变DQS延迟时序和噪声容限时被执行。
图3说明根据本发明实施例的用于调整DQS延迟的存储控制器和DDR存储设备的方块图。存储控制器(MC)300包含用于向DDR存储设备350写入和从DDR存储设备350读取模板用以帮助确定每个DDR存储设备350的最佳DQS延迟设置。MC 300在模板生成和比较逻辑310部分中具有寄存器310，该模板生成和比较逻辑电路310部分包含将要写入存储器350以及将被用于从存储器350读回的数据的比较中的模板。这些模板可被设置为低串扰或高串扰数据模板，用以在寻找数据眼图时提供灵活性。当MC 300从存储设备350读回数据时，该数据被捕获触发器311捕获并且与期望数据相比较。如果读回的数据与期望数据不匹配，则一个标记被设置。这些数据点将超出由图2B中所说明的数据眼图包围的区域。
MC数据眼图搜索状态机315根据本发明实施例包含用于DDR设备的二维数据眼图搜索算法。噪声容限测试可包括使用如图2B中所示的高226和低227VREF阀值，或者在需要的情况下包括使用更彻底的VREF电压扫描(如二维数据眼图分布图所表示的)。
可变选通延迟元件320允许选通延迟的调整，因此存储数据可在数据眼图内的任何地方被捕获。延迟变化的范围优选地能够达到数据眼图界限的两侧。在本发明一个实施例中，数据眼图搜索可在容限的VREFHI 226和VREFLO 227电平处被执行，这是有利的，因为所要求的延迟变化的范围比在VREF 225电平处执行的数据眼图搜索所要求的范围更小。当搜索数据眼图时，包括在VREF 225处的搜索，在硅设备中被执行的延迟变化的范围可覆盖从数据眼图起始端220到数据眼图末端221的期望范围。当在容限VREFHI 226和VREFLO 227处搜索数据眼图时，在硅设备中被执行的延迟变化的范围可能只覆盖从容限的数据眼图起始端(220A和220B中靠前者)到容限的数据眼图末端(221A和221B中靠后者)的期望范围。降低延迟变化的范围可以降低晶体管数、控制信号数目以及由延迟元件消耗的功率。
噪声容限调整机制340允许来自存储器的数据上的噪声容限在正的和/或负的方向上被时滞。本发明的实施例被示于图4中。这个机制的一个实现方案是修改进入DQ接收器的VREF电压225以使阀值升高或降低。这可以如图4A中所示通过开启或关闭开关405(在存储控制器300的内部或外部)来连接外部生成的电压VREF 225、VREFHI 226以及VREFLO 227而完成。或如图4B所示，外部VREF可被时滞，用以通过开启或关闭被连接到接VDDQ 450的上拉电阻器415、或接地的下拉电阻器416上的开关406来提供高阀值和低阀值。接VDDQ 450的上拉电阻器415和下拉电阻器416可能在存储控制器300内部或者在外部位于在存储控制器300控制下的电路板上。
图4C说明实现这种机制的一种替代方法，其中数据信号DQ 120通过调整被连接到DQ衰减器(pad)的片内电阻器而被时滞。在存储控制器300或DDR存储设备350中可能发生片内终结。通常片内电阻器420、421是等值的并且被接到DDR存储设备350或存储控制器300电源干线。但是，如果电阻器420、421被处理为不等值，则数据信号DQ 120(噪声容限)可为数据眼图搜索算法而被时滞。因此，数据信号DQ 120可通过开启或关闭被连接到接VDDQ 450的上拉电阻器420、或接地的下拉电阻器421的开关407(在存储控制器300的控制下)而被时滞，用以提供高和低的噪声容限。另一个未示出的实施例可包括存储控制器300，调整通过并联电阻器RTT而被连接到数据总线的总线终结电压VTT，以便时滞数据信号DQ120。
参考图2A、图2B、图3、图4A以及图4B，在本发明一个实施例中，数据眼图形状是由改变DQS延迟133和VREF 225(延迟，VREF)的迭代过程产生的。对于该迭代过程的每个步骤，存储控制器300向存储器350写入和从存储器350读取测试模板。使用比较器420将从存储器读取的模板与某些可变VREF 225(即VREFHI 226到VREFLO 227)相比较，并且在捕获触发器311中使用延迟的DQS 130将该模板捕获，随后将结果信号同初始模板相比较。如果初始模板被重新生成，则在如图2B所示的变量(延迟，VREF)数据眼图包络线内生成一个数据点。如果初始模板没有被重新生成，则变量(延迟，VREF)的数据点超出由数据眼图包围的区域。
替代地，参考图2A、图2B、图3以及图4C，在本发明的另一个实施例中，数据眼图形状是由改变DQS延迟133和数据信号DQ 120的电压电平(延迟，VDQ)的迭代过程产生的。对于改变数据信号DQ 120的电压电平的迭代过程的每个步骤，存储控制器300向存储器350写入和从存储器350读取测试模板。使用比较器420将从存储器读取的模板与恒定电压VREF 225相比较，并且在捕获触发器311中使用延迟的DQS 130将该模板捕获，随后将结果信号同初始模板相比较。如果初始模板被重新生成，则在如图2B所示的变量(延迟，VDQ)的数据眼图包络线内生成一个数据点。如果初始模板没有被重新生成，则变量(延迟，VDQ)的数据点超出由数据眼图包围的区域。
图5说明根据本发明一个实施例的使用一种算法来校准DDR设备的方法的流程图。噪声容限测试可包括使用如图2B、图4A、图4B以及图5所示的高阀值VREFHI 226和低阀值VREFLO 227，或者在需要的情况下包括使用从VREFHI到VREFLO的更彻底的VREF电压扫描(如图2B中示出的二维数据眼图分布图所表示的)。该方法将根据使用高226和低227VREF阀值的情况来进行说明。从VREFHI到VREFLO的更彻底的VREF电压扫描包括在改变VREFHI和VREFLO时多次迭代地重复该方法。
现将参照图2B、图3、图4A、图4B以及图5来描述该方法。存储控制器300向MC数据眼图搜索状态机315发布500校准指令，用以初始化二维数据眼图搜索算法。模板生成和比较逻辑310部分设定505测试模板和地址寄存器。随后存储控制器300指示噪声容限调整340部分和可变延迟320部分来设置505初始DQS延迟230和在正方向(VREFHI 226)上时滞的噪声容限，用以找到如图2B所示的左侧数据眼图界限220A。随后存储控制器300将数据模板写入510存储器350并接着多次从存储器350读回515模板。将从存储器读回的数据模板同VREFHI 226进行比较，以便得到结果数据模板。捕获触发器311使用延迟的DQS 130捕获从存储器350得到的多个结果模板，并且模板生成和比较逻辑310部分将所得到的结果模板与初始模板相比较来确定多次读取中的任何一次是否失败520。
如果多次读取没有失败520，存储器控制器300指示可变延迟320部分降低525DQS延迟230以便找到左侧数据眼图界限220A，并且步骤510、515以及520被重复。
如果多次读取520中的任何一次失败，则存储控制器300指示噪声容限调整340部分和可变延迟320部分来设置530初始DQS延迟230和在正方向(VREFHI 226)上时滞的噪声容限，用以找到图2B所示的右侧数据眼图界限221A。随后存储控制器300将数据模板写入535存储器350并接着多次从存储器350读回540模板。将从存储器读回的数据模板同VREFHI 226进行比较，以便得到结果数据模板。捕获触发器311使用延迟的DQS 130捕获从存储器350得到的多个结果模板，并且生成和比较逻辑310部分将所得到的结果模板与初始模板相比较来确定多次读取中的任何一次是否失败545。
如果多次读取没有失败545，存储控制器300指示可变延迟320部分增加DQS延迟230以便找到右侧数据眼图界限221A，并且步骤535、540以及545被重复。
如果多次读取545中的任何一次失败并且步骤555先前没有被达到，则存储控制器300指示噪声容限调整340部分和可变延迟320部分来设置560初始DQS延迟230和在负方向(VREFLO 227)上时滞的噪声容限，用以找到图2B所示的左侧数据眼图界限220B。随后存储控制器300返回重复步骤510-555，以便在VREFLO 227处找到左侧数据眼图界限220B和右侧数据眼图界限221B。
如果步骤555先前已经被达到，则左侧数据眼图界限220A、220B和右侧数据眼图界限221A、221B已经被确定。存储控制器300指示可变延迟320根据由左侧数据眼图界限220A、220B和右侧数据眼图界限221A、221B限定的二维窗的中心来为测试中的设备设定565DQS延迟。随后校准过程结束570。
虽然以上描述涉及本发明的特定实施例，但应该理解：在不脱离其精神的前提下可以做出很多修改。附加权利要求意在涵盖此类修改，这类修改将落在本发明的真正范围和精神内。因此，目前公开的实施例无论从哪方面来看都应被认为是说明性的而不是限制性的，本发明的范围由所附的权利要求指出，而不是由前述说明指出，因此在权利要求等价含义和范围内的所有改变都将被包含在其中。

Claims (27)

1.一种使源同步时钟参考信号的延迟最优化的方法，其包括：
设定初始测试模板、地址寄存器、时钟参考信号延迟以及参考电压；
将该初始测试模板写入由该地址寄存器指定的存储器的存储单元，用以形成存储的测试模板；
从由该地址寄存器指定的存储单元读取该存储的测试模板，以便形成读取的测试模板；
比较该读取的测试模板与参考电压，以便形成读取的第二测试模板；
使用延迟的时钟参考信号来捕获该读取的第二测试模板，以便形成捕获的测试模板；
比较该捕获的测试模板与初始测试模板，以便确定是否出现了读取错误；
如果出现读取错误，则迭代地调整时钟参考信号延迟和参考电压以便找到二维数据眼图窗；以及
根据该二维数据眼图窗设定最佳的时钟参考信号延迟，
其中，所述最佳的时钟参考信号延迟具有距数据眼图界限中的界限的最大距离，并且具有最大噪声容限。
2.根据权利要求1的方法，其中所述存储器是从包括双倍数据速率同步动态随机存取存储器、四倍数据速率存储器、Rambus动态随机存取存储器、寄存器、高速缓冲存储器的组中选出的。
3.根据权利要求1的方法，其中捕获所述读取的第二测试模板包括使用具有作为输入的延迟的时钟参考信号和该读取的第二测试模板的捕获触发器。
4.根据权利要求1的方法，其中比较所述读取的测试模板包括使用比较器，其以参考电压和读取的测试模板为输入。
5.根据权利要求1的方法，其中迭代地调整时钟参考信号延迟和参考电压包括设定高参考电压并且改变该时钟参考信号延迟，以便找到由读取错误所指示的第一左侧数据眼图界限和由读取错误所指示的第一右侧数据眼图界限，以及包括设定低参考电压并改变时钟参考信号延迟，以便找到由读取错误所指示的第二左侧数据眼图界限和由读取错误所指示的第二右侧数据眼图界限。
6.根据权利要求1的方法，其中迭代地调整时钟参考信号延迟和参考电压包括将参考电压设定为高参考电压值和低参考电压值之一，并且针对所述高参考电压值和低参考电压值中的每个电压值改变时钟参考信号延迟，以便找到高参考电压的由读取错误所指示的第一右侧数据眼图界限和由读取错误所指示的第一左侧数据眼图界限，及低参考电压的由读取错误所指示的第二右侧数据眼图界限和由读取错误所指示的第二左侧数据眼图界限。
7.根据权利要求5的方法，其中设定最佳时钟参考信号延迟包括根据第一和第二左侧数据眼图界限以及第一和第二右侧数据眼图界限找到形心。
8.根据权利要求6的方法，其中设定最佳时钟参考信号延迟包括根据两个左侧数据眼图界限和两个右侧数据眼图界限找到形心。
9.根据权利要求1的方法，其中调整参考电压包括在高参考电压和低参考电压之间转换。
10.根据权利要求9的方法，其中高参考电压以及低参考电压由电阻分压器产生。
11.根据权利要求10的方法，其中电阻分压器被包含在存储控制器中。
12.根据权利要求10的方法，其中电阻分压器被包含于在存储控制器控制下的电路板中。
13.一种用于最优化源同步时钟参考信号延迟的装置，其包括：
用于设定初始测试模板、地址寄存器、时钟参考信号延迟以及参考电压的部件；
用于将该初始测试模板写入由该地址寄存器指定的存储器的存储单元以形成存储的测试模板的部件；
用于从由该地址寄存器指定的存储单元读取存储的测试模板以便形成读取的测试模板的部件；
用于比较该读取的测试模板与参考电压以便形成读取的第二测试模板的部件；
用于使用延迟的时钟参考信号来捕获读取的第二测试模板以便形成捕获的测试模板的部件；
用于比较该捕获的测试模板与初始测试模板以便确定是否出现了读取错误的部件；
用于如果出现了读取错误则迭代地调整时钟参考信号延迟和参考电压以便找到二维数据眼图窗的部件；以及
用于根据该二维数据眼图窗设定最佳的时钟参考信号延迟的部件，
其中，所述最佳的时钟参考信号延迟具有距数据眼图界限中的界限的最大距离，并且具有最大噪声容限。
14.根据权利要求13的装置，其中所述存储器是从包括双倍数据速率同步动态随机存取存储器、四倍数据速率存储器、Rambus动态随机存取存储器、寄存器、高速缓冲存储器的组中选出的。
15.根据权利要求13的装置，其中捕获所述读取的第二测试模板包括使用捕获触发器，其以延迟的时钟参考信号和该读取的第二测试模板作为输入。
16.根据权利要求13的装置，其中比较所述读取的测试模板包括使用比较器，其以参考电压和该读取的测试模板作为输入。
17.根据权利要求13的装置，其中迭代地调整时钟参考信号延迟和参考电压包括设定高参考电压并且改变该时钟参考信号延迟，以便找到由读取错误所指示的第一左侧数据眼图界限和由读取错误所指示的第一右侧数据眼图界限，以及包括设定低参考电压并改变时钟参考信号延迟，以便找到由读取错误所指示的第二左侧数据眼图界限和由读取错误所指示的第二右侧数据眼图界限。
18.根据权利要求13的装置，其中迭代地调整时钟参考信号延迟和参考电压包括将参考电压设定为高参考电压值和低参考电压值之一，并且针对所述高参考电压值和低参考电压值中的每个电压值改变时钟参考信号延迟，以便找到高参考电压的由读取错误所指示的第一右侧数据眼图界限和由读取错误所指示的第一左侧数据眼图界限，及低参考电压的由读取错误所指示的第二右侧数据眼图界限和由读取错误所指示的第二左侧数据眼图界限。
19.根据权利要求17的装置，其中设定最佳的时钟参考信号延迟包括根据第一和第二左侧数据眼图界限以及第一和第二右侧数据眼图界限找到形心。
20.根据权利要求18的装置，其中设定最优的时钟参考信号延迟包括根据两个左侧数据眼图界限和两个右侧数据眼图界限找到形心。
21.一种存储控制器，其包括：
模板生成和比较逻辑部分；
数据眼图搜索状态机；
捕获触发器；
可变延迟部分；以及
噪声容限调整部分，其中该存储控制器为找到数据眼图界限而指示噪声容限调整部分和可变延迟部分来设置时钟参考信号延迟和参考电压，该存储控制器将初始数据模板写入存储器并接着从该存储器读回数据模板，从该存储器读回的数据模板同参考电压相比较以便得到结果数据模板，捕获触发器使用延迟的时钟参考信号捕获结果模板，并且模板生成和比较逻辑部分将所得到的结果模板与初始数据模板相比较来确定读取是否失败。
22.根据权利要求21的存储控制器，其中该存储控制器控制一个从包括双倍数据速率同步动态随机存取存储器、四倍数据速率存储器、Rambus动态随机存取存储器、寄存器、高速缓冲存储器的组中选出的存储器。
23.根据权利要求21的存储控制器，其中比较所述从该存储器读回的数据模板包括使用比较器，其以参考电压和该读取的数据模板作为输入。
24.一种使源同步时钟参考信号的延迟最优化的方法，其包括：
设定初始测试模板、地址寄存器、时钟参考信号延迟以及参考电压；
将该初始测试模板写入由该地址寄存器指定的存储器的存储单元，用以形成存储的测试模板；
从由该地址寄存器指定的存储单元读取该存储的测试模板，以便形成读取的测试模板；
比较该读取的测试模板与参考电压以产生结果测试模板；
使用延迟的时钟参考信号来捕获该结果测试模板，以便形成捕获的测试模板；
比较该捕获的测试模板与初始测试模板，以便确定是否出现了读取错误；
如果出现了读取错误，则迭代地调整时钟参考信号延迟和数据信号的电压电平以便找到二维数据眼图窗；以及
根据该二维数据眼图窗设定最佳的时钟参考信号延迟，
其中，所述最佳的时钟参考信号延迟具有距数据眼图界限中的界限的最大距离，并且具有最大噪声容限。
25.根据权利要求24的方法，其中所述存储器是从包括双倍数据速率同步动态随机存取存储器、四倍数据速率存储器、Rambus动态随机存取存储器、寄存器、高速缓冲存储器的组中选出的。
26.根据权利要求24的方法，其中捕获所述结果测试模板包括使用捕获触发器，其以延迟的时钟参考信号和该结果测试模板作为输入。
27.根据权利要求24的方法，其中比较所述读取的测试模板包括使用比较器，其以参考电压和该读取的测试模板作为输入。
CN2003801064744A 2002-12-19 2003-12-10 用于源同步数据传输的二维数据眼图定心 Expired - Fee Related CN1726560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210071925.6A CN102750974B (zh) 2002-12-19 2003-12-10 用于源同步数据传输的二维数据眼图定心

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/324,864 US7036053B2 (en) 2002-12-19 2002-12-19 Two dimensional data eye centering for source synchronous data transfers
US10/324,864 2002-12-19
PCT/US2003/039162 WO2004061689A2 (en) 2002-12-19 2003-12-10 Two dimensional data eye centering for source synchronous data transfers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210071925.6A Division CN102750974B (zh) 2002-12-19 2003-12-10 用于源同步数据传输的二维数据眼图定心

Publications (2)

Publication Number Publication Date
CN1726560A CN1726560A (zh) 2006-01-25
CN1726560B true CN1726560B (zh) 2012-05-23

Family

ID=32593576

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210071925.6A Expired - Fee Related CN102750974B (zh) 2002-12-19 2003-12-10 用于源同步数据传输的二维数据眼图定心
CN2003801064744A Expired - Fee Related CN1726560B (zh) 2002-12-19 2003-12-10 用于源同步数据传输的二维数据眼图定心

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210071925.6A Expired - Fee Related CN102750974B (zh) 2002-12-19 2003-12-10 用于源同步数据传输的二维数据眼图定心

Country Status (6)

Country Link
US (1) US7036053B2 (zh)
EP (1) EP1573741A2 (zh)
KR (1) KR100681977B1 (zh)
CN (2) CN102750974B (zh)
AU (1) AU2003293475A1 (zh)
WO (1) WO2004061689A2 (zh)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095245B2 (en) * 2003-11-14 2006-08-22 Intel Corporation Internal voltage reference for memory interface
KR100550796B1 (ko) * 2003-12-11 2006-02-08 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법
US7337346B2 (en) * 2004-03-04 2008-02-26 Ati Technologies Inc. Method and apparatus for fine tuning a memory interface
JP4130811B2 (ja) * 2004-03-24 2008-08-06 株式会社アドバンテスト 試験装置及び試験方法
US20060082541A1 (en) * 2004-10-19 2006-04-20 Chang-Yuan Wu Input detection device and related method
US7587640B2 (en) * 2005-09-27 2009-09-08 Agere Systems Inc. Method and apparatus for monitoring and compensating for skew on a high speed parallel bus
KR100719377B1 (ko) 2006-01-19 2007-05-17 삼성전자주식회사 데이터 패턴을 읽는 반도체 메모리 장치
JP4957092B2 (ja) * 2006-06-26 2012-06-20 横河電機株式会社 半導体メモリテスタ
CN101119185B (zh) * 2006-08-02 2010-11-17 凌阳科技股份有限公司 自动等化器装置及其数字眼图侦测单元与方法
US7539078B2 (en) * 2006-08-22 2009-05-26 Atmel Corporation Circuits to delay a signal from a memory device
US7433262B2 (en) * 2006-08-22 2008-10-07 Atmel Corporation Circuits to delay a signal from DDR-SDRAM memory device including an automatic phase error correction
JP4921888B2 (ja) 2006-08-22 2012-04-25 ルネサスエレクトロニクス株式会社 インターフェース回路
US20080276133A1 (en) * 2007-05-02 2008-11-06 Andrew Hadley Software-Controlled Dynamic DDR Calibration
US20090019204A1 (en) * 2007-07-13 2009-01-15 International Business Machines Corporation Self-healing noise dispersion system for high performance multidrop systems
US7991098B2 (en) * 2007-10-31 2011-08-02 Micron Technology, Inc. Method and apparatus for training the reference voltage level and data sample timing in a receiver
US7768848B2 (en) * 2007-11-05 2010-08-03 International Business Machines Corporation On-chip characterization of noise-margins for memory arrays
KR20110013358A (ko) * 2008-05-02 2011-02-09 램버스 인코포레이티드 고속 소스-동기화 시그널링
US8514952B2 (en) * 2008-05-02 2013-08-20 Rambus Inc. High-speed source-synchronous signaling
US9431091B2 (en) 2008-06-06 2016-08-30 Uniquify, Inc. Multiple gating modes and half-frequency dynamic calibration for DDR memory controllers
US8661285B2 (en) 2008-06-06 2014-02-25 Uniquify, Incorporated Dynamically calibrated DDR memory controller
US7975164B2 (en) * 2008-06-06 2011-07-05 Uniquify, Incorporated DDR memory controller
KR101315462B1 (ko) * 2008-07-04 2013-10-04 삼성전자주식회사 메모리 컨트롤러, ｐｃｂ, 컴퓨터 시스템 및 메모리 조정방법
JP5124023B2 (ja) * 2008-08-01 2013-01-23 株式会社アドバンテスト 試験装置
CN101571562B (zh) * 2009-05-27 2011-02-09 东南大学 一种构建眼图和进行眼图模板测试的方法
US8159881B2 (en) * 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
US8037375B2 (en) * 2009-06-30 2011-10-11 Intel Corporation Fast data eye retraining for a memory
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
US8233336B2 (en) 2009-09-25 2012-07-31 Infineon Technologies Ag Memory controller comprising adjustable transmitter impedance
US8578086B2 (en) * 2009-09-25 2013-11-05 Intel Corporation Memory link initialization
US8331176B2 (en) * 2009-11-30 2012-12-11 Intel Corporation Method and system for evaluating effects of signal phase difference on a memory system
US8582374B2 (en) 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
WO2011126619A1 (en) 2010-04-05 2011-10-13 Rambus Inc. Methods and apparatus for transmission of data
US8300464B2 (en) 2010-04-13 2012-10-30 Freescale Semiconductor, Inc. Method and circuit for calibrating data capture in a memory controller
US8918686B2 (en) * 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
US20120110400A1 (en) * 2010-11-01 2012-05-03 Altera Corporation Method and Apparatus for Performing Memory Interface Calibration
KR101754111B1 (ko) * 2011-01-03 2017-07-06 페어차일드코리아반도체 주식회사 적응형 과전압 보호 회로 및 방법, 및 이를 포함하는 전력 시스템
US20120296598A1 (en) * 2011-05-18 2012-11-22 Lsi Corporation Compensating for jitter during ddr3 memory delay line training
GB2498571A (en) 2012-01-20 2013-07-24 Intellectual Ventures Holding 81 Llc Base station able to communicate with a second device type on a narrow subset frequency band contained within a first main band
CN102723003B (zh) * 2012-05-28 2015-01-07 华为终端有限公司 阅读状态提醒的方法和移动终端
US8811076B2 (en) * 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8874992B2 (en) 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
KR101977663B1 (ko) 2012-09-14 2019-05-13 삼성전자주식회사 임베디드 멀티미디어 카드 디바이스 및 그 동작방법
US9007855B2 (en) 2012-12-24 2015-04-14 Arm Limited Data signal receiver and method of calibrating a data signal receiver
US8780655B1 (en) 2012-12-24 2014-07-15 Arm Limited Method and apparatus for aligning a clock signal and a data strobe signal in a memory system
US9213359B2 (en) 2012-12-24 2015-12-15 Arm Limited Interface for controlling the phase alignment of clock signals for a recipient device
US9824772B2 (en) 2012-12-26 2017-11-21 Nvidia Corporation Hardware chip select training for memory using read commands
US20140181429A1 (en) * 2012-12-26 2014-06-26 Nvidia Corporation Multi-dimensional hardware data training between memory controller and memory
US9275706B2 (en) * 2013-02-28 2016-03-01 Sandisk Technologies Inc. Auto-calibration for high speed input/output
US20140281662A1 (en) 2013-03-12 2014-09-18 Uniquify, Inc. Dynamically adaptive bit-leveling for data interfaces
US8947140B2 (en) 2013-03-12 2015-02-03 Uniquify, Inc. Continuous adaptive training for data interface timing calibration
US9177623B2 (en) * 2013-03-15 2015-11-03 Qualcomm Incorporated Memory interface offset signaling
US9042188B2 (en) 2013-04-01 2015-05-26 Arm Limited Memory controller and method of calibrating a memory controller
US9105327B2 (en) 2013-04-12 2015-08-11 Arm Limited Memory controller using a data strobe signal and method of calibrating data strobe signal in a memory controller
CN105706064B (zh) 2013-07-27 2019-08-27 奈特力斯股份有限公司 具有本地分别同步的内存模块
US9910484B2 (en) * 2013-11-26 2018-03-06 Intel Corporation Voltage regulator training
US9437326B2 (en) * 2014-06-12 2016-09-06 Freescale Semiconductor, Inc. Margin tool for double data rate memory systems
CN104658595B (zh) * 2015-01-30 2018-05-15 西安紫光国芯半导体有限公司 一种存储器及保持存储器电源功耗恒定的方法
US10019387B2 (en) 2015-04-01 2018-07-10 Apple Inc. Reference voltage calibration using a qualified weighted average
US9558850B1 (en) 2015-12-01 2017-01-31 International Business Machines Corporation Efficient calibration of a data eye for memory devices
US9620184B1 (en) 2015-12-16 2017-04-11 International Business Machines Corporation Efficient calibration of memory devices
US9952955B2 (en) 2016-01-21 2018-04-24 Novatek Microelectronics Corp. Method of phase calibration for double data rate memory interface and related system
US9715907B1 (en) * 2016-05-09 2017-07-25 Invecas, Inc. Optimal data eye for improved Vref margin
US10083736B1 (en) * 2016-06-23 2018-09-25 Apple Inc. Adaptive calibration scheduling for a memory subsystem based on calibrations of delay applied to data strobe and calibration of reference voltage
CN106448744B (zh) * 2016-09-22 2020-04-03 广东威创视讯科技股份有限公司 一种ddr时序分析方法、装置及系统
US9911478B1 (en) * 2017-01-24 2018-03-06 Ikanos Communications, Inc. Method and apparatus for auto-calibration of delay settings of memory interfaces
US10103718B1 (en) * 2017-04-05 2018-10-16 Xilinx, Inc. Recalibration of source synchronous systems
CN107689240B (zh) * 2017-09-30 2023-09-22 长鑫存储技术有限公司 输入输出端口的眼图优化装置和方法及其集成电路
KR102447499B1 (ko) 2017-10-19 2022-09-26 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
CN108010558A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
CN108039189A (zh) * 2017-11-28 2018-05-15 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
KR102447493B1 (ko) 2017-12-04 2022-09-26 삼성전자주식회사 랭크 단위로 메모리 장치를 트레이닝하는 전자 장치 및 그것의 메모리 트레이닝 방법
US10530347B2 (en) 2018-03-23 2020-01-07 Sandisk Technologies Llc Receiver-side setup and hold time calibration for source synchronous systems
CN108535631A (zh) * 2018-04-02 2018-09-14 郑州云海信息技术有限公司 一种测试芯片内部信号眼图的测试方法及系统
KR102499794B1 (ko) 2018-05-21 2023-02-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11195563B2 (en) * 2018-12-24 2021-12-07 SK Hynix Inc. Semiconductor apparatus and semiconductor system with training function
US11226752B2 (en) 2019-03-05 2022-01-18 Apple Inc. Filtering memory calibration
KR20200129588A (ko) 2019-05-09 2020-11-18 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN110223722B (zh) * 2019-07-05 2021-04-27 晶晨半导体(上海)股份有限公司 获取数据接口门限电压的方法及系统
FR3101218B1 (fr) 2019-09-23 2022-07-01 Macom Tech Solutions Holdings Inc Adaptation d’égaliseur sur la base de mesures de dispositif de surveillance de l’œil
US11562780B2 (en) 2019-10-04 2023-01-24 Samsung Electronics Co., Ltd. Memory device and memory system including the same
KR20210040707A (ko) 2019-10-04 2021-04-14 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
WO2021076800A1 (en) * 2019-10-15 2021-04-22 Macom Technology Solutions Holdings, Inc. Finding the eye center with a low-power eye monitor using a 3-dimensional algorithm
CN111026589B (zh) * 2019-10-29 2023-08-11 晶晨半导体（深圳）有限公司 一种通过soc测试ddr内存稳定性的方法
CN112820344B (zh) * 2019-11-18 2023-04-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
CN115191090B (zh) 2020-01-10 2024-06-14 Macom技术解决方案控股公司 最佳均衡划分
US11575437B2 (en) 2020-01-10 2023-02-07 Macom Technology Solutions Holdings, Inc. Optimal equalization partitioning
DE102020124101A1 (de) 2020-02-04 2021-08-05 Samsung Electronics Co., Ltd. Elektronische vorrichtung mit einer speichervorrichtung und trainingsverfahren
KR20210099675A (ko) 2020-02-04 2021-08-13 삼성전자주식회사 메모리 장치를 포함하는 전자 장치 및 그것의 트레이닝 방법
EP4006907B1 (en) * 2020-09-24 2024-02-07 Changxin Memory Technologies, Inc. Method for evaluating performance of interface circuit and related device
CN114356206A (zh) * 2020-09-30 2022-04-15 华为技术有限公司 一种内存训练方法、内存控制器、处理器和电子设备
US11862224B2 (en) * 2021-01-22 2024-01-02 Realtek Semiconductor Corp. Method for performing memory calibration, associated system on chip integrated circuit and non-transitory computer-readable medium
US11616529B2 (en) 2021-02-12 2023-03-28 Macom Technology Solutions Holdings, Inc. Adaptive cable equalizer
CN113050012B (zh) * 2021-03-15 2023-05-05 中国科学院微电子研究所 一种眼图参考电压的校准方法及装置
CN113178223A (zh) * 2021-04-27 2021-07-27 珠海全志科技股份有限公司 存储器的数据训练方法、计算机装置及计算机可读存储介质
US11829281B2 (en) * 2021-06-16 2023-11-28 Sandisk Technologies Llc Semi receiver side write training for non-volatile memory system
US20230032415A1 (en) * 2021-07-28 2023-02-02 Samsung Electronics Co., Ltd. Semiconductor device and memory system including the same
US11588487B1 (en) 2021-09-29 2023-02-21 Faraday Technology Corp. Eye opening monitor device and operation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3633174A (en) * 1970-04-14 1972-01-04 Us Navy Memory system having self-adjusting strobe timing
US6480946B1 (en) * 1998-11-09 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Memory system for synchronized and high speed data transfer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1929142B2 (de) * 1969-06-09 1972-12-21 Siemens AG, 1000 Berlin u 8000 München Bewerterschaltung zur feststellung der aus matrixspeichern ausgelesenen informationen
FR2728409B1 (fr) 1994-12-16 1997-03-14 Sgs Thomson Microelectronics Circuit de restitution de bits transmis de maniere asynchrone
US6215442B1 (en) * 1997-02-03 2001-04-10 Snaptrack, Inc. Method and apparatus for determining time in a satellite positioning system
US6016066A (en) * 1998-03-19 2000-01-18 Intel Corporation Method and apparatus for glitch protection for input buffers in a source-synchronous environment
US6118731A (en) 1999-09-03 2000-09-12 United Microelectronics Corp. Method of eliminating signal skew in a synchronized dynamic random-access memory device
JP2002082830A (ja) 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
US6769084B2 (en) * 2001-03-13 2004-07-27 Samsung Electronics Co., Ltd. Built-in self test circuit employing a linear feedback shift register
JP2004015112A (ja) * 2002-06-03 2004-01-15 Mitsubishi Electric Corp クロック抽出回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3633174A (en) * 1970-04-14 1972-01-04 Us Navy Memory system having self-adjusting strobe timing
US6480946B1 (en) * 1998-11-09 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Memory system for synchronized and high speed data transfer

Also Published As

Publication number Publication date
KR20050085785A (ko) 2005-08-29
CN102750974A (zh) 2012-10-24
KR100681977B1 (ko) 2007-02-15
EP1573741A2 (en) 2005-09-14
WO2004061689A3 (en) 2004-09-23
WO2004061689A2 (en) 2004-07-22
CN1726560A (zh) 2006-01-25
US20040123207A1 (en) 2004-06-24
AU2003293475A8 (en) 2004-07-29
US7036053B2 (en) 2006-04-25
CN102750974B (zh) 2015-08-26
AU2003293475A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
CN1726560B (zh) 用于源同步数据传输的二维数据眼图定心
US10832787B2 (en) Methods for memory interface calibration
US11153132B2 (en) Decision feedback equalizer
US7443741B2 (en) DQS strobe centering (data eye training) method
KR101733483B1 (ko) 메모리 시스템 내에서 쓰기 레벨링을 위한 시작 값들을 조정하는 방법
EP2075703A1 (en) Memory control circuit, method, and integrated circuit
JPWO2002045268A1 (ja) 半導体集積回路及びデータ処理システム
US20010012234A1 (en) Method and apparatus for setting write latency
US20230090116A1 (en) Memory device capable of adjusting clock signal based on operating speed and propagation delay of command/address signal
US20180275714A1 (en) Inductive coupling for data communication in a double data rate memory system
US11804992B2 (en) Asymetric decision feedback equalization
US10360970B1 (en) Standing and resonant wave clocking in DDR RCD and data buffer
US10241538B2 (en) Resynchronization of a clock associated with each data bit in a double data rate memory system
CN104424984A (zh) 存储器控制电路与控制存储器模块的数据读取程序的方法
JP5262706B2 (ja) 半導体集積回路，データ転送システムおよびデータ転送方法
US11996162B2 (en) Synchronous input buffer enable for DFE operation
US11855812B2 (en) Hybrid loop unrolled decision feedback equalizer architecture
EP3425516B1 (en) Memory channel driver with echo cancellation
Sharma et al. DDR3 interconnect optimization—Signal integrity and timing analysis perspective
CN103700394B (zh) 一种16比特ddr sdram接口

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20171210