JP2004015112A - クロック抽出回路 - Google Patents
クロック抽出回路 Download PDFInfo
- Publication number
- JP2004015112A JP2004015112A JP2002161913A JP2002161913A JP2004015112A JP 2004015112 A JP2004015112 A JP 2004015112A JP 2002161913 A JP2002161913 A JP 2002161913A JP 2002161913 A JP2002161913 A JP 2002161913A JP 2004015112 A JP2004015112 A JP 2004015112A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- edge
- input data
- weighting
- extraction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】ランダムジッタと周波数ずれが発生した場合においても、クロックの抽出を可能にする。
【解決手段】入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部40と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部50とを備えたクロック抽出回路とを備え、重み付けは、入力データのエッジ位置と入力クロック位置との差に応じて、クロックの移動量が変わるように行う。
【選択図】 図1
【解決手段】入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部40と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部50とを備えたクロック抽出回路とを備え、重み付けは、入力データのエッジ位置と入力クロック位置との差に応じて、クロックの移動量が変わるように行う。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明はデータ伝送に用いられるクロック抽出回路、特に、ランダムジッタや周波数ずれ等が発生した場合においても、入力データからクロックの抽出が可能なクロック抽出回路に関するものである。
【0002】
【従来の技術】
一般にデータ伝送において、データを誤って選択してしまう原因となるジッタの要因は確定ジッタ(Deterministic Jitter)とランダムジッタ(Random Jitter)との2種類がある。確定ジッタは伝送路に特有のもので、伝送路の周波数帯域やインピーダンス不整合等に起因する。一方、ランダムジッタは伝送路に関係無く乱数的に発生するもので、電源ノイズや熱擾乱に起因する。データが高速に伝送されるにつれて、ジッタ全体におけるランダムジッタの占める割合が大きくなる傾向がある。
【0003】
図8はランダムジッタの影響を受けた場合のエッジの存在確率を説明する模式図である。ランダムジッタは、一般に、図8に示すようなガウシアン分布を形成する。図において、縦軸がエッジの存在確率を、横軸が時間を示している。図7に示すように、ジッタが無い状態を中心として、ジッタ量が小さくなるほど、そのジッタを取りうるエッジの存在確率が大きくなり、ジッタ量が大きくなるほど、そのジッタ量を取りうるエッジの存在確率が小さくなる。さらにジッタ=0を中心として+側と−側とで左右対称であるという性質を持っている。
なお、この+nから−nの間を不感領域としている。ランダムジッタは一般にガウシアン分布を形成するが、この不感領域をガウシアン分布中央に設けることにより、ランダムジッタが発生した場合には、ランダムジッタの影響を受け難くなる(ランダムジッタに対して時定数が大きくなる)。また、周波数ずれが発生した場合には、ガウシアン分布の中心がずれた位置でCDR(Clock Data Recovery)回路に入力されるため、この不感領域には影響を及ぼさない。
【0004】
図9は周波数ずれの起こる原因を模式的に示すブロック図である。データ伝送において留意すべき点として送信側と受信側との間での周波数ずれがあげられる。データ伝送を行う場合には、図9に示すように、送信側LSI100と受信側LSI110とで共通のクロック源90を基にして、各々送信用のクロック・受信用のクロックを生成することが一般的である。しかし、この場合、クロック源90から送信側LSI100までの遅延時間とクロック源90から受信側LSI110までの遅延時間とは必ずしも一致せず、クロック源90が周波数のゆらぎを生じている場合は、微視的には送信側LSI100と受信側LSI110との間で周波数差を生じてしまう結果となる。
【0005】
図10は、例えば、特開平7−162402号に示される従来のクロック抽出回路の構成を示すブロック図である。図において、120はデータ入力端子、130はクロック入力端子、140は複数の遅延素子(図示せず)を有する遅延部である。150は入力データのエッジとクロックの立上がりとを比較して位相を判定する位相判定部、160はデータ位相を進ませたり、遅らせたりするとともに、選択単位を決定するカウンタ部、170は位相判定部150からの位相判定結果を受けてデータと位相マージンが適当なデータを出力するデータ選択部、180はデータ出力端子である。従来においては、高速データ伝送で必須とされるクロック抽出回路では、現在の選択クロックと入力データのエッジ位置とが接近した場合に両者を遠ざけることによって位相マージンを得る構成が一般的になっている。
【0006】
次に動作について説明する。
データ入力端子120から遅延部140にデータが入力すると、入力データは各々異なる遅延素子を通過するため、出力D0〜Dnから異なる遅延量を持つ複数のデータが出力される。位相判定部150は、これら全てのデータを入力して、データの変化点とクロックの立上りとが接近したり、クロックのサンプルタイミングのデューティが劣化したポイントにある場合は、それらの状態に応じてデータ位相を進ませる(UP)か、遅らせる(DOWN)信号を出力する。そして、位相判定部150が選択単位を決定するカウンタ信号をカウンタ部160に送出する。データ選択部170は位相判定部150からの位相判定結果を受けてデータとクロックとの位相マージンが適当なデータを選択し出力する。このように、従来例における位相判定部150は、入力データの全てについて位相差判定を行い、それぞれのデータ位置においてデータ位相を進ませるかあるいは遅らせるかの信号を出力する方法を採っていた。
【0007】
【発明が解決しようとする課題】
従来のクロック抽出回路は以上のように構成されているので、以下に示すような課題があった。
図11は従来のランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
データ選択部170に対して位相判定回路150の出力がただちに影響を与えるようにカウンタ部160を構成した場合には、ランダムジッタの影響を受けると、乱数の微視的な偏りによって誤ったデータ選択を行う可能性がある。図11はデータ入力をアイパターンで示したものであり、ここで、エッジ存在確率分布に対してfの位置にエッジが存在する場合は、位相判定部150はクロック位置とエッジ位置とが接近したと見なすため、クロック位置を後ろにずらそうとする。しかし、理想的なデータラッチ位置eは変化していない為に、クロック抽出回路のデータラッチ位置は理想的なデータラッチ位置eに対してずれgを生じ、ビット誤りを生じる可能性がある。なお、この例は、カウンタ部160のカウントしきい値と時定数を小さくした場合に相当する。
【0008】
図12は従来の周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
次に、データ選択部170に対して位相判定部150の出力がなだらかに影響を与えるようにカウンタ部160を構成した場合には、周波数ずれの影響を受けると、その応答がデータ選択に反映されるまでの時間が長くなり、誤ったデータ選択を行う可能性がある。ここで、周波数ずれが発生した場合には理想的なデータラッチ位置hが後ろにずれる。位相判定部150はこのずれを検出することが出来るが、カウンタ部160のカウントしきい値が大きいため、この検出結果がデータ選択部170に影響を与えるためには時間を要する。ここで、クロック抽出回路のデータラッチ位置は理想的なデータラッチ位置hに対してずれiを生じ、ビット誤りを生じる可能性が発生する。なお、この例は、カウンタ部160のカウント数しきい値と時定数を大きくした場合に相当する。
このように従来においては、カウント数としきい値とを小さくした場合においても、大きくした場合においてもランダムジッタ或いは周波数ずれの影響を受けると、ビット誤りを生じやすくなるという課題があった。
【0009】
この発明は上記のような課題を解決するためになされたもので、ランダムジッタと周波数ずれに対応できるクロック抽出回路を得ることを目的とする。
【0010】
【課題を解決するための手段】
この発明に係るクロック抽出回路は、入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、重み付けを、入力データのエッジ位置と入力クロック位置との差に応じて、クロックの移動量を変えるように行うものである。
【0011】
この発明に係るクロック抽出回路は、位相判定部が、入力データのエッジ位置と入力クロック位置との差に応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたものである。
【0012】
この発明に係るクロック抽出回路は、重み付けを、入力データのエッジ位置とクロック位置の差が小さい場合に、クロックの移動量が小さくなるように小さい値とし、大きい場合に、クロックの移動量が大きくなるように大きい値としたものである。
【0013】
この発明に係るクロック抽出回路は、入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、重み付けを、入力データのエッジ位置と入力クロック位置の差が所定の区間内にあるか否かに応じて、クロックを移動させるものである。
【0014】
この発明に係るクロック抽出回路は、位相判定部が、入力データのエッジ位置と入力クロック位置との差が所定の区間内にあるか否かに応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたものである。
【0015】
この発明に係るクロック抽出回路は、重み付けを、入力データのエッジ位置とクロック位置の差が所定の区間内にある場合は、クロックが移動しないように小さい値とし、所定の区間内にない場合は、クロックを移動させないように大きな値としたものである。
【0016】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるクロック抽出回路の構成例を示すブロック図である。図において、10はデータを入力するデータ入力端子、20は6位相クロックを入力するクロック入力端子、30はこの6位相クロックを用いて入力データをラッチし、さらにこの6位相クロックのうち特定の位相にてリタイミングを行うサンプリング部である。40はサンプリング部30の出力データのうち、立ち上り/立下りエッジの合った位相を検出し、その検出結果を出力するエッジ検出部である。50は立ち上り/立下りエッジの合った位相と、現在の選択データ位置とを相対的に比較し、その結果に応じて後段カウンタ部60のカウント値を増減させる為の信号を出力する位相判定部である。60は内部にしきい値を持ち、カウンタ値がその値を超えた場合には、データ選択位置SELを前後に動かすカウンタ部である。70はサンプリング部30の出力データD0〜D5のうち、カウンタ部60の出力データSELに該当するものを後段に出力するデータ選択部である。
【0017】
図2は位相判定部50の内部構成例を示すブロック図である。図において、51はエッジ検出部40の検出結果に重み付けを行うための重みが設定されている重み付けテーブル、52,53はAND回路、54,55はSEL(データ選択)信号,EDGE(エッジ位置)信号,重み付けテーブル51の論理積からUP,DOWN信号を出力する論理ゲートである。
図3は重み付けテ−ブル51の内容例を示す表図である。図において、51aは各SEL信号、51bは各EDGE信号に対する重み付け量を示す。重み付けテーブル51は、図に示すように、SEL信号の内容によって各EDGE信号に対する重み付け量が変化し、SEL信号に対して立ち上がり/立下りエッジが正反対の位置に存在する場合には重み付け量を“0”に設定し、SEL信号と立ち上がり/立下りエッジが接近するに従って重み付け量が増大する構成となっている。
【0018】
次に動作について説明する。
図4はランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図であり、図5は周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
ランダムジッタの影響を受けた場合には、図4に示すように、ガウシアン分布の特徴によりジッタ中心付近でエッジ存在確率が大きくなる。この場合は、図3において、例えば“SEL=6’b000010”を選択してこの範囲の重み付けをaに示すように小さくする。こうすることにより、カウンタ部60に対するカウント増減値の絶対値が小さくなり、それに伴いクロックの移動量が小さくなるので、クロック抽出回路はランダムジッタの影響を受け難く、適切な応答を行えるようになる。
【0019】
一方、周波数ずれの影響を受けた場合には、図5に示す様にジッタ中心位置が前後に動く。この場合は、図3において、例えば“SEL=6’b000001”を選択してこの範囲の重み付けをbに示すように大きくする。こうすることにより、カウンタ部60に対するカウント増減値の絶対値が大きくなり、それに伴いクロックの移動量が小さくなるので、クロック抽出回路は周波数ずれの起こった入力データに対して適切な応答を行えるようになる。
【0020】
以上のように、この実施の形態1によれば、重み付けテーブル51の内容をガウシアン分布を形成するランダムジッタに対しては重み付けを小さくし、周波数ずれに対しては重み付けを大きくするように設定したので、ランダムジッタと周波数ずれの両方に対して対応できるという効果が得られる。
【0021】
実施の形態2.
この実施の形態2では、位相判定部50の重み付けテーブル51の設定内容に関してのみ異なり、従って、実施の形態1と同じ構成要素については説明を省略する。また、実施の形態2における重み付けテーブル51の内容例を示す表図の図示も省略する。
実施の形態2では、重み付けテーブル51の内容を、ランダムジッタに対しては重み付けを“0”にし、周波数ずれに対しては重み付けを“1”にする。
【0022】
次に動作について説明する。
図6はランダムジッタの影響を受けた場合の応答とそれに対する対応を示す模式図であり、図7は周波数ずれの影響を受けた場合の応答とそれに対する対応を示す模式図である。ランダムジッタの影響を受けた場合には、図6に示すようにガウシアン分布の特徴によりジッタ中心付近で大きいエッジ存在確率を持つが、cのようにこの範囲(所定の範囲内)の重み付けを“0”とする、こうすることにより、カウンタ部60のカウント増減値は0となり、それに伴いクロックは移動しなくなる。従って、クロック抽出回路はランダムジッタの影響を受け難くなり、適切な応答を行うことが可能となる。
【0023】
一方、周波数ずれの影響を受けた場合には図7に示すようにジッタ中心位置が前後に移動するため、dのようにこの範囲(所定の範囲外)の重み付けを“1”とする。こうすることにより、カウンタ部60のカウント増減値は変化せず、それに伴いクロック移動量は変化しなくなる。従って、クロック抽出回路は周波数ずれの起こった入力データに対して適切な応答を行うことが可能となる。
【0024】
以上のように、この実施の形態2によれば、ガウシアン分布を形成するランダムジッタに対しては重み付けを“0”にし、周波数ずれに対しては重み付けを“1”に設定したので、ランダムジッタの影響を受けに難くなるばかりでなく、周波数ずれに対しても迅速な応答が可能となる。これにより、ランダムジッタと周波数ずれ両方に対して対応でき、かつ回路規模・消費電力を低く抑えることができる効果が得られる。
【0025】
なお、上記の実施の形態1,2では、説明のため6位相クロックを用いたサンプリング部30の出力をデータ選択部70で選択する構成に関して説明をしたが、従来技術例のように遅延部140の出力をデータ選択部70で選択する構成としても有効であることは言うまでもない。
また、重み付けテーブル51の重み付け量は、6位相クロックを用いている関係上、図3に示すような内容になっているが、もちろん、これよりも少なくしても、多くしてもかまわない。
さらに、重み付けテーブル51に予め重みが設定されているものとして説明をしたが、これに限定されることなく、例えば、ランダムジッタと周波数ずれを検出する回路を別に設けて、ランダムジッタか周波数ずれかに応じて、対応する重みを動的に設定するようにしても良い。
【0026】
【発明の効果】
以上のように、この発明によれば、重み付けテーブルの内容をガウス分布を形成するランダムジッタに対しては重み付けを小さくし、周波数ずれに対しては重み付けを大きくするように構成したので、ランダムジッタと周波数ずれの両方に対して対応できるという効果が得られる。
【0027】
この発明によれば、ガウス分布を形成するランダムジッタに対しては重み付けを“0”にし、周波数ずれに対しては重み付けを“1”にするように構成したので、ランダムジッタと周波数ずれの両方に対して対応できるばかりでなく、回路規模と消費電力を低く抑えるとともに、データ転送速度の高速化とデータ伝送の高品質化を実現できるという効果が得られる。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるクロック抽出回路の構成例を示すブロック図である。
【図2】同実施の形態1による図1に示す位相判定部の内部構成例を示すブロック図である。
【図3】同実施の形態1による重み付けテーブルの内容例を示す表図である。
【図4】同実施の形態1によるランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図5】同実施の形態1による周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図6】この発明の実施の形態2によるランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図7】同実施の形態2による周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図8】ランダムジッタの影響を受けた場合のエッジ存在確率を説明する模式図である。
【図9】周波数ずれの起こる原因を模式的に示すブロック図である。
【図10】従来のクロック抽出回路の構成を示すブロック図である。
【図11】従来のランダムジッタの影響を受けた場合の応答を説明する模式図である。
【図12】従来の周波数ずれの影響を受けた場合の応答を説明する模式図である。
【符号の説明】
10 データ入力端子、20 クロック入力端子、30 サンプリング部、40 エッジ検出部、50 位相判定部、51 重み付けテーブル、52,53 AND回路、54,55 論理ゲート、60 カウンタ部、70 データ選択部。
【発明の属する技術分野】
この発明はデータ伝送に用いられるクロック抽出回路、特に、ランダムジッタや周波数ずれ等が発生した場合においても、入力データからクロックの抽出が可能なクロック抽出回路に関するものである。
【0002】
【従来の技術】
一般にデータ伝送において、データを誤って選択してしまう原因となるジッタの要因は確定ジッタ(Deterministic Jitter)とランダムジッタ(Random Jitter)との2種類がある。確定ジッタは伝送路に特有のもので、伝送路の周波数帯域やインピーダンス不整合等に起因する。一方、ランダムジッタは伝送路に関係無く乱数的に発生するもので、電源ノイズや熱擾乱に起因する。データが高速に伝送されるにつれて、ジッタ全体におけるランダムジッタの占める割合が大きくなる傾向がある。
【0003】
図8はランダムジッタの影響を受けた場合のエッジの存在確率を説明する模式図である。ランダムジッタは、一般に、図8に示すようなガウシアン分布を形成する。図において、縦軸がエッジの存在確率を、横軸が時間を示している。図7に示すように、ジッタが無い状態を中心として、ジッタ量が小さくなるほど、そのジッタを取りうるエッジの存在確率が大きくなり、ジッタ量が大きくなるほど、そのジッタ量を取りうるエッジの存在確率が小さくなる。さらにジッタ=0を中心として+側と−側とで左右対称であるという性質を持っている。
なお、この+nから−nの間を不感領域としている。ランダムジッタは一般にガウシアン分布を形成するが、この不感領域をガウシアン分布中央に設けることにより、ランダムジッタが発生した場合には、ランダムジッタの影響を受け難くなる(ランダムジッタに対して時定数が大きくなる)。また、周波数ずれが発生した場合には、ガウシアン分布の中心がずれた位置でCDR(Clock Data Recovery)回路に入力されるため、この不感領域には影響を及ぼさない。
【0004】
図9は周波数ずれの起こる原因を模式的に示すブロック図である。データ伝送において留意すべき点として送信側と受信側との間での周波数ずれがあげられる。データ伝送を行う場合には、図9に示すように、送信側LSI100と受信側LSI110とで共通のクロック源90を基にして、各々送信用のクロック・受信用のクロックを生成することが一般的である。しかし、この場合、クロック源90から送信側LSI100までの遅延時間とクロック源90から受信側LSI110までの遅延時間とは必ずしも一致せず、クロック源90が周波数のゆらぎを生じている場合は、微視的には送信側LSI100と受信側LSI110との間で周波数差を生じてしまう結果となる。
【0005】
図10は、例えば、特開平7−162402号に示される従来のクロック抽出回路の構成を示すブロック図である。図において、120はデータ入力端子、130はクロック入力端子、140は複数の遅延素子(図示せず)を有する遅延部である。150は入力データのエッジとクロックの立上がりとを比較して位相を判定する位相判定部、160はデータ位相を進ませたり、遅らせたりするとともに、選択単位を決定するカウンタ部、170は位相判定部150からの位相判定結果を受けてデータと位相マージンが適当なデータを出力するデータ選択部、180はデータ出力端子である。従来においては、高速データ伝送で必須とされるクロック抽出回路では、現在の選択クロックと入力データのエッジ位置とが接近した場合に両者を遠ざけることによって位相マージンを得る構成が一般的になっている。
【0006】
次に動作について説明する。
データ入力端子120から遅延部140にデータが入力すると、入力データは各々異なる遅延素子を通過するため、出力D0〜Dnから異なる遅延量を持つ複数のデータが出力される。位相判定部150は、これら全てのデータを入力して、データの変化点とクロックの立上りとが接近したり、クロックのサンプルタイミングのデューティが劣化したポイントにある場合は、それらの状態に応じてデータ位相を進ませる(UP)か、遅らせる(DOWN)信号を出力する。そして、位相判定部150が選択単位を決定するカウンタ信号をカウンタ部160に送出する。データ選択部170は位相判定部150からの位相判定結果を受けてデータとクロックとの位相マージンが適当なデータを選択し出力する。このように、従来例における位相判定部150は、入力データの全てについて位相差判定を行い、それぞれのデータ位置においてデータ位相を進ませるかあるいは遅らせるかの信号を出力する方法を採っていた。
【0007】
【発明が解決しようとする課題】
従来のクロック抽出回路は以上のように構成されているので、以下に示すような課題があった。
図11は従来のランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
データ選択部170に対して位相判定回路150の出力がただちに影響を与えるようにカウンタ部160を構成した場合には、ランダムジッタの影響を受けると、乱数の微視的な偏りによって誤ったデータ選択を行う可能性がある。図11はデータ入力をアイパターンで示したものであり、ここで、エッジ存在確率分布に対してfの位置にエッジが存在する場合は、位相判定部150はクロック位置とエッジ位置とが接近したと見なすため、クロック位置を後ろにずらそうとする。しかし、理想的なデータラッチ位置eは変化していない為に、クロック抽出回路のデータラッチ位置は理想的なデータラッチ位置eに対してずれgを生じ、ビット誤りを生じる可能性がある。なお、この例は、カウンタ部160のカウントしきい値と時定数を小さくした場合に相当する。
【0008】
図12は従来の周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
次に、データ選択部170に対して位相判定部150の出力がなだらかに影響を与えるようにカウンタ部160を構成した場合には、周波数ずれの影響を受けると、その応答がデータ選択に反映されるまでの時間が長くなり、誤ったデータ選択を行う可能性がある。ここで、周波数ずれが発生した場合には理想的なデータラッチ位置hが後ろにずれる。位相判定部150はこのずれを検出することが出来るが、カウンタ部160のカウントしきい値が大きいため、この検出結果がデータ選択部170に影響を与えるためには時間を要する。ここで、クロック抽出回路のデータラッチ位置は理想的なデータラッチ位置hに対してずれiを生じ、ビット誤りを生じる可能性が発生する。なお、この例は、カウンタ部160のカウント数しきい値と時定数を大きくした場合に相当する。
このように従来においては、カウント数としきい値とを小さくした場合においても、大きくした場合においてもランダムジッタ或いは周波数ずれの影響を受けると、ビット誤りを生じやすくなるという課題があった。
【0009】
この発明は上記のような課題を解決するためになされたもので、ランダムジッタと周波数ずれに対応できるクロック抽出回路を得ることを目的とする。
【0010】
【課題を解決するための手段】
この発明に係るクロック抽出回路は、入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、重み付けを、入力データのエッジ位置と入力クロック位置との差に応じて、クロックの移動量を変えるように行うものである。
【0011】
この発明に係るクロック抽出回路は、位相判定部が、入力データのエッジ位置と入力クロック位置との差に応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたものである。
【0012】
この発明に係るクロック抽出回路は、重み付けを、入力データのエッジ位置とクロック位置の差が小さい場合に、クロックの移動量が小さくなるように小さい値とし、大きい場合に、クロックの移動量が大きくなるように大きい値としたものである。
【0013】
この発明に係るクロック抽出回路は、入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、重み付けを、入力データのエッジ位置と入力クロック位置の差が所定の区間内にあるか否かに応じて、クロックを移動させるものである。
【0014】
この発明に係るクロック抽出回路は、位相判定部が、入力データのエッジ位置と入力クロック位置との差が所定の区間内にあるか否かに応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたものである。
【0015】
この発明に係るクロック抽出回路は、重み付けを、入力データのエッジ位置とクロック位置の差が所定の区間内にある場合は、クロックが移動しないように小さい値とし、所定の区間内にない場合は、クロックを移動させないように大きな値としたものである。
【0016】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるクロック抽出回路の構成例を示すブロック図である。図において、10はデータを入力するデータ入力端子、20は6位相クロックを入力するクロック入力端子、30はこの6位相クロックを用いて入力データをラッチし、さらにこの6位相クロックのうち特定の位相にてリタイミングを行うサンプリング部である。40はサンプリング部30の出力データのうち、立ち上り/立下りエッジの合った位相を検出し、その検出結果を出力するエッジ検出部である。50は立ち上り/立下りエッジの合った位相と、現在の選択データ位置とを相対的に比較し、その結果に応じて後段カウンタ部60のカウント値を増減させる為の信号を出力する位相判定部である。60は内部にしきい値を持ち、カウンタ値がその値を超えた場合には、データ選択位置SELを前後に動かすカウンタ部である。70はサンプリング部30の出力データD0〜D5のうち、カウンタ部60の出力データSELに該当するものを後段に出力するデータ選択部である。
【0017】
図2は位相判定部50の内部構成例を示すブロック図である。図において、51はエッジ検出部40の検出結果に重み付けを行うための重みが設定されている重み付けテーブル、52,53はAND回路、54,55はSEL(データ選択)信号,EDGE(エッジ位置)信号,重み付けテーブル51の論理積からUP,DOWN信号を出力する論理ゲートである。
図3は重み付けテ−ブル51の内容例を示す表図である。図において、51aは各SEL信号、51bは各EDGE信号に対する重み付け量を示す。重み付けテーブル51は、図に示すように、SEL信号の内容によって各EDGE信号に対する重み付け量が変化し、SEL信号に対して立ち上がり/立下りエッジが正反対の位置に存在する場合には重み付け量を“0”に設定し、SEL信号と立ち上がり/立下りエッジが接近するに従って重み付け量が増大する構成となっている。
【0018】
次に動作について説明する。
図4はランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図であり、図5は周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
ランダムジッタの影響を受けた場合には、図4に示すように、ガウシアン分布の特徴によりジッタ中心付近でエッジ存在確率が大きくなる。この場合は、図3において、例えば“SEL=6’b000010”を選択してこの範囲の重み付けをaに示すように小さくする。こうすることにより、カウンタ部60に対するカウント増減値の絶対値が小さくなり、それに伴いクロックの移動量が小さくなるので、クロック抽出回路はランダムジッタの影響を受け難く、適切な応答を行えるようになる。
【0019】
一方、周波数ずれの影響を受けた場合には、図5に示す様にジッタ中心位置が前後に動く。この場合は、図3において、例えば“SEL=6’b000001”を選択してこの範囲の重み付けをbに示すように大きくする。こうすることにより、カウンタ部60に対するカウント増減値の絶対値が大きくなり、それに伴いクロックの移動量が小さくなるので、クロック抽出回路は周波数ずれの起こった入力データに対して適切な応答を行えるようになる。
【0020】
以上のように、この実施の形態1によれば、重み付けテーブル51の内容をガウシアン分布を形成するランダムジッタに対しては重み付けを小さくし、周波数ずれに対しては重み付けを大きくするように設定したので、ランダムジッタと周波数ずれの両方に対して対応できるという効果が得られる。
【0021】
実施の形態2.
この実施の形態2では、位相判定部50の重み付けテーブル51の設定内容に関してのみ異なり、従って、実施の形態1と同じ構成要素については説明を省略する。また、実施の形態2における重み付けテーブル51の内容例を示す表図の図示も省略する。
実施の形態2では、重み付けテーブル51の内容を、ランダムジッタに対しては重み付けを“0”にし、周波数ずれに対しては重み付けを“1”にする。
【0022】
次に動作について説明する。
図6はランダムジッタの影響を受けた場合の応答とそれに対する対応を示す模式図であり、図7は周波数ずれの影響を受けた場合の応答とそれに対する対応を示す模式図である。ランダムジッタの影響を受けた場合には、図6に示すようにガウシアン分布の特徴によりジッタ中心付近で大きいエッジ存在確率を持つが、cのようにこの範囲(所定の範囲内)の重み付けを“0”とする、こうすることにより、カウンタ部60のカウント増減値は0となり、それに伴いクロックは移動しなくなる。従って、クロック抽出回路はランダムジッタの影響を受け難くなり、適切な応答を行うことが可能となる。
【0023】
一方、周波数ずれの影響を受けた場合には図7に示すようにジッタ中心位置が前後に移動するため、dのようにこの範囲(所定の範囲外)の重み付けを“1”とする。こうすることにより、カウンタ部60のカウント増減値は変化せず、それに伴いクロック移動量は変化しなくなる。従って、クロック抽出回路は周波数ずれの起こった入力データに対して適切な応答を行うことが可能となる。
【0024】
以上のように、この実施の形態2によれば、ガウシアン分布を形成するランダムジッタに対しては重み付けを“0”にし、周波数ずれに対しては重み付けを“1”に設定したので、ランダムジッタの影響を受けに難くなるばかりでなく、周波数ずれに対しても迅速な応答が可能となる。これにより、ランダムジッタと周波数ずれ両方に対して対応でき、かつ回路規模・消費電力を低く抑えることができる効果が得られる。
【0025】
なお、上記の実施の形態1,2では、説明のため6位相クロックを用いたサンプリング部30の出力をデータ選択部70で選択する構成に関して説明をしたが、従来技術例のように遅延部140の出力をデータ選択部70で選択する構成としても有効であることは言うまでもない。
また、重み付けテーブル51の重み付け量は、6位相クロックを用いている関係上、図3に示すような内容になっているが、もちろん、これよりも少なくしても、多くしてもかまわない。
さらに、重み付けテーブル51に予め重みが設定されているものとして説明をしたが、これに限定されることなく、例えば、ランダムジッタと周波数ずれを検出する回路を別に設けて、ランダムジッタか周波数ずれかに応じて、対応する重みを動的に設定するようにしても良い。
【0026】
【発明の効果】
以上のように、この発明によれば、重み付けテーブルの内容をガウス分布を形成するランダムジッタに対しては重み付けを小さくし、周波数ずれに対しては重み付けを大きくするように構成したので、ランダムジッタと周波数ずれの両方に対して対応できるという効果が得られる。
【0027】
この発明によれば、ガウス分布を形成するランダムジッタに対しては重み付けを“0”にし、周波数ずれに対しては重み付けを“1”にするように構成したので、ランダムジッタと周波数ずれの両方に対して対応できるばかりでなく、回路規模と消費電力を低く抑えるとともに、データ転送速度の高速化とデータ伝送の高品質化を実現できるという効果が得られる。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるクロック抽出回路の構成例を示すブロック図である。
【図2】同実施の形態1による図1に示す位相判定部の内部構成例を示すブロック図である。
【図3】同実施の形態1による重み付けテーブルの内容例を示す表図である。
【図4】同実施の形態1によるランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図5】同実施の形態1による周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図6】この発明の実施の形態2によるランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図7】同実施の形態2による周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図8】ランダムジッタの影響を受けた場合のエッジ存在確率を説明する模式図である。
【図9】周波数ずれの起こる原因を模式的に示すブロック図である。
【図10】従来のクロック抽出回路の構成を示すブロック図である。
【図11】従来のランダムジッタの影響を受けた場合の応答を説明する模式図である。
【図12】従来の周波数ずれの影響を受けた場合の応答を説明する模式図である。
【符号の説明】
10 データ入力端子、20 クロック入力端子、30 サンプリング部、40 エッジ検出部、50 位相判定部、51 重み付けテーブル、52,53 AND回路、54,55 論理ゲート、60 カウンタ部、70 データ選択部。
Claims (6)
- 高速データ伝送時に入力データに応じてクロックを抽出するクロック抽出回路において、
入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、
上記検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、上記重み付けは、入力データのエッジ位置と入力クロック位置との差に応じて、クロックの移動量を変えるように行うことを特徴とするクロック抽出回路。 - 位相判定部は、入力データのエッジ位置と入力クロック位置との差に応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたことを特徴とする請求項1記載のクロック抽出回路。
- 重み付けは、入力データのエッジ位置とクロック位置の差が小さい場合に、クロックの移動量が小さくなるように小さい値とし、大きい場合に、クロックの移動量が大きくなるように大きい値としたことを特徴とする請求項1または請求項2記載のクロック抽出回路。
- 高速データ伝送時に入力データに応じてクロックを抽出するクロック抽出回路において、
入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、
上記検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、上記重み付けは、入力データのエッジ位置と入力クロック位置の差が所定の区間内にあるか否かに応じて、クロックを移動させることを特徴とするクロック抽出回路。 - 位相判定部は、入力データのエッジ位置と入力クロック位置との差が所定の区間内にあるか否かに応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたことを特徴とする請求項4記載のクロック抽出回路。
- 重み付けは、入力データのエッジ位置とクロック位置の差が所定の区間内にある場合は、クロックが移動しないように小さい値とし、所定の区間内にない場合は、クロックを移動させないように大きな値としたことを特徴とする請求項4または請求項5記載のクロック抽出回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002161913A JP2004015112A (ja) | 2002-06-03 | 2002-06-03 | クロック抽出回路 |
US10/294,682 US20030226070A1 (en) | 2002-06-03 | 2002-11-15 | Clock extraction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002161913A JP2004015112A (ja) | 2002-06-03 | 2002-06-03 | クロック抽出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004015112A true JP2004015112A (ja) | 2004-01-15 |
Family
ID=29561658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002161913A Pending JP2004015112A (ja) | 2002-06-03 | 2002-06-03 | クロック抽出回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20030226070A1 (ja) |
JP (1) | JP2004015112A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077134A (ja) * | 2007-09-20 | 2009-04-09 | Ricoh Co Ltd | データリカバリ方法およびデータリカバリ回路 |
JP2009206594A (ja) * | 2008-02-26 | 2009-09-10 | Olympus Corp | クロック再生回路 |
JP2009212992A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Ltd | 半導体集積回路装置及びアイ開口マージン評価方法 |
JP2013078000A (ja) * | 2011-09-30 | 2013-04-25 | Mitsubishi Electric Corp | Ponシステムのcdr回路およびcdr回路におけるパルス幅歪自己検出方法とパルス幅歪自己補償方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7036053B2 (en) * | 2002-12-19 | 2006-04-25 | Intel Corporation | Two dimensional data eye centering for source synchronous data transfers |
US7587640B2 (en) * | 2005-09-27 | 2009-09-08 | Agere Systems Inc. | Method and apparatus for monitoring and compensating for skew on a high speed parallel bus |
US8300464B2 (en) | 2010-04-13 | 2012-10-30 | Freescale Semiconductor, Inc. | Method and circuit for calibrating data capture in a memory controller |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260936A (ja) * | 1989-03-31 | 1990-10-23 | Toshiba Corp | クロック抽出回路 |
US5428648A (en) * | 1992-09-18 | 1995-06-27 | Sony Corporation | Digital PLL circuit having signal edge position measurement |
JP3672056B2 (ja) * | 1995-08-18 | 2005-07-13 | 松下電器産業株式会社 | タイミング信号発生回路 |
US5598446A (en) * | 1995-09-08 | 1997-01-28 | Vlsi Technology, Inc. | Clock extraction of a clock signal using rising and falling edges of a received transmission signal |
JP3072833B2 (ja) * | 1997-05-23 | 2000-08-07 | 日本電気株式会社 | ディジタルpll回路 |
JP3863265B2 (ja) * | 1997-10-16 | 2006-12-27 | 富士通株式会社 | 光受信器およびクロック抽出回路 |
JP3109465B2 (ja) * | 1997-12-04 | 2000-11-13 | 日本電気株式会社 | ディジタルpll回路及び信号再生方法 |
JP3299219B2 (ja) * | 1999-05-07 | 2002-07-08 | 日本電気株式会社 | ディジタルpll回路 |
-
2002
- 2002-06-03 JP JP2002161913A patent/JP2004015112A/ja active Pending
- 2002-11-15 US US10/294,682 patent/US20030226070A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077134A (ja) * | 2007-09-20 | 2009-04-09 | Ricoh Co Ltd | データリカバリ方法およびデータリカバリ回路 |
JP2009206594A (ja) * | 2008-02-26 | 2009-09-10 | Olympus Corp | クロック再生回路 |
US8306173B2 (en) | 2008-02-26 | 2012-11-06 | Olympus Corporation | Clock regeneration circuit |
JP2009212992A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Ltd | 半導体集積回路装置及びアイ開口マージン評価方法 |
JP2013078000A (ja) * | 2011-09-30 | 2013-04-25 | Mitsubishi Electric Corp | Ponシステムのcdr回路およびcdr回路におけるパルス幅歪自己検出方法とパルス幅歪自己補償方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030226070A1 (en) | 2003-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8130887B2 (en) | Method and arrangements for link power reduction | |
US8286022B2 (en) | Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems | |
US20090080584A1 (en) | Semiconductor system | |
US7787536B2 (en) | Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof | |
US7869544B2 (en) | System for measuring an eyewidth of a data signal in an asynchronous system | |
US20100272216A1 (en) | Apparatus and methods for differential signal receiving | |
US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
US6701466B1 (en) | Serial data communication receiver having adaptively minimized capture latch offset voltage | |
US10615956B2 (en) | Clock and data recovery device and phase detection method | |
US6757327B1 (en) | Serial data communication receiver having adaptive termination resistors | |
US20070098127A1 (en) | Method and apparatus for adjustment of synchronous clock signals | |
US10541691B1 (en) | Bang-bang phase detectors | |
US20080112522A1 (en) | Semiconductor Integrated Circuit Device | |
CN101789773A (zh) | 占空比偏移检测和补偿电路 | |
US20130021074A1 (en) | Decision feedback equalizer operable with multiple data rates | |
JP2004015112A (ja) | クロック抽出回路 | |
US7209848B2 (en) | Pulse stretching architecture for phase alignment for high speed data acquisition | |
JP3522126B2 (ja) | 同期検出方法及び装置、並びに位相同期方法及び装置 | |
JPWO2011039835A1 (ja) | データ判定/位相比較回路 | |
US20040124929A1 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
JP6631117B2 (ja) | 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法 | |
JP3562964B2 (ja) | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 | |
US11646917B1 (en) | Multi-mode non-loop unrolled decision-feedback equalizer with flexible clock configuration | |
US11901038B2 (en) | Memory system | |
KR960009131B1 (ko) | 샘플링신호 발생신호 |