CN110223722B - 获取数据接口门限电压的方法及系统 - Google Patents

获取数据接口门限电压的方法及系统 Download PDF

Info

Publication number
CN110223722B
CN110223722B CN201910606026.3A CN201910606026A CN110223722B CN 110223722 B CN110223722 B CN 110223722B CN 201910606026 A CN201910606026 A CN 201910606026A CN 110223722 B CN110223722 B CN 110223722B
Authority
CN
China
Prior art keywords
voltage
eye diagram
pair
signal eye
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910606026.3A
Other languages
English (en)
Other versions
CN110223722A (zh
Inventor
傅祥
叶佳星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201910606026.3A priority Critical patent/CN110223722B/zh
Publication of CN110223722A publication Critical patent/CN110223722A/zh
Priority to PCT/CN2020/099546 priority patent/WO2021004342A1/zh
Application granted granted Critical
Publication of CN110223722B publication Critical patent/CN110223722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

本发明公开了获取数据接口门限电压的方法及系统,属于通信技术领域。通过对信号眼图进行扫描,提取符合预设范围的有效电压对,再根据有效电压对计算数据接口的门限电压,从而可避免信号眼图中“消顶”(或“消底”)的电压对的干扰,保证了经计算后的有效门限电压的准确性,进而更为精准的了解数据接口的信号幅度、jitter抖动、信号采样的稳定度和可靠度以及抗干扰噪声能力等特性,对数据接口性能进行准确判断。

Description

获取数据接口门限电压的方法及系统
技术领域
本发明涉及通信技术领域,尤其涉及获取数据接口门限电压的方法及系统。
背景技术
随着科技的发展及进步,对DDR(全称:Double Data Rate SDRAM,双倍数据速率存储)内存颗粒速率带宽的要求越来越高。相应的,对信号眼图的眼宽和眼高也提出了更大的挑战和更高的要求。芯片部件特性、封装特性、IO特性、PCB(Printed Circuit Board,中文名称:印制电路板)传输线、DDR颗粒特性以及DDR颗粒配置布局和芯片制程工艺、电压、温度漂动等等指标要求越来越高。信号眼图一直是一个能够衡量高速信号完整性的一个核心指标,通过眼图能够比较直观地看出这个高速信号的信号跳变切换的特性,信号幅度、jitter(微分零点交叉口)抖动、信号采样的稳定度和可靠度(建立保持时间)以及抗干扰噪声能力等等。随着DDR内存颗粒速率的提高,每个环节对眼图的影响都尤为明显。
目前,通常根据信号眼图确定数据接口的最佳门限电压,但是由于调节门限电压的相关寄存器的调整范围有限,对于信号眼图比较高(或信号眼图比较低)的情况时,容易出现“消顶”(或“消底”)的情况,而对于这种情况无法准确获取数据接口的最佳门限电压,进而无法准确的确定信号的信号幅度、jitter抖动、信号采样的稳定度和可靠度以及抗干扰噪声能力等特性,无法准确的对数据接口性能进行准确判断。
发明内容
针对信号眼图的“消顶”或“消底”情况无法准确获取数据接口的最佳门限电压的问题,现提供一种旨在可忽略“消顶”或“消底”的情况能够准确的获取数据接口门限电压的获取数据接口门限电压的方法及系统。
一种获取数据接口门限电压的方法,包括下述步骤:
获取数据接口的信号眼图;
对所述信号眼图进行扫描,提取符合预设范围的电压对,将所述电压对作为有效电压对;
获取所有的所述有效电压对,根据所有的有效电压对计算所述数据接口的门限电压。
优选的,获取数据接口的信号眼图的步骤,包括:
采用示波器对所述数据接口进行扫描,生成所述信号眼图。
优选的,所述预设范围为所述电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值。
优选的,对所述信号眼图进行扫描,提取符合预设范围的电压对,将所述电压对作为有效电压对的步骤,包括:
逐个将所述信号眼图中每一个电压对的最大电压与所述信号眼图的最大电压阈值进行比较,将所述电压对的最小电压于所述信号眼图的最小电压阈值进行比较,获取电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值,并将所述电压对作为有效电压对。
优选的,获取所有的所述有效电压对,根据所有的有效电压对计算所述数据接口的门限电压的步骤,包括:
获取所有的所述有效电压对,将所有的有效电压对对应电压进行相加并除以有效电压对的个数,以获取所述数据接口的门限电压。
本发明还提供了一种获取数据接口门限电压的系统,包括:
获取单元,用于获取数据接口的信号眼图;
扫描单元,用于对所述信号眼图进行扫描,提取符合预设范围的电压对,将所述电压对作为有效电压对;
计算单元,用于获取所有的所述有效电压对,根据所有的有效电压对计算所述数据接口的门限电压。
优选的,所述获取单元采用示波器对所述数据接口进行扫描,生成所述信号眼图。
优选的,所述预设范围为所述电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值。
优选的,所述扫描单元逐个将所述信号眼图中每一个电压对的最大电压与所述信号眼图的最大电压阈值进行比较,将所述电压对的最小电压于所述信号眼图的最小电压阈值进行比较,获取电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值,并将所述电压对作为有效电压对。
优选的,所述计算单元获取所有的所述有效电压对,将所有的有效电压对对应电压进行相加并除以有效电压对的个数,以获取所述数据接口的门限电压。
上述技术方案的有益效果:
本技术方案中,通过对信号眼图进行扫描,提取符合预设范围的有效电压对,再根据有效电压对计算数据接口的门限电压,从而可避免信号眼图中“消顶”(或“消底”)的电压对的干扰,保证了经计算后的有效门限电压的准确性,进而更为精准的了解数据接口的信号幅度、jitter抖动、信号采样的稳定度和可靠度以及抗干扰噪声能力等特性,对数据接口性能进行准确判断。
附图说明
图1为信号眼图的一种实施例的示意图;
图2为体现“消顶”、“消底”的信号眼图示意图;
图3本发明所述的获取数据接口门限电压的方法的一种实施例示意图;
图4为采用获取数据接口门限电压的方法获取门限电压的一种实施例的信号眼图示意图;
图5为获取数据接口门限电压的方法的另一种实施例示意图;
图6为获取数据接口门限电压的系统的一种实施例的模块示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
门限电压Vref是用来给信号接收方作为对输入进来的信号做高低电平判断的门限电平。比如:对DDR3颗粒而言,如果Vref=0.75V,当颗粒接收到来的数据信号高于0.75V电平的时候(比如0.8V),颗粒会将这个信号当做是有效高电平来处理;同样的,当颗粒接收到来的数据信号低于0.75V的时候(比如0.5V)就不会认为这个信号是个有效高电平信号。这样对于一个高电平信号有效的采样信号宽度就是从上升沿Vref(0.75V)的地方算起,到下降沿Vref(0.75V)的地方截止。这一段时间当中的时钟对这个信号采样的话都是可以采到想要的有效高电平信号(这里只是为了解释一下Vref的概念和实际作用,实际情况比如Vref的有效电平的采样会额外余量预留一定的卡控余量,但不影响这里关于Vref概念和实际作用)。
从眼图余量和系统稳定性的角度考虑,理想情况是希望Vref的值对应的有效数据采样宽度(眼宽)能够最大化。而一旦Vref设定的位置不合理,太高或者太低,都会导致有效的数据采样眼宽非常小,数据在传输过程过很容易出现采错的情况而导致数据通信传输错误,引发各种问题,极大地降低了系统的稳定性和可靠性。
然而,实际的情况中,可能存在由于测量位置选择不当等原因可导致所测得的模拟眼图波形跟实际接收端的波形不一致的情况,从而影响对其性能的判断准确度。为了能够更加方便直观地查看当前待测信号的相关眼图情况,而不用每次去测量实际的模拟眼图波形,目前多数DDR都将实际模拟2D眼图进行数字量化处理对应生成一个数字化的2D眼图,如图1所示,由若干采样点对组成一个数字化眼图轮廓。这些采样点对的采样过程如下:
水平方向上,从校准之后DQS采样时钟的默认位置(图1中150ps对应的位置)开始,左移一个单位的延迟(比如10ps)的位置,对应图1中垂直方向上双箭头的位置点。此时调整垂直方向上Vref的值(通过调整寄存器的方式实现Vref的不同值),从最小的Vref值调整到最大的Vref值,记录最小的值和最大的值(分别对应上图中箭头所指的最小Vref移动值和最大Vref移动至两个点。以最大值为例,就是表示当前的DQS时钟采样点,当Vref调整到等于信号眼图在此处位置的电平幅度时,继续提高Vref则再也触发不到高电平,此值就是Vref最大值也是信号眼图在此处的实际电平幅度值。Vref最小值的获取与之相似)。然后再依次类推,继续左移一个单位的延迟,然后再去调整Vref的值,从最小调整到最大,记录两个最大最小点(最大最小点实际分别即为信号眼图在此处的最高和最低的电平幅度值)。一直左移动到最左边界只有一个值的点,然后切换到右边测试,测到右边界一个点。这样就会形成图1当中的数字化后的2D图。目前获取最佳的Vref的做法是:将所有采样点的垂直方向上的值累加取平均值,将获取的平均值作为最佳的Vref。但这种方法对于实际眼图来说,对于实际眼眼图高并不是很大的情况。但是依然有很多的情况下,眼眼图高比较高,信号质量其实比较好的情况。Vref寄存器调整的范围会越界,如图2所示,当出现“削顶”和“削底”情况的时候,被削的部分眼图直接被切掉情况下按照常规的算法,最终得到Vref1的值。上半部分被削得太多,导致Vref1比实际最佳的门限电压Vref2的位置偏下很多。这种情况下,常规的将所有所有点加和取平均的做法就无法得到最佳的门限电压。
本发明为解决因信号眼图的“消顶”或“消底”情况无法准确获取数据接口的最佳门限电压的缺陷,提出了一种可忽略“消顶”或“消底”的情况能够准确的获取数据接口门限电压的获取数据接口门限电压的方法。下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。参阅图3,其为一符合本发明一优选实施例的获取数据接口门限电压的方法的流程示意图,从图中可以看出,本实施例中所提供的获取数据接口门限电压的方法主要包括以下步骤:
S1.获取数据接口的信号眼图;
进一步地,所述步骤S1包括:
采用示波器对所述数据接口进行扫描,生成所述信号眼图。
具体地,采用逐步调整采样时钟DQS的延迟位置和获取对应不同位置下被采样数据的电平幅度,对数据接口所接收到的实际信号进行采样扫描,生成数字化信号2D眼图(即:信号眼图)。
于本实施例中,信号眼图是用余辉方式累积叠加显示采集到的串行信号的比特位的结果,叠加后的图形形状看起来和眼睛很像,故名信号眼图。通过信号眼图的形状特点可以快速地判断信号的质量。
S2.对所述信号眼图进行扫描,提取符合预设范围的电压对,将所述电压对作为有效电压对,从而过滤掉“消顶”(或“消底”)的电压对的影响。
需要说明的是:所述预设范围为所述电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值。
其中:最大电压阈值即为Vref寄存器最大可调整电压阈值;最小电压阈值即为Vref寄存器最小可调整电压阈值。
进一步地,步骤S2包括:
逐个将所述信号眼图中每一个电压对的最大电压与所述信号眼图的最大电压阈值进行比较,将所述电压对的最小电压于所述信号眼图的最小电压阈值进行比较,获取电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值,并将所述电压对作为有效电压对。
于本实施例中,对于Vref寄存器的调整出现“削顶”“削底”的情况(参照图4),可采用步骤S2对所有构成信号眼图的采样点对,逐对进行筛选;首先将水平坐标方向DQS采样的位置延迟调整到L1,从左往右依次扫描。当同一个水平偏移delay的值(水平坐标相同)对应的采样对(最大电压值和最小电压值)中至少有一个出现“削顶”或者“削底”的情况,即最大电压值达到Vref寄存器最大可调整,和/或最小电压达到Vref寄存器最小可调整电压阈值,则不将该采样对作为有效电压对(如L2-R2之间的采样对),图4中L1-L2以及R1-R2之间的采样对均满足预设范围的条件,从而剔除掉了所有受“削顶”或者“削底”影响的干扰数据,得到最优的位置;水平延迟的位置可从左到右依次移动,直到扫描到信号眼图的右边界结束,保存所有满足条件的有效电压对。
S3.获取所有的所述有效电压对,根据所有的有效电压对计算所述数据接口的门限电压。
具体地,步骤S3包括:
获取所有的所述有效电压对,将所有的有效电压对对应电压进行相加并除以有效电压对的个数,以获取所述数据接口的门限电压。
在本实施例中,通过对已处理生成的数字化后的信号眼图进行扫描,提取符合预设范围的有效电压对,再根据有效电压对计算数据接口的门限电压,从而可避免信号眼图中“消顶”(或“消底”)的电压对的干扰,保证了经计算后的有效门限电压的准确性,进而更为精准的了解数据接口的信号幅度、jitter抖动、信号采样的稳定度和可靠度以及抗干扰噪声能力等特性,对数据接口性能进行准确判断。
作为举例而非限定,以信号眼图的最大电压阈值为Y,信号眼图的最小电压阈值为X为例,根据信号眼图中的电压对生成一组二维数组ai[n][m],其中,i表示信号眼图的水平坐标,i=0,1……,I;n表示信号眼图中一对电压对中的最小电压,m表示信号眼图中一对电压对中的最大电压,ai[n][m]表示在水平坐标i对应的电压对的最小电压为n,最大电压为m。参考图5所示,获取数据接口门限电压的方法的过程如下:
A1.初始化,令w=0,其中w表示有效电压对的个数;
A2.令i=i+1;
A3.判断i是否小于或等于I,若是,执行步骤A4;若否,执行步骤A6;
A4.判断ai[n][m]中是否n>X且m<Y,若是,执行步骤A5;若否,返回执行A2;
A5.记录n和m,w=w+1,返回执行A2;
A6.将所有记录的n和m累加并除以w,获取的结果即为数据接口的门限电压值。
如图6所示,一种获取数据接口门限电压的系统,包括:获取单元21、扫描单元22和计算单元23,其中:
获取单元21,用于获取数据接口的信号眼图;
进一步地,所述获取单元21可采用示波器对所述数据接口进行扫描,生成所述信号眼图。
于本实施例中,信号眼图是用余辉方式累积叠加显示采集到的串行信号的比特位的结果,叠加后的图形形状看起来和眼睛很像,故名信号眼图。通过信号眼图的形状特点可以快速地判断信号的质量。
扫描单元22,用于对所述信号眼图进行扫描,提取符合预设范围的电压对,将所述电压对作为有效电压对,从而过滤掉“消顶”(或“消底”)的电压对的影响;
其中,所述预设范围为所述电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值。最大电压阈值即为Vref寄存器最大可调整电压阈值;最小电压阈值即为Vref寄存器最小可调整电压阈值。
于本实施例中,所述扫描单元22逐个将所述信号眼图中每一个电压对的最大电压与所述信号眼图的最大电压阈值进行比较,将所述电压对的最小电压于所述信号眼图的最小电压阈值进行比较,获取电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值,并将所述电压对作为有效电压对。
计算单元23,用于获取所有的所述有效电压对,根据所有的有效电压对计算所述数据接口的门限电压。
于本实施例中,所述计算单元23获取所有的所述有效电压对,将所有的有效电压对对应电压进行相加并除以有效电压对的个数,以获取所述数据接口的门限电压。
在本实施例中,通过对信号眼图进行扫描,提取符合预设范围的有效电压对,再根据有效电压对计算数据接口的门限电压,从而可避免信号眼图中“消顶”(或“消底”)的电压对的干扰,保证了经计算后的有效门限电压的准确性,进而更为精准的了解数据接口的信号幅度、jitter抖动、信号采样的稳定度和可靠度以及抗干扰噪声能力等特性,对数据接口性能进行准确判断。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

Claims (8)

1.一种获取数据接口门限电压的方法,其特征在于,包括下述步骤:
获取数据接口的信号眼图;
对所述信号眼图进行扫描,提取符合预设范围的电压对,将所述电压对作为有效电压对;
获取所有的所述有效电压对,根据所有的有效电压对计算所述数据接口的门限电压;
所述预设范围为所述电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值。
2.根据权利要求1所述的获取数据接口门限电压的方法,其特征在于,获取数据接口的信号眼图的步骤,包括:
采用示波器对所述数据接口进行扫描,生成所述信号眼图。
3.根据权利要求1所述的获取数据接口门限电压的方法,其特征在于,对所述信号眼图进行扫描,提取符合预设范围的电压对,将所述电压对作为有效电压对的步骤,包括:
逐个将所述信号眼图中每一个电压对的最大电压与所述信号眼图的最大电压阈值进行比较,将所述电压对的最小电压与 所述信号眼图的最小电压阈值进行比较,获取电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值,并将所述电压对作为有效电压对。
4.根据权利要求1所述的获取数据接口门限电压的方法,其特征在于,获取所有的所述有效电压对,根据所有的有效电压对计算所述数据接口的门限电压的步骤,包括:
获取所有的所述有效电压对,将所有的有效电压对的最大电压和最小电压累计相加并除以有效电压对的个数,以获取所述数据接口的门限电压。
5.一种获取数据接口门限电压的系统,其特征在于,包括:
获取单元,用于获取数据接口的信号眼图;
扫描单元,用于对所述信号眼图进行扫描,提取符合预设范围的电压对,将所述电压对作为有效电压对;
计算单元,用于获取所有的所述有效电压对,根据所有的有效电压对计算所述数据接口的门限电压;
所述预设范围为所述电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值。
6.根据权利要求5所述的获取数据接口门限电压的系统,其特征在于,所述获取单元采用示波器对所述数据接口进行扫描,生成所述信号眼图。
7.根据权利要求5所述的获取数据接口门限电压的系统,其特征在于,所述扫描单元逐个将所述信号眼图中每一个电压对的最大电压与所述信号眼图的最大电压阈值进行比较,将所述电压对的最小电压与 所述信号眼图的最小电压阈值进行比较,获取电压对的最大电压小于所述信号眼图的最大电压阈值,且所述电压对的最小电压大于所述信号眼图的最小电压阈值,并将所述电压对作为有效电压对。
8.根据权利要求5所述的获取数据接口门限电压的系统,其特征在于,所述计算单元获取所有的所述有效电压对,将所有的有效电压对的最大电压和最小电压累计相加并除以有效电压对的个数,以获取所述数据接口的门限电压。
CN201910606026.3A 2019-07-05 2019-07-05 获取数据接口门限电压的方法及系统 Active CN110223722B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910606026.3A CN110223722B (zh) 2019-07-05 2019-07-05 获取数据接口门限电压的方法及系统
PCT/CN2020/099546 WO2021004342A1 (zh) 2019-07-05 2020-06-30 获取数据接口门限电压的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910606026.3A CN110223722B (zh) 2019-07-05 2019-07-05 获取数据接口门限电压的方法及系统

Publications (2)

Publication Number Publication Date
CN110223722A CN110223722A (zh) 2019-09-10
CN110223722B true CN110223722B (zh) 2021-04-27

Family

ID=67812816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910606026.3A Active CN110223722B (zh) 2019-07-05 2019-07-05 获取数据接口门限电压的方法及系统

Country Status (2)

Country Link
CN (1) CN110223722B (zh)
WO (1) WO2021004342A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223722B (zh) * 2019-07-05 2021-04-27 晶晨半导体(上海)股份有限公司 获取数据接口门限电压的方法及系统
CN112820344B (zh) * 2019-11-18 2023-04-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
CN111352504B (zh) * 2019-12-25 2021-11-26 晶晨半导体(上海)股份有限公司 内存接口时序分析方法及系统
EP4006907B1 (en) * 2020-09-24 2024-02-07 Changxin Memory Technologies, Inc. Method for evaluating performance of interface circuit and related device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726560A (zh) * 2002-12-19 2006-01-25 英特尔公司 用于源同步数据传输的二维数据眼图定心
US8990491B1 (en) * 2013-06-04 2015-03-24 Inphi Corporation Eye scan for asymmetric shaped communication signal
CN106575272A (zh) * 2014-08-11 2017-04-19 高通股份有限公司 多点分支总线上的存储器电路配置
US9691453B1 (en) * 2015-12-16 2017-06-27 International Business Machines Corporation Efficient calibration of memory devices
CN107689240A (zh) * 2017-09-30 2018-02-13 睿力集成电路有限公司 输入输出端口的眼图优化装置和方法及其集成电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8111784B1 (en) * 2008-04-11 2012-02-07 Altera Corporation On-chip data signal eye monitoring circuitry and methods
CN104730306A (zh) * 2013-12-24 2015-06-24 苏州普源精电科技有限公司 解码自动门限设定方法及具有解码自动门限设定功能的示波器
CN107024680B (zh) * 2017-03-30 2020-03-27 安徽工程大学 一种基于双删除门限的目标检测方法
CN107426812B (zh) * 2017-09-04 2020-01-14 中国电子科技集团公司第四十一研究所 一种应用于dPMR通信的通用码元恢复方法
CN108010558A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
US10408863B2 (en) * 2017-12-20 2019-09-10 Apple Inc. Reference voltage prediction in memory subsystem
CN110223722B (zh) * 2019-07-05 2021-04-27 晶晨半导体(上海)股份有限公司 获取数据接口门限电压的方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726560A (zh) * 2002-12-19 2006-01-25 英特尔公司 用于源同步数据传输的二维数据眼图定心
US8990491B1 (en) * 2013-06-04 2015-03-24 Inphi Corporation Eye scan for asymmetric shaped communication signal
CN106575272A (zh) * 2014-08-11 2017-04-19 高通股份有限公司 多点分支总线上的存储器电路配置
US9691453B1 (en) * 2015-12-16 2017-06-27 International Business Machines Corporation Efficient calibration of memory devices
CN107689240A (zh) * 2017-09-30 2018-02-13 睿力集成电路有限公司 输入输出端口的眼图优化装置和方法及其集成电路

Also Published As

Publication number Publication date
WO2021004342A1 (zh) 2021-01-14
CN110223722A (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
CN110223722B (zh) 获取数据接口门限电压的方法及系统
US9998728B2 (en) Information processing apparatus, control method for the same and storage medium
KR100840800B1 (ko) 시험 장치, 위상 조정 방법, 및 메모리 제어기
CN108073329B (zh) 触控装置及其驱动方法和终端
JP5741007B2 (ja) 画像処理装置、画素補間方法およびプログラム
CN111352504B (zh) 内存接口时序分析方法及系统
KR100944669B1 (ko) 시험 장치 및 시험 방법
CN110400340B (zh) 深度图处理方法和装置
JP2012156924A (ja) 画像処理装置、画素補間方法およびプログラム
US8126039B2 (en) Methods and apparatus for evaluating the eye margin of a communications device using a data eye monitor
CN113377155B (zh) 时钟校准方法、装置和电子设备
CN102005051A (zh) 一种边缘检测方法以及相关装置
CN113868064A (zh) 自动测量pcie眼图的方法、装置、计算机设备及存储介质
CN111190540B (zh) 内存接口写入均衡的控制方法及装置
CN116403631A (zh) 存储器参数校准方法以及存储器参数校准装置
CN116660176A (zh) 傅里叶光谱自动基线校正方法、装置和存储介质
CN112965964B (zh) 一种实测飞参数据的野值检测方法、系统及计算机相关产品
CN109217946B (zh) 提高wifi性能的方法、装置、存储介质及wifi设备
CN106404111B (zh) 电容式料位感测装置的校正方法及复数装置的防干扰方法
CN111031566B (zh) 无线桥接网络的扩展性能的评估方法、装置及无线设备
CN112996036A (zh) Agc校准预处理方法及装置、存储介质、终端
US20200066316A1 (en) Memory circuit and method thereof
CN113050012B (zh) 一种眼图参考电压的校准方法及装置
CN115001571B (zh) 一种光时域反射计的自适应数字滤波方法及光时域反射计
CN117614421B (zh) 多通道脉冲同步方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant