CN1707569B - 显示装置及其制造方法 - Google Patents
显示装置及其制造方法 Download PDFInfo
- Publication number
- CN1707569B CN1707569B CN 200510076584 CN200510076584A CN1707569B CN 1707569 B CN1707569 B CN 1707569B CN 200510076584 CN200510076584 CN 200510076584 CN 200510076584 A CN200510076584 A CN 200510076584A CN 1707569 B CN1707569 B CN 1707569B
- Authority
- CN
- China
- Prior art keywords
- current
- line
- film
- tft
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种显示装置,抑制电压下降或电流延迟的产生。其特征在于:具备基板;设置在所述基板上的发光元件;具有用于驱动所述发光元件的电极的象素电路;和布线,连接于所述象素电路上,具有与所述象素电路的电极不同层的导电层。
Description
技术领域
本发明涉及一种具备发光元件的显示装置及其制造方法。
背景技术
显示装置可大致分为液晶显示装置这样的非自发光型显示装置、和等离子体显示器或有机场致发光显示装置这样的自发光型显示装置。在这种显示装置中,可分为无源驱动方式与有源矩阵驱动方式,有源矩阵驱动方式的有机场致发光显示器面板在高对比度、高清晰方面比无源驱动方式好。例如,在日本特开平8-330600号公报中记载的现有有源矩阵驱动方式的有机场致发光显示显示中,对每个象素设置有机场致发光元件(下面称为有机EL元件。)、向栅极施加对应于图像数据的电压信号后在有机EL元件中流过电流的驱动晶体管、和执行向该驱动晶体管的栅极提供对应于图像数据的电压信号的转换的开关用晶体管。在该有机场致发光显示器面板中,若选择扫描线,则开关用晶体管成为导通,此时,构成有机EL元件的亮度数据的电位的信号电压经数据线施加于驱动晶体管的栅极上。由此,驱动晶体管成为导通,大小对应于栅极电压值的驱动电流从电源经驱动晶体管的源极-漏极流向有机EL元件,有机EL元件以对应于电流大小的亮度发光。在从扫描线选择结束之后到后面选择该扫描线之间,即便开关用晶体管成为截止,驱动晶体管的栅极电压值也保持不变,有机EL元件以按照对应于电压的驱动电流大小的亮度发光。
在有机场致发光显示装置中,在有机场致发光显示器面板周围设置驱动电路,向铺设于有机场致发光显示器面板中的扫描线、数据线、电源线等施加电压。
另一方面,在现有的有源矩阵驱动方式的有机场致发光显示装置中,在开关用晶体管、驱动晶体管等象素电路的布线工序的同时,布线扫描线、数据线、电源线。即,在制造有机场致发光显示装置中,通过对构成象素电路电极原料的薄膜执行光刻法、蚀刻法,由该薄膜对象素电路的电极进行形状加工,同时,还同时对连接于电极上的布线进行形状加工。
当如此由构成象素电路电极原料的薄膜来形成布线时,布线的厚度与象素电路的电极厚度相同,但为了与要求的象素电路的特性一致地设计象素电路的电极厚度,为了在多个象素中流过电流,布线成为高电阻,因布线的电阻或寄生容量,容易产生电压下降或产生通过布线的电流延迟。尤其是连接于多个象素电路上的布线,由于多个发光元件而必需流过较大的电流,所以必需是低电阻。
发明内容
因此,本发明鉴于上述问题作出,其优点在于抑制电压下降或电流延迟的产生。
为了解决上述问题,本发明是一种显示装置,其特征在于:具备
基板;
设置在所述基板上的发光元件;
象素电路,具有用于驱动所述发光元件的薄膜晶体管,该薄膜晶体管具有源极、漏极和栅极;和
布线,连接于所述象素电路上,并具有导电层,该导电层是与所述薄膜晶体管的源极、漏极和栅极不同的层,该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小。
另外,另一发明是一种显示装置,其特征在于:具备
基板;
设置在所述基板上的多个发光元件;
多个象素电路,分别具有用于分别驱动所述发光元件的薄膜晶体管,该薄膜晶体管具有源极、漏极和栅极;和
发光元件连接布线,连接于所述多个发光元件上,并具有导电层,该导电层是与所述薄膜晶体管的源极、漏极和栅极不同的层,该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小。
另外,另一发明是一种显示装置,其特征在于:具备
具有发光层的多个发光元件;
多个象素电路,分别具有分别驱动所述多个发光元件的薄膜晶体管,该薄膜晶体管具有源极、漏极和栅极;和
布线,连接于所述象素电路或所述发光元件上,并具有分隔所述发光层的导电层,所述导电层作为成膜所述发光元件的发光层的区域的至少一边;该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小。
显示装置的制造方法的发明是一种显示装置的制造方法,其特征在于:
成膜象素电路连接布线,该布线连接于设置在基板上的具备具有源极、漏极和栅极的薄膜晶体管的多个象素电路上,并具有导电层,该导电层是与所述薄膜晶体管的源极、漏极和栅极不同的层,该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小。
在本发明中,因为设置具有与象素电路的所述薄膜晶体管的各电极不同的导电层的象素电路连接布线或发光元件连接布线,所以可使象素电路连接布线或发光元件连接布线的电阻比象素电路的电阻小。因此,可抑制布线中的电流延迟或电压下降。
另外,另一发明是一种显示装置的制造方法,其特征在于:
设置具有导电层的布线,该导电层是与设置于基板上的多个象素电路的薄膜晶体管的源极、漏极和栅极不同的层,该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小;
将所述布线作为分隔壁,成膜发光层。
在本发明中,因为设置具有与象素电路的所述薄膜晶体管的各电极不同的导电层的布线,所以可使布线的电阻比象素电路的所述薄膜晶体管的各电极的电阻小。因此,可抑制布线中的电流延迟或电压下降。
附图说明
图1是晶体管阵列基板1的等效电路图。
图2是说明第1实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图3是说明图2的下一工序用的截面图。
图4是说明图3的下一工序用的截面图。
图5是说明图4的下一工序用的截面图。
图6是说明图5的下一工序用的截面图。
图7是说明图6的下一工序用的截面图。
图8是图5状态下的平面图。
图9是显示装置的平面图。
图10是显示装置的等效电路图。
图11是说明第2实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图12是说明图11的下一工序用的截面图。
图13是说明图12的下一工序用的截面图。
图14是说明图13的下一工序用的截面图。
图15是说明图14的下一工序用的截面图。
图16是说明图15的下一工序用的截面图。
图17是说明第3实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图18是说明图17的下一工序用的截面图。
图19是说明图18的下一工序用的截面图。
图20是说明图19的下一工序用的截面图。
图21是说明图20的下一工序用的截面图。
图22是说明图21的下一工序用的截面图。
图23是说明第4实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图24是说明图23的下一工序用的截面图。
图25是说明图24的下一工序用的截面图。
图26是说明图25的下一工序用的截面图。
图27是说明图26的下一工序用的截面图。
图28是说明图27的下一工序用的截面图。
图29是说明第5实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图30是说明图28的下一工序用的截面图。
图31是说明图30的下一工序用的截面图。
图32是说明图31的下一工序用的截面图。
图33是说明图32的下一工序用的截面图。
图34是说明图33的下一工序用的截面图。
图35是说明第6实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图36是说明图35的下一工序用的截面图。
图37是说明图36的下一工序用的截面图。
图38是说明图37的下一工序用的截面图。
图39是说明图38的下一工序用的截面图。
图40是说明图39的下一工序用的截面图。
图41是图38状态下的平面图。
图42是说明第7实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图43是说明图42的下一工序用的截面图。
图44是说明第8实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图45是说明图44的下一工序用的截面图。
图46是说明图45的下一工序用的截面图。
图47是说明图4的下一工序用的截面图。
图48是说明图47的下一工序用的截面图。
图49是说明图48的下一工序用的截面图。
图50是说明图49的下一工序用的截面图。
图51是说明第9实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图52是说明图51的下一工序用的截面图。
图53是说明图52的下一工序用的截面图。
图54是说明图53的下一工序用的截面图。
图55是说明图54的下一工序用的截面图。
图56是说明图55的下一工序用的截面图。
图57是说明第10实施方式中制造场致发光显示器面板的加工一工序用的截面图。
图58是说明图57的下一工序用的截面图。
图59是说明图58的下一工序用的截面图。
图60是说明图59的下一工序用的截面图。
图61是说明图60的下一工序用的截面图。
发明效果
根据本发明,可抑制布线中的电流延迟或电压下降。
具体实施方式
下面,参照附图来说明实施本发明的最佳方式。但是,在下述的实施方式中,为了实施本发明而附加技术上最佳的各种限定,但发明范围不限于下面的实施方式和图示例。
[第1实施方式]
用图2-图7来说明将作为发光元件的有机场致发光元件设为象素的显示装置的制造方法。图2-图7是制造方法中的各工序的截面图,工序顺序按图2-图7的顺序。
首先,制造图1、图2所示的具有象素电路的晶体管阵列基板1。该晶体管阵列基板1是如下来制造,即,控制有机EL元件的象素电路6不是象以前那样利用信号电压来进行电压亮度灰度控制的,而是通过在象素电路6内流过电流值基于亮度灰度数据的亮度灰度电流(记忆电流),产生电流值基于亮度灰度电流的电流值的驱动电流,并通过在后述的有机EL元件26中流过该驱动电流,来进行灰度控制,通过合适地执行气相成长法(例如PVD法、CVD法、溅射法等)等成膜工序、光刻法、金属掩膜法等掩膜工序、蚀刻等形状加工工序,在基板2上布图构成象素电路6的一部分的多个晶体管或电容10,由此来制造。
具体而言,如图1所示,晶体管阵列基板1具备:将玻璃或树脂等形成薄片状或板状的绝缘性基板2;彼此平行地排列在基板2上的多个信号电流线(数据线)3、3、...;从平面看基板2时,与信号电流线3正交且彼此平行地排列在基板2上的多个扫描线4、4、...;在扫描线4、4、...各个之间与扫描线4平行地排列在基板2上的多个电流源线18、18、...和EL线19、19、...;沿信号电流线3、3、...和扫描线4、4、...、成二维阵列状地排列在基板2上的多个象素电路6、6、...等。
象素电路6是对每个象素设置在象素周围的电路。象素电路6具有三个薄膜晶体管(下面简称为晶体管。)7、8、9、和电容10。任一晶体管7、8、9都是N沟道MOS型场效应晶体管,具备:栅极7G、8G、9G(图2等中示出);覆盖栅极7G、8G、9G的栅极绝缘膜41(图2等中示出);夹持栅极绝缘膜41、面对各栅极7G、8G、9G的半导体层42(图2等中示出);保护半导体层42的沟道表面不受蚀刻剂侵蚀的封闭(blocking)绝缘膜43(图2等中示出);形成于半导体层42两端部上的杂质半导体层44、44(图2等中示出);形成于一个杂质半导体层44上的漏极7D、8D、9D(图2等中示出);形成于另一杂质半导体层44上的源极7S、8S、9S(图2等中示出)等,尤其是将非晶硅设为半导体层42(沟道区域)的a-Si晶体管,但也可以是将多晶硅设为半导体层42的p-Si晶体管。晶体管7、8、9的构造可以是逆交错型,也可以是共面型等类型。下面,将晶体管7称为电流路径控制晶体管7,将晶体管8称为保持晶体管8,将晶体管9称为电流控制晶体管9。这里,具备电流路径控制晶体管7和保持晶体管8的电路相当于在选择期间中在信号电流线3中流过规定电流值的记忆电流、同时在非选择期间中停止在信号电流线3中流过电流的开关电路,具备电流控制晶体管9和电容10的电路相当于电流记忆电路,在选择期间中,记忆基于经信号电流线3流过的记忆电流的电流值的电流数据,并根据在该选择期间中记忆的电流数据,在非选择期间中,向有机EL元件26(图8中所示)提供电流值基于记忆电流的电流值的驱动电流。另外,电流路径控制晶体管7具有控制电流路径的功能,以在非选择期间中,不在信号电流线3中流过从电流控制晶体管9流出的驱动电流,而使该电流流过有机EL元件26。保持晶体管8具有保持基于选择期间中流过的记忆电流的电流值的电流控制晶体管9的栅极9S-源极9S的电压、直到非选择期间为止的功能。另外,图2-图7是沿正交于扫描线4的面切断电流控制晶体管9时的晶体管阵列基板1的截面图,表示一个象素。其它象素也通过各工序而成为图2-图7的状态。
如图1所示,将电流路径控制晶体管7的栅极7G连接于扫描线4上,将电流路径控制晶体管7的源极7S连接于信号电流线3上,将电流路径控制晶体管7的漏极7D连接于电流控制晶体管9的源极9S上。将保持晶体管8的栅极8G连接于扫描线4上,将保持晶体管8的漏极8D连接于电流控制晶体管9的漏极9D和电流源线18上,将保持晶体管8的源极8S连接于电流控制晶体管9的栅极9G上。电流控制晶体管9的漏极9D连接在电流源线18。电容10具有连接于电流控制晶体管9的栅极9G的电极、连接于电流控制晶体管9的源极9S上的电极、和介于这两个电极之间的电介质膜,具有在电流控制晶体管9的栅极9G与源极9S之间积累电荷的功能。电容10的电介质膜也可具有栅极绝缘膜41。
由于上述晶体管7、8、9是在同一工序中同时布图的,所以栅极7G、8G、9G、栅极绝缘膜41、半导体层42、杂质半导体层44、漏极7D、8D、9D、源极7S、8S、9S等的组成在晶体管7、8、9中是相同的,但晶体管7、8、9的形状、大小、尺寸、沟道宽度、沟道长度等可对应于晶体管7、8、9各自的功能而不同。
信号电流线3、3、...通过在同一工序中同时布图构成晶体管7、8、9的各源极7S、8S、9S、漏极7D、8D、9D的源极、漏极导电膜来形成。
扫描线4、4、...通过在同一工序中同时布图构成晶体管7、8、9的各栅极7G、8G、9G的栅极导电膜来形成。
另外,图9所示的布线36、36、布线39、39、多个布线45的下层都布图栅极导电膜,上层都布图源极、漏极导电膜。布线36、36、布线39、39、多个布线45都设置于非显示区域中,所以即便像栅极导电膜或源极、漏极导电膜那样薄,也可通过设置成宽幅来构成足够的低电阻。
另外,如图2所示,在晶体管阵列基板1的表层,整面成膜平坦化膜11,利用平坦化膜11来覆盖信号电流线3、3、...、扫描线4、4、...和象素电路6、6、...。平坦化膜11是在用于保护晶体管7、8、9的氮化硅、氧化硅等无机层间绝缘膜上层叠成膜厚成表面被平坦化程度的聚酰亚胺等感光性绝缘膜。另外,将晶体管阵列基板1的各层中、从基板2的表面至平坦化膜11的表面之间的多层膜称为晶体管层。
如图2所示,通过对准备的晶体管阵列基板1实施光刻法、蚀刻法等,在平坦化膜11上形成通过各电流控制晶体管9的源极9S的接触孔12和通过各电流控制晶体管9的漏极9D的接触孔13。同时,在布线36、36各一端部上的平坦化膜11上形成接触孔37、37,在布线39、39各一端部上的平坦化膜11上形成接触孔40、40,并在各电流源线18、18、...的端部中形成接触孔46。
之后,布图形成由氮化硅或氧化硅构成的有机EL分离绝缘膜14,使之在纵向上(列方向)上相邻的象素之间与扫描线4平行。有机EL分离绝缘膜14经所谓气相成长法的薄膜形成工序、光刻法等掩膜工序、所谓蚀刻法的形状加工工序来布图。
之后,如图3所示,利用溅射等气相成长法,在晶体管阵列基板1的一个面中成膜由金、银、铜、铝、钛或铬等金属材料构成的高反射率的反射金属膜15。反射金属膜15在接触孔12、13内也在表面上成膜。
之后,通过溅射等气相成长法,在反射金属膜15上的一个面中成膜透明金属氧化物膜16。透明金属氧化物膜16由氧化铟、氧化锌或氧化锡或包含它们中的至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))构成。透明金属氧化物膜16在接触孔12、13内也在表面上成膜。
之后,利用溅射等气相成长法,在透明金属氧化物膜16上的一个面中成膜金属层17,该金属层17具有30nm-50nm左右厚度的由铜或镍等金属材料构成的下层、和通过电解电镀等在该下层上形成的500nm左右的铜等上层。
之后,形成露出与接触孔13重叠并且沿行方向的部分金属层17、以及与有机EL分离绝缘膜14重叠并且沿行方向的部分金属层17的光刻胶膜61。同时,光刻胶膜61露出通过接触孔37与布线36连接的金属层17,露出通过接触孔40与布线39连接的金属层17,以及露出通过各接触孔46与布线45连接的金属层17。
之后,将露出的金属层17作为电极,执行电解电镀,由此如图4所示,在露出的金属层17上,分别形成膜厚为2微米-100微米、并且宽度为2微米-50微米的铜等电镀电流源线18、18、...、EL线19、19、...、和在显示区域外的左侧彼此连接EL线19、19、...的共同布线35、以及在显示区域外的右侧彼此连接EL线19、19、...的共同布线38。经接触孔37、37将共同布线35连接于布线36、36上,经接触孔40、40将共同布线38连接于布线39、39上。经各接触孔46将电流源线18、18、...连接于各布线45、45上。
堆积电流源线18、18、...、EL线19、19、共同布线35和共同布线38,使它们都比晶体管7、8、9的源极7S、8S、9S和漏极7D、8D、9D的膜厚厚,电流源线18、18、...、EL线19、19、...、共同布线35和共同布线38的每单位长度的电阻全都比晶体管7、8、9的源极7S、8S、9S和漏极7D、8D、9D的每单位长度的电阻小。另外,最好电流源线18、18、...、EL线19、19、...、共同布线35及共同布线38的电阻率全都比晶体管7、8、9的源极7S、8S、9S和漏极7D、8D、9D的导电材料的电阻率低。另外,堆积电流源线18、18、...、EL线19、19、共同布线35和共同布线38,使得全都比晶体管7、8、9的栅极7G、8G、9G的膜厚厚,电流源线18、18、...、EL线19、19、...、共同布线35和共同布线38的每单位长度的电阻全都比晶体管7、8、9的栅极7G、8G、9G的每单位长度的电阻小。最好电流源线18、18、...、EL线19、19、...、共同布线35及共同布线38的电阻率全都比晶体管7、8、9的栅极7G、8G、9G的导电材料的电阻率低。另外,电流源线18相当于象素电路连接布线的导电层,将沿扫描线4排列在同一行的象素电路6、6、...连接于同一电流源线18上。这样,电流源线18、18、...、EL线19、19、...、共同布线35和共同布线38是电阻,形成为长条,与此相反,由于布线36、36、布线39、39和各布线45较短,所以对整体的布线电阻的影响小。
电流源线18、18、...的条数、EL线19、19、...的条数和布线45、45、...的条数都与扫描线4、4、...的条数相同,对各行各设一条电流源线18、EL线19、布线45和扫描线4。之后,去除光刻胶膜61。另外,也可代替电解电镀,而通过溅射法、升华蒸镀法或分配器(dispenser)法来成膜铜厚膜。
另外,通过蚀刻对去除被电流源线18、18、...、EL线19、19、...、共同布线35和共同布线38覆盖的部分后露出的金属层17进行形状加工,可在电流源线18、18、...的下方形成底部层17a,在EL线19、19、...的下方形成底部层17b。
之后,如图5所示,通过将对透明金属氧化物膜16实施光刻法、蚀刻法所形成的抗蚀剂掩膜作为掩膜,对每个象素残留透明金属氧化物膜16,布图形成象素电极16a,同时,使设置在将电流源线18、18、...作为掩膜的底部层17a下方的透明金属氧化物膜16残留,形成透明金属氧化物底部膜16b,并使设置在底部层17b下方的透明金属氧化物膜16残留,形成透明金属氧化物底部膜16c。这里,布图透明金属氧化物膜16,以便平面看时,残留的象素电极16a重叠于接触孔12上,并且,残留的象素电极16a对每个象素独立。象素电极16a用作后述的有机EL元件26(图8中所示)的阳极。底部层17a和透明金属氧化物底部膜16b的形状与电流源线18大致相同,沿行方向延伸。底部层17b和透明金属氧化物底部膜16c的形状与EL线19大致相同,沿行方向延伸。另外,图5是作为沿后述图8的(V)-(V)线的面的、沿箭头方向看的面的截面图。
之后,将象素电极16a和抗蚀剂掩膜作为掩膜,将反射金属膜15布图成与象素电极16a一样的形状,形成反射金属底部膜15a,并蚀刻以残留透明金属氧化物底部膜16b下方的反射金属膜15,形成反射金属底部膜15b,并蚀刻以残留透明金属氧化物底部膜16c下方的反射金属膜15,形成反射金属底部膜15c。另外,平面看,反射金属底部膜15a配置成重叠在接触孔12上。因此,象素电极16a彼此对每个象素电绝缘,并且,与该象素的电流控制晶体管9的源极9S连接。图5状态的晶体管阵列基板1的电路图为图1。
另外,在未设置该有机EL元件26的构造的晶体管阵列基板1中,由于使检查用扫描驱动器连接于各扫描线4上,使输出规定电压的检查用驱动驱动器连接于电流源线18上,使在信号电流线3中流过规定电流值的电流的检查用电流控制驱动器连接于信号电流线3上,然后进行驱动,以便从驱动驱动器向扫描线4、电流源线18施加规定电压,并从电流控制驱动器向信号电流线3流过规定电流,检测从电流源线18经由各象素电路6的电流控制晶体管9的源极9S、漏极9D之间和电流路径控制晶体管7的源极7S、漏极7D之间向信号电流线3是否流过规定电流值的电流。这样,在设置有机EL元件26的前阶段中,由于能确认各象素电路6是否正常,所以假设在晶体管阵列基板1的某个象素电路6的晶体管7、8、9、电容10之一中有动作不良、被认定为不合格品的情况下,由于在该晶体管阵列基板1中不形成有机EL元件26即可,所以可提高生产性。
图8是图5状态下的象素电路6的主要部分的大致平面图,相对扫描线4平行地设置电流源线18和EL线19。另外,如图5所示,平面看,由于电流源线18的一部分形成为相对设置在排列于横向(行方向)上的全部象素、即各行的象素的接触孔13中的底部层17一致,所以各行的全部象素的电流控制晶体管9的漏极9D成为分别电连接于各行的电流源线18上的状态。
另外,图8中,在与晶体管7-9的源极7S、8S、9S一体形成的信号电流线3、和与晶体管7-9的栅极7G、8G、9G一体形成的扫描线4之间,除栅极绝缘膜41之外,还形成布图与半导体层42相同膜所构成的保护膜42a。另外,保持晶体管8的源极8S与电流控制晶体管9的栅极9G经设置于栅极绝缘膜41中的接触孔31来彼此连接。
之后,如图6所示,通过向各电流源线18施加电压的电泳涂漆法,形成电流源线绝缘膜21,以便仅选择地覆盖电流源线18、共同布线35和共同布线38的表面。另外,也可代替电流源线绝缘膜21,阳极氧化电流源线18、共同布线35和共同布线38的表面,覆盖绝缘膜。
另外,也可使用气相成长法、光刻法、蚀刻法来布图由氮化硅膜或氧化硅等的无机绝缘膜、或疏水性有机绝缘膜构成的电流源线绝缘膜21,以仅覆盖电流源线18。另外,也可在掩膜的状态下执行旋涂法,通过剥离掩膜(离地(lift off)法),布图由绝缘材料构成的电流源线绝缘膜21,以仅覆盖电流源线18。
之后,如图6所示,利用液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、针(needle)的滴下法等湿式成膜法,成膜由PEDOT(聚噻吩)和作为掺杂物的PSS(聚苯乙烯磺酸)构成的形成空穴传输层22的溶液。空穴传输层22可以形成于晶体管阵列基板1的一个面中,并使其在所有象素中共通,也可形成为对每个象素独立。此时,最好电流源线绝缘膜21和有机EL分离绝缘膜14对于空穴传输层材料含有溶液或发光层材料含有溶液显示出疏液性。若显示疏液性,则空穴传输层材料含有溶液或发光层材料含有溶液由于未沿EL线19偏向成膜,所以可以均匀的厚度在象素电极16a上成膜。图中,示出在将包含空穴传输层22的溶液或悬浊液填充在包围电流源线18和EL线19的区域中后,通过溶剂或水的挥发,成膜空穴传输层22的状态。
在干燥空穴传输层22之后,通过液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、基于针的注入等的湿式成膜法来成膜备有具有共轭双键的聚对亚乙烯基(ポリパラビニレン)类发光材料或聚芴类发光材料的含有发光层23的溶液。发光层23如图9所示,沿电流源线18和EL线19,在多个象素中连续形成,在每行构成发出红色光的红发光层23R、发出绿色光的绿发光层23G、发出蓝色光的蓝发光层23B。这里,虽然在有机EL分离绝缘膜14上残留反射金属底部膜15c、透明金属氧化物底部膜16c、底部层17b和EL线19,但空穴传输层22的膜厚或发光层23的膜厚比有机EL分离绝缘膜14的膜厚薄。另外,构成空穴传输层22的溶液或悬浊液的高度和构成覆盖在象素区域中时的发光层23的溶液或悬浊液的高度都比电流源线18的高度或EL线19的高度低。因此,构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液不会越过电流源线18和EL线19而流出到相邻行的象素。这样,电流源线18和EL线19用作防止构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液流出的分隔壁。因此,如图9所示,若设沿电流源线18和EL线19包围的行方向的多个象素为发出相同色光的发光层,则可通过使包含发光层23的溶液或悬浊液统一流入电流源线18和EL线19之间,在行方向的多个象素中统一成膜发光层23。
接着,如图7所示,通过蒸镀等气相成长法,单面成膜二层构造的共同电极24,作为阴极电极,该二层构造包括由镁、钙、锂、钯、稀土类金属等低工作函数材料构成的电子注入层、和具有氧化铟、氧化锌或氧化锡或包含其中至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))的透明导电层。为了薄至10nm-200nm厚度使可视光透过的程度,电子注入层可利用电流源线18或EL线19的级差来切断,但为了使多个象素的有机EL元件26的一个电极成为彼此相等的电位,跨跃电流源线18上的电流源线绝缘膜21上且跨跃EL线19上地成膜共同电极24中的透明导电层。由此,发光层23在紧贴于共同电极24上的状态下被共同电极24覆盖,进而,EL线19也在紧贴于共同电极24上的状态下被共同电极24被覆盖,与共同电极24电连接。图7中,按象素电极16a、空穴传输层22、发光层23、共同电极24的顺序来层叠构成有机EL元件26,共同电极24覆盖全部象素(有机EL元件26)地连续形成。
之后,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25。
之后,如图9所示,使扫描驱动器32的各端子与在各布线36的露出接触孔37相反侧的端部连接。接着,使电流控制用数据驱动器33的各端子连接于各信号电流线3的露出端部上。并且,经各布线45将电流源驱动器34的各端子连接于各电流源线18上。另外,将从扫描驱动器32和电流源驱动器34输出的恒定电压VSS经布线36、布线39、共同布线35、共同布线38和EL线19提供给共同电极24。另外,基板2的上面可由透明密封基板来覆盖,有机EL元件26可由基板2和透明密封基板来覆盖。这样,有源矩阵驱动方式的显示装置完成。
完成的显示装置具备图10的电路。如图10所示,在电流源线18与EL线19之间,串联连接电流控制晶体管9与有机EL元件26。即,将电流控制晶体管9的漏极9D连接于电流源线18上,将电流控制晶体管9的源极9S连接于作为有机EL元件26的阳极的象素电极16a上,将作为有机EL元件26的阴极的共同电极24连接于EL线19上。另外,有机EL元件19相当于发光元件连接布线的导电层,将沿扫描线4排列在同一行的有机EL元件26,26…连接于同一EL线19上。
说明该场致发光显示器面板的驱动方法一例。
扫描驱动器32依次向多个扫描线4输出导通电平(高电平)的移位脉冲,与之同步地,电流源驱动器34依次向多个电流源线18输出低电平(比EL线19的恒定电压VSS低的电位或与电压VSS相等的电位)的移位脉冲,在分别向扫描线4输出移位脉冲时,数据驱动器33经连接于信号电流线3和电流控制晶体管9上的电流路径控制晶体管7的漏极7D-源极7S,强制地在电流控制晶体管9的漏极9D-源极9S之间流过基于亮度灰度的电流值的记忆电流(拉拔电流)。
具体而言,在某行的选择期间,向该行的扫描线4输出高电平的移位脉冲,并且在向该行以外的多个扫描线4施加截止电平(低电平)的电压时,向该行的电流源线18输出比EL线19的恒定电压VSS低的电位或与该电压VSS相等的电位的低电平的移位脉冲。此时,电流路径控制晶体管7和保持晶体管8成为导通状态(选择状态)。此时,数据驱动器33进行控制,以在电流控制晶体管9的漏极9D-源极9S之间强制地流过对应于灰度数据的电流值的记忆电流。记忆电流从电流源线18经由电流控制晶体管9的漏极9D-源极9S之间、电流路径控制晶体管7的漏极7D-源极7S之间流向信号电流线3。该记忆电流的电流值对应于有机EL元件26的发光亮度灰度,由数据驱动器33来自动控制。
在晶体管的特性上,在电流控制晶体管9的漏极9D-源极9S之间流过的电流的电流值取决于电流控制晶体管9的栅极9G-源极9S之间的电位和电流控制晶体管9的漏极9D-源极9S之间的电位。数据驱动器33对应于记忆电流的电流值来设定电流控制晶体管9的栅极9G-源极9S之间的电位和电流控制晶体管9的漏极9D-源极9S之间的电位,利用充电到电流控制晶体管9的栅极9G-源极9S之间的电容10中的电荷,在此后的发光期间中保持(记忆)此时的栅极9G-源极9S之间的电压值。在该行的选择期间后的发光期间中,通过扫描驱动器32,该行的扫描线4成为截止电平,电流路径控制晶体管7和保持晶体管8成为截止状态,但通过截止状态的保持晶体管8来保持电容10的电荷,维持电流控制晶体管9的栅极9G-源极9S之间的电压不变。此时,通过电流源线18成为高电平(比EL线19的电压高的电平),电流控制晶体管9的漏极9D-源极9S之间越是处于饱和状态,则电位差越大,所以从电流源线18经电流控制晶体管9向有机EL元件26中流过由电流控制晶体管9的栅极9G-源极9S之间的电压大小唯一确定电流值的驱动电流,根据驱动电流的电流值,有机EL元件26发光。驱动电流的大小取决于电流控制晶体管9的栅极9G-源极9S之间的电压。因此,利用选择期间中的记忆电流的电流值来唯一确定发光期间中的驱动电流的电流值。之后,通过对选择期间、发光期间错开每行,场致发光显示器面板可进行帧显示。
如上所述,由信号电流线3拉拔的记忆电流的电流值与流过一个有机EL元件26的驱动电流的电流值基本相等,所以信号电流线3可设定为即便使用与晶体管7、8、9的源极、漏极相同的膜、也足够用的程度的电阻。另外,扫描线4由于只要利用电压调制来导通截止控制电流路径控制晶体管7和保持晶体管8即可,所以未必流过大电流,可设定为即便使用与晶体管7、8、9的栅极相同的膜也足够用的程度的电阻。
但是,由于某行的电流源线18在该行的发光期间成为分别流过该行的多个象素的有机EL元件26的驱动电流的电流源,所以必需是流过大电流值的电流的低电阻。另外,由于某行的EL线19在该行的发光期间中统一流过分别流过该行的多个象素的有机EL元件26的驱动电流,所以必需是流过大电流值的电流的低电阻。这种电流源线18和EL线19的电阻必需随着各行的象素数量(有机EL元件26的数量)增加而减小,若象素数量充分大,则有可能仅通过使用与晶体管7、8、9的栅极相同的膜则无法流过充分大的电流。
这里,在本实施方式中,因为由与构成晶体管7、8、9的一部分的导电膜不同的导电膜来形成电流源线18和EL线19,所以电流源线18、18、...和EL线19、19、...可堆积得比晶体管7、8、9的源极7S、8S、9S、漏极7D、8D、9D的膜厚要厚,可将每单位长度的电阻设定得比源极7S、8S、9S、漏极7D、8D、9D小。另外,可将电流源线18、18、...和EL线19、19、...堆积得比晶体管7、8、9的栅极7G、8G、9G的膜厚要厚,可对于栅极7G、8G、9G,将每单位长度的电阻设定得小。因此,可使电流源线18或EL线19的电阻低,抑制从发光期间的开始时到有机EL元件26在期望的亮度(灰度)发光为止的时间延迟,或抑制电流源线18或EL线19中的电压下降。另外,通过将电流源线18或EL线19成为低电阻,可抑制场致发光显示器面板的亮度下降、亮度的不均、串扰等显示恶化。
例如,在将电流源线18和EL线19设定为布线宽度20微米、布线长度664mm、并如本发明那样使用膜厚5微米的铜的情况下,成为薄片电阻0.003Ω/□,电阻111Ω,将40mA时的电压下降抑制到4.4V。另一方面,如以前那样,在将用于晶体管7、8、9的漏极、源极中的膜厚0.3微米的Al-Ti用作电流源线18和EL线19的情况下,成为薄片电阻0.5Ω/□,电阻16600Ω,40mA时的电压下降为6644V。
另外,本发明不限于上述实施方式,在不脱离本发明精神的范围下,可进行各种改良和设计上的变更。
例如,也可在栅极绝缘膜41和平坦化膜11中设置接触孔,以使去除与信号电流线3交叉部分的扫描线4露出,在与电流源线18和EL线19的成膜相同的工序中,在扫描线4上形成电镀层,使扫描线4低电阻化。该电镀层为了与共同电极24绝缘,与电流源线18的电流源线绝缘膜21一样,在与共同电极24之间夹入绝缘膜,并电连接于晶体管7、8、9的栅极上。
另外,在上述实施方式中,将晶体管7、8、9说明为N沟道型的薄膜晶体管,但晶体管7、8、9也可以是P沟道型的薄膜晶体管。在晶体管7、8、9是P沟道型的薄膜晶体管的情况下,由于源极与漏极的连接相反,所以只要将上述说明中的源极置换成漏极,将漏极置换成源极即可,只要将信号的高电平置换成低电平,将低电平置换成高电平即可。另外,即便在该情况下,记忆电流的方向也不变。
[第2实施方式]
用图11-图16来说明第2实施方式中的显示装置的制造方法。图11-图16是制造方法中的各工序的截面图,工序顺序按图11-图16的顺序。另外,图11-图16中,向对应于第1实施方式中的显示装置的各部的部分附加相同符号,部分省略与第1实施方式相同的工序部分。
首先,如图11所示,制造晶体管阵列基板1。之后,通过在平坦化膜11上顺序执行基于气相成长法等的反射金属膜15的成膜工序、光刻法等掩膜工序、蚀刻等形状加工工序,对每个象素布图形成反射金属膜15d。
之后,通过实施气相成长法,在一个面的整个面上成膜透明绝缘膜131,以覆盖反射金属膜15d。利用透明绝缘膜131来将反射金属膜15d电绝缘。如此来将透明绝缘膜131成膜,这是第2实施方式与第1实施方式的不同的处。
之后,通过实施光刻法、蚀刻法等,在平坦化膜11和透明绝缘膜131中形成通过各电流控制晶体管9的源极9S的接触孔12和通过各电流控制晶体管9的漏极9D的接触孔13。然后,布图由氮化硅或氧化硅构成的有机EL分离绝缘膜14,使之在纵向上相邻的象素之间与扫描线4平行。
之后,如图12所示,利用气相成长法,在透明绝缘膜131上的一个面中成膜透明金属氧化物膜16。透明金属氧化物膜16在接触孔12、13内也于表面成膜,连接于电流控制晶体管9的漏极9D和源极9S上。这样,通过透明绝缘膜131使反射金属膜15d与透明金属氧化物膜16电分离,这是第2实施方式与第1实施方式的不同的处。
之后,通过溅射等气相成长法,在透明金属氧化物膜16上的一个面中成膜由铜、镍等金属材料构成的金属层17。形成露出与接触孔13重叠并且沿行方向的部分金属层17、和与有机EL分离绝缘膜14重叠并且沿行方向的部分金属层17的光刻胶膜62。另外,光刻胶膜62与第1实施方式的光刻胶膜61一样,露出通过接触孔37与布线36连接的金属层17,露出通过接触孔40与布线39连接的金属层17,以及露出通过各接触孔46与布线45连接的金属层17。
之后,通过执行电解电镀,如图13所示,在露出的金属层17上,形成由膜厚比晶体管7、8、9的源极、漏极、栅极膜厚厚的2微米-10微米的镀铜厚膜、宽度为5微米-50微米的镀铜厚膜构成的电流源线18和EL线19。由此,沿行方向排列的多个象素的电流控制晶体管9的漏极9D成为电连接于共同的电流源线18上的状态。另外,也可代替电解电镀,利用溅射法或升华蒸镀法来成膜铜厚膜。电流源线18、18、...和EL线19、19、...的数量都与扫描线4、4、...相同,在各行各设置一条电流源线18、EL线19和扫描线4。
之后,如图14所示,在去除光刻胶膜62之后,将电流源线18和EL线19作为掩膜,蚀刻去除露出的金属层17,并在电流源线18、18、...的下方形成底部层17a,在EL线19、19、...的下方形成底部层17b。并且,通过对透明金属氧化物膜16实施光刻法、蚀刻法,布图象素电极16a,同时,使设置在将电流源线18作为掩膜的底部层17a下方的透明金属氧化物膜16残留,形成透明金属氧化物底部膜16b,并使设置在底部层17b下方的透明金属氧化物膜16残留,形成透明金属氧化物底部膜16c。
之后,布图形成电流源线绝缘膜21,以仅覆盖电流源线18。之后,如图15所示,利用液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、基于针(needle)的滴下法等湿式成膜法,成膜由PEDOT(聚噻吩)和作为掺杂物的PSS(聚苯乙烯磺酸)构成的空穴传输层22。空穴传输层22可以形成于晶体管阵列基板1的一个面中,并使之在所有象素中共通,也可形成为对每个象素独立。图中,示出在将包含空穴传输层22的溶液或悬浊液填充在电流源线18和EL线19包围的区域中后,通过溶剂或水的挥发,成膜空穴传输层22的状态。
在将空穴传输层22干燥之后,与第1实施方式一样,通过液滴喷出法(喷墨法)、基于针的滴下法等湿式成膜法,对每个象素布图由聚芴类发光材料构成的发光层23。这里,在有机EL分离绝缘膜14上残留透明金属氧化物底部膜16c、底部层17b和EL线19,但空穴传输层22的膜厚或发光层23的膜厚比有机EL分离绝缘膜14的膜厚薄。另外,构成空穴传输层22的溶液或悬浊液的高度和构成覆盖在象素区域中时的发光层23的溶液或悬浊液的高度都比电流源线18的高度或EL线19的高度低。因此,构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液不会越过电流源线18和EL线19而流出到相邻行的象素。这样,电流源线18和EL线19用作防止构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液流出的分隔壁。因此,如图9所示,若使沿电流源线18和EL线19包围的行方向的多个象素为发出相同色光的发光层,则可通过使包含发光层23的溶液或悬浊液流入电流源线18和EL线19之间,在行方向的多个象素中统一成膜发光层23。
接着,如图16所示,通过蒸镀等气相成长法,单面成膜二层构造的共同电极24,作为阴极电极,该二层构造包括由镁、钙、锂、钯、稀土类金属等低工作函数材料构成的电子注入层、和具有氧化铟、氧化锌或氧化锡或包含其中至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))的透明导电层。电子注入层为了薄至10nm-200nm厚度、可视光透过的程度,可利用电流源线18或EL线19的级差来切断,但为了使多个象素的有机EL元件26的一个电极成为彼此相等的电位,跨跃电流源线18上的电流源线绝缘膜21上且跨跃EL线19上地成膜共同电极24的透明导电层。由此,发光层23在紧贴于共同电极24上的状态下被共同电极24覆盖,进而,EL线19也在紧贴于共同电极24上的状态下被共同电极24被覆盖,形成有机EL元件26。
之后,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25,并在连接扫描驱动器32、数据驱动器33和电流源驱动器34后,使透明密封基板贴合。
通过上述工序,有源矩阵驱动方式的场致发光显示器面板完成。
在第2实施方式中,由于用与构成晶体管7、8、9一部分的导电膜不同的膜来形成电流源线18和EL线19,所以可使电流源线18和EL线19比晶体管7、8、9的漏极、源极、栅极或信号电流线3、扫描线4等的膜厚,进一步减小每单位长度的电阻。因此,可降低电流源线18或EL线19的电阻,抑制从发光期间的开始时到有机EL元件26在期望的亮度(灰度)发光为止的时间延迟,或抑制电流源线18或EL线19中的电压下降。另外,通过将电流源线18或EL线19成为低电阻,可抑制场致发光显示器面板的亮度下降、亮度的不均、串扰等显示恶化。
[第3实施方式]
用图17-图22来说明第3实施方式中的场致发光显示器面板的制造方法。图17-图22是制造方法中的各工序的截面图,工序顺序按图17-图22的顺序。另外,图17-图22中,向对应于第2实施方式中的场致发光显示器面板的各部的部分附加相同符号,部分省略与第1实施方式相同的工序部分。
首先,如图17所示,制造晶体管阵列基板1。之后,通过在平坦化膜11上顺序执行基于溅射等气相成长法的反射金属膜的成膜工序、光刻法等掩膜工序、蚀刻等形状加工工序,对每个象素布图形成反射金属膜15d。
之后,通过实施气相成长法,单面的整个面成膜透明绝缘膜131,以覆盖反射金属膜15d。利用透明绝缘膜131来电绝缘反射金属膜15d。
之后,通过实施光刻法、蚀刻法等,在平坦化膜11和透明绝缘膜131中形成通过各电流控制晶体管9的源极9S的接触孔12和通过各电流控制晶体管9的漏极9D的接触孔13。
这里,在第2实施方式中布图有机EL分离绝缘膜14,但在本实施方式中,不布图有机EL分离绝缘膜。
之后,如图18所示,利用气相成长法,在透明绝缘膜131上的一个面中成膜透明金属氧化物膜16。透明金属氧化物膜16在接触孔12、13内也于表面成膜,连接于电流控制晶体管9的漏极9D和源极9S上。
之后,如图19所示,通过气相成长法,在透明金属氧化物膜16上的一个面中成膜由铜、镍等金属材料构成的金属层17。形成露出与金属层17中的接触孔13重叠并且沿行方向的部分17a、和相对反射金属膜15d、在与部分17a相对边侧形成沿行方向的分隔壁231的部分17b的光刻胶膜63。另外,光刻胶膜63与第1实施方式的光刻胶膜61一样,露出通过接触孔37与布线36连接的金属层17,露出通过接触孔40与布线39连接的金属层17,以及露出通过各接触孔46与布线45连接的金属层17。
之后,通过执行电解电镀,在露出的底部层17a、17b上,形成由膜厚比晶体管7、8、9的源极、漏极、栅极膜厚厚的2微米-10微米膜厚、宽度为5微米-50微米的镀铜厚膜构成的电流源线18和分隔壁231。由此,沿行方向排列的多个象素的电流控制晶体管9的漏极9D成为电连接于共同的电流源线18上的状态。另外,也可代替电解电镀,利用溅射法或升华蒸镀法来成膜铜厚膜。
另外,在布图电流源线18、18、...和分隔壁231、231时,相对分隔壁231平行设置电流源线18,进而相对扫描线4平行地设置电流源线18和分隔壁231。另外,布图电流源线18,以便平面看时,电流源线18相对横向(行方向)排列的全部象素的接触孔13重叠。另外,布图电流源线18,使电流源线18延伸到晶体管阵列基板1的边。
之后,如图20所示,在去除光刻胶膜63之后,将电流源线18和分隔壁231作为掩膜,蚀刻去除露出的金属层17,并在电流源线18、18、...的下方残留底部层17a,在分隔壁231、231、...的下方残留底部层17b。并且,通过对透明金属氧化物膜16实施光刻法、蚀刻法,布图象素电极16a,同时,使设置在将电流源线18作为掩膜的底部层17a下方的透明金属氧化物膜16残留,形成透明金属氧化物底部膜16b,并使设置在底部层17b下方的透明金属氧化物膜16残留,形成透明金属氧化物底部膜16c。
之后,如图21所示,形成电流源线绝缘膜21,以覆盖电流源线18,同时,由与电流源线绝缘膜21相同的工序形成与电流源线绝缘膜21相同材料的EL线绝缘膜232,以覆盖分隔壁231。通过上述工序,有机EL驱动基板完成。
之后,利用液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、基于针(needle)的滴下法等湿式成膜法,成膜由PEDOT(聚噻吩)和作为掺杂物的PSS(聚苯乙烯磺酸)构成的空穴传输层22。空穴传输层22可以形成于晶体管阵列基板1的一个面中,并使之在所有象素中共通,也可形成为对每个象素独立。图中,示出在将包含空穴传输层22的溶液或悬浊液填充在包围电流源线18和分隔壁231的区域中后,通过溶剂或水的挥发,成膜空穴传输层22的状态。
在干燥空穴传输层22之后,与第1实施方式一样,通过液滴喷出法(喷墨法)、基于针的滴下法等湿式成膜法,对每个象素布图由聚芴类发光材料构成的发光层23。这里,空穴传输层22的膜厚或发光层23的膜厚比分隔壁231的膜厚薄。另外,构成空穴传输层22的溶液或悬浊液的高度和构成覆盖在象素区域中时的发光层23的溶液或悬浊液的高度比电流源线18的高度或分隔壁231的高度低。因此,构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液不会越过电流源线18和分隔壁231而流出到相邻行的象素。这样,电流源线18和分隔壁231用作防止构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液流出的分隔壁。因此,若设沿电流源线18和分隔壁231包围的行方向的多个象素为发出相同色光的发光层,则可通过使包含发光层23的溶液或悬浊液流入电流源线18和分隔壁231之间,在行方向的多个象素中统一成膜发光层23。
接着,如图22所示,通过蒸镀等气相成长法,单面成膜二层构造的共同电极24,作为阴极电极,该二层构造包括由镁、钙、锂、钯、稀土类金属等低工作函数材料构成的电子注入层、和具有氧化铟、氧化锌或氧化锡或包含其中至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))的透明导电层。为了薄至10nm-200nm厚度、可视光透过的程度,电子注入层可利用电流源线18或分隔壁231的级差来切断,但为了使多个象素的有机EL元件26的一个电极成为彼此相等的电位,跨跃电流源线18表面的电流源线绝缘膜21上且跨跃分隔壁231表面的EL线绝缘膜232上地成膜共同电极24的透明导电层。由此,发光层23在紧贴于共同电极24上的状态下被共同电极24覆盖,进而,分隔壁231也在紧贴于共同电极24上的状态下被共同电极24被覆盖,形成有机EL元件26。分隔壁231被用作将包含空穴传输层22的溶液或悬浊液、和/或包含发光层23的溶液或悬浊液设置在规定位置上的隔板,不向第1实施方式的EL线19那样被施加电压。
之后,通过蒸镀法、溅射法、网印法、升华蒸镀法或分配法等,平面看与分隔壁231重叠地在共同电极24上形成膜厚比晶体管7、8、9的源极、漏极、栅极的膜厚厚的EL线233。EL线233相当于第一实施方式的EL线19,形状、长度、厚度都与EL线19一样,因为比晶体管7、8、9的源极7S、8S、9S、漏极7D、8D、9D、栅极7G、8G、9G的膜厚厚,所以将每单位布线的长度的电阻设定得比这些电极还低。另外,EL线223也可与第一实施方式的EL线19一样,使用光刻胶膜61并通过电解电镀来堆积。EL线223在分隔壁231上方与全部象素共同的共同电极24连接。电流源线18、18、...和EL线233、233、...的数量都与扫描线4、4、...相同,对各行各设一条电流源线18、EL线233和扫描线4。
之后,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25,并在连接扫描驱动器32、数据驱动器33和电流源驱动器34后,使透明密封基板贴合。
通过上述工序,有源矩阵驱动方式的显示装置完成。
在第3实施方式中,也由于用与构成晶体管7、8、9一部分的导电膜不同的膜来形成电流源线18和EL线233,所以可使电流源线18和EL线233比晶体管7、8、9的漏极、源极、栅极或信号电流线3、扫描线4等的膜厚。因此,可降低电流源线18或EL.233的电阻,抑制从发光期间的开始时到有机EL元件26在期望的亮度(灰度)发光为止的时间延迟,或抑制电流源线18或EL线233中的电压下降。另外,通过将电流源线18或EL线233成为低电阻,可抑制场致发光显示器面板的亮度下降、亮度的不均、串扰等显示恶化。
[第4实施方式]
用图23-图28来说明第4实施方式中的场致发光显示器面板的制造方法。图23-图28是制造方法中的各工序的截面图,工序顺序按图23-图28的顺序。另外,图23-图28中,向对应于第1实施方式中的场致发光器面板的各部的部分附加相同符号,部分省略与第1实施方式相同的工序部分。
首先,如图23所示,制造晶体管阵列基板1。通过对准备的晶体管阵列基板1实施光刻法、蚀刻法等,在平坦化膜11上形成通过各电流控制晶体管9的源极9S的接触孔12和通过各电流控制晶体管9的漏极9D的接触孔13。
然后,布图形成由氮化硅或氧化硅构成的有机EL分离绝缘膜14,使之在纵(列)向上相邻的象素之间与扫描线4平行。
之后,如图24所示,利用气相成长法,在晶体管阵列基板1上的一个面中成膜透明金属氧化物膜16。这里,在第1实施方式中,在透明金属氧化物膜16之间成膜反射金属膜15,但在本实施方式中,不成膜反射金属膜15。接着,通过气相成长法,在透明金属氧化物膜16上的一个面中成膜由铜、镍等金属材料构成的金属层17。
之后,通过光刻法布图掩膜,并利用蒸镀法等方法来成膜金的薄膜,通过剥离掩膜,形成由金薄膜构成的象素电极331。另外,在布图象素电极331时,上述掩膜是在对应于后述的电流源线18的部分、即与接触孔13重叠且沿行方向延伸的部分、及对应于EL线19的部分、即与有机EL分离绝缘膜14重叠且沿行方向延伸的部分中分别残留底部膜331a、331b的掩膜。
之后,如图25所示,形成露出与接触孔13重叠并且沿行方向的部分的底部膜331a、和与有机EL分离绝缘膜14重叠并且沿行方向的部分的底部膜331b的光刻胶膜64。之后,通过将露出的底部膜331a和底部膜331b作为电极来执行电解电镀,在底部膜331a和底部膜331b上分别形成膜厚为2微米-100微米、并且宽度为5微米-50微米的镀铜厚膜的电流源线18和EL线19。因为电流源线18、18、...和EL线19、19、...堆积得比晶体管7、8、9的源极7S、8S、9S、漏极7D、8D、9D、栅极7G、8G、9G的膜厚厚,所以将每单位布线的长度设定得比这些电极低。电流源线18、18、...和EL线19、19、...的数量都与扫描线4、4、...相同,在各行各设置一条电流源线18、EL线19和扫描线4。之后,去除光刻胶膜64。另外,也可代替电解电镀,利用溅射法、升华蒸镀法或分配法来成膜铜厚膜。
之后,如图26所示,蚀刻去除由电流源线18、18、...和EL线19、19、...覆盖的部分后露出的金属层17,在电流源线18、18、...的下方形成底部层17a、17a、...,在EL线19、19、...的下方形成底部层17b、17b、...。另外,将电流源线18、EL线19和象素电极331作为掩膜,蚀刻透明金属氧化物膜16,分别形成透明金属氧化物膜底部膜16b、透明金属氧化物底部膜16c、透明金属氧化物膜底部膜16d。
之后,如图27所示,形成电流源线绝缘膜21,以覆盖电流源线18。通过上述工序,有机EL驱动基板完成。
之后,利用液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、基于针(needle)的滴下法等湿式成膜法,成膜由PEDOT(聚噻吩)和作为掺杂物的PSS(聚苯乙烯磺酸)构成的空穴传输层22。空穴传输层22可以形成于晶体管阵列基板1的一个面中,并使之在所有象素中共通,也可形成为对每个象素独立。图中,示出在将包含空穴传输层22的溶液或悬浊液填充在包围电流源线18和EL线19的区域中后,通过溶剂或水的挥发,成膜空穴传输层22的状态。
在干燥空穴传输层22之后,通过液滴喷出法(喷墨法)、打印法、基于针的滴下法等湿式成膜法,对每个象素布图由聚芴类发光材料构成的发光层23。这里,在有机EL分离绝缘膜14上残留透明金属氧化物底部膜16c、底部层17b和EL线19,但空穴传输层22的膜厚或发光层23的膜厚比有机EL分离绝缘膜14的膜厚薄。另外,构成空穴传输层22的溶液或悬浊液的高度和构成覆盖在象素区域中时的发光层23的溶液或悬浊液的高度都比电流源线18的高度或EL线19的高度低。因此,构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液不会越过电流源线18和EL线19而流出到相邻行的象素。这样,电流源线18和EL线19用作防止构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液流出的分隔壁。因此,如图9所示,若设沿电流源线18和EL线19包围的行方向的多个象素为发出相同色光的发光层,则可通过使包含发光层23的溶液或悬浊液注入电流源线18和EL线19之间,在行方向的多个象素中统一成膜发光层23。
接着,如图28所示,通过气相成长法,单面成膜二层构造的共同电极24,作为阴极电极,该二层构造包括由镁、钙、锂、钯、稀土类金属等低工作函数材料构成的电子注入层、和具有氧化铟、氧化锌或氧化锡或包含其中至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))的透明导电层。为了薄至10nm-200nm厚度、可视光透过的程度,电子注入层可利用电流源线18或EL线19的级差来切断,但为了使多个象素的有机EL元件26的一个电极成为彼此相等的电位,跨跃电流源线18上的电流源线绝缘膜21上且跨跃EL线19上地成膜共同电极24的透明导电层。
之后,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25,并在连接扫描驱动器32、数据驱动器33和电流源驱动器34后,使透明密封基板贴合。
通过上述工序,有源矩阵驱动方式的显示装置完成。
另外,也可在栅极绝缘膜41和平坦化膜11中设置接触孔,以使去除与信号电流线3交叉部分的扫描线4露出,在与电流源线18或EL线19的成膜相同的工序中,在扫描线4上形成电解电镀层。此时,为了使电镀层与共同电极24绝缘,与电流源线18的电流源线绝缘膜21一样,在其间夹入绝缘,但电连接于晶体管7、8的栅极上。
在第4实施方式中,由于用与构成晶体管7、8、9一部分的导电膜不同的膜来形成电流源线18和EL线19,所以可使电流源线18和EL线19比晶体管7、8、9的漏极、源极、栅极或信号电流线3、扫描线4等的膜厚。因此,可降低电流源线18或EL线19的电阻,抑制从发光期间的开始时到有机EL元件26在期望的亮度(灰度)发光为止的时间延迟,或抑制电流源线18或EL线19中的电压下降。另外,通过将电流源线18或EL线19成为低电阻,可抑制场致发光显示器面板的亮度下降、亮度的不均、串扰等显示恶化。
[第5实施方式]
用图29-图34来说明第5实施方式中的场致发光显示器面板的制造方法。图29-图34是制造方法中的各工序的截面图,工序顺序按图29-图34的顺序。另外,图29-图34中,向对应于第2实施方式中的场致发光显示器面板的各部的部分附加相同符号,部分省略与第1实施方式相同的工序。
首先,如图29所示,制造晶体管阵列基板1。之后,通过顺序执行气相成长法等成膜工序、光刻法等掩膜工序、蚀刻等形状加工工序,对每个象素布图形成反射金属膜15d。
之后,通过实施气相成长法,单面成膜透明绝缘膜131,以覆盖反射金属膜15d。
之后,通过实施光刻法、蚀刻法等,在平坦化膜11和透明绝缘膜131中形成通过各电流控制晶体管9的源极9S的接触孔12和通过各电流控制晶体管9的漏极9D的接触孔13。
另外,在本实施方式中,不形成第2实施方式中的有机EL分离绝缘膜14,这与第2实施方式不同。
之后,如图30所示,利用气相成长法,在透明绝缘膜131上的一个面中成膜透明金属氧化物膜16。透明金属氧化物膜16在接触孔12、13内也于表面成膜,连接于电流控制晶体管9的漏极9D和源极9S上。
之后,通过溅射等气相成长法,在透明金属氧化物膜16上的一个面中成膜由铜、镍等金属材料构成的金属层17。
之后,如图31所示,形成露出与金属层17中的接触孔13重叠并且沿行方向的部分17a、和相对反射金属膜15d、在与部分17a相对边侧形成沿行方向的EL线19的部分17b的光刻胶膜65。之后,通过执行电解电镀,在露出的底部层部分17a、17b上,形成由膜厚比晶体管7、8、9的源极、漏极、栅极膜厚厚的2微米-10微米膜厚、宽度为5微米-50微米的镀铜厚膜构成的电流源线18和EL线19。由此,沿行方向排列的多个象素的电流控制晶体管9的漏极9D成为电连接于共同的电流源线18上的状态。另外,也可代替电解电镀,利用溅射法或升华蒸镀法来成膜铜厚膜。因此,相对扫描线4平行地设置电流源线18、18、...和EL线19、19、...。
之后,在去除光刻胶膜65之后,如图32所示,将电流源线18和EL线19作为掩膜,蚀刻去除露出的底部层17,并在电流源线18、18、...的下方残留底部层17a,在EL线19、19、...的下方残留底部层17b。并且,通过对透明金属氧化物膜16实施光刻法、蚀刻法,布图象素电极16a,同时,使设置在将电流源线18作为掩膜的底部层17a下方的透明金属氧化物膜16残留,形成透明金属氧化物底部膜16b,并使设置在底部层17b下方的透明金属氧化物膜16残留,形成辅助电极线16d。辅助电极线16d的宽度最好比EL线19宽。
之后,如图33所示,形成电流源线绝缘膜21,以覆盖电流源线18,同时,由与电流源线绝缘膜21相同的工序形成EL线绝缘膜441,以覆盖EL线19。通过上述工序,有机EL驱动基板完成。
之后,利用液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、基于针(needle)的滴下法等湿式成膜法,成膜由PEDOT(聚噻吩)和作为掺杂物的PSS(聚苯乙烯磺酸)构成的空穴传输层22。空穴传输层22可以形成于晶体管阵列基板1的一个面中,并使之在所有象素中共通,也可形成为对每个象素独立。
在干燥空穴传输层22之后,与第1实施方式一样,通过液滴喷出法(喷墨方法)、基于针的滴下法、打印法等湿式成膜法,对每个象素布图由聚芴类发光材料构成的发光层23。这里,空穴传输层22的膜厚或发光层23的膜厚比EL线19的膜厚薄。另外,构成空穴传输层22的溶液或悬浊液的高度和构成覆盖在象素区域中时的发光层23的溶液或悬浊液的高度比电流源线18的高度或EL线19的高度低。因此,构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液不会越过电流源线18和EL线19而流出到相邻行的象素。这样,电流源线18和EL线19用作防止构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液流出的分隔壁。因此,若设沿电流源线18和EL线19包围的行方向的多个象素为发出相同色光的发光层,则可通过使包含发光层23的溶液或悬浊液流入电流源线18和EL线19之间,在行方向的多个象素中统一成膜发光层23。
在干燥发光层23之后,在空穴传输层22和发光层23中形成接触孔51,以使辅助电极线16d的部分表面露出。
接着,如图34所示,通过蒸镀等气相成长法,单面成膜二层构造的共同电极24,作为阴极电极,该二层构造包括由镁、钙、锂、钯、稀土类金属等低工作函数材料构成的电子注入层、和具有氧化铟、氧化锌或氧化锡或包含其中至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))的透明导电层。为了薄至10nm-200nm厚度、可视光透过的程度,电子注入层可利用电流源线18或EL线19的级差来切断,但为了使多个象素的有机EL元件26的一个电极成为彼此相等的电位,跨跃电流源线18表面的电流源线绝缘膜21上且跨跃EL线19表面的EL线绝缘膜441上地成膜共同电极24的透明导电层。共同电极24经接触孔51连接于辅助电极线16d和EL线19上。这样,发光层23在紧贴于共同电极24上的状态下被共同电极24覆盖,进而,EL线19也在紧贴于共同电极24上的状态下被共同电极24被覆盖,形成有机EL元件26。
之后,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25,并在连接扫描驱动器32、数据驱动器33和电流源驱动器34后,使透明密封基板贴合。
通过上述工序,有源矩阵驱动方式的显示装置完成。
在第5实施方式中,也由于用与构成晶体管7、8、9一部分的导电膜不同的膜来形成电流源线18和EL线19,所以可使电流源线18和EL线19比晶体管7、8、9的漏极、源极、栅极或信号电流线3、扫描线4等的膜厚。
[第6实施方式]
在第1实施方式中,在晶体管层(从基板2的表面到平坦化膜11的表面之间的多层膜)上形成电流源线18和EL线19,但在本实施方式中,在晶体管层的下形成电流源线18和EL线19。具体为图35-图40所示的制造方法。
用图35-图41来说明第6实施方式中的场致发光显示器面板的制造方法。图35-图40是制造方法中的各工序的截面图,工序顺序按图35-图40的顺序。另外,图35-图40中,向对应于第2实施方式中的场致发光显示器面板的各部的部分附加相同符号,部分省略与第1实施方式相同的工序部分。
首先,如图35所示,通过执行电解电镀,在基板2上布图宽度为5微米-50微米、膜厚为2微米-100微米的多个电流源线18和多个EL线19。在布图电流源线18和EL线19时,相对EL线19平行地设置电流源线18,布图电流源线18和EL线19,使电流源线18和EL线19延伸到基板2的边缘,并且,电流源线18和EL线19沿基板2的横向延伸。由于电流源线18和EL线19堆积得比后述的晶体管7、8、9的源极、漏极、栅极厚,所以每单位布线的长度的电阻设定得比这些电极低。
接着,在基板2上在单面的整个面上成膜层间绝缘膜501,由层间绝缘膜501来覆盖电流源线18和EL线19。之后,就一个象素而言,在层间绝缘膜501中形成通至电流源线18的接触孔502和通至EL线19的接触孔503。
之后,如图36所示,通过适当进行所谓气相成长法的成膜工序、所谓光刻法的掩膜工序、所谓蚀刻的形状加工工序,对一个象素布图形成3个晶体管7、8、9。这里,构成晶体管7、8、9的栅极的导电性薄膜形成布图成埋设于接触孔502中的栅极底部膜511a,形成布图为埋设于接触孔503中的栅极底部膜511b。另外,在栅极绝缘膜41中统一设置栅极底部膜511a露出的接触孔和栅极底部膜511b露出的接触孔,布图构成晶体管7、8、9的源极、漏极的导电性薄膜,在其中埋设电流控制晶体管9的漏极9D和源极、漏极底部膜504。布图形成构成晶体管7、8、9的栅极的导电性薄膜的一部分,作为信号电流线3。
之后,通过对平坦化膜11实施光刻法、蚀刻法等,在平坦化膜11上形成通过各电流控制晶体管9的源极9S的接触孔12和通过底部膜504的接触孔505。
之后,如图37所示,通过顺序执行气相成长法等成膜工序、光刻法等掩膜工序、蚀刻等形状加工工序,对每个象素布图形成反射金属膜15d。之后,通过实施气相成长法,单面整个面地成膜透明绝缘膜131,以覆盖反射金属膜15d。
接着,在透明绝缘膜131中也对准接触孔12和接触孔505地形成接触孔。
之后,通过气相成长法在透明绝缘膜131上的一个面中成膜透明金属氧化物膜。透明金属氧化物膜在接触孔12、505内也于表面成膜,接触电流控制晶体管9的源极9S和底部膜504。
之后,如图38所示,通过对透明金属氧化物膜实施光刻法、蚀刻法,形成经接触孔12与电流控制晶体管9的源极9S连接的象素电极16a,同时,经接触孔505,形成辅助电极线16e。另外,图38是沿图41的(XXXVIII)-(XXXVIII)线在厚度方向上切断时的大致截面图。
之后,如图49所示,利用光刻法,布图由聚酰亚胺等感光性树脂构成的网眼状的分隔壁506。这里,布图分隔壁506,使象素电极16a围绕在分隔壁506构成的网眼之间。
之后,利用液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、基于针(needle)的滴下法等湿式成膜法,成膜由PEDOT(聚噻吩)和作为掺杂物的PSS(聚苯乙烯磺酸)构成的空穴传输层22。空穴传输层22可以形成于晶体管阵列基板1的一个面中,并使之在所有象素中共通,也可形成为对每个象素独立。
在干燥空穴传输层22之后,与第1实施方式一样,通过湿式成膜法,对每个象素布图。这里,空穴传输层22的膜厚或发光层23的膜厚比分隔壁231的膜厚薄。另外,构成空穴传输层22的溶液或悬浊液的高度和构成覆盖在象素区域中时的发光层23的溶液或悬浊液的高度比分隔壁506的高度低。因此,构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液不会越过分隔壁506而流出到相邻行的象素。这样,分隔壁506用作防止构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液流出的分隔壁。因此,若设沿分隔壁506包围的行方向的多个象素为发出相同色光的发光层,则可通过使包含发光层23的溶液或悬浊液一起流入分隔壁506之间,在行方向的多个象素中统一成膜发光层23。
在干燥发光层23之后,在空穴传输层22和发光层23中形成接触孔51,以使辅助电极线16e的部分表面露出。
接着,如图40所示,通过蒸镀等气相成长法,单面成膜二层构造的共同电极24,作为阴极电极,该二层构造包括由镁、钙、锂、钯、稀土类金属等低工作函数材料构成的电子注入层、和具有氧化铟、氧化锌或氧化锡或包含其中至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))的透明导电层。为了薄至10nm-200nm厚度、可视光透过的程度,电子注入层可利用分隔壁506的级差来切断,但为了使多个象素的有机EL元件26的一个电极成为彼此相等的电位,跨跃分隔壁506表面的电流源线绝缘膜21上且跨跃分隔壁506表面的EL线绝缘膜441上地成膜共同电极24的透明导电层。共同电极24经接触孔51连接于辅助电极线16e上。这样,发光层23在紧贴于共同电极24上的状态下被共同电极24覆盖,进而,分隔壁506也在紧贴于共同电极24上的状态下被共同电极24被覆盖,形成有机EL元件26。
之后,如图40所示,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25,并在连接扫描驱动器32、数据驱动器33和电流源驱动器34后,使透明密封基板贴合。
通过上述工序,有源矩阵驱动方式的显示装置完成。
在第6实施方式中,由于电流源线18和EL线19在不同于晶体管7、8、9的工序中布图与晶体管7、8、9的源极、漏极、栅极不同的导电膜,所以可使电流源线18和EL线19比晶体管7、8、9的漏极、源极、栅极或信号电流线3、扫描线4等的膜厚,可降低电流源线18或EL线19的电阻。因此,可抑制电流源线18或EL线19中的信号延迟或电压下降。
[第7实施方式]
用图42-图43来说明第7实施方式中的场致发光显示器面板的制造方法。图42-图43是制造方法中的各工序的截面图,工序顺序按图42-图43的顺序。另外,图42-图43中,向对应于第6实施方式中的场致发光显示器面板的各部的部分附加相同符号。另外,在第7实施方式中,由于在形成象素电极工序之间的工序与第6实施方式的图35-图38一样,所以省略说明。
在形成象素电极16a之后,如图42所示,利用光刻法,沿电流源线18布图分隔壁507,同时,在与形成分隔壁507相同的工序中,沿EL线19形成分隔壁508、509。这里,形成分隔壁507、508,使象素电极16a位于分隔壁507与分隔壁508之间,另外,形成分隔壁508和分隔壁509,使残留于底部膜504上的辅助电极线16e在平面看位于分隔壁508与分隔壁509之间。
之后,在分隔壁508与分隔壁509之间埋入导电性胶510。由此,导电性胶510紧贴在残留于底部膜504上的辅助电极线16e上。
在干燥导电性胶510之后,与第6实施方式一样,成膜空穴传输层22、发光层23。此时,分隔壁507和分隔壁508具有与第6实施方式的分隔壁506一样的功能。
之后,如图43所示,与第6实施方式一样,单面成膜共同电极24。由此,发光层23在紧贴于共同电极24上的状态下被共同电极24覆盖,进而,导电性胶510也紧贴在共同电极24上。因此,共同电极24经导电性胶510、辅助电极线16e、源极、漏极底部膜504、栅极底部膜511b连接于EL线19上。
之后,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25,并在连接扫描驱动器32、数据驱动器33和电流源驱动器34后,使透明密封基板贴合。
通过上述工序,有源矩阵驱动方式的显示装置完成。
在第7实施方式中,由于在不同于晶体管7、8、9的工序中布图电流源线18和EL线19,所以可使电流源线18和EL线19比晶体管7、8、9的漏极、源极、栅极或信号电流线3、扫描线4等的膜厚,可成为相对比晶体管7、8、9低的电阻,可降低电流源线18或EL线19的电阻。因此,可抑制电流源线18或EL线19中的信号延迟或电压下降。
在上述各实施方式中,设置反射金属膜15,使发光层23的发光从共同电极24侧射出,但不限于此,也可不设置反射金属膜15,使发光层23的发光从象素电极16侧射出。此时,共同电极24最好是不透明或光反射性的,尤其是低工作函数的电子射出膜、和覆盖并保护电子放出膜的高工作函数的导电膜等多层构造。
[第8实施方式]
用图44-图50来说明将作为发光元件的有机场致发光元件设为象素的显示装置的制造方法。图44-图50是制造方法中的各工序的截面图,工序顺序按图44-图50的顺序。向对应于第1实施方式中的场致发光显示器面板的各部的部分附加相同符号,部分省略与第1实施方式相同的工序部分。
另外,图44-图50是沿与扫描线4正交的面切断电流控制晶体管9时的截面图,示出一象素。其它象素在各工序中也为图44-图50的状态。
如图44所示,对准备好的晶体管阵列基板1实施光刻法、蚀刻法等,在绝缘膜11中形成通过各电流控制晶体管9的源极9S的接触孔12和通过各电流控制晶体管9的漏极9D的接触孔13。
之后,利用溅射或蒸镀等气相成长法,在晶体管阵列基板1的一个面中成膜由从铝、钛、金等金属单体或合金或透明金属氧化物膜等中选择的导电材料构成导电膜。该导电膜在接触孔12、13内也成膜于表面上。之后,在导电膜上成膜从氧化铟、氧化锌或氧化锡或包含它们中的至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))中选择的透明金属氧化物膜。
之后,布图这些层叠的导电膜,形成连接于各电流控制晶体管9的源极9S上的象素电极16a、和在沿行方向排列的同时、连接于沿行方向排列的各电流控制晶体管9的漏极9D上的底部布线16b。
之后,如图45所示,成膜由疏液性绝缘膜或氮化硅或氧化硅构成的层间绝缘膜20,并在该层间绝缘膜20的对应于各电流控制晶体管9的漏极9D的位置上,形成接触孔27,使漏极9D露出。之后,通过溅射或蒸镀,单面成膜由铜、镍等金属材料构成的底部层。此时,底部层被层间绝缘膜20的级差在各接触孔27分离为成膜于漏极9D上的底部层17a与层间绝缘膜20上的底部层17b,彼此电绝缘,同时,沿行方向延伸形成。同时,光刻胶膜61露出通过接触孔37与布线36连接的金属层17,露出通过接触孔40与布线39连接的金属层17,并且露出通过各接触孔46与布线45连接的金属层17。
之后,如图46所示,形成光刻胶膜61,该光刻胶膜61露出漏极9D上的各底部层17a,并且,露出在象素电极16a的多个周缘边中与漏极9D上的各底部层17a侧的边相对边侧、沿行方向的位置的层间绝缘膜20上的底部层17b。之后,将露出的底部层17a、17b作为电极,通过进行电解电镀,在漏极9D上的底部层17a上形成膜厚为2微米-100微米、宽度为5微米-50微米的镀铜厚膜的电流源线18、18、...,在象素电极16a的多个周缘边中与漏极9D上的各底部层17a侧的边相对边侧、沿行方向的位置的层间绝缘膜20上的底部层17b上,形成膜厚为2微米-100微米、并且宽度为5微米-50微米的镀铜厚膜的EL线19、19、...,形成在显示区域外的左侧彼此连接EL线19、19、...的共同布线35、和在显示区域外的右侧彼此连接EL线19、19、...的共同布线38。
之后,如图47所示,在去除光刻胶膜61之后,蚀刻除了被电流源线18、18、...、和EL线19、19、...覆盖的部分后露出的底部层17b,在EL线19、19、...的下方形成底部层17c。
图8示出此时的象素平面图。图47是沿图8的(V)-(V)线在厚度方向切断时的大致截面图。如图8所示,相对扫描线4平行地设置电流源线18和EL线19。另外,平面看,因为电流源线18的一部分相对于排列在横向(行方向)的全部象素、即各行象素的接触孔13中设置的底部层17a重叠地形成,所以各行的全部象素的电流控制晶体管9的漏极9D成为分别电连接于各行的电流源线18上的状态。
之后,如图48所示,通过向各电流源线18和各EL线19施加电压的电泳涂漆法,形成疏液性绝缘膜33a、疏液性绝缘膜33b,以仅选择地覆盖电流源线18、EL线19、共同布线35和共同布线38的表面。疏液性绝缘膜33a、疏液性绝缘膜33b足够厚,即便在疏液性绝缘膜33a、疏液性绝缘膜33b的表面形成导体,也不与电流源线18、EL线19导通。另外,疏液性绝缘膜33a、疏液性绝缘膜33b也可通过光刻法布图疏液性感光性树脂来形成。
之后,如图49所示,利用液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、基于针(needle)的滴下法等湿式成膜法,成膜由PEDOT(聚噻吩)和作为掺杂物的PSS(聚苯乙烯磺酸)构成的形成空穴传输层22的溶液。空穴传输层22可以形成于晶体管阵列基板1的一个面中,并使之在所有象素中共通,也可形成为对每个象素独立。此时,由于疏液性绝缘膜33a、疏液性绝缘膜33b不沾空穴传输层材料含有溶液,所以空穴传输层材料含有溶液未沿EL线19偏向成膜,故可以均匀的厚度在象素电极16a上成膜。图中,示出在将包含空穴传输层22的溶液或悬浊液填充在包围电流源线18和EL线19的区域中后,通过溶剂或水的挥发,成膜空穴传输层22的状态。
在干燥空穴传输层22之后,通过液滴喷出法(喷墨法)、旋涂法、浸渍涂布法、基于针的注入等的湿式成膜法来成膜备有具有共轭双键的聚对亚乙烯基(ポリパラビニレン)类发光材料或聚芴类发光材料的含有发光层23的溶液。发光层23如图9所示,沿电流源线18和EL线19,在多个象素中连续形成,在每行构成发出红色光的红发光层23R、发出绿色光的绿发光层23G、发出蓝色光的蓝发光层23B。这里,虽然在有机EL分离绝缘膜14上残留反射金属底部膜15c、透明金属氧化物底部膜16c、底部层17b和EL线19,但空穴传输层22的膜厚或发光层23的膜厚比有机EL分离绝缘膜14的膜厚薄。另外,构成空穴传输层22的溶液或悬浊液的高度和构成覆盖在象素区域中时的发光层23的溶液或悬浊液的高度都比电流源线18的高度或EL线19的高度低。因此,构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液不会越过电流源线18和EL线19而流出到相邻行的象素。这样,电流源线18和EL线19用作防止构成空穴传输层22的溶液或悬浊液和构成发光层23的溶液或悬浊液流出的分隔壁。因此,如图9所示,若设沿电流源线18和EL线19包围的行方向的多个象素为发出相同色光的发光层,则可通过使包含发光层23的溶液或悬浊液流入电流源线18和EL线19之间,在行方向的多个象素中统一成膜发光层23。
之后,如图50所示,在疏液性绝缘膜33b中形成接触孔33c,以使EL线19在延伸方向上露出。接触孔33c也可扫描激光,将疏液性绝缘膜33b消失。
接着,通过蒸镀等气相成长法,单面成膜二层构造的共同电极24,作为阴极电极,该二层构造包括由镁、钙、锂、钯、稀土类金属等低工作函数材料构成的电子注入层、和具有氧化铟、氧化锌或氧化锡或包含其中至少一个的混合物(例如锡掺杂氧化铟(ITO)、锌掺杂氧化铟、镉锡氧化物(CTO))的透明导电层。为了薄至1nm-20nm厚度、可视光透过的程度,电子注入层可利用电流源线18或EL线19的级差来切断,但为了使多个象素的有机EL元件26的一个电极成为彼此相等的电位,跨跃电流源线18上的疏液性绝缘膜33a上且跨跃EL线19上地成膜共同电极24的透明导电层。由此,发光层23在紧贴于共同电极24上的状态下被共同电极24覆盖,进而,EL线19也在紧贴于共同电极24上的状态下被共同电极24被覆盖。并且,共同电极24经接触孔33c与EL线19导通,但通过疏液性绝缘膜33a与电流源线18绝缘。
之后,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25,并在连接扫描驱动器32、数据驱动器33和电流源驱动器34后,使透明密封基板贴合。
[第9实施方式]
用图51-图56来说明第9实施方式中的场致发光显示器面板的制造方法。图51-图56是制造方法中的各工序的截面图,工序顺序按此顺序。另外,图51-图56中,向对应于第8实施方式中的场致发光显示器面板的各部之部分附加相同符号。
首先,在本实施方式中,在制造晶体管阵列基板1后,与第8实施方式一样,经过图44、图45所示的工序,形成底部层17a、底部层17b。之后,如图51所示,在底部层17a上、及象素电极16a的多个周缘边中与各底部层17a侧的边面对边侧沿行方向的位置之层间绝缘膜20上,分别布图形成光刻胶膜62。
之后,如图52所示,将光刻胶膜62作为掩膜,保护底部层17a,同时,蚀刻露出的底部层17b,形成底部层17d,接着,蚀刻去除除去底部层17d下方之层间绝缘膜20,布图形成层间绝缘膜20,同时,使象素电极16a露出。去除光刻胶膜62,使底部层17a和底部层17d露出。
之后,如图53所示,形成光刻胶膜63,以露出底部层17a和底部层17d。另外,与第8实施方式一样,通过电解电镀,在底部层17a上,选择地成膜比晶体管7、8、9的源极、漏极、栅极之膜厚厚的膜厚为2-100微米的铜电镀厚膜并且宽度为5微米-50微米的电流源线18,在底部层17d上选择地成膜膜厚为2-100微米的铜电镀厚膜并且宽度为5微米-50微米的EL线19。
之后,在去除光刻胶膜63之后,如图54所示,形成至少覆盖露出的电流源线18的表面、底部层17a的侧面和底部布线16b的侧面之绝缘膜52。此时,最好根据电流源线18的高度不同,使覆盖电流源线18侧壁之绝缘膜52的厚度为不损害绝缘性的厚度。之后,在整个面中成膜浸液性可变导通膜30。由于各象素电极16a、16a、...的表面平坦,所以浸液性可变导通膜30在重叠于象素电极16a、16a、...上的区域中为平坦的薄膜。另外,在绝缘膜52和EL线19的侧壁或层间绝缘膜20的侧壁中也成膜浸液性可变导通膜30。由于浸液性可变导通膜30的浸液性低,疏液性高,膜厚极薄,所以具有沿厚度方向导通的性质。
具体说明该浸液性可变导通膜30的成膜方法。
首先,在形成了晶体管阵列基板1的象素电极16a、16a、...的面上涂布含有具有包含氟元素之官能团的硅氮烷化合物之溶液(下面称为硅氮烷类溶液。),成膜硅氮烷化合物的溶液膜。
这里,所谓‘具有包含氟元素之官能团的硅氮烷化合物’是指具有Si-N-Si键,包含氟元素之官能团结合在N或/和Si上,例如,例举下面的一般式(1)所表示的齐聚物或聚合体。
RfSi(NH)3/2 …(1)
一般式(1)中,Rf是包含氟元素之官能团。
作为‘包含氟元素之官能团’,有氟代烷基,例如,例举由下面的一般式(2)-(19)所表示的官能团。
-(CH2)a(CF2)bCF3…(2)
-(CH2)a(CF2)bCF(CF3)2…(3)
-(CH2)a(CF2)bC(CF3)3…(4)
-(CF2)aCF3…(5)
-(CF2)aCF(CF3)2…(6)
-(CF2)aC(CF3)3…(7)
-(CF2)a(C(CF3)2)bCF3…(8)
-(CF2)a(C(CF3)2)bCF(CF3)2…(9)
-(CF2)a(C(CF3)2)bC(CF3)3…(10)
-(CF2)a(C(CF3)2).b(CF2)cCF3…(11)
-(CF2)a(C(CF3)2)b(CF2)cCF(CF3)2…(12)
-(CF2)a(C(CF3)2)b(CF2)cC(CF3)3…(13)
-(C(CF3)2)aCF3…(14)
-(C(CF3)2)aCF(CF3)2…(15)
-(C(CF3)2)aC(CF3)3…(16)
-(C(CF3)2)a(CF2)bCF3…(17)
-(C(CF3)2)a(CF2)bCF(CF3)2…(18)
-(C(CF3)2)a(CF2)bC(CF3)3…(19)
一般式(2)-(19)中,a、b、c都是整数。
作为硅氮烷类溶液的溶媒,例如氟元素类溶剂。
这里,作为硅氮烷化合物,使用由下面的一般式(20)所表示的硅氮烷低聚物(silazane oligomer)(KP-801M:信越化学工业株式会社制)。另外,在上述的浸渍涂布工序中,把将该硅氮烷低聚物作为溶质、溶于间二甲苯六氟化物溶媒中的硅氮烷类溶液(浓度为3wt%)浸渍在晶体管阵列基板1中。
C8F17C2H4Si(NH)3/2…(20)
之后,向晶体管阵列基板1吹例如氮气等惰性气体,使硅氮烷类溶液的溶媒蒸发,由此成为硅氮烷化合物堆积在象素电极16a、16a、...和层间绝缘膜20等的表面中之状态。
之后,若将晶体管阵列基板1放置10-30分钟,则利用保护气中的水分,硅氮烷化合物加水分解、缩合。由此,如图54所示,单面成膜由包含氟元素之官能团结合之缩合体构成的浸液性可变导通膜30,以覆盖包含象素电极16a、16a、...的基板整体。
在硅氮烷化合物沿象素电极16a、16a、...的表面之面方向被缩合的同时,在形成于象素电极16a、16a、...的表面的、作为单分子单元中的主链之Rf-Si-X基或Rf-Si-基的上方,几乎没有单分子单元中的主链Rf-Si-X基或Rf-Si-基重叠的情况。其中,X是与硅氮烷化合物结合的象素电极16a之原子或原子团。因此,浸液性可变导通膜30的厚度实质上等于作为单分子单元中的主链(这里相当于作为缩合体的侧链)之Rf-Si-X基或Rf-Si-基的长度。另外,该浸液性可变导通膜30由于缩合成:各单分子单元中的主链中包含氟元素之官能团Rf配置在浸液性可变导通膜30的表面侧,所以在表面由于各官能团Rf的疏液性,而对有机化合物含有液示出疏液性。
如上所述,通过边成膜浸液性可变导通膜30,边由间二甲苯六氟化物液(与硅氮烷类溶液的溶媒相同的液体)漂洗浸液性可变导通膜30,流洗堆积的未反应硅氮烷化合物或剩余的硅氮烷化合物。
之后,通过使光掩膜基板与晶体管阵列基板1相对,进而使活性光线透过光掩膜基板,部分地向浸液性可变导通膜30照射活性光线,将浸液性可变导通膜30布图成浸液性低的部分与浸液性高的部分。作为活性光线,有可视光线、紫外线、红外线等,但也可以是激励后述的光触媒膜之光线。
这里,说明光掩膜基板。光掩膜基板具有透过活性光线的透明基板,在该透明基板的一个面中,与象素电极16a、16a、...对应地将具有排列成矩阵状的多个开口部之掩膜形成网眼状,将约0.2微米厚度的光触媒膜覆盖掩膜整体地成膜在一个面整体中。将开口部设定为沿行方向开口于电流源线18与EL线19之间的宽度。
掩膜反射或吸收活性光线,不透过活性光线。光触媒膜由从氧化钛(TiO2)、氧化锌(ZnO)、氧化锡(SnO2)、钛酸锶(SrTiO3)、氧化钨(WO3)、氧化鉍(Bi2O3)和氧化铁(Fe2O3)中选择的一种或二种以上的物质来形成。
使用上述光掩膜基板,当使活性光线入射时,掩膜遮蔽活性光线,但在没有掩膜的开口部,透过光触媒膜。因此,活性光线不入射到浸液性可变导通膜30中与掩膜重叠的区域、即象素电极16a的周围,而活性光线入射到重叠于各个象素电极16a的区域中。
当活性光线透过光触媒膜时,生成活性氧种(·OH),该活性氧种与浸液性可变导通膜30引起化学反应。透过光触媒膜的活性氧种到达浸液性可变导通膜30中重叠于象素电极16a、16a、...的区域,在重叠于象素电极16a的区域中,由于活性光线被掩膜遮蔽,所以活性氧种未到达。这样,光触媒的作用通过活性光线入射到光触媒膜,产生活性氧种,产生的活性氧种到达浸液性可变导通膜30,浸液性可变导通膜30的化学构造因活性氧种而变化。
浸液性可变导通膜30中重叠于开口部的区域是亲液性膜30a,利用通过光触媒的作用生成的活性氧种(·OH),将示出疏液性的Rf基置换成示出亲水性的氢氧基。亲液性膜30a中,包含氟元素之官能团(上述Rf)分解、脱离,为了被置换成氢氧基,对有机化合物含有液示出亲液性,不排拒包含构成后述的场致发光层23之材料的液体,可在亲液性膜30a的表面均匀成膜该液体。
另外,在亲液性膜30a中,以沿象素电极16a、16a、...的表面之状态形成由硅与氧构成的缩合体中的主链,并且,由于将包含示出疏液性的氟元素之官能团置换成氢氧基,所以膜厚也与作为单分子单元中的主链(这里相当于作为缩合体的侧链)之HO-Si-X-基或HO-Si-基的长度相等,可非常薄,至1nm以下。因此,在作为生成活性氧种的区域之象素电极16a、16a、...上,图案膜30的膜厚非常薄,亲液性膜30a几乎不能妨碍空穴等的电荷注入、传输。
另外,在浸液性可变导通膜30中与掩膜重叠的区域中,由于活性氧种不到达,所以不引起化学反应,对包含构成后述发光层的材料之液体依然示出疏液性。在该区域中形成性质与浸液性可变导通膜30相同的疏液性膜30b。疏液性膜30b在与亲液性膜30a连续形成的同时,仅比亲液性膜30a大致厚包含氟元素之官能团Rf的部分。
接着,在各象素、即各亲液性膜30a、30a、...中分别成膜EL层。这里,如图55所示,将空穴传输层22与发光层23用作EL层来进行说明。
通过旋涂法、浸渍涂布法等湿式成膜法来成膜包含聚噻吩和作为掺杂物的聚苯乙烯磺酸之水溶液或悬浊液。该水溶液或悬浊液在示出亲液性的各亲液性膜30a、30a、...中容易浸液,同时容易渗透,在示出疏液性的疏液性膜30b、30b、...中,难以浸液,容易排拒。因此,选择地在各亲液性膜30a、30a、...上覆盖水溶液或悬浊液。之后,水溶液或悬浊液的溶媒在各亲液性膜30a、30a、...上干燥,成膜空穴传输层22。包含空穴传输层22的材料之水溶液或悬浊液由于是包含数vol%的空穴传输层22的材料之溶液,所以在成膜初期时堆积得比发光层23厚,但由于电流源线18和EL线19构成比该溶液或悬浊液的高度高得多的分隔壁,所以可防止流出到邻接于该行的行中,可成膜为均匀的厚度。
因此,电流源线18可作为成膜空穴传输层22的区域之至少一边,切割空穴传输层22。另外,EL线19可作为成膜空穴传输层22的区域之至少另一边,切割空穴传输层22。
在成膜空穴传输层22之后,如图55所示,与空穴传输层22一样,通过打印法等湿式成膜法,对每个象素成膜由聚芴类发光材料构成的发光层23。这里,包含发光层23的水溶液或悬浊液由于是包含数vol%发光层23之溶液,所以在成膜初期时堆积得比发光层23厚,但由于构成比该溶液或悬浊液的高度高得多的分隔壁,所以可防止流出到邻接于该行的行中。
因此,若沿电流源线18和EL线19包围的行方向之多个象素被设为发出相同颜色光的发光层,则通过使包含发光层23的溶液或悬浊液统一流入电流源线18和EL线19之间,可对行方向的多个象素统一成膜发光层23。
之后,电流源线18可作为成膜发光层23的区域之至少一边,切割发光层23。另外,EL线19可作为成膜发光层23的区域之至少另一边,切割发光层23。
之后,如图56所示,使由透明电极构成的共同电极24覆盖在整个面中,由保护涂层绝缘膜25来密封上面。共同电极24由于经绝缘膜52成膜,所以与电流源线18电绝缘,在与EL线19之间介入疏液性膜30b,但由于疏液性膜30b是非常薄的构造,没有足够的绝缘性,所以成为电连接的状态。因此,全部EL线19经共同电极24彼此连接。由于共同电极24是ITO等透明电极,所以电阻率高,但由于EL线19为了使每单位长度的电阻比晶体管7、8、9的源极7S、8S、9S、漏极7D、8D、9D、栅极7G、8G、9G小而堆积得比这些电极的膜厚厚,所以可从全部象素的有机EL元件26的阴极流出足够的电流。另外,由于电流源线18为了使每单位长度的电阻比晶体管7、8、9的源极7S、8S、9S、漏极7D、8D、9D、栅极7G、8G、9G小而堆积得比这些电极的膜厚厚,所以可从各行象素的有机EL元件26的阳极流出足够的电流。
之后,通过旋涂法、浸渍涂布法、气相成长法来单面成膜保护涂层绝缘层25,并在连接扫描驱动器32、数据驱动器33和电流源驱动器34后,使透明密封基板贴合。
完成的显示装置的象素为图10的电路构成。在电流源线18与EL线19之间,串联连接电流控制晶体管9与有机EL元件26。即,将电流控制晶体管9的漏极9D连接于电流源线18上,将电流控制晶体管9的源极9S连接于作为有机EL元件26的阻极之象素电极16a上,将作为有机EL元件26阴极之共同电极24连接于EL线19上。
电流源线18由于平面看与象素电极16a不重叠,所以可抑制与象素电极16a之间的寄生电容。另外,为了抑制与扫描线4之间的寄生电容、抑制扫描线4的信号延迟,最好电流源线18从平面看与扫描线4不重叠。并且,电流源线18平面看与流过微小电流的信号电流线3重叠的面积越小,则越能抑制与信号电流线3之间的寄生电容,如图8所示,最好在与信号电流线3重叠的部分中宽度细。
EL线19由于平面看与象素电极16a不重叠,所以可抑制与象素电极16a之间的寄生电容。另外,为了抑制与扫描线4之间的寄生电容、抑制扫描线4的信号延迟,EL线19最好从平面看与扫描线4不重叠。并且,EL线19从平面看与流过微小电流的信号电流线3重叠的面积越小,则越能抑制与信号电流线3之间的寄生电容,最好在与信号电流线3重叠的部分中宽度变细。
在本实施方式中,因为由与构成晶体管7、8、9的导电膜不同的膜来形成电流源线18和EL线19,所以电流源线18、18、...和EL线19、19、...可堆积得比晶体管7、8、9的源极7S、8S、9S、漏极7D、8D、9D的膜厚厚,可将每单位长度的电阻设定得比源极7S、8S、9S、漏极7D、8D、9D小。另外,可将电流源线18、18、...和EL线19、19、...堆积得比晶体管7、8、9的栅极7G、8G、9G的膜厚厚,可将每单位长度的电阻设定得比栅极7G、8G、9G小。因此,可使电流源线18或EL线19的电阻低,抑制从发光期间的开始时到有机EL元件26在期望的亮度(灰度)发光为止的时间延迟,或抑制电流源线18或EL线19中的电压下降。另外,通过将电流源线18或EL线19成为低电阻,可抑制场致发光显示器面板的亮度下降、亮度的不均、串扰等显示恶化。
另外,本发明不限于上述实施方式,在不脱离本发明精神的范围下,可进行各种改良和设计上的变更。
例如,也可在栅极绝缘膜41和绝缘膜11中设置接触孔,以使去除与信号电流线3交叉部分之扫描线4露出,在与电流源线18和EL线19的成膜相同的工序中,在扫描线4上形成电解电镀层。此时,电镀层为了与共同电极24绝缘,与绝缘膜33a、33b一样,在之间夹入绝缘膜,但电连接于晶体管7、8的栅极上。
另外,在上述实施方式中,将晶体管7、8、9说明为N沟道型的薄膜晶体管,但晶体管7、8、9也可以是P沟道型的薄膜晶体管。在晶体管7、8、9是P沟道型的薄膜晶体管的情况下,由于源极与漏极的连接相反,所以只要将上述说明中的源极置换成漏极,将漏极置换成源极即可,只要将信号的高电平置换成低电平,将低电平置换成高电平即可。另外,即便在该情况下,记忆电流的方向也不变。
[第10实施方式]
用图57-图61来说明第10实施方式中的场致发光显示器面板的制造方法。图57-图61是制造方法中的各工序的截面图,工序顺序按图57-图61的顺序。另外,图57-图61中,向对应于第1、第8、第9实施方式中的场致发光显示器面板的各部之部分附加相同符号。
首先,如图57所示,在第8实施方式的图44所示的晶体管阵列基板1上,成膜层间绝缘膜20,在层间绝缘膜20的对应于各电流控制晶体管9的漏极9D之位置上,形成接触孔27,使漏极9D露出,在象素电极16a的多个周缘边中与形成电流源线18侧的边相对的边侧、并且沿行方向的位置之层间绝缘膜20中,形成开口部28,当成膜比层间绝缘膜20的厚度薄得多的底部层时,形成分别由接触孔27中的级差和开口部28的级差分断的底部层17a、底部层17e。
之后,如图58所示,当形成露出底部层17a、底部层17e的光刻胶膜64时,执行将底部层17a、底部层17e作为电极的电解电镀,在底部层17a上,成膜比晶体管7、8、9的源极、漏极、栅极膜厚厚的膜厚为2-100微米的铜电镀厚膜并且宽度为5微米-50微米的电流源线18,在底部层17e上,成膜膜厚为2-100微米的铜电镀厚膜并且宽度为5微米-50微米的EL线19。
之后,如图59所示,去除光刻胶膜64,形成至少覆盖露出的电流源线18的表面、底部层17a的侧面和底部布线16b的侧面之绝缘膜52。另外,与第9实施方式一样,在整个面中成膜浸液性可变导通膜30之后,照射紫外线,布图形成利用光触媒的作用而变性的亲液性膜30a,同时,未受到光触媒作用的部分成为疏液性膜30b。
与第9实施方式一样,如图60所示,在亲液性膜30a上选择地湿式成膜包含空穴传输层22的溶液或悬浊液,使之干燥形成空穴传输层22之后,在其上成膜发光层23。
之后,如图61所示,使由透明电极构成的共同电极24覆盖整个面,由保护涂层绝缘膜25来密封上面。共同电极24由于经绝缘膜52成膜,所以与电流源线18电绝缘,在与EL线19之间介入疏液性膜30b,但由于疏液性膜30b是非常薄的构造,没有足够的绝缘性,所以成为电连接的状态。因此,全部EL线19经共同电极24彼此连接。由于共同电极24是ITO等透明电极,所以电阻率高,但由于EL线19为了使每单位长度的电阻比晶体管7、8、9的源极7S、8S、9S、漏极7D、8D、9D、栅极7G、8G、9G小而堆积得比这些电极的膜厚厚,所以可从全部象素的有机EL元件26的阴极流出足够的电流。另外,由于电流源线18为了使每单位长度的电阻比晶体管7、8、9的源极7S、8S、9S、漏极7D、8D、9D、栅极7G、8G、9G小而堆积得比这些电极的膜厚厚,所以可从各行象素的有机EL元件26的阳极流出足够的电流。
之后,在基板2上的多个信号电流线3上连接电流控制驱动器,在多个扫描线4上连接扫描驱动器,在多个电流源线18上连接驱动驱动器,多个EL线19被设定为等电位、例如接地电位,由此被维持在恒定电压。
虽然为了实施本发明而附加技术上最佳的各种限定,但发明范围不限于上述各实施方式和图示例。
在上述实施方式中,保持晶体管8的漏极8D连接于电流源线18上,但即便代之与扫描线4连接也可同样动作。
另外,在上述实施方式中,使各电流控制晶体管9的源极9S与有机EL元件26的阳极连接,使EL线19与有机EL元件26的阴极连接,但不限于此,也可使各电流控制晶体管9的源极9S与有机EL元件26的阴极连接,使EL线19与有机EL元件26的阳极连接。
另外,在上述各实施方式中,电流源线18作为成膜空穴传输层22的区域之至少一边,切割空穴传输层22,并且作为成膜发光层23的区域之至少一边,切割发光层23,但即便在有机EL元件26是没有空穴传输层的发光层单层的情况下,也可作为成膜发光层的区域之至少一边,切割发光层,即便在有机EL元件26设置电子传输层的情况下,也可作为成膜电子传输层的区域之至少一边,切割电子传输层。
同样,EL线19即便在有机EL元件26是没有空穴传输层的发光层单层的情况下,也可作为成膜发光层的区域之至少一边,切割发光层,即便在有机EL元件26设置电子传输层的情况下,也可作为成膜电子传输层的区域之至少一边,切割电子传输层。
Claims (35)
1.一种显示装置,其特征在于:具备
基板;
设置在所述基板上的发光元件;
象素电路,具有用于驱动所述发光元件的薄膜晶体管,该薄膜晶体管具有源极、漏极和栅极;和
布线,连接于所述象素电路上,并具有导电层,该导电层是与所述薄膜晶体管的源极、漏极和栅极不同的层,该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小。
2.根据权利要求1所述的显示装置,其特征在于:
所述导电层比所述象素电路的所述薄膜晶体管的各电极厚。
3.根据权利要求1所述的显示装置,其特征在于:
所述导电层的电阻率比所述象素电路的所述薄膜晶体管的各电极的电阻率低。
4.根据权利要求1所述的显示装置,其特征在于:
上述发光元件有多个,并且上述像素电路有多个。
5.根据权利要求4所述的显示装置,其特征在于:
所述象素电路连接布线的导电层比所述象素电路的所述薄膜晶体管的各电极厚。
6.根据权利要求4所述的显示装置,其特征在于:
所述象素电路连接布线的导电层的电阻率比所述象素电路的所述薄膜晶体管的各电极的电阻率低。
7.根据权利要求4所述的显示装置,其特征在于:
还具备发光元件连接布线,连接于所述多个发光元件上,具有与所述象素电路的所述薄膜晶体管的各电极不同层的导电层。
8.根据权利要求4所述的显示装置,其特征在于:
所述象素电路具有:
开关电路,在选择期间中,在信号电流线中流过规定电流值的记忆电流,在非选择期间中,停止在所述信号电流线中流过电流;和
电流记忆电路,在所述选择期间中,记忆对应于经所述信号电流线流过的所述记忆电流的电流值的电流数据,并根据在所述选择期间中记忆的所述电流数据,在所述非选择期间中,向所述发光元件提供电流值对应于所述记忆电流的电流值的驱动电流。
9.根据权利要求8所述的显示装置,其特征在于:
所述电流记忆电路具有由在所述发光元件中流过所述驱动电流的电流控制晶体管构成的薄膜晶体管。
10.根据权利要求8所述的显示装置,其特征在于:
所述开关电路具有由电流路径控制晶体管构成的薄膜晶体管,该电流路径控制晶体管将源极、漏极之一连接于所述信号电流线上,在所述选择期间中,在所述信号电流线中流过所述记忆电流,而在所述非选择期间中,停止在所述信号电流线中流过所述驱动电流。
11.根据权利要求8所述的显示装置,其特征在于:
所述开关电路具有由保持晶体管构成的薄膜晶体管,该保持晶体管控制向所述电流记忆电路中写入所述电流数据。
12.根据权利要求4所述的显示装置,其特征在于:
还具备发光元件连接布线,连接于所述多个发光元件上,具有与所述象素电路的所述薄膜晶体管的各电极不同的导电层,
所述发光元件具有发光层和象素电极,将所述发光层成膜于所述象素电路连接布线及所述发光元件连接布线之间的象素电极上。
13.一种显示装置,其特征在于:具备
基板;
设置在所述基板上的多个发光元件;
多个象素电路,分别具有用于分别驱动所述发光元件的薄膜晶体管,该薄膜晶体管具有源极、漏极和栅极;和
发光元件连接布线,连接于所述多个发光元件上,并具有导电层,该导电层是与所述薄膜晶体管的源极、漏极和栅极不同的层,该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小。
14.根据权利要求13所述的显示装置,其特征在于:
所述发光元件连接布线的导电层比所述象素电路的所述薄膜晶体管的各电极厚。
15.根据权利要求13所述的显示装置,其特征在于:
所述发光元件连接布线的导电层的电阻率比所述象素电路的所述薄膜晶体管的各电极的电阻率低。
16.根据权利要求13所述的显示装置,其特征在于:
还具备象素电路连接布线,连接于所述多个象素电路上,具有与所述象素电路的所述薄膜晶体管的各电极不同的导电层。
17.一种显示装置,其特征在于:具备
具有发光层的多个发光元件;
多个象素电路,分别具有分别驱动所述多个发光元件的薄膜晶体管,该薄膜晶体管具有源极、漏极和栅极;和
布线,连接于所述象素电路或所述发光元件上,并具有分隔所述发光层的导电层,所述导电层作为成膜所述发光元件的发光层的区域的至少一边;该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小。
18.根据权利要求17所述的显示装置,其特征在于:
所述导电层比所述象素电路的所述薄膜晶体管的各电极厚。
19.根据权利要求17所述的显示装置,其特征在于:
所述导电层的电阻率比所述象素电路的所述薄膜晶体管的各电极的电阻率低。
20.根据权利要求17所述的显示装置,其特征在于:
所述多个发光元件分别具有象素电极,
在所述象素电极的表面上成膜亲液性膜。
21.根据权利要求17所述的显示装置,其特征在于:
所述象素电路具有开关电路,在选择期间中,在信号电流线中流过规定电流值的记忆电流,在非选择期间中,停止在所述信号电流线中流过电流;和
电流记忆电路,在所述选择期间中,记忆对应于经所述信号电流线流过的所述记忆电流的电流值的电流数据,并根据在所述选择期间中记忆的所述电流数据,在所述非选择期间中,向所述发光元件提供电流值对应于所述记忆电流的电流值的驱动电流。
22.根据权利要求21所述的显示装置,其特征在于:
所述电流记忆电路具有由在所述发光元件中流过所述驱动电流的电流控制晶体管构成的薄膜晶体管。
23.根据权利要求21所述的显示装置,其特征在于:
所述开关电路具有由电流路径控制晶体管构成的薄膜晶体管,该电流路径控制晶体管将源极、漏极之一连接于所述信号电流线上,在所述选择期间中,在所述信号电流线中流过所述记忆电流,而在所述非选择期间中,停止在所述信号电流线中流过所述驱动电流。
24.根据权利要求21所述的显示装置,其特征在于:
所述开关电路具有由保持晶体管构成的薄膜晶体管,该保持晶体管控制向所述电流记忆电路中写入所述电流数据。
25.根据权利要求17所述的显示装置,其特征在于:
所述布线具有连接于所述象素电路的第1布线、和连接于所述发光元件的第2布线。
26.根据权利要求25所述的显示装置,其特征在于:
所述第1布线经设置在覆盖所述象素电路的绝缘膜上的接触孔与所述象素电路连接。
27.根据权利要求25所述的显示装置,其特征在于:
所述第2布线配置在覆盖所述象素电路的绝缘膜的上方。
28.根据权利要求25所述的显示装置,其特征在于:
所述第2布线连接于透明电极上。
29.根据权利要求17所述的显示装置,其特征在于:
所述发光元件具有象素电极,
所述布线配置在与所述象素电极不重合的位置上。
30.一种显示装置的制造方法,其特征在于:
成膜象素电路连接布线,该布线连接于设置在基板上的具备具有源极、漏极和栅极的薄膜晶体管的多个象素电路上,并具有导电层,该导电层是与所述薄膜晶体管的源极、漏极和栅极不同的层,该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小。
31.根据权利要求30所述的显示装置的制造方法,其特征在于:
通过电镀处理来成膜所述象素电路连接布线。
32.根据权利要求31所述的显示装置的制造方法,其特征在于:
显示装置具备具有发光层的发光元件,
在用于连接所述多个发光元件的发光元件连接布线与所述象素电路连接布线之间,成膜所述发光层。
33.一种显示装置的制造方法,其特征在于:
设置具有导电层的布线,该导电层是与设置于基板上的多个象素电路的薄膜晶体管的源极、漏极和栅极不同的层,该导电层的每单位长度的电阻比所述薄膜晶体管的源极、漏极和栅极各自的每单位长度的电阻小;
将所述布线作为分隔壁,成膜发光层。
34.根据权利要求33所述的显示装置的制造方法,其特征在于:通过电镀处理来成膜所述布线。
35.根据权利要求33所述的显示装置的制造方法,其特征在于:将所述发光层湿式成膜。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004168619A JP4424078B2 (ja) | 2004-06-07 | 2004-06-07 | 表示パネル及びその製造方法 |
JP168619/2004 | 2004-06-07 | ||
JP171192/2004 | 2004-06-09 | ||
JP2004171192A JP4315058B2 (ja) | 2004-06-09 | 2004-06-09 | 表示パネル及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1707569A CN1707569A (zh) | 2005-12-14 |
CN1707569B true CN1707569B (zh) | 2010-05-26 |
Family
ID=35498394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510076584 Expired - Fee Related CN1707569B (zh) | 2004-06-07 | 2005-06-07 | 显示装置及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4424078B2 (zh) |
CN (1) | CN1707569B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5107546B2 (ja) * | 2006-09-15 | 2012-12-26 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
JP2008310974A (ja) * | 2007-06-12 | 2008-12-25 | Casio Comput Co Ltd | 表示装置及びその製造方法 |
JP5251034B2 (ja) | 2007-08-15 | 2013-07-31 | ソニー株式会社 | 表示装置および電子機器 |
WO2009133680A1 (ja) * | 2008-04-28 | 2009-11-05 | パナソニック株式会社 | 表示装置およびその製造方法 |
JP5169688B2 (ja) * | 2008-09-26 | 2013-03-27 | カシオ計算機株式会社 | 発光装置及び発光装置の製造方法 |
JP6762174B2 (ja) * | 2016-09-05 | 2020-09-30 | 株式会社ジャパンディスプレイ | 表示装置 |
JPWO2022118141A1 (zh) * | 2020-12-06 | 2022-06-09 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0572078A2 (en) * | 1992-05-28 | 1993-12-01 | Philips Electronics Uk Limited | Liquid crystal display devices |
KR20020073994A (ko) * | 2001-03-19 | 2002-09-28 | 삼성에스디아이 주식회사 | 칼라 음극선관용 전자총 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3809758B2 (ja) * | 1999-10-28 | 2006-08-16 | ソニー株式会社 | 表示装置及び表示装置の製造方法 |
JP4434411B2 (ja) * | 2000-02-16 | 2010-03-17 | 出光興産株式会社 | アクティブ駆動型有機el発光装置およびその製造方法 |
JP2002032037A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2002352963A (ja) * | 2001-05-23 | 2002-12-06 | Sony Corp | 表示装置 |
JP4896318B2 (ja) * | 2001-09-10 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
JP2003186420A (ja) * | 2001-12-21 | 2003-07-04 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器 |
JP2003195810A (ja) * | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
JP4627966B2 (ja) * | 2002-01-24 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 発光装置およびその作製方法 |
JP2003330387A (ja) * | 2002-03-05 | 2003-11-19 | Sanyo Electric Co Ltd | 表示装置 |
JP4339000B2 (ja) * | 2002-03-26 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP2004101948A (ja) * | 2002-09-10 | 2004-04-02 | Dainippon Printing Co Ltd | 表示装置およびその製造方法 |
JP2004118013A (ja) * | 2002-09-27 | 2004-04-15 | Sanyo Electric Co Ltd | 表示装置 |
-
2004
- 2004-06-07 JP JP2004168619A patent/JP4424078B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-07 CN CN 200510076584 patent/CN1707569B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0572078A2 (en) * | 1992-05-28 | 1993-12-01 | Philips Electronics Uk Limited | Liquid crystal display devices |
KR20020073994A (ko) * | 2001-03-19 | 2002-09-28 | 삼성에스디아이 주식회사 | 칼라 음극선관용 전자총 |
Also Published As
Publication number | Publication date |
---|---|
CN1707569A (zh) | 2005-12-14 |
JP4424078B2 (ja) | 2010-03-03 |
JP2005345976A (ja) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110224003B (zh) | 显示装置 | |
EP3113229B1 (en) | Organic light emitting diode display device and method of fabricating the same | |
EP1605507A2 (en) | Display device and method of manufacturing the same | |
CN1707569B (zh) | 显示装置及其制造方法 | |
US7271409B2 (en) | Active matrix electroluminescent display devices, and their manufacture | |
TWI386105B (zh) | 顯示器面板 | |
US10651253B2 (en) | Light emitting element, display panel, display device, electronic device and method for producing light emitting element | |
US20040263441A1 (en) | Display apparatus | |
EP1488456B1 (en) | Active matrix display devices, and their manufacture | |
CN101465368A (zh) | 显示装置及其制造方法 | |
US20070012926A1 (en) | Display device with reduced number of wires and manufacturing method thereof | |
US11211431B2 (en) | Display device | |
KR100684835B1 (ko) | 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치 | |
CN112513959B (zh) | 显示设备 | |
US7291968B2 (en) | Active matrix electroluminescent display devices, and their manufacture | |
JPH11135257A (ja) | 有機エレクトロルミネッセンス素子の製造方法 | |
US7208760B2 (en) | Active matrix electroluminescent display devices, and their manufacture | |
CN109713015A (zh) | 显示面板和显示终端 | |
JP4315058B2 (ja) | 表示パネル及びその製造方法 | |
KR100684834B1 (ko) | 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치 | |
CN112242426A (zh) | 显示装置 | |
JP4700915B2 (ja) | アクティブマトリクスエレクトロルミネッセンス表示装置及びその製造方法 | |
JP4700914B2 (ja) | アクティブマトリクスエレクトロルミネッセンス表示装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170124 Address after: Irish Ross Kang Wangjun Patentee after: Soras OLED Address before: Tokyo, Japan Patentee before: Casio Computer Co., Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20210607 |