CN1702863B - 电路装置 - Google Patents

电路装置 Download PDF

Info

Publication number
CN1702863B
CN1702863B CN 200510074687 CN200510074687A CN1702863B CN 1702863 B CN1702863 B CN 1702863B CN 200510074687 CN200510074687 CN 200510074687 CN 200510074687 A CN200510074687 A CN 200510074687A CN 1702863 B CN1702863 B CN 1702863B
Authority
CN
China
Prior art keywords
substrate
insulating barrier
conductive layer
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200510074687
Other languages
English (en)
Other versions
CN1702863A (zh
Inventor
臼井良辅
水原秀树
井上恭典
五十岚优助
中村岳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004158911A external-priority patent/JP2005340580A/ja
Priority claimed from JP2004158916A external-priority patent/JP2005340581A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1702863A publication Critical patent/CN1702863A/zh
Application granted granted Critical
Publication of CN1702863B publication Critical patent/CN1702863B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一种电路装置，可抑制绝缘层从衬底剥离的现象。该电路装置包括：衬底，其以含有第一金属层、第二金属层、第三金属层的金属为主体，其中，第一金属层具有第一热膨胀系数，第二金属层形成于第一金属层上且具有第二热膨胀系数，第三金属层形成于第二金属层上且具有第三热膨胀系数；绝缘层，其形成于衬底上；导电层，其形成于绝缘层上；电路元件，其和导电层电连接。

Description

电路装置
技术领域
本发明涉及电路装置，特别是涉及具有电路元件的电路装置。
背景技术
近年来，电子设备等中含有的电路装置由于小型化、高密度化及多功能化，而使每单位体积的发热密度增加。因此，近年来，作为电路装置的衬底，使用具有高的散热性的金属衬底，同时，在该金属衬底上安装IC(IntegratedCircuit：集成电路)或LSI(Large Scale Integrated Circuit：大规模集成电路)等电路元件。这公开于例如特开平8-288605号公报中。目前还知有在金属衬底上形成混合IC(Hybrid Integrated Circuit：混合集成电路)的结构。在此，混合IC是指将IC芯片或电容、电阻等电路元件集合组装在一个衬底上的电路装置。
图16是概略地表示上述特开平8-288605号公报公开的现有电路装置的结构的剖面图。参照图16，在现有的电路装置中，在由铝构成的金属衬底101上形成有作为绝缘层起作用同时添加有作为填充材料的氧化硅(SiO2)的树脂层102。在树脂层102上的规定区域介由由树脂构成的粘接层103安装有使用硅衬底(未图示)的IC芯片104。另外，在从树脂层102上的IC芯片104的端部隔开规定间隔的区域介由粘接层103形成有由铜构成的金属配线105。该金属配线105和金属衬底101通过绝缘层102绝缘。另外，金属配线105和芯片104通过引线106电连接。
在图16所示的现有电路装置中，使用由铝(Al)构成的金属衬底101，同时，在该金属衬底101上介由树脂层102安装IC芯片104，由此，即使从IC芯片104产生大量的热，也可以利用金属衬底101将该热量散热。
但是，在由铝(Al)构成的金属衬底101上形成树脂层(绝缘层)102及使用硅衬底的IC芯片104的现有的电路装置中，存在金属衬底101和树脂层(绝缘层)102及IC芯片104的热膨胀系数差大这种缺陷。其结果是存在金属衬底101和树脂层(绝缘层)102及IC芯片104的热膨胀系数差导致树脂层(绝缘层)102容易从金属衬底101剥离的问题。
发明内容
本发明是鉴于上述课题而开发的，本发明的一个目的在于，提供一种电路装置，其可抑制绝缘层从衬底剥离。
为实现上述目的，本发明的第一方面提供一种电路装置，其包括：衬底，其以金属为主体，含有第一金属层、第二金属层、第三金属层，其中，第一金属层具有第一热膨胀系数，第二金属层形成于第一金属层上且具有和第一金属层的第一热膨胀系数不同的第二热膨胀系数，第三金属层形成于第二金属层上且具有和第二金属层的第二热膨胀系数不同的第三热膨胀系数；绝缘层，其形成于衬底上；导电层，其形成于绝缘层上；电路元件，其和导电层电连接。
在该第一方面的电路装置中，如上所述，通过使用如下这样的衬底，即以含有第一金属层、第二金属层、第三金属层的金属为主体，其中，第一金属层具有第一热膨胀系数，第二金属层形成于第一金属层上且具有和第一金属层的第一热膨胀系数不同的第二热膨胀系数，第三金属层形成于第二金属层上且具有和第二金属层的第二热膨胀系数不同的第三热膨胀系数，通过调节第一金属层、第二金属层及第三金属层的厚度，可控制以含有第一金属层～第三金属层的金属为主体的衬底的热膨胀系数。由此，只要调节第一金属层～第三金属层的厚度，使衬底的热膨胀系数接近电路元件的热膨胀系数及绝缘层的热膨胀系数两者，就可抑制衬底和电路元件及绝缘层之间的热膨胀系数差造成的绝缘层从衬底剥离的现象。
在上述第一方面的电路装置中，优选，调节构成衬底的第一金属层、第二金属层及第三金属层的各自的厚度，使衬底的热膨胀系数接近绝缘层的热膨胀系数及电路元件的热膨胀系数两者。根据这样的结构，可容易地抑制衬底和电路元件及绝缘层之间的热膨胀系数差造成的绝缘层从衬底剥离的现象。
在上述第一方面的电路装置中，优选，第二金属层的第二热膨胀系数比第一金属层的第一热膨胀系数及第三金属层的第三热膨胀系数小。根据这样的结构，可容易地利用第二金属层减小包括第一金属层和第三金属层的衬底的热膨胀系数。
在上述第一方面的电路装置中，优选，绝缘层含有以树脂为主成分的绝缘层。根据这样的结构，可增加以金属为主体的衬底和以树脂为主成分的绝缘层的接触面积。由此，即使在绝缘层以和以金属为主体的衬底的粘附性能低的树脂为主成分的情况下，也可以抑制绝缘层从衬底剥离的现象。
此时，优选，在以树脂为主成分的绝缘层中添加用于提高绝缘层的导热率的填充剂。根据这样的结构，由于以树脂为主成分的绝缘层的导热率提高，故可提高以树脂为主成分的绝缘层的散热性。
在上述第一方面的电路装置中，优选，绝缘层设置在位于电路元件下方的区域，且含有到达衬底表面的开口部，绝缘层上的导电层介由开口部和衬底的表面接触，同时，具有介由开口部将热传递到衬底上的功能。根据这样的结构，在从电路元件产生大量的热时，该热量可介由接触衬底表面的导电层容易地向衬底侧散热。
此时，优选，第一金属层及第三金属层的构成材料和导电层的构成材料相同。根据这样的结构，在使用镀敷法形成导电层时，由于利用由实质上和导电层的构成材料相同的材料构成的第一金属层及第三金属层夹着第二金属层，故可抑制第二金属层的成分溶出到镀敷液中而导致的镀敷液劣化的现象。另外，本发明第七方面中的“相同”在可实现抑制镀敷液劣化这样的预期目的的范围内也含有“实质上相同”的情况。
在上述第一方面的电路装置中，优选，绝缘层含有形成于衬底上的第一绝缘层和形成于第一绝缘层上的第二绝缘层，导电层含有形成于第一绝缘层和第二绝缘层之间的第一导电层、和形成于第二绝缘层上的第二导电层。根据这样的结构，可利用第二绝缘层使第一导电层和第二导电层绝缘。由此，在使用第一导电层及第二导电层作为配线时，即使平面看使由第一导电层构成的配线和由第二导电层构成的配线交叉，也可以抑制由第一导电层构成的配线和由第二导电层构成的配线电短路。其结果是，可提高配线回绕设置的自由度，同时，可提高配线密度。
此时，优选，还含有由第一导电层构成的第一配线和由第二导电层构成的第二配线，第一配线和第二配线平面看交叉。根据这样的结构，可容易地提高第一配线及第二配线回绕设置的自由度，同时，可提高第一配线及第二配线的配线密度。
在上述第一方面的电路装置中，优选，衬底具有凹凸形状的表面。根据这样的结构，可增加衬底和绝缘层的接触面积。由此，可提高衬底和绝缘层之间的粘附性。其结果是可进一步抑制绝缘层从衬底剥离的现象。另外，在绝缘层以树脂为主成分，同时向该绝缘层中添加填充剂的情况下，即使在添加于绝缘层中的填充材料位于靠近衬底的界面附近而造成衬底和绝缘层的接触面积减少的情况下，也可以通过衬底的凹凸形状的表面增加衬底和绝缘层的接触面积。由此，即使在以树脂为主成分的绝缘层中添加了填充剂，也可以抑制衬底和绝缘层的粘附性降低。
在上述第一方面的电路装置中，优选，衬底的表面被氧化或氮化。根据这样的结构，即使位于以金属为主体的衬底和导电层之间的绝缘层的绝缘性劣化，衬底被氧化或氮化了的表面部分也会作为绝缘层起作用，因此，可抑制以金属为主体的衬底和导电层之间的绝缘耐压降低。
本发明第二方面提供一种电路装置，其包括：衬底，其具有凹凸形状的表面，同时，以金属为主体；绝缘层，其形成于衬底的凹凸形状的表面上；导电层，其形成于绝缘层上；电路元件，其和导电层电连接。
在该第二方面的电路装置中，如上所述，通过形成衬底，使其具有凹凸形状的表面，同时，在该衬底的凹凸形状的表面上形成绝缘层，可增加以金属为主体的衬底和绝缘层的接触面积。由此，可提高金属衬底和绝缘层的粘附性。其结果可抑制绝缘层从衬底剥离的现象。
在上述第二方面的电路装置中，优选，绝缘层含有以树脂为主成分的绝缘层。根据这样的结构，可增加以金属为主体的衬底和以树脂为主成分的绝缘层的接触面积。由此，即使在绝缘层以和以金属为主体的衬底的粘附性低的树脂为主成分的情况下，也可以抑制绝缘层从衬底剥离的现象。
此时，优选，在以树脂为主成分的绝缘层中添加用于提高绝缘层的导热率的填充剂。根据这样的结构，由于以树脂为主成分的绝缘层的导热率提高，故可提高以树脂为主成分的绝缘层的散热性能。另外，即使在添加于绝缘层中的填充材料位于靠近与衬底的界面附近而造成衬底和绝缘层的接触面积减少的情况下，也可以通过衬底的凹凸形状的表面增加衬底和绝缘层的接触面积。因此，即使在以树脂为主成分的绝缘层中添加了填充剂，也可以抑制衬底和绝缘层的粘附性降低。
在上述第二方面的电路装置中，优选，绝缘层设置在位于电路元件下方的区域，且含有到达衬底表面的开口部，绝缘层上的导电层介由开口部和衬底的表面接触，同时，具有介由开口部将热传递到衬底上的功能。根据这样的结构，在从电路元件产生大量的热时，可介由接触衬底表面的导电层容易地将该热量向衬底侧散热。
在上述第二方面的电路装置中，优选，绝缘层含有形成于衬底表面上的第一绝缘层和形成于第一绝缘层上的第二绝缘层，导电层含有形成于第一绝缘层和第二绝缘层之间的第一导电层、和形成于第二绝缘层上的第二导电层。根据这样的结构，可利用第二绝缘层使第一导电层和第二导电层绝缘。由此，在使用第一导电层及第二导电层作为配线时，即使平面看由第一导电层构成的配线和由第二导电层构成的配线交叉，也可以抑制由第一导电层构成的配线和由第二导电层构成的配线电短路。其结果是，可提高配线回绕设置的自由度，同时，可提高配线密度。
此时，优选，还含有由第一导电层构成的第一配线和由第二导电层构成的第二配线，第一配线和第二配线平面看交叉。根据这样的结构，可容易地提高第一配线及第二配线回绕设置的自由度，同时，可提高第一配线及第二配线的配线密度。
在上述第二方面的电路装置中，优选，衬底含有第一金属层、第二金属层、第三金属层，其中，第一金属层具有第一热膨胀系数，第二金属层形成于第一金属层上且具有和第一金属层的第一热膨胀系数不同的第二热膨胀系数，第三金属层形成于第二金属层上且具有和第二金属层的第二热膨胀系数不同的第三热膨胀系数，根据这样的结构，通过调节第一金属层、第二金属层及第三金属层的厚度，可容易地控制含有第一金属层、第二金属层及第三金属层的衬底的热膨胀系数。此时，只要调节第一金属层～第三金属层的厚度，使衬底的热膨胀系数接近电路元件的热膨胀系数及绝缘层的热膨胀系数两者，则可抑制衬底和电路元件及绝缘层之间的热膨胀系数差造成的绝缘层从衬底剥离的现象。
在上述第二方面的电路衬底中，优选，衬底的凹凸形状的表面被氧化或氮化。根据这样的结构，即使位于以金属为主体的衬底和导电层之间的绝缘层的绝缘性劣化，衬底的被氧化或氮化了的表面部分也会作为绝缘层起作用，因此，可抑制以金属为主体的衬底和导电层之间的绝缘耐压降低。
本发明第三方面提供一种电路装置，其包括：衬底，其具有被氧化或氮化了的表面，同时，以金属为主体；绝缘层，其形成于衬底的氧化或氮化了的表面上；导电层，其形成于绝缘层上；电路元件，其和导电层电连接。
在该第三方面的电路装置中，如上所述，通过氧化或氮化衬底表面，同时在该衬底的氧化或氮化了的表面上形成绝缘层，即使位于以金属为主体的衬底和导电层之间的绝缘层的绝缘性劣化，衬底的氧化或氮化了的表面也会作为绝缘层起作用，因此，可抑制以金属为主体的衬底和导电层之间的绝缘耐压降低。
在上述第三方面的电路装置中，优选，衬底的氧化或氮化了的表面形成凹凸形状。根据这样的结构，可增加衬底和绝缘层的接触面积。由此，可提高衬底和绝缘层之间的粘附性。其结果可抑制绝缘层从衬底剥离。另外，在绝缘层以树脂为主成分，同时在该绝缘层中添加填充剂的情况下，即使在添加于绝缘层中的填充材料位于靠近与衬底的界面附近而造成衬底和绝缘层的接触面积减少的情况下，也可以通过衬底的凹凸形状的表面增加衬底和绝缘层的接触面积。由此，即使在以树脂为主成分的绝缘层中添加填充剂，也可以抑制衬底和绝缘层的粘附性降低。
在上述第三方面的电路装置中，优选，绝缘层含有以树脂为主成分的绝缘层。根据这样的结构，可增加以金属为主成分的衬底和以树脂为主成分的绝缘层的接触面积。由此，即使在绝缘层以和以金属为主体的衬底的粘附性低的树脂为主成分的情况下，也可以抑制绝缘层从衬底剥离。
此时，优选，在以树脂为主成分的绝缘层中添加用于提高绝缘层的导热率的填充剂。根据这样的结构，由于以树脂为主成分的绝缘层的导热率提高，故可提高以树脂为主成分的绝缘层的散热性。
在上述第三方面的电路装置中，优选，绝缘层设置在位于电路元件下方的区域，且含有到达衬底表面的开口部，绝缘层上的导电层介由开口部和衬底的表面接触，同时，具有介由开口部将热传递到衬底上的功能。根据这样的结构，在从电路元件产生大量的热时，可介由接触衬底表面的导电层容易地将该热向衬底侧散热。
在上述第三方面的电路装置中，优选，绝缘层含有形成于衬底表面上的第一绝缘层和形成于第一绝缘层上的第二绝缘层，导电层含有形成于第一绝缘层和第二绝缘层之间的第一导电层、和形成于第二绝缘层上的第二导电层。根据这样的结构，可利用第二绝缘层使第一导电层和第二导电层绝缘。由此，在使用第一导电层及第二导电层作为配线时，即使平面看由第一导电层构成的配线和由第二导电层构成的配线交叉，也可以抑制由第一导电层构成的配线和由第二导电层构成的配线电短路。其结果是，可提高配线回绕设置的自由度，同时，可提高配线密度。
此时，优选，还含有由第一导电层构成的第一配线和由第二导电层构成的第二配线，第一配线和第二配线平面看交叉。根据这样的结构，可容易地提高第一配线及第二配线回绕设置的自由度，同时，可提高第一配线及第二配线的配线密度。
在上述第三方面的电路装置中，优选，衬底含有第一金属层、第二金属层、第三金属层，其中，第一金属层具有第一热膨胀系数，第二金属层形成于第一金属层上且具有和第一金属层的第一热膨胀系数不同的第二热膨胀系数，第三金属层形成于第二金属层上且具有和第二金属层的第二热膨胀系数不同的第三热膨胀系数，根据这样的结构，通过调节第一金属层、第二金属层及第三金属层的厚度，可控制含有第一金属层、第二金属层及第三金属层的衬底的热膨胀系数。由此，只要调节第一金属层～第三金属层的厚度，使衬底的热膨胀系数接近电路元件的热膨胀系数及绝缘层的热膨胀系数两者，则可抑制衬底和电路元件及绝缘层之间的热膨胀系数差造成的绝缘层从衬底剥离的现象。
附图说明
图1是表示本发明一实施例的混合集成电路装置装置(混合IC)的立体图；
图2是沿图1的100-100线的剖面图；
图3～图15是用于说明图2所示的一实施例的混合集成电路装置的制造工艺的剖面图；
图16是概略地表示现有电路装置的结构的剖面图。
具体实施方式
下面参照附图说明本发明的实施例。
首先，参照图1及图2说明本实施例的混合集成电路装置的结构。
在本实施例的混合集成电路装置中，如图2所示，使用具有约100μm～约3mm(例如约1.5mm)厚度的多层结构(三层结构)的衬底1。该衬底1由层积由铜构成的下层金属层1a、形成于下层金属层1a上的由Fe-Ni系合金(所谓的铁镍合金)构成的中间金属层1b、形成于中间金属层1b上的由铜构成的上层金属层1c的包层材料构成。由铜构成的下层金属层1a及上层金属层1c具有约12ppm/℃的热膨胀系数。另外，由铁镍合金构成的中间金属层1b由在Fe中含有约36％Ni的合金构成，同时，具有约0.2ppm/℃～约5ppm/℃的小的热膨胀系数。即，中间金属层1b的热膨胀系数(约0.2ppm/℃～约5ppm/℃)比下层金属层1a及上层金属层1c的热膨胀系数(约12ppm/℃)小。另外，下层金属层1a、中间金属层1b及上层金属层1c的厚度比率为1∶1∶1，调节衬底1的热膨胀系数，使其为约6ppm/℃～约8ppm/℃。另外，下层金属层1a、中间金属层1b及上层金属层1c分别是本发明的第一金属层、第二金属层及第三金属层的一例。
在本实施例中，在构成衬底1的三层(1a～1c)中，在最上面的上层金属层1c的表面部分形成有具有约0.1μm～约0.3μm厚度的氧化铜膜1d。该氧化铜膜1d通过氧化上层金属层1c的表面部分而形成。另外，在本实施例中，衬底1(氧化铜膜1d)的表面形成算术平均粗糙度Ra为约10μm～约20μm的凹凸形状。
在衬底1(氧化铜膜1d)的凹凸形状的表面上形成有具有约60μm～约160μm厚度的以环氧树脂为主成分的第一层树脂层2。该树脂层2作为绝缘层起作用。另外，树脂层2的热膨胀系数为约17ppm/℃～约18ppm/℃。另外，树脂层2是本发明的绝缘层及第一绝缘层的一例。
在此，在本实施例中，为了提高以环氧树脂为主成分的树脂层2的导热率，在树脂层2中添加有具有约30μm以上的大直径的填充剂。该填充剂有氧化铝(Al2O3)、氧化硅(SiO2)、氮化铝(AlN)、氮化硅(SiN)及氮化硼(BN)等。另外，填充剂的重量填充率为约60％～约80％。另外，添加有氧化铝或氧化硅等填充剂的环氧树脂的导热率为约2W/(m·K)，比未添加填充剂的环氧树脂的导热率(为约0.6W/(m·K))高。
另外，在本实施例中，在位于后述的LSI芯片9下方的树脂层2的规定区域形成有具有约100μm的直径且贯通树脂层2的5个通孔2a。另外，在位于后述的片状电阻10下方的树脂层2的规定区域形成有具有约100μm直径且贯通树脂层2的两个通孔2b。另外，通孔2a及2b是本发明的开口部的一例。而且，在树脂层2上的规定区域形成有具有约15μm厚度且含有热敷金属夹层部3a及3b和配线部3c的由第一层的铜构成的导电层3。另外，导电层3是本发明的第一导电层的一例，配线部3c是本发明的第一配线的一例。导电层3的热敷金属夹层部3a配置于LSI芯片9的下方区域，同时，具有埋入通孔2a内与衬底1的表面接触的部分。另外，热敷金属夹层部3b埋入位于片状电阻10下方区域的通孔2b内。该导电层3的热敷金属夹层部3a及3b具有对衬底1散热的功能。另外，在通孔2a及2b内埋入导电层3的状态下的树脂层2的导热率为约6W/(m·K)～约8W/(m·K)。另外，导电层3的配线部3c配置于从热敷金属夹层部3a的端部隔开规定间隔的区域。
另外，在本实施例中，覆盖导电层3形成有具有和上述第一层树脂层2相同厚度及组成的第二层树脂层4，同时，在树脂层4上的规定区域形成有由和上述的第一层导电层3具有相同的厚度的第二层铜构成的导电层5。而且，第二层树脂层4及导电层5具有用于向第一层导电层3的热敷金属夹层部3a传递热的结构。另外，树脂层4是本发明的绝缘层及第二绝缘层的一例，导电层5是本发明的第二导电层的一例。
具体地说，在树脂层4的位于LSI芯片9下方的区域形成有具有约100μm直径且贯通树脂层4的五个通孔4a。该五个通孔4a分别形成于对应五个通孔2a的位置。另外，在树脂层4上，在对应导电层3的配线部3c的区域形成有具有约100μm直径且贯通树脂层4的两个通孔4b。另外，导电层5含有热敷金属夹层5a、引线接合部5b和配线部5c及5d。配线部5d是本发明的第二配线的一例。而且，导电层5的热敷金属夹层部5a配置于LSI芯片9下方的区域，且具有埋入通孔4a内与导电层3的热敷金属夹层部3a的表面接触的部分。该导电层5的热敷金属夹层部5a具有将由LSI芯片9及片状电阻10产生的热向导电层3的热敷金属夹层部3a传递、进行散热的功能。另外，导电层5的引线接合部5b配置于对应通孔4b的区域，且具有埋入通孔4b内与导电层3的配线部3c表面接触的部分。导电层5的配线部5c配置于片状电阻10下方的区域。导电层5的配线部5d配置于后述的引线11下方的区域。而且，图中未图示，但第二层导电层5的配线部5d配置为平面地看和第一层导电层3的配线层3c交叉。
另外，在对应导电层5的引线接合部5b、配线部5c及5d的区域覆盖导电层5形成有具有开口部的抗焊层6a。该抗焊层6a作为导电层5的保护膜起作用。另外，该抗焊层6a由蜜胺衍生物、液晶聚合物、环氧树脂、PPE(聚亚苯基醚)树脂、聚酰亚胺树脂、氟树脂、酚醛树脂及聚酰胺双马来酰亚胺等热硬性树脂构成。另外，液晶聚合物、环氧树脂及蜜胺衍生物对高频特性优良，故优选作为抗焊层6a的材料。另外，也可以在抗焊层6a中添加SiO2等填充剂。LSI芯片9介由具有约20μm厚度的由环氧树脂构成的树脂层6安装在导电层5的热敷金属夹层部5a上的抗焊层6a上。另外，LSI芯片9使用单晶硅衬底(未图示)，热膨胀系数约为4ppm/℃。该LSI芯片9利用导线7于导电层5的引线接合部5b电连接。另外，片状电阻10介由由焊锡等焊料构成的热粘接层8a安装在导电层5的配线部5c上，同时，通过热粘接层8a与配线部5c电连接。另外，LSI芯片9及片状电阻10是本发明的电路元件的一例。另外，引线11介由由焊锡等焊料构成的热粘接层8b安装在导电层5的配线部5d上，通过热粘接层8b与配线部5d电连接。
另外，如图1及图2所示，为保护安装于装置内部的LSI芯片9及片状电阻10等，覆盖LSI芯片9及片状电阻10形成有由环氧树脂构成的树脂层12。另外，如图1所示，引线11在混合集成电路装置的一个边设有多个。
在本实施例中，如上所述，形成具有凹凸形状的表面的衬底1，同时，在该衬底1的凹凸形状的表面上形成以环氧树脂为主成分的作为绝缘层的树脂层2，由此，可增加衬底1和树脂层2的接触面积。由此，可提高衬底1和树脂层2之间的附着性。其结果可抑制作为绝缘层起作用的树脂层2从衬底1剥离。
另外，在本实施例中，使用含有由具有约12ppm/℃热膨胀系数的铜构成的下层金属层1a及上层金属层1c和由具有约0.2ppm/℃～约5ppm/℃热膨胀系数的铁镍合金构成的中间金属层1b的衬底1，同时，通过将下层金属层1a、中间金属层1b及上层金属层1c的厚度比率设为1∶1∶1，可使衬底1的热膨胀系数为约6ppm/℃～约8ppm/℃，因此，可使衬底1的热膨胀系数(约6ppm/℃～约8ppm/℃)接近LSI芯片9的热膨胀系数(约4ppm/℃)及树脂层2的热膨胀系数(约17ppm/℃～约18ppm/℃)两者。由此，可抑制衬底1和LSI芯片9及树脂层2之间的热膨胀系数差造成的树脂2从衬底1剥离的现象。
在本实施例中，通过使衬底1(上层金属层1c)的表面氧化，在衬底1(上层金属层1c)的表面部分形成氧化铜膜1d，由此，即使位于衬底1和导电层3的配线部3c之间的树脂层2的绝缘性劣化，衬底1表面部分的氧化铜膜1d也会作为绝缘层起作用，因此，可抑制衬底1和导电层3的配线部3c之间的绝缘耐压降低。另外，通过将衬底1(上层金属层1c)表面部分的氧化铜膜1d的厚度设为约2μm～约3μm，和氧化铜膜1d的厚度超过约3μm时相比，对上层金属层1c的粘附性提高，因此，可抑制氧化铜膜1d剥离。
在本实施例中，通过在以环氧树脂为主成分的树脂层2及4中添加用于提高树脂层2及4的导热率的氧化铝或氧化硅等填充剂，提高树脂层2及4的导热率，因此，可提高树脂层2及4的散热性。另外，即使在添加于树脂层2中的填充材料位于靠近与衬底1的界面附近导致衬底1和树脂层2的接触面积减少的情况下，由于利用衬底1的凹凸形状的表面使衬底1和树脂层2的接触面积增加，因此，即使在树脂层2中添加填充剂，也可以抑制衬底1和树脂层2的粘附性降低。
在本实施例中，通过在树脂层2的位于LSI芯片9下方的区域形成热敷金属夹层部5a及3a，在从LSI芯片9产生大量的热时，可容易地将该热介由热敷金属夹层部5a及3a传递、散热到衬底1上。另外，通过在树脂层2的片状电阻10的下方形成与衬底1的表面接触的热敷金属夹层部3b，在从片状电阻10产生大量的热时，可容易地将该热介由热敷金属夹层3b散热到衬底1上。
另外，在本实施例中，通过在衬底1的表面上顺序形成第一层树脂层2及导电层3，同时，在第一层导电层3上顺序形成第二层树脂层4及导电层5，可利用树脂层4将导电层3的配线部3c和导电层5的配线部5d绝缘。由此，即使平面地看导电层3的配线部3c和导电层5的配线部5d交叉，也可以抑制导电层3的配线部3c和导电层5的配线部5d电短路。其结果可提高配线部3c及5d回绕设置的自由度，同时，可提高配线密度。
其次，参照图2～图15说明本实施例的混合集成电路装置的制造工艺。
首先，如图3所示，形成包括由具有约12ppm/℃热膨胀系数的铜构成的下层金属层1a及上层金属层1c和具有约0.2ppm/℃～约5ppm/℃热膨胀系数且由铁镍合金构成的中间金属层1b的衬底1。具体地说，通过在下层金属层1a及上层金属层1c之间配置中间金属层1b的状态下压装，形成由三层结构的包层件构成的衬底1。此时，设定下层金属层1a、中间金属层1b及上层金属层1c各自的厚度，使衬底1的厚度为约100μm～约3mm(例如约1.5mm)。另外，在本实施例中，将下层金属层1a、中间金属层1b及上层金属层1c的厚度比率设为1∶1∶1。由此，衬底1的热膨胀系数为约6ppm/℃～约8ppm、℃。
然后，使用喷沙技术、喷液技术或湿式蚀刻技术将构成衬底1的最上面的上层金属层1c的表面粗糙化，构成算术平均粗糙度Ra为约10μm～20μm的凹凸形状。另外，所谓喷沙技术是指通过利用来自压缩机的压缩空气加速研磨剂，向被加工物(工件)喷研磨剂的技术。喷液技术是通过利用来自压缩机的压缩空气加速混合有研磨剂的液体向被加工物(工件)喷研磨剂的技术。
其次，如图4所示，通过在百数十度的温度条件下热处理衬底1，将衬底1最上面的上层金属层1c的凹凸形状的表面氧化。由此，衬底1最上面的上层金属层1c的凹凸形状的表面部分构成具有约0.1μm～约0.3μm厚度的氧化铜膜1d。
其次，如图5所示，通过在衬底1(氧化铜膜1d)的凹凸形状的表面上涂敷添加有氧化铝或氧化硅等填充剂的环氧树脂，形成具有约60μm～约160μm厚度的树脂层2。然后，在树脂层2上压装具有约3μm厚度的铜箔3d。
其次，如图6所示，使用光刻技术及蚀刻技术除去位于通孔2a及2b(参照图2)的形成区域上的铜箔3d。由此，将树脂层2的通孔2a及2b的形成区域露出。
其次，如图7所示，通过从铜箔3d上方照射二氧化碳激光或激态复合物激光，除去从树脂层2露出的表面到衬底1表面的区域。由此，在树脂层2上形成具有约100μm的直径且贯通树脂层2的五个通孔2a及两个通孔2b。该通孔2a及2b分别为形成后述的热敷金属夹层部3a及3b而设置。
其次，如图8所示，使用无电解镀敷法在铜箔3d(参照图7)的上面及通孔2a及2b的内面上以约0.5μm的厚度镀敷铜。然后，使用电解镀敷法在铜箔3d的上面及通孔2a及2b的内部进行镀敷。在本实施例中，通过在镀敷液中添加抑制剂及催化剂，使抑制剂吸附于铜箔3d的上面上，同时，使催化剂吸附于通孔2a及2b的内面上。由此，可增大通孔2a及2b的内面上的镀铜的厚度，因此，可在通孔2a及2b内埋入铜。其结果如图8所示，在树脂层2上形成具有约15μm厚度的导电层3，同时，在通孔2a及2b内埋入导电层3。
在上述的镀铜工序中，在本实施例中，使用由铜构成的下层金属层1a及上层金属层1c夹着含有Fe和Ni的铁镍合金构成的中间金属层1b的衬底1，故可抑制由铁镍合金构成的中间金属层1b的成分溶出到镀敷液中而导致镀敷液劣化的现象。
其次，如图9所示，使用光刻技术及蚀刻技术构图导电层3。由此，形成位于LSI芯片9(参照图2)下方区域的热敷金属夹层部3a、位于片状电阻10(参照图2)下方区域的热敷金属夹层部3b、位于从热敷金属夹层部3a的端部隔开规定间隔的区域的配线部3c。
其次，如图10所示，通过覆盖导电层3涂敷添加有氧化铝或氧化硅等填充剂的环氧树脂，形成具有约60μm～约160μm厚度的树脂层4。然后，在树脂层4上压装具有约3μm厚度的铜箔5e。
其次，如图11所示，使用光刻技术及蚀刻技术除去位于通孔4a及4b(参照图2)的形成区域上的铜箔5e。由此，将树脂层4的通孔4a及4b的形成区域露出。
其次，如图12所示，通过从铜箔5e的上方照射二氧化碳激光或激态复合物激光，除去从露出树脂层4的表面到到达导电层3表面的区域。由此，在树脂层4上形成具有约100μm的直径且贯通树脂层4的五个通孔4a及两个通孔4b。
其次，参照图13，使用无电解镀敷法在铜箔5e(参照图12)的上面及通孔4a及4b的内面上以约0.5μm的厚度镀敷铜。然后，使用电解镀敷法在铜箔5e的上面及通孔4a及4b的内部进行镀敷。此时，通过在该镀敷液中添加抑制剂及催化剂，使抑制剂吸附于铜箔5e的上面上，同时，使催化剂吸附于通孔4a及4b的内面上。由此，可增大通孔4a及4b的内面上的镀铜的厚度，因此，可将铜埋入通孔4a及4b内。其结果是在树脂层4上形成具有约15μm厚度的导电层5，同时，在通孔4a及4b内埋入导电层5。
其次，如图14所示，使用光刻技术及蚀刻技术对导电层5进行构图。由此，形成位于LSI芯片9(参照图2)下方区域的热敷金属夹层部5a、位于从热敷金属夹层部5a的端部隔开规定间隔的区域的引线接合部5b、位于片状电阻10(参照图2)下方区域的配线部5c、位于引线11(参照图2)下方区域的配线部5d。
其次，如图15所示，覆盖导电层5，在对应导电层5的引线接合部5b、配线部5c及5d的区域形成具有开口部的抗焊层6a。然后，在导电层5的热敷金属夹层部5a上的抗焊层6a上介由具有约50μm厚度的由环氧树脂构成的树脂层6安装LSI芯片9。安装该LSI芯片9后的树脂层6的厚度为约20μm。然后，利用导线7将LSI芯片9和导电层5的引线接合部5b电连接。另外，在导电层5的配线部5c上介由由焊锡等焊料构成的热粘接层8a安装片状电阻10。在导电层5的配线部5d上介由由焊锡等焊料构成的热粘接层8b安装引线11。另外，片状电阻10及引线11分别介由热粘接层8a及8b与配线层5c及5d电连接。
最后，如图2所示，为保护衬底1上的LSI芯片9及片状电阻10，覆盖LSI芯片9及片状电阻10，形成由环氧树脂构成的树脂层12，由此，形成本实施例的混合集成电路装置。
另外，本次公开的实施例所有的点均为例示，而非限制性的。本发明的范围不限于上述实施例的说明，而由权利要求的范围来表示，包括和权利要求的范围均等的意义及范围内的全部变更。
例如，在上述实施例中，在安装有LSI芯片及片状电阻的混合集成电路装置中使用了本发明，但本发明不限于此，也可以适用于安装有LSI芯片及片状电阻以外的电路元件的混合集成电路装置和混合集成电路装置以外的半导体集成电路装置。
在上述实施例中，通过将衬底表面氧化，在衬底表面部分形成氧化铜膜，但本发明不限于此，也可以不氧化衬底表面。另外，通过将衬底表面氮化，在衬底的表面部分形成氮化铜膜也可以。
在上述实施例中，使用通过由铜构成的下层金属层及上层金属层夹着由铁镍合金(Fe-Ni系合金)构成的中间金属层而构成的衬底，但本发明不限于此，也可以使用通过由铝构成的下层金属层及上层金属层夹着由铁镍合金构成的中间金属层而形成的衬底。另外，还可以使用通过由铜构成的下层金属层(上层金属层)和由铝构成的上层金属层(下层金属层)夹着由铁镍合金构成的中间金属层而形成的衬底。另外，在构成衬底的上层金属层由铝构成时，若使用阳极氧化法将衬底(上层金属层)的表面氧化，则可使作为形成于衬底(上层金属层)的表面部分的绝缘层起作用的铝氧化膜细密化。另外，也可以使用由Fe中含有约32％的Ni和约5％的Co的合金(所谓的超级铁镍合金)构成的中间金属层代替由铁镍合金构成的中间金属层，还可以使用由Fe中含有约29％的Ni和约17％的Co的合金(所谓的科瓦铁镍钴合金)构成的中间金属层。
在上述实施例中，将构成衬底1的下层金属层、中间金属层及上层金属层的厚度比率设为了1∶1∶1，但本发明不限于此，也可以将下层金属层、中间金属层及上层金属层的厚度比率设为1∶3∶1。
在上述实施例中，说明了在第一层导电层上顺序形成第二层绝缘层及导电层的两层结构的电路装置中使用本发明的例子，但本发明不限于此，也可以适用于一层结构的电路装置。另外，也可以适用于在第二层导电层上进一步顺序层积第三层绝缘层及导电层的电路装置。另外，也可以适用于四层以上的多层结构的电路装置。
在上述实施例中，使用了添加有具有约30μm以上直径的填充剂的树脂层，但本发明不限于此，也可以使用具有约30μm直径的填充剂和具有约2μm直径的填充剂混在的树脂层。
另外，在上述实施例中，使用了包括由铜构成的下层金属层及上层金属层和由铁镍合金构成的中间金属层的三层结构的衬底，但本发明不限于此，也可以使用四层以上的多层结构的衬底。另外，在衬底上也可以含有树脂层、陶瓷层及半导体层中的至少一种。

Claims (3)

1.一种电路装置，其特征在于，包括：衬底，其具有被氧化或氮化了的表面且以金属为主体；第一绝缘层，其形成于所述衬底的被氧化或氮化了的表面上；第一导电层，其形成于所述第一绝缘层上；第二绝缘层，其形成于所述第一导电层上；第二导电层，其形成于所述第二绝缘层上；LSI芯片和片状电阻，其与所述第二导电层电连接；
所述第二绝缘层设置在位于所述LSI芯片下方的区域和位于所述片状电阻下方的区域，在所述LSI芯片下方的区域和所述片状电阻下方的区域中，所述第二绝缘层仅在所述LSI芯片下方的区域中形成与所述第一导电层的表面接触的开口部，
所述第二绝缘层还具有提高导热率的填充剂，
所述第二导电层具有通过形成为与所述衬底的表面接触的所述第一导电层和所述开口部将热传递到所述衬底上的功能。
2.如权利要求1所述的电路装置，其特征在于，所述填充剂为从Al2O3、SiO2、AlN、SiN和BN中选出的任一种。
3.如权利要求1或2所述的电路装置，其特征在于，所述第一绝缘层和所述第二绝缘层为环氧树脂，添加了所述填充剂的所述第一绝缘层和所述第二绝缘层的导热率为2W/(m·K)。
CN 200510074687 2004-05-28 2005-05-30 电路装置 Expired - Fee Related CN1702863B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004158891A JP4511245B2 (ja) 2004-05-28 2004-05-28 回路装置
JP158916/04 2004-05-28
JP2004158911A JP2005340580A (ja) 2004-05-28 2004-05-28 回路装置
JP158911/04 2004-05-28
JP158891/04 2004-05-28
JP2004158916A JP2005340581A (ja) 2004-05-28 2004-05-28 回路装置

Publications (2)

Publication Number Publication Date
CN1702863A CN1702863A (zh) 2005-11-30
CN1702863B true CN1702863B (zh) 2010-12-22

Family

ID=35493783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510074687 Expired - Fee Related CN1702863B (zh) 2004-05-28 2005-05-30 电路装置

Country Status (2)

Country Link
JP (1) JP4511245B2 (zh)
CN (1) CN1702863B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6279921B2 (ja) 2014-02-12 2018-02-14 新光電気工業株式会社 配線基板及び半導体パッケージ
CN108621492A (zh) * 2017-03-20 2018-10-09 天津轩泽金属制品有限公司 一种热双复合金属材料
CN112002754A (zh) * 2020-08-11 2020-11-27 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法与显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261863A (ja) * 1987-04-20 1988-10-28 Hitachi Cable Ltd 表面実装用基板
JPS6436440A (en) * 1987-08-01 1989-02-07 Hitachi Cable Clad material for electronic components
JP3006617B2 (ja) * 1989-04-28 2000-02-07 電気化学工業株式会社 回路基板用絶縁接着剤組成物、混成集積回路基板及び混成集積回路
JPH06192778A (ja) * 1992-07-01 1994-07-12 Sky Alum Co Ltd アルミニウム基プリント配線基板
JPH0645715A (ja) * 1992-07-22 1994-02-18 Mitsui Toatsu Chem Inc 配線基板
JPH08139221A (ja) * 1994-03-29 1996-05-31 Nisshin Steel Co Ltd 半導体搭載回路用金属基板
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
JP2000151111A (ja) * 1998-08-31 2000-05-30 Toppan Printing Co Ltd 半導体装置用基板
JP2002057462A (ja) * 2000-08-09 2002-02-22 Kyocera Corp 多層配線基板
JP2003224228A (ja) * 2002-01-31 2003-08-08 Shinko Electric Ind Co Ltd 半導体装置用パッケージ並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005340578A (ja) 2005-12-08
CN1702863A (zh) 2005-11-30
JP4511245B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
US4970577A (en) Semiconductor chip module
US8735741B2 (en) Circuit board and mounting structure using the same
JP4878862B2 (ja) 回路装置
CN103843467A (zh) 布线基板、部件内置基板以及安装结构体
JP4882562B2 (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
WO2002007485A1 (en) Circuit board and method for manufacturing the same, and electronic apparatus comprising it
CN101331605A (zh) 电子部件内置模块和其制造方法
CN1702863B (zh) 电路装置
WO1998047326A1 (en) Wiring board having vias
CN111031687A (zh) 制备散热电路板的方法
US20050272252A1 (en) Circuit device
JP5725962B2 (ja) 配線基板の製造方法及びその実装構造体の製造方法
JP2011049289A (ja) 配線基板及びその製造方法
TWI479959B (zh) 印刷電路板及其製造方法
JPH09199823A (ja) チップオンボードプリント配線板
JP2019140321A (ja) 電子部品搭載用基板、及び、電子デバイス
JP4187082B2 (ja) 金属ベース回路基板とその製造方法
CN106998621B (zh) 布线基板
US6750537B2 (en) Substrate structure
JP2009267055A (ja) 実装構造体、配線基板、および配線基板の製造方法
JP3068804B2 (ja) 金属ベース多層回路基板
JP2008021817A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP2005340581A (ja) 回路装置
JP3167360B2 (ja) 混成集積回路用基板の製造方法
JP3516381B2 (ja) 金属ベース回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20130530