JPH08139221A - 半導体搭載回路用金属基板 - Google Patents
半導体搭載回路用金属基板Info
- Publication number
- JPH08139221A JPH08139221A JP8113694A JP8113694A JPH08139221A JP H08139221 A JPH08139221 A JP H08139221A JP 8113694 A JP8113694 A JP 8113694A JP 8113694 A JP8113694 A JP 8113694A JP H08139221 A JPH08139221 A JP H08139221A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor
- layer
- circuit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】低熱膨脹率の金属板をベース基板として用いる
ことにより、シリコンチップとの高い接合信頼性を有
し、放熱性にも優れた半導体搭載用の回路基板を提供す
る。 【構成】金属基板に絶縁層、ＣｕとＡｌの複層箔とから
なる導体部を順次積層して一体化してなる積層物の該箔
を、エッチングして配線回路を形成させ、露出したＡｌ
導電回路やＣｕ導電回路に半田を介してＣｕ導電回路と
半導体や他部材とを積層し、かつ半導体とＡｌ導電回路
とをＡｌリード線を用いて固着する混成集積回路におい
て、常温から５００℃の温度の熱膨張率係数が１５×１
０-6Ｋ-1以下の金属板の両面に厚さが０．５〜５０μｍ
のＡｌ層を有し、少なくとも絶縁層を積層するＡｌの表
面側に厚さ０．１〜２μｍのＡｌ酸化層を有する半導体
搭載回路用金属基板としている。
ことにより、シリコンチップとの高い接合信頼性を有
し、放熱性にも優れた半導体搭載用の回路基板を提供す
る。 【構成】金属基板に絶縁層、ＣｕとＡｌの複層箔とから
なる導体部を順次積層して一体化してなる積層物の該箔
を、エッチングして配線回路を形成させ、露出したＡｌ
導電回路やＣｕ導電回路に半田を介してＣｕ導電回路と
半導体や他部材とを積層し、かつ半導体とＡｌ導電回路
とをＡｌリード線を用いて固着する混成集積回路におい
て、常温から５００℃の温度の熱膨張率係数が１５×１
０-6Ｋ-1以下の金属板の両面に厚さが０．５〜５０μｍ
のＡｌ層を有し、少なくとも絶縁層を積層するＡｌの表
面側に厚さ０．１〜２μｍのＡｌ酸化層を有する半導体
搭載回路用金属基板としている。
Description
【０００１】
【産業上の利用分野】本発明は、電気機器，自動車等に
用いられる混成集積回路において、耐熱性を要求される
厳しい環境下でも使用に耐え得る回路基板であるととも
に、回路基板上の導体とシリコンチップとの高い接合信
頼性を提供する半導体搭載回路用金属基板に関する。
用いられる混成集積回路において、耐熱性を要求される
厳しい環境下でも使用に耐え得る回路基板であるととも
に、回路基板上の導体とシリコンチップとの高い接合信
頼性を提供する半導体搭載回路用金属基板に関する。
【０００２】
【従来技術】従来より、電気機器，自動車等に用いられ
る回路基板には放熱特性を付与するため、主に熱伝導性
に優れたＡｌ合金板やＣｕ合金板が使用されてきた。し
かしながら近年、回路基板はさらに高密度実装化が進
み、厳しい条件下でも使用に耐え得る材料の要求が高ま
ってきている。とくに、高温環境下での使用や大電流使
用による自己発熱等の熱に対する回路基板の信頼性が重
要である。
る回路基板には放熱特性を付与するため、主に熱伝導性
に優れたＡｌ合金板やＣｕ合金板が使用されてきた。し
かしながら近年、回路基板はさらに高密度実装化が進
み、厳しい条件下でも使用に耐え得る材料の要求が高ま
ってきている。とくに、高温環境下での使用や大電流使
用による自己発熱等の熱に対する回路基板の信頼性が重
要である。
【０００３】
【発明が解決しようとする課題】従来のＡｌ合金板やＣ
ｕ合金板をベース基板とした回路基板は、放熱特性には
優れるものの熱膨張率が大きいため、熱的に厳しい環境
下での使用では、絶縁層を介して形成された導体上に搭
載されている低熱膨張率のシリコンチップとの間に熱歪
が生じる。そして、繰り返し使用されるうちにシリコン
チップを導体に接合している半田部分やシリコンチップ
自体に割れが発生し、これらが組み込まれたコンピュー
タプログラム等の誤作動あるいは作動停止等を引き起こ
すことになり、回路基板の信頼性を著しく低下させる問
題があった。
ｕ合金板をベース基板とした回路基板は、放熱特性には
優れるものの熱膨張率が大きいため、熱的に厳しい環境
下での使用では、絶縁層を介して形成された導体上に搭
載されている低熱膨張率のシリコンチップとの間に熱歪
が生じる。そして、繰り返し使用されるうちにシリコン
チップを導体に接合している半田部分やシリコンチップ
自体に割れが発生し、これらが組み込まれたコンピュー
タプログラム等の誤作動あるいは作動停止等を引き起こ
すことになり、回路基板の信頼性を著しく低下させる問
題があった。
【０００４】そこで、この改善法として回路を形成する
導体にＭｏ層を形成させ、エッチングすることにより、
シリコンチップの搭載部にＭｏパットを形成させる方法
が提案されている（特開平５−２９４９１号）。Ｍｏは
シリコンと比較的に近い熱膨張率を示すため、シリコン
チップ搭載部にＭｏパットを設けることで、熱膨張率の
大きいベース基板とシリコンチップの間に発生する熱歪
を緩和させる。したがって、この方法で作製した回路基
板を使用した場合、熱的に厳しい環境下でも信頼性を向
上する効果がある。しかし、この方法はＭｏパットを形
成するために複雑な工程を経なければならないこと、Ｍ
ｏが高価であること等の理由から、コストアップするこ
とも否めない。
導体にＭｏ層を形成させ、エッチングすることにより、
シリコンチップの搭載部にＭｏパットを形成させる方法
が提案されている（特開平５−２９４９１号）。Ｍｏは
シリコンと比較的に近い熱膨張率を示すため、シリコン
チップ搭載部にＭｏパットを設けることで、熱膨張率の
大きいベース基板とシリコンチップの間に発生する熱歪
を緩和させる。したがって、この方法で作製した回路基
板を使用した場合、熱的に厳しい環境下でも信頼性を向
上する効果がある。しかし、この方法はＭｏパットを形
成するために複雑な工程を経なければならないこと、Ｍ
ｏが高価であること等の理由から、コストアップするこ
とも否めない。
【０００５】以上のように、耐熱性が要求される厳しい
環境下でも、使用に耐え得る回路基板であるとともに、
回路基板上の導体とシリコンチップとの高い接合信頼性
をＭｏパットを使用しなくても得ることができ、かつ優
れた放熱特性を有する半導体搭載回路基板の提供を目的
とするものである。
環境下でも、使用に耐え得る回路基板であるとともに、
回路基板上の導体とシリコンチップとの高い接合信頼性
をＭｏパットを使用しなくても得ることができ、かつ優
れた放熱特性を有する半導体搭載回路基板の提供を目的
とするものである。
【０００６】
【課題を解決するための手段】すなわち、本発明によれ
ば金属基板に絶縁層、ＣｕとＡｌの複層箔とからなる導
体部を順次積層して一体化してなる積層物の該箔を、エ
ッチングして配線回路を形成させ、露出したＡｌ導電回
路やＣｕ導電回路に半田を介してＣｕ導電回路と半導体
や他部材とを積層し、かつ半導体とＡｌ導電回路とをＡ
ｌリード線を用いて固着する混成集積回路において、常
温から５００℃の温度の熱膨張率係数が１５×１０-6Ｋ
-1以下の金属板の両面に厚さが０．５〜５０μｍのＡｌ
層を有し、少なくとも絶縁層を積層するＡｌの表面側に
厚さ０．１〜２μｍのＡｌ酸化層を有する金属基板を半
導体搭載回路用のベース基板に用いることで、熱的に厳
しい環境下でも、使用に耐え得る回路基板であるととも
に、回路基板上の導体とシリコンチップとの高い接合信
頼性と優れた放熱特性を有する半導体搭載回路基板が提
供される。
ば金属基板に絶縁層、ＣｕとＡｌの複層箔とからなる導
体部を順次積層して一体化してなる積層物の該箔を、エ
ッチングして配線回路を形成させ、露出したＡｌ導電回
路やＣｕ導電回路に半田を介してＣｕ導電回路と半導体
や他部材とを積層し、かつ半導体とＡｌ導電回路とをＡ
ｌリード線を用いて固着する混成集積回路において、常
温から５００℃の温度の熱膨張率係数が１５×１０-6Ｋ
-1以下の金属板の両面に厚さが０．５〜５０μｍのＡｌ
層を有し、少なくとも絶縁層を積層するＡｌの表面側に
厚さ０．１〜２μｍのＡｌ酸化層を有する金属基板を半
導体搭載回路用のベース基板に用いることで、熱的に厳
しい環境下でも、使用に耐え得る回路基板であるととも
に、回路基板上の導体とシリコンチップとの高い接合信
頼性と優れた放熱特性を有する半導体搭載回路基板が提
供される。
【０００７】
【作用】以下、図面により本発明を詳細に説明する。図
１は本発明の半導体搭載回路用の金属基板の断面図を示
す。常温から５００℃の温度における熱膨張率係数が１
５×１０-6Ｋ-1以下の金属板１の両面にＡｌ層２を有
し、少なくとも一方のＡｌ層２表面にはＡｌ酸化層３を
付与する。この際、本発明の金属基板４で、Ａｌ酸化層
３の付与が片面だけの場合には、絶縁層５を積層する側
に用いる。これは絶縁層とＡｌ層を直接接合させようと
しても、接合強度が不十分であるため、使用中に剥離し
てしまうからである。もう一方の絶縁層を積層しない側
にも、Ａｌ層またはＡｌ層とＡｌ酸化層を付与してもよ
く、かえって金属板１の耐食性と放熱特性を向上させる
効果が期待できる。
１は本発明の半導体搭載回路用の金属基板の断面図を示
す。常温から５００℃の温度における熱膨張率係数が１
５×１０-6Ｋ-1以下の金属板１の両面にＡｌ層２を有
し、少なくとも一方のＡｌ層２表面にはＡｌ酸化層３を
付与する。この際、本発明の金属基板４で、Ａｌ酸化層
３の付与が片面だけの場合には、絶縁層５を積層する側
に用いる。これは絶縁層とＡｌ層を直接接合させようと
しても、接合強度が不十分であるため、使用中に剥離し
てしまうからである。もう一方の絶縁層を積層しない側
にも、Ａｌ層またはＡｌ層とＡｌ酸化層を付与してもよ
く、かえって金属板１の耐食性と放熱特性を向上させる
効果が期待できる。
【０００８】絶縁層５には、一般に各種セラミックス基
板、無機フィラーを含有する高分子樹脂、ガラス繊維を
含有する高分子樹脂や耐熱性高分子樹脂が用いられる。
板、無機フィラーを含有する高分子樹脂、ガラス繊維を
含有する高分子樹脂や耐熱性高分子樹脂が用いられる。
【０００９】Ａｌ層２表面に付与するＡｌ酸化層３の厚
さは、絶縁層との接合強度を得るため０．１μｍ以上を
必要とするが、上限はとくに規定されるものではない。
しかし、経済的効果を勘案すると、Ａｌの酸化層は０．
１〜２μｍ，Ａｌの厚さは０．５〜５０μｍで十分であ
る。
さは、絶縁層との接合強度を得るため０．１μｍ以上を
必要とするが、上限はとくに規定されるものではない。
しかし、経済的効果を勘案すると、Ａｌの酸化層は０．
１〜２μｍ，Ａｌの厚さは０．５〜５０μｍで十分であ
る。
【００１０】Ａｌ層２へのＡｌ酸化層３の付与方法とし
ては、陽極酸化、大気中での熱処理酸化等でＡｌ層表面
にＡｌ酸化層を付与できる通常の方法でよい。また、金
属板１へのＡｌ層２の被覆方法としては、Ａｌと金属板
の圧着クラッド法、金属板を被めっき体とする、電気Ａ
ｌめっき法または蒸着Ａｌめっき法等がある。
ては、陽極酸化、大気中での熱処理酸化等でＡｌ層表面
にＡｌ酸化層を付与できる通常の方法でよい。また、金
属板１へのＡｌ層２の被覆方法としては、Ａｌと金属板
の圧着クラッド法、金属板を被めっき体とする、電気Ａ
ｌめっき法または蒸着Ａｌめっき法等がある。
【００１１】また、ここで用いる金属板１としては、常
温から５００℃の温度範囲における熱膨張率係数が１５
×１０-6Ｋ-1以下であればいずれでもよいが、とくに低
炭素普通鋼冷延鋼板，フェライト系ステンレス鋼板，４
２Ｎｉ合金や３６Ｎｉ合金に代表されるＦｅ−Ｎｉ系合
金板等が望ましい。そして、金属板１の厚みは限定しな
いが、回路基板の強度を保つため、一般に０．５〜３．
０ｍｍのものを適用する。
温から５００℃の温度範囲における熱膨張率係数が１５
×１０-6Ｋ-1以下であればいずれでもよいが、とくに低
炭素普通鋼冷延鋼板，フェライト系ステンレス鋼板，４
２Ｎｉ合金や３６Ｎｉ合金に代表されるＦｅ−Ｎｉ系合
金板等が望ましい。そして、金属板１の厚みは限定しな
いが、回路基板の強度を保つため、一般に０．５〜３．
０ｍｍのものを適用する。
【００１２】図２は、図１に記載の本発明である金属基
板４を用いて、その上に絶縁層５，ＣｕとＡｌの複層箔
６からなる回路形成用導体を積層し、実際に半導体搭載
回路基板を作製したものの断面図である。
板４を用いて、その上に絶縁層５，ＣｕとＡｌの複層箔
６からなる回路形成用導体を積層し、実際に半導体搭載
回路基板を作製したものの断面図である。
【００１３】
【実施例１】以下、実施例により本発明を詳細に説明す
る。金属板１として、常温から５００℃の温度における
熱膨張率係数が１４．２×１０-6Ｋ-1で、板厚１．０ｍ
ｍの低炭素普通鋼冷延鋼板を適用し、この金属板１の両
面に５μｍのＡｌ層２を有する金属基板４を得るため
に、まず、電気Ａｌめっき法で両面Ａｌめっきを施し
た。次に、得られたＡｌめっき鋼板の両面を硫酸系陽極
酸化処理し、１μｍのＡｌ酸化層３を付与した。以上の
操作から作製した金属基板４に、厚み１００μｍのシリ
カ含有エポキシ樹脂（絶縁層５）と、厚さが４０μｍの
Ａｌと３００μｍのＣｕからなる複層箔６を順次積層し
て、図２に記載の半導体搭載回路基板とした。
る。金属板１として、常温から５００℃の温度における
熱膨張率係数が１４．２×１０-6Ｋ-1で、板厚１．０ｍ
ｍの低炭素普通鋼冷延鋼板を適用し、この金属板１の両
面に５μｍのＡｌ層２を有する金属基板４を得るため
に、まず、電気Ａｌめっき法で両面Ａｌめっきを施し
た。次に、得られたＡｌめっき鋼板の両面を硫酸系陽極
酸化処理し、１μｍのＡｌ酸化層３を付与した。以上の
操作から作製した金属基板４に、厚み１００μｍのシリ
カ含有エポキシ樹脂（絶縁層５）と、厚さが４０μｍの
Ａｌと３００μｍのＣｕからなる複層箔６を順次積層し
て、図２に記載の半導体搭載回路基板とした。
【００１４】図３は、図２に記載の半導体搭載回路基板
に、実際に半導体等を実装して最終的に得られる回路基
板の構成を示す断面図であり、次に示す工程で作製し
た。まず、回路形成用導体であるＣｕとＡｌの複層箔に
スクリーン印刷法でレジストを塗布し、ＣｕとＡｌの両
方に対してエッチングが可能な塩化第二鉄等でエッチン
グ処理し、配線回路を形成させる。レジストを取り除い
た後、Ａｌ導電回路７を必要とする部分に再びレジスト
を塗布し、Ａｌを選択的に溶解できるアルカリエッチン
グ液で不必要なＡｌを取り除くとともに、Ｃｕを露出さ
せた。レジストを取り除いた後、露出したＣｕ導電回路
８上に半田９を介してシリコンチップ１０等を搭載した
後、シリコンチップ１０とＡｌ導電回路７とを、Ａｌリ
ード線ワイヤー１１により超音波振動法で固着したもの
である。
に、実際に半導体等を実装して最終的に得られる回路基
板の構成を示す断面図であり、次に示す工程で作製し
た。まず、回路形成用導体であるＣｕとＡｌの複層箔に
スクリーン印刷法でレジストを塗布し、ＣｕとＡｌの両
方に対してエッチングが可能な塩化第二鉄等でエッチン
グ処理し、配線回路を形成させる。レジストを取り除い
た後、Ａｌ導電回路７を必要とする部分に再びレジスト
を塗布し、Ａｌを選択的に溶解できるアルカリエッチン
グ液で不必要なＡｌを取り除くとともに、Ｃｕを露出さ
せた。レジストを取り除いた後、露出したＣｕ導電回路
８上に半田９を介してシリコンチップ１０等を搭載した
後、シリコンチップ１０とＡｌ導電回路７とを、Ａｌリ
ード線ワイヤー１１により超音波振動法で固着したもの
である。
【００１５】このようにして、作製した半導体搭載回路
基板について、ヒートショック試験機を用いて−５０℃
×３０分→１５０℃×３０分を１サイクルとした条件で
耐熱衝撃テストを行った。この試験によりシリコンチッ
プを導電回路に接合している半田に割れが生じたもの
は、シリコンチップと導電回路の間の電気抵抗が大きく
なる。その結果は図４に示すとおり、本発明の金属基板
を使用した半導体搭載回路基板は、１２００サイクルの
耐熱衝撃テスト後もほとんど抵抗値の増加が認められな
かった。
基板について、ヒートショック試験機を用いて−５０℃
×３０分→１５０℃×３０分を１サイクルとした条件で
耐熱衝撃テストを行った。この試験によりシリコンチッ
プを導電回路に接合している半田に割れが生じたもの
は、シリコンチップと導電回路の間の電気抵抗が大きく
なる。その結果は図４に示すとおり、本発明の金属基板
を使用した半導体搭載回路基板は、１２００サイクルの
耐熱衝撃テスト後もほとんど抵抗値の増加が認められな
かった。
【００１６】
【実施例２】金属板として、熱膨張率係数が１１．３×
１０-6Ｋ-1で、板厚１．０ｍｍのＳＵＳ４３０ステンレ
ス鋼を適用した以外は、実施例１と同様の方法で半導体
搭載回路基板を作製した。得られた半導体搭載回路基板
について実施例１と同じ要領で耐熱衝撃テストを行った
結果、図４に示すとおり実施例１とほぼ同様の抵抗値で
あった。
１０-6Ｋ-1で、板厚１．０ｍｍのＳＵＳ４３０ステンレ
ス鋼を適用した以外は、実施例１と同様の方法で半導体
搭載回路基板を作製した。得られた半導体搭載回路基板
について実施例１と同じ要領で耐熱衝撃テストを行った
結果、図４に示すとおり実施例１とほぼ同様の抵抗値で
あった。
【００１７】
【実施例３】金属板として、熱膨張率係数が５．０×１
０-6Ｋ-1で、板厚１．０ｍｍの４２Ｎｉ合金を適用した
以外は、実施例１と同様の方法で半導体搭載回路基板を
作製した。得られた半導体搭載回路基板について実施例
１と同じ要領で耐熱衝撃テストを行った結果、図４に示
すとおり実施例１とほぼ同様の抵抗値であった。
０-6Ｋ-1で、板厚１．０ｍｍの４２Ｎｉ合金を適用した
以外は、実施例１と同様の方法で半導体搭載回路基板を
作製した。得られた半導体搭載回路基板について実施例
１と同じ要領で耐熱衝撃テストを行った結果、図４に示
すとおり実施例１とほぼ同様の抵抗値であった。
【００１８】
【比較例１】金属板として、熱膨張率係数が２６．５×
１０-6Ｋ-1で、板厚１．０ｍｍのＡｌの両面に陽極酸化
層を１μｍ付与したＡｌ板を適用した以外は、実施例１
と同様の方法で半導体搭載回路基板を作製した。得られ
た半導体搭載回路基板について実施例１と同じ要領で耐
熱衝撃テストを行った結果、図４に示すとおり試験サイ
クル数の増加とともに電気抵抗値も急激に増大した。
１０-6Ｋ-1で、板厚１．０ｍｍのＡｌの両面に陽極酸化
層を１μｍ付与したＡｌ板を適用した以外は、実施例１
と同様の方法で半導体搭載回路基板を作製した。得られ
た半導体搭載回路基板について実施例１と同じ要領で耐
熱衝撃テストを行った結果、図４に示すとおり試験サイ
クル数の増加とともに電気抵抗値も急激に増大した。
【００１９】
【比較例２】金属板として、熱膨張率係数が１８．３×
１０-6Ｋ-1で、板厚１．０ｍｍのＣｕを適用した以外
は、実施例１と同様の方法で半導体搭載回路基板を作製
した。得られた半導体搭載回路基板について実施例１と
同じ要領で耐熱衝撃テストを行った結果、図４に示すと
おり比較例１と同様に試験サイクル数の増加とともに電
気抵抗値も急激に増大した。
１０-6Ｋ-1で、板厚１．０ｍｍのＣｕを適用した以外
は、実施例１と同様の方法で半導体搭載回路基板を作製
した。得られた半導体搭載回路基板について実施例１と
同じ要領で耐熱衝撃テストを行った結果、図４に示すと
おり比較例１と同様に試験サイクル数の増加とともに電
気抵抗値も急激に増大した。
【００２０】
【比較例３】金属板として、熱膨張率係数が５．０×１
０-6Ｋ-1で、板厚１．０ｍｍの４２Ｎｉ合金を、両面に
Ａｌ層を施さずにベース基板に適用した以外は、実施例
１と同様の方法で半導体搭載回路基板を作製した。得ら
れた半導体搭載回路基板について実施例１と同じ要領で
耐熱衝撃テストを行った結果、図４に示すとおり比較例
１と同様に試験サイクル数の増加とともに電気抵抗値も
急激に増大した。
０-6Ｋ-1で、板厚１．０ｍｍの４２Ｎｉ合金を、両面に
Ａｌ層を施さずにベース基板に適用した以外は、実施例
１と同様の方法で半導体搭載回路基板を作製した。得ら
れた半導体搭載回路基板について実施例１と同じ要領で
耐熱衝撃テストを行った結果、図４に示すとおり比較例
１と同様に試験サイクル数の増加とともに電気抵抗値も
急激に増大した。
【００２１】
【発明の効果】以上のとおり本発明は、半導体搭載用の
回路基板として、低熱膨張率の金属板をベース基板に用
いることにより、耐熱性を要求される厳しい環境下でも
使用に耐え得る回路基板であるとともに、回路基板上の
導体とシリコンチップとの高い接合信頼性を有し、放熱
性にも優れた半導体搭載回路基板を提供することを可能
とした。
回路基板として、低熱膨張率の金属板をベース基板に用
いることにより、耐熱性を要求される厳しい環境下でも
使用に耐え得る回路基板であるとともに、回路基板上の
導体とシリコンチップとの高い接合信頼性を有し、放熱
性にも優れた半導体搭載回路基板を提供することを可能
とした。
【図１】本発明の金属基板の断面図を示す。
【図２】本発明の金属基板に絶縁層と回路用導体を載せ
た半導体搭載用の回路基板の断面図を示す。
た半導体搭載用の回路基板の断面図を示す。
【図３】本発明の金属基板を用いて構成した半導体搭載
用の回路基板に導電回路を形成し、シリコンチップ等を
実装した半導体搭載回路基板の断面図を示す。
用の回路基板に導電回路を形成し、シリコンチップ等を
実装した半導体搭載回路基板の断面図を示す。
【図４】耐熱衝撃テストによるシリコンチップと接合導
電回路との電気抵抗を実施試験サイクル数で示したもの
である。
電回路との電気抵抗を実施試験サイクル数で示したもの
である。
１ 金属板 ２ Ａｌ層 ３ Ａｌ酸化層 ４ 金属基板 ５ 絶縁層 ６ 導体部（ＣｕとＡｌの複層箔） ７ Ａｌ導電回路 ８ Ｃｕ導電回路 ９ 半田 １０ シリコンチップ １１ Ａｌリード線（ワイヤー）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内 田 幸 夫 大阪府堺市石津西町５番地 日新製鋼株式 会社鉄鋼研究所表面処理研究部内
Claims (1)
- 【請求項１】金属基板に絶縁層、ＣｕとＡｌの複層箔と
からなる導体部を順次積層して一体化してなる積層物の
該箔を、エッチングして配線回路を形成させ、露出した
Ａｌ導電回路やＣｕ導電回路に半田を介してＣｕ導電回
路と半導体や他部材とを積層し、かつ半導体とＡｌ導電
回路とをＡｌリード線を用いて固着する混成集積回路に
おいて、常温から５００℃の温度の熱膨張率係数が１５
×１０-6Ｋ-1以下の金属板の両面に厚さが０．５〜５０
μｍのＡｌ層を有し、少なくとも絶縁層を積層するＡｌ
の表面側に厚さ０．１〜２μｍのＡｌ酸化層を有するこ
とを特徴とする半導体搭載回路用金属基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8113694A JPH08139221A (ja) | 1994-03-29 | 1994-03-29 | 半導体搭載回路用金属基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8113694A JPH08139221A (ja) | 1994-03-29 | 1994-03-29 | 半導体搭載回路用金属基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139221A true JPH08139221A (ja) | 1996-05-31 |
Family
ID=13737992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8113694A Pending JPH08139221A (ja) | 1994-03-29 | 1994-03-29 | 半導体搭載回路用金属基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139221A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340578A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 回路装置 |
-
1994
- 1994-03-29 JP JP8113694A patent/JPH08139221A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340578A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 回路装置 |
| JP4511245B2 (ja) * | 2004-05-28 | 2010-07-28 | 三洋電機株式会社 | 回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3982895B2 (ja) | 金属ベース半導体回路基板 | |
| JP2016502279A (ja) | プラスチックで被覆された電子回路を備えた電子モジュールおよび該電子モジュールを製造する方法 | |
| JP4882562B2 (ja) | 熱伝導基板とその製造方法及び電源ユニット及び電子機器 | |
| JPS59198790A (ja) | プリント配線基板 | |
| JP3156798B2 (ja) | 半導体搭載用回路基板 | |
| JPH08139221A (ja) | 半導体搭載回路用金属基板 | |
| JPH08236940A (ja) | 多層配線基板 | |
| JP3257953B2 (ja) | 混成集積回路用基板の製造方法 | |
| JP3174026B2 (ja) | 金属ベース多層回路基板 | |
| JP2001085842A (ja) | 金属ベース多層回路基板 | |
| JP3167360B2 (ja) | 混成集積回路用基板の製造方法 | |
| JP2608980B2 (ja) | 金属板ベース多層回路基板 | |
| JP3358694B2 (ja) | 金属ベース多層回路基板 | |
| JP3199599B2 (ja) | 金属ベース多層回路基板 | |
| JP3231295B2 (ja) | 金属ベース回路基板 | |
| JP3068804B2 (ja) | 金属ベース多層回路基板 | |
| JP2004072003A (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JP4187082B2 (ja) | 金属ベース回路基板とその製造方法 | |
| JP2008021817A (ja) | 熱伝導基板とその製造方法及び電源ユニット及び電子機器 | |
| JP4318374B2 (ja) | 金属ベース回路基板 | |
| JPH10335769A (ja) | 混成集積回路用基板 | |
| JP3516381B2 (ja) | 金属ベース回路基板 | |
| JPH04186869A (ja) | 金属板ベース回路基板 | |
| JPS62271442A (ja) | 混成集積回路 | |
| JPH0529491A (ja) | 半導体搭載用回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030109 |