CN112002754A - 阵列基板及其制备方法与显示面板 - Google Patents
阵列基板及其制备方法与显示面板 Download PDFInfo
- Publication number
- CN112002754A CN112002754A CN202010800888.2A CN202010800888A CN112002754A CN 112002754 A CN112002754 A CN 112002754A CN 202010800888 A CN202010800888 A CN 202010800888A CN 112002754 A CN112002754 A CN 112002754A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- film
- copper
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 194
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002346 layers by function Substances 0.000 claims abstract description 25
- 230000003746 surface roughness Effects 0.000 claims abstract description 14
- 239000010949 copper Substances 0.000 claims description 56
- 229910052802 copper Inorganic materials 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 40
- 230000006872 improvement Effects 0.000 claims description 33
- 238000004381 surface treatment Methods 0.000 claims description 27
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 15
- 239000005751 Copper oxide Substances 0.000 claims description 15
- -1 copper halide Chemical class 0.000 claims description 15
- 229910000431 copper oxide Inorganic materials 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000004341 Octafluorocyclobutane Substances 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 3
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 claims description 3
- 235000019407 octafluorocyclobutane Nutrition 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 50
- 210000002381 plasma Anatomy 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- QPIKQFNNUQDUSV-UHFFFAOYSA-N [Cu][Cl]Br Chemical compound [Cu][Cl]Br QPIKQFNNUQDUSV-UHFFFAOYSA-N 0.000 description 1
- ODWXUNBKCRECNW-UHFFFAOYSA-M bromocopper(1+) Chemical compound Br[Cu+] ODWXUNBKCRECNW-UHFFFAOYSA-M 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种阵列基板及其制备方法与显示面板，所述阵列基板包括栅极金属层以及源漏极金属层，所述栅极金属层以及源漏极金属层的至少一者包括导电功能层与堆叠于所述导电功能层上的结合改善层，所述结合改善层上表面的表面粗糙度大于所述导电功能层上表面的表面粗糙度。在该结合改善层上沉积绝缘层后，绝缘层会与结合改善层之间的接触面积更大而更紧密地结合，从而大大增加了金属层与绝缘层之间的附着力，以此降低金属层与绝缘层之间因应力不匹配导致的膜层剥离脱落的风险，提高阵列基板的制备良率。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法与显示面板。
背景技术
随着显示技术的日益发展，消费者对显示品质的要求也越来越高，与之对应地，各大面板厂商也正在进行研究与优化，当然，随着结构上的创新改善，又随之会引发一些新的问题。
例如目前，在显示面板中，尤其是在大尺寸的显示面板中，信号线(Data line)通常采用金属铜为材料，一方面金属铜具有较低的电阻，因此可有效降低RC Delay(Resistor-Capacitance Delay，电阻-电容电路延迟)，满足大尺寸、高刷新率、高分辨率的需求，另一方面，由于铜较传统的信号线材料铝的电阻率更低，在匹配相同的目标电阻时，使用铜作为信号线材料时，所需的成膜厚度也更低，因此有利于一定程度的降低显示面板的制造成本。
然而，在显示面板中，信号线金属层之上的绝缘层通常需采用二氧化硅薄膜以保证器件电学特性稳定，但铜膜层与二氧化硅膜层的应力相反，两者之间因应力不匹配导致附着力不佳，在大面积的金属区域覆盖二氧化硅膜层后易出现膜层脱落异常，影响显示面板的制备良率。
发明内容
本发明提供一种阵列基板及其制备方法与显示面板，所述阵列基板中的金属层通过特殊的设计，大大提升金属层与绝缘层之间的附着力，从而降低金属层与绝缘层之间发生膜层剥离脱落的风险。
为解决上述问题，第一方面，本发明提供一种阵列基板，所述阵列基板包括栅极金属层以及源漏极金属层，所述栅极金属层以及源漏极金属层的至少一者包括导电功能层与堆叠于所述导电功能层上的结合改善层，所述结合改善层上表面的表面粗糙度大于所述导电功能层上表面的表面粗糙度。
进一步地，所述导电功能层的材料为铜，所述结合改善层的材料为氧化铜或卤化铜，且所述结合改善层的上表面呈整面的山丘状突起。
进一步地，所述卤化铜结合改善层的膜厚为200-300埃。
另一方面，本发明还提供了一种阵列基板的制备方法，包括如下步骤：
S10:提供一基板，在所述基板上依次形成栅极金属层，第一绝缘层，有源层以及第二绝缘层，或所述基板上依次形成有源层，第一绝缘层，栅极金属层以及第二绝缘层；
S20:在所述第二绝缘层上形成源漏极金属层，所述源漏极金属层包括导电功能层与堆叠于所述导电功能层上的结合改善层，所述结合改善层的上表面的表面粗糙度大于所述导电功能层上表面的表面粗糙度；
S30:在所述源漏极金属层上形成第三绝缘层。
进一步地，所述步骤S20中，在所述第二绝缘层上形成源漏极金属层的步骤包括如下步骤：
S201:在所述第二绝缘层上形成整面的铜薄膜；
S202:对所述铜薄膜进行曝光以及蚀刻工艺，以形成预定图案的图案化铜薄膜；以及
S203:对所述图案化铜薄膜进行等离子体表面处理工艺，使得所述图案化铜薄膜的表面形成氧化铜薄膜或卤化铜薄膜，其中，上层形成的所述氧化铜薄膜或卤化铜薄膜为所述结合改善层，上表面呈整面的山丘状突起，下层未反应的图案化铜薄膜为所述导电功能层。
进一步地，在所述步骤S203中，使用化学气象沉积设备或干法蚀刻设备进行所述离子体表面处理工艺。
进一步地，当使用所述化学气象沉积设备进行所述离子体表面处理工艺时，所述离子体表面处理工艺以及步骤S30中所述第三绝缘层的形成使用同一化学气象沉积设备完成。
进一步地，在所述步骤S203中，当所述图案化铜薄膜的表面形成氧化铜薄膜时，所述离子体表面处理工艺所使用的工艺气体为氧气，臭氧以及一氧化二氮中的至少一者，当所述图案化铜薄膜的表面形成卤化铜薄膜时，所述离子体表面处理工艺所使用的工艺气体为六氟化硫、三氟化氮、四氟化碳、氯气以及八氟环丁烷中的至少一者。
进一步地，当使用干法蚀刻设备进行所述离子体表面处理工艺时，所使用的射频源的功率为1800-2200W，所使用的工艺气体流量为800-1000sccm，进行表面处理的工艺时间为20-40秒。
另一方面，本发明还提供了一种显示面板，包括前述的阵列基板。
有益效果：本发明提供了一种阵列基板及其制备方法与显示面板，所述阵列基板包括栅极金属层以及源漏极金属层，所述栅极金属层以及源漏极金属层的至少一者包括导电功能层与堆叠于所述导电功能层上的结合改善层，所述结合改善层上表面的表面粗糙度大于所述导电功能层上表面的表面粗糙度。其中，金属层中除了传统的起导电作用的导电功能层外，还在导电功能层上设置有结合改善层，结合改善层的上表面具有相对导电功能层更大的表面粗糙度，在该结合改善层上沉积绝缘层后，绝缘层会与结合改善层之间的接触面积更大而更紧密地结合，从而大大增加了金属层与绝缘层之间的附着力，以此降低金属层与绝缘层之间因应力不匹配导致的膜层剥离脱落的风险，提高阵列基板以及显示面板的制备良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的截面结构示意图；
图2是本发明实施例提供的一种阵列基板的截面结构中的细节放大图；
图3是本发明实施例提供的一种阵列基板中源漏极金属层表面经扫描电子显微镜检测的微观形貌表征图；
图4a-4d是本发明实施例提供的一种阵列基板的制备方法的结构流程示意图；
图5是本发明实施例提供的一种阵列基板的制备方法的文字流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本发明实施例提供了一种阵列基板，请参阅图1提供的该阵列基板的截面结构示意图，以下分别进行详细说明：
具体地，所述阵列基板包括栅极金属层110以及源漏极金属层150，当然，为了完整的实现阵列基板的驱动功能，所述阵列基板由下至上至少依次包括：
基板100；
栅极金属层110，通常包括栅极走线，扫描线以及公共电极，图中仅示例性的示出了栅极走线；
第一绝缘层120，将所述栅极金属层110完全覆盖；
有源层130，设于所述第一绝缘层120上；
第二绝缘层140，所述第二绝缘层140上设有通孔，该通孔用作源漏极连接有源层130的接触孔；
源漏极金属层150，通常包括源漏极以及数据线，图中仅示例性的示出了源漏极；
第三绝缘层160，覆盖于所述源漏极金属层150上，在源极或漏极中一者的对应位置设有通孔(图中未示出)，用于与像素电极形成导通，
其中，所述栅极金属层以及源漏极金属层的至少一者包括导电功能层与堆叠于所述导电功能层上的结合改善层，此处，示例性地仅将所述源漏极金属层按此设计，包括导电功能层151与堆叠于所述导电功能层151上的结合改善层152，所述结合改善层152上表面的表面粗糙度大于所述导电功能层上表面的表面粗糙度。
所述导电功能层151通常具有较低的电阻率的金属材料构成，起主要的导电作用，该金属材料与上层无机绝缘层之间的应力通常相差较多，导致两者之间的附着力较差，膜层之间容易发生剥离脱落，于是，本实施例在导电功能层151上还设置有结合改善层152，因所述结合改善层152上表面的表面粗糙度大于所述导电功能层151上表面的表面粗糙度，相当于增加源漏极金属层上表面的表面粗糙度，如此，源漏极金属层150与上层的第三绝缘层160之间的接触面积更大而实现更紧密地结合，从而大大增加了两者之间的附着力。
在本实施例所提供的阵列基板中，示例性地采用了底栅架构，即，栅极设于有源层之下，当然，根据具体的实际需求，也可为顶栅架构，具体地，在基板上依次包括有源层，第一绝缘层，栅极金属层，第二绝缘层，源漏极金属层以及第三绝缘层，此处不再给出具体的示意图进行详细说明，本领域技术人员应当很容易理解。
另外，本实施例所提供的阵列基板除了上述所描述的各结构层外，还可以根据需要包括任何其他的必要结构，具体此处不作限定。
在一种具体的实施方式中，因金属铜具有较低的电阻率，将所述源漏极金属层150下层的导电功能层151的材料设为铜，从而有效降低RC Delay，满足大尺寸、高刷新率、高分辨率要求，相应地，所述结合改善层152的材料选用导电功能层151材料对应的氧化物或卤化物，即为氧化铜或卤化铜，具体地，该卤化铜可为氯化铜，溴化铜，氯溴化铜等，且该结合改善层152的上表面呈整面的山丘状突起，详见图2提供的图1中虚线方框处的细节放大图，从而与上层的第三绝缘层160实现机械互锁式的紧密结合。其中，所述呈整面的山丘状突起的上表面通常通过等离子体表面处理工艺形成，该种山丘状突起的微观表面可在扫描电子显微镜下观测到，详见图3所提供的扫描电子显微镜表征图，具体地，在20000倍的放大倍率下，可观察到如图中凸起的条状膜层上表面显示的山丘状突起。
需要补充的是，结合改善层的上表面除了如上述设计外，还可为其他任意增加表面粗糙度的方法，例如在结合改善层的表面设置若干个凹槽，同样能达到增加表面粗糙度的效果。
另外，所述导电功能层的材料根据实际需求，也可为其他金属材料，与此同时，上层的结合改善层的材料为对应金属材料的氧化物或卤化物。
在一些实施例中，所述结合改善层的厚度为200-300埃，即可达到有效防止膜层脱落的效果。
本发明另一实施例还提供了一种阵列基板的制备方法，请结合参阅图4a-4d提供的截面结构流程示意图以及图5提供的文字流程示意图，以下分别进行详细说明：
具体地，所述阵列基板的制备方法包括如下步骤：
S10:提供一基板100，在所述基板100上依次形成栅极金属层110，第一绝缘层120，有源层130以及第二绝缘层140，即形成如图4a所示的结构，或所述基板上依次形成有源层，第一绝缘层，栅极金属层以及第二绝缘层，此情形为顶栅架构，其具体结构本领域技术人员应当很容易理解，此处不再给出具体示意图赘述，仅示例性的以前一底栅架构的情形进行后续步骤的相关说明；
S20:在所述第二绝缘层140上形成源漏极金属层150，所述源漏极金属层150包括导电功能层151与堆叠于所述导电功能层151上的结合改善层152，即形成如图4c所示的结构，其中，所述结合改善层152的上表面的表面粗糙度大于所述导电功能层151的表面粗糙度；
S30:在所述源漏极金属层150上形成第三绝缘层160，即形成如图4d所示的结构，在源极或漏极中一者的对应位置设有通孔(图中未示出)，用于与像素电极形成导通。
在本实施例中，仅示例性地将源漏极金属层形成为导电功能层与结合改善层的叠层结构，以增加与上层膜层之间的附着力，根据实际工艺需求，其他任意的金属层同样可使用相同的方法形成为上述的叠层结构。
在一种具体的实施方式中，在所述S02中，在所述第二绝缘层上形成源漏极金属层的步骤包括如下步骤：
S201:在所述第二绝缘层上形成整面的铜薄膜，所述铜薄膜通常通过物理气相沉积工艺形成；
S202:对所述铜薄膜进行曝光以及蚀刻工艺，以形成预定图案的图案化铜薄膜，即形成如图4b所示的结构；以及
S203:对所述图案化铜薄膜进行等离子体表面处理工艺，使得所述图案化铜薄膜的表面形成氧化铜薄膜或卤化铜薄膜，其中，上层形成的所述氧化铜薄膜或卤化铜薄膜为所述结合改善层152，上表面呈整面的山丘状突起，下层未反应的图案化铜薄膜为所述导电功能层151。
在本实施例中，现形成常规的源漏极金属层，即为单纯的铜薄膜，再通过等离子体表面处理工艺，使得表层的金属铜反应，形成对应的氧化铜薄膜或卤化铜薄膜，即为上述的结合改善层，经检测，经等离子体表面处理形成的表层膜具有粗糙的表面，微观下观察呈整面的山丘状突起，模拟的形貌示意图可参阅图2，以此大大增加了与上层无机层之间的结合力。
另外，在本实施例中，先将形成整面的铜薄膜蚀刻图案化后，再进行等离子体表面处理在表层形成结合改善层，相较先对整面的铜薄膜进行等离子体表面处理在蚀刻图案化来说，可保证源漏极金属层中所有裸露的表层均形成结合改善层。
在一些实施例中，在所述S203中，通常使用化学气象沉积设备或干法蚀刻设备进行所述离子体表面处理工艺，两者具有相似的原理，均是在一定的真空环境中，在电场作用下，使得对应的工艺气体形成等离子体，这些等离子体具有很高的活性，其能量足以破坏几乎所有的化学键，在任何暴露的表面引起化学反应，例如，在氧气的等离子的作用下，上述的铜薄膜的表层形成氧化铜薄膜。
在一些实施例中，当使用所述化学气象沉积设备进行所述离子体表面处理工艺时，所述离子体表面处理工艺以及步骤S30中所述第三绝缘层的形成使用同一化学气象沉积设备完成。具体地，在阵列基板的制备流程中，源漏极金属层的蚀刻工序完成后，即进行第三绝缘层的成膜工序，而第三绝缘层的材料通常为二氧化硅，由物理气相沉积工艺形成，此时，若将源漏极金属层的蚀刻工序后新增的等离子体表面处理工艺同后一第三绝缘层的成膜工序使用同一化学气象沉积设备完成，即可节省基板进出机台，以及搬送的时间，大大节省阵列基板的制备时间。具体地，在使用同一化学气象沉积设备进行前述的两个工序时，只需在进行对应工序时，向工艺腔室内通入对应的工艺气体即可。
在一些实施例中，在所述S203中，当所述图案化铜薄膜的表面形成氧化铜薄膜时，所述离子体表面处理工艺所使用的工艺气体为含有氧元素的气体，例如可以为氧气，臭氧以及一氧化二氮中的至少一者，所形成的氧离子体与铜薄膜表面反应即形成所述氧化铜薄膜；
当所述图案化铜薄膜的表面形成卤化铜薄膜时，所述离子体表面处理工艺所使用的工艺气体为含有对应卤素元素的气体，例如可以为六氟化硫、三氟化氮、四氟化碳、氯气以及八氟环丁烷中的至少一者，所形成的卤素离子体与铜薄膜表面反应即形成所述卤化铜薄膜。
在一些实施例中，当使用干法蚀刻设备进行所述离子体表面处理工艺时，优选使用ECCP(增强电容耦合等离子体)模式，具体地，所使用的射频源的功率为1800-2200W，所使用的工艺气体流量为800-1000sccm，进行表面处理的工艺时间为20-40秒，当然具体的工艺参数根据实际需求可进行调整，此处仅给出一种可实现的参数范围。
本发明另一实施例还提供了一种显示面板，包括前述实施例所提供的阵列基板，所述显示面板包括但不限于液晶显示面板，OLED显示面板，Micro LED显示面板等。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
以上对本发明实施例所提供的一种阵列基板及其制备方法与显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种阵列基板，其特征在于，所述阵列基板包括栅极金属层以及源漏极金属层，所述栅极金属层以及源漏极金属层的至少一者包括导电功能层与堆叠于所述导电功能层上的结合改善层，所述结合改善层上表面的表面粗糙度大于所述导电功能层上表面的表面粗糙度。
2.如权利要求1所述的阵列基板，其特征在于，所述导电功能层的材料为铜，所述结合改善层的材料为氧化铜或卤化铜，且所述结合改善层的上表面呈整面的山丘状突起。
3.如权利要求1所述的阵列基板，其特征在于，所述结合改善层的膜厚为200-300埃。
4.一种阵列基板的制备方法，其特征在于，包括如下步骤：
S10:提供一基板，在所述基板上依次形成栅极金属层，第一绝缘层，有源层以及第二绝缘层，或所述基板上依次形成有源层，第一绝缘层，栅极金属层以及第二绝缘层；
S20:在所述第二绝缘层上形成源漏极金属层，所述源漏极金属层包括导电功能层与堆叠于所述导电功能层上的结合改善层，所述结合改善层的上表面的表面粗糙度大于所述导电功能层上表面的表面粗糙度；
S30:在所述源漏极金属层上形成第三绝缘层。
5.如权利要求4所述的阵列基板的制备方法，其特征在于，所述步骤S20中，在所述第二绝缘层上形成源漏极金属层的步骤包括如下步骤：
S201:在所述第二绝缘层上形成整面的铜薄膜；
S202:对所述铜薄膜进行曝光以及蚀刻工艺，以形成预定图案的图案化铜薄膜；以及
S203:对所述图案化铜薄膜进行等离子体表面处理工艺，使得所述图案化铜薄膜的表面形成氧化铜薄膜或卤化铜薄膜，其中，上层形成的所述氧化铜薄膜或卤化铜薄膜为所述结合改善层，上表面呈整面的山丘状突起，下层未反应的图案化铜薄膜为所述导电功能层。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，在所述步骤S203中，使用化学气象沉积设备或干法蚀刻设备进行所述离子体表面处理工艺。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，当使用所述化学气象沉积设备进行所述离子体表面处理工艺时，所述离子体表面处理工艺以及步骤S30中所述第三绝缘层的形成使用同一化学气象沉积设备完成。
8.如权利要求5所述的阵列基板的制备方法，其特征在于，在所述步骤S203中，当所述图案化铜薄膜的表面形成氧化铜薄膜时，所述离子体表面处理工艺所使用的工艺气体为氧气，臭氧以及一氧化二氮中的至少一者，当所述图案化铜薄膜的表面形成卤化铜薄膜时，所述离子体表面处理工艺所使用的工艺气体为六氟化硫、三氟化氮、四氟化碳、氯气以及八氟环丁烷中的至少一者。
9.如权利要求6所述的阵列基板的制备方法，其特征在于，当使用干法蚀刻设备进行所述离子体表面处理工艺时，所使用的射频源的功率为1800-2200W，所使用的工艺气体流量为800-1000sccm，进行表面处理的工艺时间为20-40秒。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1-3任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010800888.2A CN112002754A (zh) | 2020-08-11 | 2020-08-11 | 阵列基板及其制备方法与显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010800888.2A CN112002754A (zh) | 2020-08-11 | 2020-08-11 | 阵列基板及其制备方法与显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112002754A true CN112002754A (zh) | 2020-11-27 |
Family
ID=73463212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010800888.2A Pending CN112002754A (zh) | 2020-08-11 | 2020-08-11 | 阵列基板及其制备方法与显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112002754A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635554A (zh) * | 2020-12-28 | 2021-04-09 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN112992934A (zh) * | 2021-02-07 | 2021-06-18 | Tcl华星光电技术有限公司 | 阵列基板及制备方法、显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702863A (zh) * | 2004-05-28 | 2005-11-30 | 三洋电机株式会社 | 电路装置 |
| JP2015135837A (ja) * | 2012-05-16 | 2015-07-27 | ソニー株式会社 | 半導体デバイス、表示装置、電子機器、及び、半導体デバイスの製造方法 |
| CN106920753A (zh) * | 2017-04-25 | 2017-07-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示器 |
| CN107293517A (zh) * | 2017-07-06 | 2017-10-24 | 京东方科技集团股份有限公司 | 一种包含导电图案的基板及其制备方法、显示装置 |
| US20180190681A1 (en) * | 2017-01-04 | 2018-07-05 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, and display panel and display device comprising the same |
-
2020
- 2020-08-11 CN CN202010800888.2A patent/CN112002754A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702863A (zh) * | 2004-05-28 | 2005-11-30 | 三洋电机株式会社 | 电路装置 |
| JP2015135837A (ja) * | 2012-05-16 | 2015-07-27 | ソニー株式会社 | 半導体デバイス、表示装置、電子機器、及び、半導体デバイスの製造方法 |
| US20180190681A1 (en) * | 2017-01-04 | 2018-07-05 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, and display panel and display device comprising the same |
| CN106920753A (zh) * | 2017-04-25 | 2017-07-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示器 |
| CN107293517A (zh) * | 2017-07-06 | 2017-10-24 | 京东方科技集团股份有限公司 | 一种包含导电图案的基板及其制备方法、显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635554A (zh) * | 2020-12-28 | 2021-04-09 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN112992934A (zh) * | 2021-02-07 | 2021-06-18 | Tcl华星光电技术有限公司 | 阵列基板及制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431611B2 (en) | Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device | |
| CN112002754A (zh) | 阵列基板及其制备方法与显示面板 | |
| TWI485499B (zh) | 液晶顯示面板陣列基板及其製造方法 | |
| JPH1164887A (ja) | 薄膜トランジスタ型液晶表示装置およびその製造方法 | |
| JPH09183603A (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
| WO2021128454A1 (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| WO2022027741A1 (zh) | 阵列基板、其制备方法以及显示面板 | |
| US20190196285A1 (en) | Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel | |
| CN112820841A (zh) | 显示基板及显示基板制备方法 | |
| US9899221B2 (en) | Method for preparing electrode | |
| US10141340B2 (en) | Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel | |
| CN109686795A (zh) | 一种薄膜晶体管、薄膜晶体管的制作方法以及显示装置 | |
| US20060180569A1 (en) | Method of manufacturing step contact window of flat display panel | |
| TWI467724B (zh) | 應用於面板的導電結構及其製造方法 | |
| CN109166868A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US20230122931A1 (en) | Array substrate and manufacturing method thereof | |
| WO2019061589A1 (zh) | 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法 | |
| JP3724787B2 (ja) | 電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置 | |
| CN114141717A (zh) | 一种显示面板的制备方法及显示面板 | |
| CN109887933B (zh) | 显示面板及其制作方法 | |
| US9196569B2 (en) | Bonding pad of array substrate, method for producing the same, array substrate, and liquid crystal display apparatus | |
| CN109860106B (zh) | 一种显示基板的制备方法 | |
| CN106887468A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| JP6621188B2 (ja) | アレイ基板及びその製作方法 | |
| CN105185787B (zh) | 制作阵列基板的方法、阵列基板以及液晶显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201127 |