CN1681372A - 电路衬底 - Google Patents
电路衬底 Download PDFInfo
- Publication number
- CN1681372A CN1681372A CNA2005100651906A CN200510065190A CN1681372A CN 1681372 A CN1681372 A CN 1681372A CN A2005100651906 A CNA2005100651906 A CN A2005100651906A CN 200510065190 A CN200510065190 A CN 200510065190A CN 1681372 A CN1681372 A CN 1681372A
- Authority
- CN
- China
- Prior art keywords
- substrate
- wiring layer
- insulating substrate
- conductor
- adhesive strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09109—Locally detached layers, e.g. in multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
提供一种电路衬底。该电路衬底包括:绝缘基片;设在所述绝缘基片上的多个布线层;和设在所述绝缘基片内、用于使所述绝缘基片的中间层中的上述多个布线层之间电连接的导体;其中,所述布线层和导体之间的粘接强度大于所述布线层和所述绝缘基片之间的粘接强度,且所述导体含有树脂组分,该树脂组分的玻璃转换温度低于构成所述绝缘基片表面位置的树脂组分的玻璃转换温度;或者,所述绝缘基片和所述导体含有热固性环氧树脂组分,所述导体中的热固性环氧树脂的含量高于所述绝缘基片中的热固性环氧树脂的含量。
Description
(本申请是在先的中国专利申请01142893.7的分案申请)
技术领域
本发明涉及电路衬底及其制造方法,特别涉及用间隙通路孔(interstitial via hole,以下简称IVH)实现层间连接的电路衬底及其制造方法。
背景技术
近年来,随着更小型和更高密度的电子装置的开发,不仅对工业上用的而且对公众用的适合于更小型和更高密度的电路衬底的需求也不断增大。日本专利N0.2601128公开了为满足这种需求而设计的电路衬底的一个实例。它是一种由IVH实现层间连接的IVH树脂层组成的多层电路衬底。
该电路衬底中,粘接在多个绝缘基片的各个表面上的布线层与诸如填充在绝缘基片的通孔中的导电粉的导体接触,以构成布线层之间的导电和电连接。
例如,用以下方式制造该电路衬底。在有压缩性的绝缘基片中形成通孔,该通孔填充含导电粉的树脂混合物。之后,导体箔叠在绝缘基片表面上,按厚度方向热压绝缘基片和导体箔。随后,蚀刻绝缘基片表面上的导体箔,形成布线层,由此制成电路衬底。
通常,以安装在电路衬底上的半导体器件为代表的电子元件在使用时会发热。因此,电路衬底接收这些电子元件器件发热而产生的辐射热。而且,由于这种发热随着诸如使用的时间周期等条件变化,在升温和降温的温度循环状态下使用电路衬底。绝缘基片的热膨胀通常大于IVH中的导体的热膨胀。另一方面,IVH树脂层组成的多层电路衬底中,IVH中相邻的布线层与绝缘基片之间的粘接强度等于或大于IVH中布线层与热固性树脂混合物之间的粘接强度。
相反,IVH中的绝缘基片与导体之间有热膨胀系数的结构差异。因此,在电路衬底厚度方向上必然会产生热膨胀系数差异引起的应力。但是,如果产生了这种应力,应力被整个布线层接收,结果,在布线层中不可能减轻IVH中的相邻的连接部分中的应力。因此,如果重复上述的温度循环,就不能保证多层电路衬底中的高连接可靠性。
发明内容
因此,本发明的主要目的在于,提供在温度循环下能保证高连接可靠性的电路衬底。
为达到上述目的,本发明使在绝缘衬底上覆盖导体而形成的布线层与导体之间的粘接强度,比布线层与绝缘基片之间在上述导体附近的粘接强度大。其结果如下:
通过设定上述粘接强度的相对关系,当产生由绝缘基片与导体之间的热膨胀不同引起的应力时,应力产生如下结果。由于布线层与绝缘基片之间的粘接强度比导体与布线层之间的粘接强度弱,所以,绝缘基片与布线层之间的界面用作应力减轻部分。为此,应力对布线层与导体之间的粘接强度的影响同样减弱。
因此,上述应力减轻作用吸收掉应力,使应力对布线层与导体之间的粘接位置的影响同样减小。这就增大了布线层与导体之间的粘接位置的连接强度,因此,甚至在接近正常使用状态的温度循环下,电路衬底也具有高连接可靠性。
这里,对比构成导体的树脂混合物的玻璃转换温度与构成绝缘面的表面位置的树脂混合物的玻璃转换温度,把后者的玻璃转换温度设置得更高,能建立上述粘接强度的相对关系。
通常,有低玻璃转换温度的这些有关的树脂固化产品中有较小的内应力,它造成更大的粘接力。为此,设置该结构可使导体与布线层之间的粘接强度大于布线层与绝缘基片之间的粘接强度。
类似地,如果绝缘基片和导体均含有热固性环氧树脂混合物,通过对比导体中的热固性环氧树脂的体积量与绝缘基片中的热固性环氧树脂的体积量,把后者的体积量设定得更小,可建立上述粘接强度的相对关系。
通常,已知在有机树脂中环氧树脂有高粘接力。为此,该结构能最好地设定上述粘接强度的相对关系。
这里,保持布线层与导体之间的粘接强度的重要因素是布线层与相邻导体中的绝缘基片之间的粘接强度。为此,通过设定布线层与邻近导体中的绝缘基片之间的粘接强度小于布线层与导体之间的粘接强度,能有效地具有上述作用。
该情况下,通过在布线层与导体间形成金属结合区,能建立上述粘接强度的相对关系。其原因是,形成的金属结合区增大了粘接力。
类似地,通过在布线层与相邻导体中的绝缘基片之间的粘接位置设含有没固化的树脂组分的区域,能建立上述粘接强度的相对关系。其原因是,已形成的含有没固化的树脂组分的区域的位置的粘接力较小。
类似地,通过在导体与布线层之间的粘接位置形成不均匀结构,也能建立上述粘接强度的相对关系,其原因是,这种不均匀结构产生固定作用,而且,不均匀结构简化了上述金属结合的产生。
而且,导体与导体壁表面上的绝缘基片之间的粘接强度可设定为小于在绝缘基片中的厚度方向上的导体的张力强度。因此,当产生由绝缘基片与导体之间的热膨胀差异引起的应力时,应力产生如下结果。
由于导体与导体壁表面上的绝缘基片之间的粘接强度弱于绝缘基片中的厚度方向上的导体的张力强度,导体与导体壁表面上的绝缘基片之间的界面用作应力减轻部分,所以,应力对布线层与导体之间的粘接强度的影响同样较小。为此,上述的应力减轻部分的作用吸收掉应力,因此,对布线层与导体之间的粘接位置的影响同样较小。这就增大了布线层与导体之间的粘接位置的连接强度,因而,甚至在接近正常使用状态的温度循环下,也有高连接可靠性。
附图说明
通过以下对实施例的详细说明将会更清楚本发明的这些目的和其它目的,而且在所附权利要求书中将会精确地指出这些和其它发明目的。本行业的技术人员将会发现,还有许多在参见附图所作的对发明的说明中没有涉及的优点。
图1是根据本发明第1,第2和第7实施例的电路衬底的横截面图;
图2A至2D是分别展示根据本发明的电路衬底制造方法中第1步骤阶段的横截面图;
图3A至3C是分别展示根据本发明的电路衬底制造方法中第2步骤阶段的横截面图;
图4A至4C是分别展示根据本发明的电路衬底制造方法中第3步骤阶段的横截面图;
图5A至5B是分别展示根据本发明的电路衬底制造方法中第4步骤阶段的横截面图;
图6A至6B是分别展示根据本发明的电路衬底制造方法中第5步骤阶段的横截面图;
图7是根据本发明第3实施例的多层电路衬底的横截面图;
图8A至8F是分别展示根据本发明第3实施例的双面电路衬底制造方法的横截面图;
图9是根据本发明第4实施例的多层电路衬底的横截面图;
图10是根据本发明第5实施例的多层电路衬底的横截面图;
图11A至11F是展示根据本发明第5实施例的双面电路衬底的第1制造方法的横截面图;
图12A至12G是分别展示根据本发明第5实施例的双面电路衬底的第2制造方法的横截面图;
图13是根据本发明第6实施例的多层电路衬底的横截面图。
具体实施方式
以下将参见附图详细说明本发明的优选实施例。这些实施例中,用双面或多层(本例中是4层)电路衬底为例实施本发明,但本发明不限于这些实施例。
首先说明本发明每个实施例中通用的多层电路衬底的基本结构。图1是展示用于每个实施例的多层电路衬底的横截面图。该多层电路衬底包括有沿厚度方向设置的通孔1e的绝缘基片1a、设在绝缘基片1a两个表面上的树脂粘接层1b、和埋入通孔1e中的导电浆料1d。设在绝缘基片1a的两个表面上的布线层1c和其它三层膜叠置,并通过导电浆料1d电连接,形成总共4层的多层电路衬底。
主要用有机材料制成的膜可用作绝缘基片1a的材料。例如有机材料膜包括聚酰亚胺膜,芳香酰胺(aramid)膜,液晶聚合物膜等。设在绝缘基片两上表面上的树脂粘接层可包括的例子,例如环氧系粘接剂或酰亚胺系列粘接剂。
这里用有粘性的可压缩绝缘基片作绝缘基片1a,可省去树脂粘接层1b。这种可压缩绝缘基片的优选实例包括半固化片(prepreg)。当半固化片通过把基片浸渍热固性树脂而进入半固化状态时,半固化片构成其中有许多气孔的绝缘基片。该半固化片有可压缩性。
半固化片中用的基片的优选实施例包括例如芳香聚酰胺纤维基片、玻璃纤维布基片、玻璃纤维无纺布基片、芳香酰胺布基片、芳香酰胺无纺布基片、液晶聚合物无纺布基片等。而且用于浸渍基片的热固性树脂的优选例包括公知的热固性树脂,例如,酚类树脂,萘类树脂,脲树脂,氨基树脂,烷基树脂,硅氧烷树脂,呋喃树脂,不饱和聚酯树脂,环氧树脂,聚亚胺酯树脂等,还包括从这些树脂中任选出的一种或一种以上的树脂的混合物。但是,如果用这种绝缘基片(半固化片),不能通过把布线层埋入绝缘基片中加压导电浆料,但绝缘基片的压缩性可加压导电浆料。
布线层1c可包括例如用蚀刻法或类似方法构图的铜箔,或用上述方式制成的铜箔和镀有例如铜的金属箔。
导电浆料1d可包括例如由导电粉和热固性树脂制成的复合材料。构成导电浆料1d的导电粉包括例如选自下列金属中的一种金属粉,或多种金属粉的混合粉,这些金属是:金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铅(Pb)、锡(Sn)其合金、和镀其它金属的上述金属。
构成导电浆料1d的热固性树脂包括:例如公知的热固性树脂,如酚类树脂,萘系列树脂,尿素树脂,氨基树脂,烷基树脂,硅氧烷树脂,呋喃树脂,不饱和聚酯树脂,环氧树脂,聚亚胺酯树脂等,这些树脂也能适当组合使用。
以上说明了该多层电路衬底的基本结构。
以下将说明多层电路衬底制造中,形成基片的双面电路衬底(在单层绝缘基片1a的两个表面上形成布线层)的制造方法。图2和3是展示双面电路衬底制造中的步骤的横截面图。
首先,如图2A所示,在其两面设有半固化树脂粘接层1b的绝缘基片1a的两个表面上叠置聚酯等材料构成的分离膜2a.
之后,如图2B所示,在预先设置的第1支撑基片2b上形成第1布线层1c1,之后,在经图2A所示步骤制成的叠层膜2A上进行以下工艺。分离绝缘基片1a的一个表面上的分离膜2a,该绝缘基片1a叠置到第1支撑基片2b的第1布线层1c1上。该步骤中,绝缘基片1a放置绝缘基片1a的用来成分离掉分离膜2a的表面可以与第一布线层1c1相接。这里,第1布线层1c1构成上述的布线层1c中的一个。
之后,经图2B所示步骤制成的叠层膜2B中,用例如激光处理的技术在预定位置形成通孔1e1,如图2C所示。通孔1e1从剩余的分离膜2a侧向绝缘基片1a形成,直到通孔1e1达到第1布线层1c1的表面为止。而且,通孔1e1形成为与布线层1c1对准。这里通孔1e1构成上述通孔1e中的一个。
之后,如图2D所示,用刮板或类似方法向通孔1e1填充导电浆料1d。
之后,如图3A所示,从经图2D所示步骤制成的叠层2D上分离去除剩余的分离膜2a。这时,预先制备了铜箔,或制备在其上形成有第2布线层1c2的第2支撑基片2c。这里,第2布线层1c2构成上述的布线层1c中的一个。
在图3A所示的步骤中,利用在第2支撑基片2c上形成的第2布线层1c2。为此,在以下的说明中,假定要利用在第2支撑基片2c上形成的第2布线层1c2。
第2支撑基片2c上的第2布线层1c2叠放在绝缘基片1a上。该工艺中,两层膜相互对准,使第2布线层1c2和导电浆料1d在预定位置彼此相遇。
之后,加热经图3A所示步骤制成的叠层2E,同时沿绝缘基片1a的厚度方向加压,如图3B所示。之后,如图3C所示,从叠层膜2E去除第1和第2支撑基片2b,2c,制成双面电路衬底2F。
这里,在层叠铜箔的情况下,叠层膜2E被加热压后,用蚀刻法等对铜箔构图,形成第2布线层1c2,之后,可去掉第1支撑基片2b。
上述方法是双面电路衬底的制造方法。这种制造方法重复多次,可制成多层电路衬底。作为多层电路衬底制造方法的一个实例,下面描述。参见图4至6说明的3层电路衬底的制造方法
首先,如图4A所示,制备经图2A所示的步骤制成的叠层膜2A和经图3所示步骤制成的双面电路衬底2F′。但是,这里用的双面电路衬底2F′处于第1和第2支撑基片2b、2c中的一个基片仍保留的状态(在图4A中是保留第1支撑基片2b)。
之后,如图4B所示,通过除去了其上的一层分离膜2a,叠层膜2A叠置在双面电路衬底2F′上,该工艺中,使这两层相对,从而除去了分离膜的双面电路衬底2F′的表面与已去掉了支撑基片的双面电路板2F′的表面对接。
之后,经图4B所示步骤制成的叠层膜2G中,用诸如激光处理法的技术在预定位置形成通孔1e2,如图4C所示。从剩余的分离膜2a一侧向绝缘基片1a形成通孔1e2,直到通孔1e2到达第2布线层1c2的表面为止。这里,通孔1e2构成上述的通孔1e中的一个。
随后,如图5A所示,用刮板或类似方法向通孔1e填入导电浆料1d。
之后,如图5B所示,从经图5A所示步骤制成的叠层膜2H上去掉剩余的分离膜2a。这时,预先制备铜箔,或制备其上形成有第3布线层1c3的第3支撑基片2d。这里,第3布线层1c3构成上述的布线层1c中的一个。
图5B所示步骤中,用在第3支撑基片2d上形成的第3布线层1c3。为此,在以下的说明中,假设要用在第3支撑基片2d上形成的第3布线层1c3。
第3支撑基片2d上形成的第3布线层1c3叠放在绝缘基片1a上。该工艺中,两层相互对准,从而第3布线层1c3和导电浆料可以在预定位置彼此相遇。
之后,加热经图5B所示步骤制成的叠层膜2I,同时沿绝缘基片1a的厚度方向加压,如图6A所示。此后,如图6B所示,从叠层膜2I去掉第1和第3支撑基片2b,2d,由此制成3层电路衬底2J。
这里,层叠铜箔的情况下,热压叠层膜2I后,用蚀刻法或或类似方法对铜箔构图,形成第3布线层1c3,之后,去掉第1支撑基片2b。
用上述方式制造本发明的电路衬底。以下详细说明本发明的各实施例。
第1实施例
本实施例中,制备玻璃转换温度为200℃的环氧树脂系粘接剂,作为要在绝缘基片1a上形成的树脂粘接层1b。而且,制备用导电粉和玻璃转换温度为180℃的环氧树脂制成的固化产品作为导电浆料1d。
本实施例的特征是,导电粘接层1b的玻璃转换温度设定为高于导电浆料1d中的树脂组分的玻璃转换温度。这里,由于多层电路衬底的基本结构与参见图1所述的多层电路衬底的基本结构相似,因而不再说明。
以下制备本实施例的对比例。即,用与本实施例中相同的导电浆料1d(树脂组分的玻璃转换温度为180℃),制备玻璃转换温度低于该导电浆料1d(玻璃转换温度为150℃)的导电粘接层1b′。
对比例的特征是,导电粘接层1b的玻璃转换温度设置成低于导电浆料1d中的树脂组分的玻璃转换温度。
用这些材料,用图2和图3所示制造方法,分别制造本实施例和对比例的双面电路衬底。之后该实施例的产品A和对比例的产品B进行以下的热冲击试验,对比测试前后产品中通路孔部分的电阻值。
首先,从本实施例的产品A和对比例的产品B内侧形成的(通孔1e中的导电浆料1d构成的)通路孔中选出100个通路孔。之后,对这些通路孔进行热冲击试验,包括从-55℃至125℃的温度环境下交替受热冷却,每次经30分钟,重复50次。之后,把那些试验后的电阻值是试验前的电阻值的两倍的通路孔确定为有缺陷的通路孔,并对比这些通路孔的数量。
从试验结果看到,对比例产品B中有缺陷的通路孔数是20,而本实施例产品A中有缺陷的通路孔数是2。因此,与对比例产品B相比,本实施例产品A具有特别优异的实验结果。
因此,采用本实施例结构,可使导电浆料1d与布线层1c之间的粘接强度高于布线层1c与绝缘基片1a之间的粘接强度,结果,电路衬底甚至在接近正常使用状态的温度循环下也有高连接可靠性。
以下将说明造成该结果的原因。通常,那些有较低玻璃转换温度的树脂,在固化产品中的内部应力也较小,引起更大的粘接力。为此,通过提供上述结构(该结构中,导电粘接层1b的玻璃转换温度高于导电浆料1d中的树脂组分的玻璃转换温度),可使布线层1c与绝缘基片1a之间的粘接强度小于导电浆料1d与布线层1c之间的粘接强度。
在所建立的这种粘接强度的相对关系状态下,产生因绝缘基片1a与导电浆料1d的热膨胀差异引起的应力时,应力使布线层1c与绝缘基片1a之间的界面用作应力减轻部分。为此,应力被应力减轻部分的应力减轻作用吸收,因此,对布线层1c与导电浆料1d之间的粘接位置的影响也同样减小了。这就增强了布线层1c与导电浆料1d之间的粘接位置处的连接强度。
第2实施例
本实施例中,用导电粉和环氧树脂制成的固化产品作导电浆料1d,酰亚胺类粘接剂和环氧系粘接剂的混合物用作树脂粘接层1b。
因此,本实施例的特征是,使树脂粘接层1b中的环氧系粘接剂的含量小于导电浆料1d中的环氧系粘接剂的含量。这里,该双面电路衬底的基本结构类似于参见图2和3描述的双面电路衬底的基本结构,因此不再说明。
以下制造本实施例的对比例。即,用导电粉和环氧树脂构成的固化产品作导电浆料1d,与环氧系粘接剂的混合物用作树脂粘接层1b。而且,对比例中,使树脂粘接层1b中的环氧系粘接剂的含量等于导电浆料1d中的环氧系粘接剂的含量。
而且,用图2和3所示制造方法,用这些材料分别制造本实施例和对比例的双面电路衬底。之后,本实施例产品C和对比例产品D进行与第1实施例相似的热冲击试验,对比试验前后通路孔部分的电阻值。上述试验结果表明,对比例产品D中有缺陷的通路孔数是40,而本例产品C中有缺陷的通路孔数是4。因此,与对比例产品D相比,本例产品C有特别优异的试验结果。
以下说明造成该结果的原因。通常,已知道环氧树脂是有机树脂中有高粘接力的树脂。因此,通过采用本例的结构(使树脂粘接层1b中环氧类粘接剂的含量低于导电浆料1d中环氧类粘接剂的含量),与上述第1实施例相同地,使布线层1c与绝缘基片1a之间的粘接强度小于导电浆料1d与布线层1c之间的粘接强度。结果,电路衬底即使在接近正常使用状态的温度循环下也能有高连接可靠性。
第3实施例
图7是根据本发明第3实施例的多层电路衬底(图7中是4层)的横截面图。这里,该多层电路衬底与参见图1所述多层电路衬底的基本结构相似,因此,不再详述。
本实施例中,这种多层电路衬底中,构成导电浆料1d的导电粉4e和布线层1c假设在它们的接触界面处有以下结构,即,在导电粉4e与布线层1c之间的至少一个连接部分形成金属结合4f。
形成金属结合4f时,增强了其粘接位置处的粘接强度。为此,比较布线层1c与导电浆料1d之间的粘接位置(即形成金属结合4f的位置)的粘接强度和布线层1c与绝缘基片1a之间的粘接位置(即不形成金属结合4f的位置处)的连接强度时,产生了以下的关系。
由于增强了布线层1c与导电浆料1d之间的粘接位置处的粘接强度,与布线层1c与导电浆料1d之间的粘接强度相比,布线层1c与绝缘基片1a之间的连接强度较弱。
产生这种粘接强度的相对关系的结果是,以与上述第1和第2实施例中同样的方式,提高了本实施例中通路孔部分的电连接可靠性。
用以上参见图2至6描述的多层电路衬底的制造方法,例如按以下方式,可形成这种金属结合4f。
用13μm厚的聚酰亚胺膜作绝缘基片1a。而且,形成5μm厚的由酰亚胺系粘接剂制成的树脂粘接层1b作为粘接层1b。9μm厚的铜箔图形用作布线层1c。用这些材料,用参考图2至6描述的制造方法,制成多层电路衬底。该工艺中,图3B至6A所示步骤中的加压条件设定为200℃和150kg/cm2。
按上述方式,可制成本实施例的电路衬底,但是,本实施例的电路衬底的制造中,可能出现以下的麻烦。
不特别限定用作布线层1c(第1至第3布线层1c1至1c3)的诸如铜箔的导体箔。但是,通常在电路衬底的制造方法中,为了简化制造工艺中的控制,用那些表面上有抗氧层的导电箔。抗氧化层的实例包括有机防锈剂层,镀锌层,镀镍层等。
如果,有抗氧化层的导体箔用作第1至第3布线层1c1至1c3,那么在第1至第3布线层1c1至1c3与导电浆料1d之间插入抗氧化层。由此,抗氧化剂的存在就限制了金属结合4f形成。
而且,为了能构成本实施例的电路衬底,应消除抗氧化层对金属结合4f形成的抑制作用。最好用以下的参见图8描述的方法制造电路衬底。
这里,由于下述的电路衬底制造方法与图2和3所示电路衬底制造方法基本相似,图8中与图2和3中相似的部分用相同的标号表示,因此对它们不再详细说明。而且,下述的制造方法中,给出用于双面电路衬底制造的制造方法实例,但是,不用说,该制造方法也同样能用作多层电路衬底的制造方法。
首先,如图8A所示,在其两个表面上设有树脂粘接层1b的绝缘基片1a的两个表面上叠放分离膜2a。
之后,如图8B所示,第1支撑基片2b上预先形成第1布线层1c1。这里,要用的第1布线层1c1是具有至少在其从第1支撑基片2b上露出的表面(绝缘基片1a邻接的表面)上形成的抗氧化层1f的布线层。
之后,经图8A所示步骤制成的叠层膜2A1经以下处理。即,如图8B所示,剥离绝缘基片1a的一个表面侧的分离膜2a,且该绝缘基片1a叠放到设在第1支撑基片2b上的第1布线层1c1上。
之后,经图8B所示步骤制成的叠层膜2B1进行以下处理。即,用例如激光处理法的技术,在叠层膜2B1的预定位置形成通孔1e,如图8C所示。从剩余的分离膜2a一侧向绝缘基片1a形成通孔1e,直至通孔1e达到第1布线层1c1的表面为止。而且,形成的通孔1e与第1布线层1c1对准。以该方式形成通孔时,同时选择性地去掉在通孔1e的底部露出的抗氧化层1f。之后,如图8D所示,用刮板向通孔1e填充导电浆料1d。
之后,如图8E所示,从经图8D所示步骤制成的叠层膜2D1去掉剩余的分离膜2a。这时,预先制备铜箔1g,或者,制备其上形成有第2布线层1c2的第2支撑基片。这里,在图8E所示的步骤中,使用铜箔1g。为此,以下的说明中假定要用铜箔1g。
首先,铜箔1g叠放到绝缘基片1a上。之后,经上述步骤制成的叠层2E1被加热并沿绝缘基片1a的厚度方向加压。这使叠层膜2E构成一个整体,并在第1布线层1c1与导电浆料1d之间和铜箔1g与导电浆料1d之间形成金属结合1f(图8E和8F中未示出)。这就提高了第1布线层1c1与导电浆料1d之间和铜箔1g与导电浆料1d之间的粘接强度。该处理中,由于预先去掉了第1布线层1c1与导电浆料1d1之间存在的抗氧化层,所以在它们之间肯定形成金属结合4f,从而提高了粘接强度。
之后,如图8F所示,铜箔1g构图后变成第2布线层1c2,从叠层膜2E1去掉第1支撑基片2b,由此制成双面电路衬底2F。
第4实施例
图9是根据本发明第4实施例的多层电路衬底(图9中是4层)的横截面图。这里,由于多层电路衬底与参见图1所述的多层电路衬底的基本结构相似,所以对它不再说明。
本实施例的特征是,布线层1c与绝缘基片1a不接触的区域5f(以下叫不接触区)部分地形成在多层电路衬底中布线层1c与绝缘基片1a之间的接触处。
形成不接触区5f时,粘接位置的粘接强度减弱。为此,对比布线层1c和导电浆料1d之间的粘接位置(没形成不接触区5f)的粘接强度与布线层1c和绝缘基片1a之间的粘接位置(没形成不接触区5f)的粘接强度时,产生了以下的相对关系。
由于布线层1c和绝缘基片1a之间的粘接位置的粘接强度减弱,与布线层1c和导电浆料1d之间的粘接强度相比,布线层1c和绝缘基片1a之间的连接强度较弱。
产生这种粘接强度的相对关系的结果是,以与上述第1至第3实施例相同的方式,在本实施例中提高了通路孔部分的电连接可靠性。
例如,可用以下方式用参见图2至6描述的多层电路衬底的制造方法,形成不接触区5f。通过使在绝缘基片1a的两个表面上形成的树脂粘接层1b中含有溶剂等,可任意选择要在参见图3B和6A描述的加压步骤中使用的材料和加压条件,从而在树脂粘接层1b固化后,由于溶剂蒸发而在布线层1c和绝缘基片1a之间形成气泡。由此,在树脂粘接层1b中会形成不接触区5f。这里,在该步骤中可能出现的不接触区5f的形成,不仅在参见图3B和6A描述的叠层膜2E或2I的加压步骤中会出现,而且还会出现在分离膜2a叠放在其上设置有树脂粘接层1b的绝缘基片1a上的步骤中,如图2A所示。
第5实施例
图10是根据本发明第5实施例的多层电路衬底(图10中是4层)的横截面图。这里,由于多层电路衬底与参见图1所述多层电路衬底的基本结构相似,因此对它不再说明。
本实施例的特征是,用本实施例特别采用的导电浆料1d′作导电浆料,在布线层1c与绝缘基片1a之间的接触位置,在布线层1c与绝缘基片1a之间形成含未固化液态树脂组分的剩余树脂溶液区6f。
形成剩余树脂溶液区6f时,粘接位置的粘接强度减弱。为此,对比布线层1c和导电浆料1d′之间的粘接位置(没形成剩余树脂溶液区6f)的粘接强度和布线层1c和绝缘片1a之间粘接位置(未形成剩余树脂溶液区6f)的粘结强度,产生以下的相对关系。
由于布线层1c和绝缘基片1a之间的粘接位置的粘接强度减弱,与布线层1c和导电浆料1d′之间的粘接强度相比,布线层1c和绝缘基片1a之间的连接强度较弱。
产生这种粘接强度的相对关系的结果是,因与上述第1和第2实施例相同的方式,在本实施例中提高通路孔部分的电连接可靠性。
用例如参见图2至6所述的多层电路衬底的制造方法,能形成有这种剩余树脂溶液区6f的多层电路衬底。这种多层电路衬底的制造方法特征如下。
含任选的导电粉、液态环氧树脂和作为固化剂的粉状固化剂的导电浆料用作导电浆料1d′。这里,在参见图3B和6A所述的加压步骤的开始阶段(导电浆料1d′还没进行固化处理时),通常由于布线层1c的表面上少许不规则而在布线层1c与导电浆料1d′之间产生少许气泡孔。
当在已形成有间隙的状态下,对导电浆料1d′进行固化处理时,构成导电浆料1d′的液态环氧树脂经上述间隙流到绝缘基片1a上的树脂粘接层1b上。但是,由于粉状固化剂用作固化剂,所以,固化剂不会经气泡孔流到树脂粘接层1b上。因此,已流入树脂粘接层1b中的环氧树脂组分仍没固化,因此,形成了剩余树脂溶液区6f。
以下参照图11和12说明本实施例的电路衬底的具体制造方法。首先,参见图11说明第1制造方法。
这里,由于下述的电路衬底的制造方法与图2和3所示电路衬底的制造方法基本相似,图11中与图2和3中相同的部分用相同的数字表示,不再详述。而且,所给出的制造方法例在本例中用于制造双面电路衬底,但是,不用说,该制造方法同样能用于制造多层电路衬底。
首先,如图11A所示,把分离膜2a叠放在其两个表面上设有树脂粘接层1b的绝缘基片1a的两个表面上。
之后,如图11B所示,预先在第1支撑基片2b上形成第1布线层1c1。这时,对经图11A所示步骤制成的叠层膜2A2进行以下工艺。即,剥离绝缘基片1a的一个表面侧上的分离膜2a,该绝缘基片1a叠放到第1支撑基片2b上设置的第1布线层1c1上。
之后,用诸如激光处理法的技术,在叠层膜2B2中的预定位置形成通孔1e,如图11C所示。从剩余的分离膜2a一侧向绝缘基片1a形成通孔1e,直到通孔1e达到第1布线层1c1的表面为止。而且,形成的通孔1e与第1布线层1c1对准。
之后,如图11D所示,用刮板10向通孔1e填充导电浆料1d′。含任选的导电粉、液态环氧树脂和作为固化剂的粉状固化剂的导电浆料用作导电浆料1d′。
之后,如图11E所示,从经图11D所示的步骤制成的叠层2D2上去掉剩余的分离膜2a。这里,预先,制备铜箔1g,或者,制备其上形成有第2布线层1c2的第2支撑基片。这里,图11E所示步骤中用铜箔1g,为此,以下的说明中,假设要用铜箔1g。
首先,把铜箔1g叠放到绝缘基片1a上,之后,将经上述步骤制成的叠层2E2加热并沿绝缘层1a的厚度方向加压。把2E2热压成一整体,第1布线层1c1和导电浆料1d′之间以及铜箔1g和导电浆料1d′之间形成粘接,以建立电连接。这里,该工艺中,第1布线层1c1与导电浆料1d′之间以及铜箔1g与导电浆料1d′之间可形成金属结合4f。因此,能提高它们之间的粘接强度。
进行导电浆料1d′的固化处理时会出现以下情况,即,由于布线层1c1和铜箔1g的表面上的少许不规则性,会使第1布线层1c与导电浆料1d′之间以及铜箔1g与导电浆料1d′之间产生少许气泡孔。在形成有这种间隙的状态下对导电浆料1d′进行固化处理时,构成导电浆料1d’的液态环氧树脂经上述间隙流到绝缘基片1a上的树脂粘接层1b上。但是,由于粉状固化剂用作固化剂,所以,固化剂不会经气泡孔流到树脂粘接层1b上。为此,流到树脂粘接层1b中的环氧树脂组分仍未固化,因而在绝缘基片1a与第1布线层1c1之间的界面处和在绝缘基片1a与铜箔1g之间的界面处在导电浆料1d′附近形成剩余树脂溶液区5f。
这里,在图11D所示的用导电浆料1d′填充通孔1e的步骤中,在第1布线层1c1上形成一定程度的剩余树脂溶液区5f。
之后,如图8F所示,铜箔1g经构图形成第2布线层1c2之后,从叠层膜2E去掉第1支撑基片2b,制成双面电路衬底2F。
以下将说明本实施例的第2制造方法。
首先,如图12A所示,制备作为可压缩的绝缘基片的实例的半固化片基片(以下叫半固化片基片)1a′。分离膜2a叠放在该半固化片基片1a′的两个表面上。
之后,用诸如激光处理法的技术在半固化片基片1a′中的预定位置形成通孔1e′,如图12B所示。之后,用刮板10向通孔1e′填充导电浆料1d′。含任选的导电粉、液体环氧树脂和作为固化剂的粉状固化剂的导电浆料用作导电浆料1d′。
之后,如图12C所示,从半固化片基片1a′的两个表面剥离去掉分离膜2a。
之后,如图12D所示,铜箔1g叠放到半固化片基片1a′的两个表面上。之后,对半固化片基片1a′和铜箔1g加热并沿半固化片基片1a′的厚度方向加压,使半固化片基片1a′和铜箔1g热压成一个整体,形成铜箔1g与导电浆料1d′之间的粘接,由此建立电连接。
对导电浆料1d′进行固化处理时,半固化片基片1a′与铜箔1g之间的界面处在导电浆料1d′附近形成剩余树脂溶液区5f。能形成剩余树脂溶液区5f的原因与本实施例的第1制造方法中所述原因相同。
之后,如图12E所示,铜箔1g经构图处理变成第1和第2布线层1c1,1c2。由此制成双面电路衬底2F。
如果要用双面电路衬底2F构成多层电路衬底,那么,在双面电路衬底2F的两个表面上顺序形成半固化片基片1a′,如图12F所示,之后,形成穿过该半固化片基片1a′的通孔1e′。在与第1和第2布线层1c1,1c2对准的位置形成通孔1e′。之后,通孔1e′填入导电浆料1d′。
之后,预先制备铜箔1g,或者,制备其上形成有第3和第4布线层1c3,1c4的第3或第4支撑基片。这里,图12F所示的步骤中,用铜箔1g。为此,以下的说明中假设用铜箔1g。
之后,制成的铜箔1g叠放到叠置在双面电路衬底2F的两个表面上的各半固化片基片1a′上。之后,沿半固化片基片1a′的厚度方向加热加压双面电路衬底2F、半固化片基片1a′和铜箔1g,使它们构成一个整体。在该工艺中,在半固化片基片1a′和铜箔1g之间的界面处在导电浆料1d′附近形成剩余树脂溶液区5F。
之后,如图12G所示,铜箔1g经构图处理,形成第3和第4布线层1c3,1c4,由此制成多层电路衬底。
第6实施例
图13是根据本发明第6实施例的多层(图13中是4层)电路衬底的横截面图。这里,由于该多层电路衬底与参见图1所述的多层电路衬底的基本结构相似,因此以下不再说明。
本实施例的特征是,多层电路衬底中,布线层1c和导电浆料1d有在它们之间的接触区内沿绝缘区1a的厚度方向凸出到里边和外边的部分7f(以下叫做不规则区)。
形成不规则区7f时,由于导电浆料1d进入布线层1c的粘接位置而产生固定作用,而且,促进了第3优选实施例中所述的金属结合,所以增强了它的粘接强度。为此,对比布线层1c和导电浆料1d之间形成不规则区7f的粘接位置处的粘接强度与布线1c和绝缘基片1a之间的粘接位置处(没形成不规则区7f)的粘接强度和布线层1c和绝缘基片1a之间的粘接位置(没形成不规则区7f)的粘接强度时,产生了以下的相对关系。
由于提高了布线层1c和导电浆料1d之间的粘接位置处的粘接强度,与布线层1c和导电浆料1d之间的粘接强度相比,布线层1c与绝缘基片1a之间的连接强度变得较弱。
产生这种粘接强度的相对关系的结果是,以与第1和第2实施例相同的方式,在本实施例中提高了通路孔部分的电连接可靠性。
按以下方式,用以下参见图2至6所述的多层电路衬底的制造方法,能制成有这种不规则区的多层电路衬底。
首先,用与第1实施例提到的例子相似的材料,用图2和3所示的制造方法制造双面电路衬底。之后,在制成的双面电路衬底中,加压时通孔附近的压缩比增加。为此,在导电浆料1d和布线层1c之间的接触位置,构成布线层1c的导体箔(如铜箔等)升高,由此形成不规则区7f。
用按该方式形成的有不均区7f的双面电路衬底,用图4至6所示制造方法可制成多层电路衬底。工艺中,双面电路衬底和绝缘基片层相互对准,使已形成的不规则区7f与要叠放的另一绝缘基片1a的导电浆料1d接触。这样形成的多层电路衬底示于图13中。
第7实施例
由于本实施例的多层电路衬底与参见图1所述的多层电路衬底的基本结构相似,因此对它不再说明。
本实施例的特征是,图1所示的多层电路衬底中,通孔1e壁表面上的导电浆料1d与绝缘基片1a之间的粘接强度设定如下。
比较在基片厚度方向上的导电浆料1d的张力强度与通孔1e壁表面上导电浆料1d和绝缘基片1a之间的粘接强度,导电浆料1d与绝缘基片1a之间的粘接强度比导电浆料1d的张力强度更小。
这种张力强度与粘接强度之间的相对关系产生的结果是,以与上述第1和第2实施例相同的方式,在本实施例中提高了通路孔部分的电连接可靠性。
以下将说明其原因。按上述方式建立张力强度与粘接强度的相对关系,出现以下情况。产生因绝缘基片1a与导电浆料1d之间的热膨胀差异引起的应力时,首先,应力使通孔1e的壁表面上的导电浆料1d与绝缘基片1a之间的界面用作应力减轻部分。为此,该应力减轻部分引起的这种应力减轻作用吸收应力,因此,同样减轻了应力对布线层1c与导电浆料1d之间的粘接位置的影响。这就增强了布线层1c和导电浆料1d之间粘接位置的连接强度,所以,即使在接近正常使用状态的温度循环下,电路衬底也有高连接可靠性。
按以下方式,用以下参见图2至6所述的多层电路衬底的制造方法,能制成这种多层电路衬底。
在绝缘基片1a中形成通孔1e后,如图2C和4C所示,通孔1e的壁表面经镜面抛光处理,减弱了通孔1e壁表面上导电浆料1d和绝缘基片1a之间的粘接强度,由此形成张力强度与粘接强度之间上述的相对关系。
或者,也可以在通孔1e形成后,在通孔1e的壁表面上加诸如树脂的不导电物质,形成上述的张力强度与粘接强度之间的相对关系。
上述的第1至第7实施例中,双面电路衬底和作为多层电路衬底的4层电路衬底都只是本发明的实例,但本发明不限于这些实例,不用说,本发明也能用于有不同层数的其它类型的多层电路衬底。
而且,制造方法也不限于图2至6所示的方法,同样地,也能用在现有技术描述部分中所述的方法。
而且,上述第1至第7实施例中,所给出的导电浆料1d是以IVH中的导体为例,但是,本发明中的导体不只限于这种导电浆料,通过加压能获得电连接的这类IVH连接剂,如金、银、铜、镍、铂、铅、锡、铟、或铋等金属制成的通路孔均能使用,没有任何特别的限制。
因此,每个实施例中的电路衬底中,通过减小布线层与IVH中的导体之间的不接触位置的应力,能制成甚至在温度循环下也能保证有高连接可靠性的电路衬底。
尽管已结合优选实施例详细描述了发明,但是,在不脱离所附权利要求书要求中的发明精神和发明范围的情况下,还能用各种方式组合和配置优选实施例中用的各种元件。
Claims (2)
1、一种电路衬底,包括:
绝缘基片;
设在所述绝缘基片上的多个布线层;和
设在所述绝缘基片内、用于使所述绝缘基片的中间层中的上述多个布线层之间电连接的导体;
其中,所述布线层和导体之间的粘接强度大于所述布线层和所述绝缘基片之间的粘接强度,且
所述导体含有树脂组分,该树脂组分的玻璃转换温度低于构成所述绝缘基片表面位置的树脂组分的玻璃转换温度。
2、一种电路衬底,包括:
绝缘基片;
设在所述绝缘基片上的多个布线层;和
设在所述绝缘基片内、用于使所述绝缘基片的中间层中的上述多个布线层之间电连接的导体;
其中,所述布线层和导体之间的粘接强度大于所述布线层和所述绝缘基片之间的粘接强度,且
所述绝缘基片和所述导体含有热固性环氧树脂组分,所述导体中的热固性环氧树脂的含量高于所述绝缘基片中的热固性环氧树脂的含量。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000370406 | 2000-12-05 | ||
JP370406/2000 | 2000-12-05 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011428937A Division CN1268180C (zh) | 2000-12-05 | 2001-12-05 | 电路衬底 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1681372A true CN1681372A (zh) | 2005-10-12 |
Family
ID=18840309
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011428937A Expired - Fee Related CN1268180C (zh) | 2000-12-05 | 2001-12-05 | 电路衬底 |
CNA2005100651893A Pending CN1681371A (zh) | 2000-12-05 | 2001-12-05 | 电路衬底 |
CNA2005100651906A Pending CN1681372A (zh) | 2000-12-05 | 2001-12-05 | 电路衬底 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011428937A Expired - Fee Related CN1268180C (zh) | 2000-12-05 | 2001-12-05 | 电路衬底 |
CNA2005100651893A Pending CN1681371A (zh) | 2000-12-05 | 2001-12-05 | 电路衬底 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6930395B2 (zh) |
EP (1) | EP1213952A3 (zh) |
CN (3) | CN1268180C (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4093186B2 (ja) | 2004-01-27 | 2008-06-04 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP5114858B2 (ja) * | 2006-03-28 | 2013-01-09 | 富士通株式会社 | 多層配線基板およびその作製方法 |
KR20090003880A (ko) * | 2007-07-05 | 2009-01-12 | 삼성전기주식회사 | 매립패턴 기판 및 그 제조 방법 |
US8193092B2 (en) | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
US8253033B2 (en) * | 2007-09-03 | 2012-08-28 | Panasonic Corporation | Circuit board with connection layer with fillet |
JP4616927B1 (ja) * | 2010-02-25 | 2011-01-19 | パナソニック株式会社 | 配線基板、配線基板の製造方法、及びビアペースト |
JP4713682B1 (ja) * | 2010-02-25 | 2011-06-29 | パナソニック株式会社 | 多層配線基板、及び多層配線基板の製造方法 |
JP4795488B1 (ja) * | 2011-01-18 | 2011-10-19 | パナソニック株式会社 | 配線基板、配線基板の製造方法、及びビアペースト |
JP2012209148A (ja) * | 2011-03-30 | 2012-10-25 | Sony Corp | 導電性粒子、導電性ペースト、及び、回路基板 |
US8723049B2 (en) | 2011-06-09 | 2014-05-13 | Tessera, Inc. | Low-stress TSV design using conductive particles |
CN103167738B (zh) * | 2011-12-15 | 2015-07-22 | 北大方正集团有限公司 | 一种金属图形的制作方法以及金属图形半成品板 |
CN104201164B (zh) * | 2014-08-27 | 2019-01-15 | 佳禾智能科技股份有限公司 | 一种三维集成电路组件及其制备方法 |
TWI752820B (zh) * | 2021-02-08 | 2022-01-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4714570A (en) * | 1984-07-17 | 1987-12-22 | Matsushita Electric Industrial Co., Ltd. | Conductor paste and method of manufacturing a multilayered ceramic body using the paste |
JPH04169002A (ja) * | 1990-11-01 | 1992-06-17 | Matsushita Electric Ind Co Ltd | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 |
JP3004071B2 (ja) * | 1991-04-16 | 2000-01-31 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
JPH0567869A (ja) | 1991-09-05 | 1993-03-19 | Matsushita Electric Ind Co Ltd | 電装部品接合方法並びにモジユール及び多層基板 |
JP2601128B2 (ja) | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
US5439164A (en) | 1992-06-05 | 1995-08-08 | Matsushita Electric Industrial Co., Ltd. | Methods for joining copper or its alloys |
JPH0745950A (ja) * | 1993-07-30 | 1995-02-14 | Sumitomo Metal Ind Ltd | 薄膜多層回路基板 |
US5459368A (en) * | 1993-08-06 | 1995-10-17 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device mounted module |
DE69417684T2 (de) | 1993-10-29 | 1999-09-09 | Dai-Ichi Kogyo Seiyaku Co. | Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung |
JP3286651B2 (ja) * | 1993-12-27 | 2002-05-27 | 株式会社住友金属エレクトロデバイス | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 |
JPH0936152A (ja) * | 1995-07-19 | 1997-02-07 | Toshiba Corp | 樹脂封止型半導体装置の製造方法 |
KR100280298B1 (ko) * | 1995-11-17 | 2001-02-01 | 니시무로 타이죠 | 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의 제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법 |
JP3197213B2 (ja) * | 1996-05-29 | 2001-08-13 | 松下電器産業株式会社 | プリント配線板およびその製造方法 |
JP3347583B2 (ja) * | 1996-05-30 | 2002-11-20 | 京セラ株式会社 | 配線基板の実装構造 |
US6143116A (en) * | 1996-09-26 | 2000-11-07 | Kyocera Corporation | Process for producing a multi-layer wiring board |
JP3740225B2 (ja) * | 1996-09-30 | 2006-02-01 | 京セラ株式会社 | 配線基板の実装構造 |
US6027791A (en) * | 1996-09-30 | 2000-02-22 | Kyocera Corporation | Structure for mounting a wiring board |
JP3420447B2 (ja) * | 1996-10-30 | 2003-06-23 | 京セラ株式会社 | 配線基板の実装構造 |
JP3961092B2 (ja) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
SG86345A1 (en) | 1998-05-14 | 2002-02-19 | Matsushita Electric Ind Co Ltd | Circuit board and method of manufacturing the same |
JP2000068620A (ja) | 1998-08-25 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 回路基板及びその製造方法 |
US20020005247A1 (en) * | 1999-02-08 | 2002-01-17 | Teresita Ordonez Graham | Electrically conductive paste materials and applications |
JP2001053112A (ja) * | 1999-08-17 | 2001-02-23 | Mitsubishi Electric Corp | 回路基体の接続方法および複合回路基体 |
-
2001
- 2001-12-03 US US09/998,327 patent/US6930395B2/en not_active Expired - Fee Related
- 2001-12-03 EP EP01128763A patent/EP1213952A3/en not_active Withdrawn
- 2001-12-05 CN CNB011428937A patent/CN1268180C/zh not_active Expired - Fee Related
- 2001-12-05 CN CNA2005100651893A patent/CN1681371A/zh active Pending
- 2001-12-05 CN CNA2005100651906A patent/CN1681372A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1364049A (zh) | 2002-08-14 |
CN1681371A (zh) | 2005-10-12 |
CN1268180C (zh) | 2006-08-02 |
US6930395B2 (en) | 2005-08-16 |
EP1213952A3 (en) | 2004-06-30 |
EP1213952A2 (en) | 2002-06-12 |
US20020066961A1 (en) | 2002-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1204789C (zh) | 绝缘片和多层布线基板及其制造方法 | |
CN1189068C (zh) | 多层印刷电路板及其制造方法 | |
CN1268180C (zh) | 电路衬底 | |
CN1116790C (zh) | 印刷电路板和电子元件组合件及其制造方法 | |
CN1182766C (zh) | 经表面加工的电沉积铜箔及其制造方法和用途 | |
CN1157105C (zh) | 内装电路器件组件及其制造方法 | |
CN1578589A (zh) | 中间连接用配线基材、多层配线基板以及其制造方法 | |
CN1261007C (zh) | 线路板及其制造方法 | |
CN1053081C (zh) | 生产多层印刷电路板的方法 | |
CN1184868C (zh) | 制造多层电路板组件的方法 | |
CN1181716C (zh) | 带锚定焊盘的多层陶瓷衬底及其制造方法 | |
CN1101126C (zh) | 布线板及其制造方法 | |
CN1247698C (zh) | 树脂组合物 | |
CN1264388C (zh) | 树脂板及其应用 | |
CN1946270A (zh) | 印制线路板、多层印制线路板及其制造方法 | |
CN1835654A (zh) | 配线基板及其制造方法 | |
CN1379616A (zh) | 多层线路板及其制造方法 | |
CN101069459A (zh) | 多层印刷线路基板及其制造方法 | |
CN1414822A (zh) | 预浸料坯和电路基板以及它们的制造方法 | |
CN1882224A (zh) | 配线基板及其制造方法 | |
CN1787212A (zh) | 半导体叠层微型组件及其制造方法 | |
CN1106188A (zh) | 印刷电路板及其制造方法 | |
CN1835661A (zh) | 配线基板的制造方法 | |
CN1300180A (zh) | 芯片安装、电路板、数据载体及制造方法和电子元件组件 | |
CN1543291A (zh) | 电子部件内置模块及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |