CN1638281A - 半导体电路 - Google Patents

半导体电路 Download PDF

Info

Publication number
CN1638281A
CN1638281A CNA2004100970930A CN200410097093A CN1638281A CN 1638281 A CN1638281 A CN 1638281A CN A2004100970930 A CNA2004100970930 A CN A2004100970930A CN 200410097093 A CN200410097093 A CN 200410097093A CN 1638281 A CN1638281 A CN 1638281A
Authority
CN
China
Prior art keywords
signal
switch element
voltage
thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100970930A
Other languages
English (en)
Other versions
CN100375390C (zh
Inventor
神原实
角忍
山本卓已
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1638281A publication Critical patent/CN1638281A/zh
Application granted granted Critical
Publication of CN100375390C publication Critical patent/CN100375390C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明的半导体电路中的电平位移电路具备：输入段的转换电路，其输入具有第一电压振幅的输入信号，且输出该输入信号的反转信号；输出段的转换电路，其至少输入所述输入段的转换电路的输出信号，且输出具有比第一电压振幅大的第二电压振幅的第二信号；和自举电路部，将所述输入信号和所述输出信号的电位差作为电压成分保持，将向所述输出段的转换电路输入的信号电压的电压值升压，所述电平位移电路的各个电路被构成为至少具有使用半导体层的薄膜晶体管作为开关元件，该半导体层由非晶体硅构成。

Description

半导体电路
技术领域
本发明涉及一种在由开关元件构成的半导体电路中的电平位移电路，以及具有该电平位移电路的信号输出电路，特别涉及一种电平位移电路以及具有该电平位移电路的信号输出电路，该电平位移电路可以适用于设计作为图像显示装置和图像读取装置的周边电路的驱动电路的输出部。
背景技术
以前，在设计作为图像显示装置或图像读取装置的周边电路的驱动电路的输出部的信号输出电路中，使用变换输入信号为电压振幅不同的驱动信号的电平位移电路，以生成具有规定电压振幅的驱动信号电压，其用于驱动图像显示装置的显示象素的驱动晶体管和图像读取装置的读取象素的光电传感器。
在这样的驱动电路中，为了对应于驱动电路的IC芯片化，显示面板和传感器面板的基板的一体形成，由薄膜晶体管构成的电路构造是适用的，在该情况下，即使在包含电平位移电路的信号输出电路中，由薄膜晶体管构成的电路构造也是适用的。
图5为表示现有技术中的电平位移电路的一个构造例的等价电路图。
现有技术中的电平位移电路具有，例如，如图5所示，串联连接输入侧的CMOS转换器和输出侧的CMOS转换器的电路构造(在图中，前段的CMOS转换器的输出接点和后段的CMOS转换器的输入接点连接的电路)，该输入侧的CMOS转换器为：在由高电位电源供给的高电位电压Vdd和由低电位电源供给的低电位电压Vss之间，相互串联连接p通道型薄膜晶体管Tp101和n通道型薄膜晶体管Tn102的电流路的转换器，该输出侧的CMOS转换器为：在由高电位电源供给的高电位电压Vdd和由低电位电源供给的低电位电压Vss之间，相互串联连接p通道型薄膜晶体管Tp103和n通道型薄膜晶体管Tn104的电流路的转换器。
在这样的电平位移电路中，通过向输入端子Tin供给具有规定电压振幅的输入信号IN，能够从输出端子Tout输出具有比所述输入信号IN大的电压振幅的输出信号OUT，构成输入侧的CMOS转换器的薄膜晶体管Tp101和Tn102的各门端子皆连接至该输入端子Tin，该输出端子被设计在构成输出侧的CMOS转换器的薄膜晶体管Tp103和Tn104的连接接点上。在此，特别是通过适当地设定构成输出侧的CMOS转换器的薄膜晶体管Tp103和Tn104每一个的晶体管尺寸(通道尺寸)，输出信号OUT的电压振幅能够任意地设定。
此外，作为构成具有包含这样的电平移位电路的信号输出电路的驱动电路的各薄膜晶体管，通常可以适用使用了由多晶体硅构成的半导体层的薄膜晶体管(以下，记为“多晶体硅薄膜晶体管”)或使用了由非晶体硅构成的半导体层的薄膜晶体管(以下，记为“非晶体硅薄膜晶体管”)。
但是，如现有技术所示的电平位移电路中，存在如下所示的问题。
即，在将上述的电平位移电路适用于图像显示装置和图像读取装置的驱动电路的输出部的信号输出电路的情况下，必须生成具有电压振幅的驱动电压(驱动信号)，该电压振幅与图像显示装置的显示象素(显示面板)和图像读取装置的读取象素(传感器面板)的规格相对应。在此，根据图像显示装置和图像读取装置，为了驱动显示象素和读取象素，例如需要在信号输出电路的电平位移电路中生成并输出具有例如数十V程度的电压振幅的驱动信号。
然而，在使用多晶体硅薄膜晶体管构成包含信号输出电路的驱动电路的情况下，因为使导通电流比较大且电子移动度比较大，可以得到具有比较好的动作速度的信号输出电路，但是在该信号输出电路的电平位移电路中，由于多晶体硅薄膜晶体管的绝缘耐压比较低，不能承受如上所述的数十V的电压振幅(电压变化)，存在可能发生元件破坏的问题。
另一方面，在使用非晶体硅薄膜晶体管构成包含信号输出电路的驱动电路的情况下，与使用多晶体硅薄膜晶体管的情况相比，由于非晶体硅薄膜晶体管的绝缘耐压比较高，在信号输出电路的电平位移电路中，抑制对于上述数十V的电压变化可以抑制元件破坏的发生，但是存在由于元件阻抗(通道阻抗)比较高导通电流小和由于电子移动度低信号输出电路的动作速度慢的问题。
发明内容
本发明具有以下优点：在被构成为具有薄膜晶体管的电平位移电路和包含电平位移电路的信号输出电路中，即使在生成具有比较大的电压振幅的输出信号的情况下，在具有适度的动作速度的同时，可以设定比较高的绝缘耐压，也能够输出具有适当的电压范围的输出信号。
为了实现上述优点，本发明的电平位移电路，将具有第一电压振幅的第一信号转换为具有比第一电压振幅大的第二电压振幅的第二信号，并输出，其具备由至少一个具有单一通道极性的薄膜晶体管作为开关元件构成的输入段的转换电路，输出段的转换电路和自举电路部，该薄膜晶体管使用由非晶体硅构成的半导体层。输入段的转换电路具有两个输入端子，所述第一信号输入任一所述输入端子，所述第一信号的反相信号输入另一所述输入端子，生成第一信号的反转信号并输出。输出段的转换电路具有两个输入端子和一个输出端子，所述第一信号输入任一所述输入端子，所述反转信号输入另一所述输入端子，生成第二信号并输出至所述输出端子。自举电路部设置于所述输出段的转换电路的一个所述输入端子和所述输出端子之间，保持作为电压成分的所述第一信号和所述第二信号的电位差，升压输入至所述输出段的转换电路的一个所述输出端子的信号电压的电压值。
所述输入段的转换电路具备串联连接第一电源电压和第二电源电压间的电流通路的第一开关元件和第二开关元件。所述第一开关元件的控制端子连接至另一个所述输入端子，输入所述第一信号的反相信号。所述第二开关元件的控制端子连接至一个所述输入端子，输入第一信号。第一开关元件和第二开关元件的连接点输出所述反转信号。
所述输出段的转换电路具备串联连接第一电源电压和第二电源电压之间的电流通路的第三开关元件和第四开关元件。第三开关元件的控制端子连接至另一个所述输入端子，输入所述第一信号。第四开关元件的控制端子连接至一个所述输入端子，输入所述反转信号。所述第三开关元件和所述第四开关元件的连接点连接至所述输出端子，输出所述输出信号。
所述自举电路部设置在所述输出段的转换电路的所述第三开关元件的控制端子与该第三开关元件和所述第四开关元件的连接点之间。该自举电路部具备保持所述电压成分的电容元件，和第五开关元件，其电流通路的一端连接至第三开关元件的控制端子，防止保存在所述电源元件中的电荷移动。例如，所述电容元件为寄生电容，其形成在第三开关元件的控制端子和电流端子之间。所述第五开关元件的电流通路的另一端被输入所述第一信号，其控制端子连接至第一电源电压。
为了实现上述优点，本发明的信号输出电路，生成具有规定电压振幅的输出信号，并输出，其具备：信号生成部，生成具有第一电压振幅的第一信号，和信号输出部，将所述第一信号转换为具有比第一电压振幅大的第二电压振幅的第二信号，并输出。所述信号生成部具有至少一个薄膜晶体管，作为开关元件，该薄膜晶体管使用由多晶体硅构成的半导体层，所述信号输出部具有至少一个薄膜晶体管，作为开关元件，该薄膜晶体管使用由非晶体硅构成的半导体层。所述信号输出部具备：输入段的转换电路，具有两个输入端子，所述第一信号输入任一所述输入端子，所述第一信号的反相信号输入另一所述输入端子，生成第一信号的反转信号并输出；输出段的转换电路，具有两个输入端子和一个输出端子，所述第一信号输入任一所述输入端子，所述反转信号输入另一所述输入端子，生成第二信号并输出至所述输出端子；和自举电路部，设置于所述输出段的转换电路的一个所述输入端子和所述输出端子之间，保持作为电压成分的所述第一信号和所述第二信号的电位差，升压输入至所述输出段的转换电路的一个所述输出端子的信号电压的电压值。
所述输入段的转换电路具备串联连接第一电源电压和第二电源电压间的电流通路的第一开关元件和第二开关元件。所述第一开关元件的控制端子连接至另一个所述输入端子，输入所述第一信号的反相信号。所述第二开关元件的控制端子连接至一个所述输入端子，输入第一信号。第一开关元件和第二开关元件的连接点输出所述反转信号。
所述输出段的转换电路具备串联连接第一电源电压和第二电源电压之间的电流通路的第三开关元件和第四开关元件。第三开关元件的控制端子连接至另一个所述输入端子，输入所述第一信号。第四开关元件的控制端子连接至一个所述输入端子，输入所述反转信号。所述第三开关元件和所述第四开关元件的连接点连接至所述输出端子，输出所述输出信号。
所述自举电路部设置在所述输出段的转换电路的所述第三开关元件的控制端子与该第三开关元件和所述第四开关元件的连接点之间。所述自举电路部具备保持所述电压成分的电容元件，和第五开关元件，其电流通路的一端连接至第三开关元件的控制端子，防止保存在所述电源元件中的电荷移动。例如，所述电容元件为寄生电容，其形成在第三开关元件的控制端子和电流端子之间。所述第五开关元件的电流通路的另一端被输入所述第一信号，其控制端子连接至第一电源电压。
所述第一电源电压为高电位电压，所述第二电源电压为低电位电压，所述第三至第五开关元件为薄膜晶体管，这些薄膜晶体管使用由p通道型非晶体硅半导体层构成的半导体层。或者，所述第一电源电压为低电位电压，所述第二电源电压为高电位电压，所述第三至第五开关元件为薄膜晶体管，这些薄膜晶体管使用由p通道型非晶体硅半导体层构成的半导体层。
附图说明
图1是表示本发明的电平位移电路的第一实施方式的等价电路图。
图2是表示在本实施方式的电平位移电路的各端子和接点中的信号电压变化的模拟结果。
图3是表示第一实施方式的电平位移电路的其它电路构造例的等价电路图。
图4A，B是表示本发明的电平位移电路的第二实施方式的等价电路图。
图5是表示现有技术的电平位移电路的一个构造例的等价电路图。
具体实施方式
以下，基于附图所示的实施方式，说明依照本发明的电平位移电路以及具有该电平位移电路的信号输出电路。
<第一实施方式>
图1是表示依照本发明的电平位移电路的第一实施方式的等价电路图。
在该图中，对于与上述的现有技术所示的电平位移电路相同的结构，使用相似的或者相同的标号，进行说明。
如图1所示，例如，依照本实施例的电平位移电路10具备n通道型薄膜晶体管(第1开关元件)Tr11，n通道型薄膜晶体管(第2开关元件)Tr12，n通道型薄膜晶体管(第5开关元件)Tr15，n通道型薄膜晶体管(第3开关元件)Tr13，n通道型薄膜晶体管(第4开关元件)Tr14，连接在接点N12和接点N13之间的电容器(电容元件)Cbs和连接至接点N13的输出端子Tout。薄膜晶体管Tr11连接至加有高电位电压(第1电源电压)Vdd的电压端子Tvd和接点N11之间的电流通路(源—漏端子)，且其控制端子(门端子)连接至加有输入信号(第1信号)IN+的反相信号(输入信号IN-)的输入端子Tina。薄膜晶体管Tr12连接至接点N11和加有低电位电压(第2电源电压)Vss的电压端子Tvs之间的电流通路，且其控制端子连接至加有输入信号IN+的输入端子Tinb。薄膜晶体管Tr15连接至输入端子Tinb和接点N12之间的电流通路，且其控制端子连接至电压端子Tvd。薄膜晶体管Tr13连接至电压端子Tvd和接点N13(输出端子Tout)之间的电流通路，且其控制端子连接至接点N12。薄膜晶体管Tr14连接至接点N13和电压端子Tvs之间的电流通路，且其控制端子连接至接点N11。
即，在依照本实施方式的电平位移电路中，薄膜晶体管Tr11以及Tr12构成输入段的转换电路，其串联连接在高电位电压Vdd和低电位电压Vss之间，将输入信号IN+的反相信号(输入信号IN-)加到薄膜晶体管Tr11的控制端子，且同时将输入信号IN+加到薄膜晶体管Tr12的控制端子。
此外，薄膜晶体管Tr13以及Tr14构成输出段的转换电路，其串联连接在高电位电压Vdd和低电位电压Vss之间，将接点N12的电位加到薄膜晶体管Tr13的控制端子，同时将接点N11的电位(为输入段的转换电路的输出电位，形成输入信号IN+的反转信号；如后所述，形成接点N12的电位的大约反相)加到薄膜晶体管Tr14的控制端子。
在此，例如，每个薄膜晶体管Tr11-Tr15由使用半导体层的薄膜晶体管构成，形成在单一的绝缘性基板上，该半导体层由非晶体硅构成。
接下来，说明具有上述电路构造的电平位移电路的动作。
图2是表示在依照本实施方式的电平位移电路的各个端子和接点处信号电压变化的模拟结果。
在此，说明了：在上述的电平位移电路10A中，将高电位电压Vdd设定为+15V，将低电位电压Vss设定为-18V，并通过上述电平位移电路10A，将具有0-15V的电压振幅(第1电压振幅)的输入信号IN+转换为具有-15V——+15V的电压振幅(第2电压振幅)的输出信号OUT，并输出的情况。
首先，在对于输入段的转换电路，说明其动作特性时，如图2所示，在将作为输入信号IN+的高电平(＝+15V)输入至输入端子Tinb的同时，在将成为输入信号IN+的反相的低电平(＝0V)的输入信号IN-输入至输入端子Tina时，图1所示的电平位移电路10A的薄膜晶体管Tr12做接通动作，同时薄膜晶体管Tr11做关闭动作。通过这样，接点N11通过薄膜晶体管Tr12与电压端子Tvs(低电位电压Vss＝-18V)连接，即使薄膜晶体管Tr12的导通阻抗(接通阻抗)分得高电压，该电位Vn11被设定为具有足够低的信号电压(大概-13V)的低电平
一方面，如果将作为输入信号IN+的低电平(＝0V)输入至输入端子Tinb，且同时将高电平(＝+15V)的输入信号IN-输入至输入端子Tina，该输入信号IN-为输入信号IN+的反相，薄膜晶体管Tr11接通，且同时薄膜晶体管Tr12关闭。这样，虽然薄膜晶体管Tr11的导通阻抗(接通阻抗)分去了高的电压，通过薄膜晶体管Tr1 1连接至电压端子Tvd(高电位电压Vdd＝-18V)的接点N11的电位Vn11被设定为高电平。在此，在非晶体硅薄膜晶体管的电路特性中，连接至高单位电压Vdd侧的薄膜晶体管Tr11的导通阻抗比较大，将该导通阻抗设定为小的是困难的，所以如图2所示，接点N11的电位Vn11为高电平，约为+3-+4V的非常低的电压。
这样，在图1所示的电平位移电路10A中，输入段的转换电路(薄膜晶体管Tr11，Tr12)的输出电压(接点N11的电位Vn11)在高电平侧很低，不具有足够的电压振幅。因此，在本实施方式中，如下所示，通过将输出段的转换电路的输出电压输入(加到)输出段的转换电路，在生成与输入信号同相的输出信号的同时，增大其电压振幅。
即，在输出段的转换电路中，当上述输入段的转换电路的输出电平(接点N11的电位Vn11)为高电平(约为+3-+4V)时，薄膜晶体管Tr14接通，接点N13(输出端子Tout)通过薄膜晶体管Tr14与电压端子Tvs(低电位电压Vss＝-18V)连接，虽然薄膜晶体管Tr14的导通阻抗分去了高的电压，该电位(输出信号OUT)被设定为期望的信号电压(期望的电压振幅-15V——+15V的下限侧的电压是-15V；低电平)。
在此，在输出段的转换电路中，因为通过薄膜晶体管Tr15，将输入信号IN+的信号电压加到薄膜晶体管Tr13的门端子(接点N12)上，该薄膜晶体管15通过将高电位电压Vdd(＝+15V)总是加在其门端子而维持导通状态，所以在上述输入段的转换电路的输出电压(接点N11的电位Vn11)为高电平时(输入信号IN+为低电平时)，如图2所示，该电位Vn12被设定为约为0V的低电平。通过这样，将在接点N12和N13之间产生的电位差作为电压成分存储在电容器Cbs中。在此，因为通过薄膜晶体管Tr15存储在电容器Cbs上的电荷移动被阻碍，所以与上述电位差相对应的电压成分被很好地存储在电容器Cbs中。
其次，当上述输入段的转换电路的输出电压(接点N11的电位Vn11)为低电平(约为-13V)时，薄膜晶体管Tr14关闭，且同时通过将基于高电平(+15V)的输入信号IN+的电压加在薄膜晶体管Tr13的门端子(接点N12)，薄膜晶体管Tr13接通，接点N13(输出端子Tout)通过薄膜晶体管Tr13连接至电压端子Tvd(高电位电压Vdd＝+15V)。
通过这样，随着接点N13的电压的上升，该接点N13加有由薄膜晶体管Tr13分去的低的电压，在薄膜晶体管Tr13的门端子(接点N12)处，如图2所示，产生(自举现象)一电压(约为25-27V)，该电压为将接点N13的电位乘以相当于存储在上述电容器Cbs中的电压成分的电位差而得到的电压。因为薄膜晶体管Tr13接通为略饱和状态，所以接点N13的电位(输出信号OUT)得到作为输出信号OUT的足够高的信号电压(即，期望的电压振幅-15-+15V的上限侧的电压近似为+13-+14V，高电平)，该信号电压近似于高电位电压Vdd(＝+15V)。
这样，在依照本实施方式的电平位移电路中，使用n通道型非晶体硅薄膜晶体管，构成两段的转换电路。此外，通过使用自举电路(薄膜晶体管Tr15，电容器Cbs)，升压施加至输出段的转换电路的一方的信号电压(高电平)，即使在由输入段的转换电路输出的高电平侧的信号电压非常低的情况下，从输出段的转换电路输出的高电平侧的信号电压也可以非常高。在此，薄膜晶体管Tr11-Tr15由于都是由非晶体硅薄膜晶体管构成且具有高的绝缘耐压性能，即使具有数十V的电压振幅(电压变化)的输出信号，也不会产生元件破坏，能够较好的输出。
因此，通过将用这样的非晶体硅薄膜晶体管构成的电平位移电路作为输出段(信号输出部)，连接至例如由多晶体硅薄膜晶体管构成的信号生成电路(例如，移位寄存器电路等，信号生成部)的后段，在前段的信号生成电路中，因为多晶体硅薄膜晶体管的元件阻抗比较低，可以实现快速的信号生成动作，另一方面，在后段的信号生成电路中，由于使用非晶体硅薄膜晶体管，根据高耐压特性可以良好的生成具有比较大的电压振幅(数十V)的输出信号，所以能够实现信号输出电路，该信号输出电路具有作为整体适用的动作速度，同时能够不产生元件破坏地输出具有合适的电压范围的输出信号。
图3为说明依照上述第一实施方式的电平位移电路的其它电路构造示例的等价电路图。
在此，对于与上述电平位移电路(图1)相同的构造，省略其描述。
在上述实施方式中，在输出段的转换电路(薄膜晶体管Tr13，Tr14)中，在加有高电位电压Vdd的薄膜晶体管Tr13的门端子(接点N12)和输出端子Tout(接点N13)之间，连接有构成自举电路的电容器Cbs。在本实施方式中，如图3所示，具有省略了该电容器Cbs的电路构造。
即，为了使电平位移电路10B的驱动能力(即，用于驱动负载(例如，在现有技术中记载的显示象素和读取象素)的能力，该负载供给了由电平位移电路生成的输出信号OUT)提高，在薄膜晶体管Tr13的晶体管尺寸(通道大小)设计为大的情况下，因为在薄膜晶体管Tr13的门极—源极之间形成的寄生电容Cgs大，所以在该寄生电容Cgs具有足够大的容量值时，其具有与上述的实施方式所述电容器Cbs相似的功能，从而，在电路构造中省略该电容器Cbs，也能够得到与上述实施方式中相似的效果。
<第二实施方式>
接下来，描述依照本发明的电平位移电路的第二实施方式。
图4A，B是表示依照本发明的电平位移电路的第二实施方式的等价电路图。
在此，对于与上述电平位移电路(图1，图3)相似的构造，使用相似或相同的标号，且为了简化而省略其描述。
在上述的第一实施方式中，描述了使用n通道型非晶体硅薄膜晶体管构成电平位移电路的情况。在本实施方式中，具有使用p通道型非晶体硅薄膜晶体管的电路构造。
即，如图4A所示，依照本实施方式的电平位移电路10C具有如下构造：输入段和输出段的转换电路并联设置在供给了高电位电压(第二电源电压)Vdd和低电位电压(第一电源电压)Vss的电压端子Tvd，Tvs之间，各个p通道型薄膜晶体管Tr22和TR21，Tr24和Tr23串联连接。此外，在输入段和输出段的转换电路之间，连接有构成自举电路的薄膜晶体管Tr25和电容器Cbs。
在此，与上述的第一实施方式所示的情况相同，在构成输出段的转换电路的薄膜晶体管Tr23的晶体管尺寸大，且具有规定的门极—源极将的电容(寄生电容)的情况下，如图4B所示电平位移电路10D可以使用省略了电容器Cbs的电路构造。
因此，在依照本实施方式的电平位移电路中，具有与上述实施方式所示的电平位移电路(图1，图3)相反的薄膜晶体管极性，且电压端子Tvd，Tvs的连接状态相反，所以能够实现与图2基本相似的信号电压特性。
此外，根据在本发明的电平位移电路和具备该电平位移电路的信号输出电路中生成、输出的输出信号，对于动作的负载(显示象素或读取象素等)没有特别的限定，但是总之，如果是由具有数十V程度的比较大的电压振幅的驱动信号(输出信号)进行动作的话是可以的，例如、在由绝缘板上形成的单一非晶体硅构成的半导体层(通道层)的上方和下方，形成个别的门电极，在具有所谓的双门型薄膜晶体管构造的光电传感器的驱动控制中能够很好的适用。

Claims (20)

1.一种电平位移电路，将具有第一电压振幅的第一信号转换为具有比第一电压振幅大的第二电压振幅的第二信号，并输出，具备：
被构成为至少具备利用由非晶体硅构成的半导体层的薄膜晶体管作为开关元件，该非晶体硅具有单一通道极性，
输入段的转换电路，其具有两个输入端子，向任意一方的所述输入端子输入所述第一信号，向另一方的所述输入端子输入所述第一信号的反相信号，生成并输出所述第一信号的反转信号，
输出段的转换电路，其具有两个输入端子和一个输出端子，向任意一方的所述输入端子输入所述第一信号，输入所述第一信号，向另一方的所述输入端子输入所述反转信号，生成所述第二信号并向所述输出端子输出
自举电路部，其设置在所述输出段的转换电路的一方的所述输入端子和所述输出端子之间，将所述第一信号和所述第二信号的电位差作为电压成分并保持，使输入到所述输出段的转换电路的一方的所述输出端子的信号电压的电压值升压。
2.如权利要求1所述的电平位移电路，其中，
所述输入段的转换电路具备在第一电源电压和第二电源电压间串联连接电流通道的第一开关元件和第二开关元件，
所述第一开关元件的控制端子与一方的所述输入端子相连接，输入所述第一信号的反相信号，
所述第二开关元件的控制端子与另一方的所述输入端子相连接至，输入所述第一信号，
向所述第一开关元件和所述第二开关元件的连接点输出所述反转信号。
3.如权利要求2所述的电平位移电路，其中
所述第一电源电压为高电位电压，所述第二电源电压为低电位电压，
所述第一、第二开关元件为薄膜晶体管，该薄膜晶体管使用由n通道型非晶体硅半导体层构成的半导体层。
4.如权利要求2所述的电平位移电路，其中
所述第一电源电压为低电位电压，所述第二电源电压为高电位电压，
所述第一、第二开关元件为薄膜晶体管，该薄膜晶体管使用由p通道型非晶体硅半导体层构成的半导体层。
5.如权利要求1所述的电平位移电路，其中
所述输出段的转换电路具备在第一电源电压和第二电源电压之间串联连接电流通路的第三开关元件和第四开关元件，
所述第三开关元件的控制端子与一方的所述输入端子相连接，输入所述第一信号，
所述第四开关元件的控制端子与另一方的所述输入端子相连接，输入所述反转信号，
所述第三开关元件和所述第四开关元件的连接点与所述输出端子相连接，输出所述输出信号。
6.如权利要求5所述的电平位移电路，其中
所述自举电路部设置在所述输出段的转换电路的所述第三开关元件的控制端子与该第三开关元件和所述第四开关元件的连接点之间，
具备：
保持所述电压成分的电容元件，和
第五开关元件，电流通路的一端连接第三开关元件的控制端子，防止保存在所述电容元件中的电荷移动。
7.如权利要求6所述的电平位移电路，其中
所述电容元件为寄生电容，其形成在第三开关元件的控制端子与所述第三开关元件和所述第四开关元件的连接点之间。
8.如权利要求6所述的电平位移电路，其中
所述第五开关元件向电流通路的另一端被输入所述第一信号，
控制端子连接第一电源电压。
9.如权利要求5所述的电平位移电路，其中
所述第一电源电压为高电位电压，所述第二电源电压为低电位电压，
所述第三至第五开关元件为薄膜晶体管，该薄膜晶体管使用由p通道型非晶体硅构成的半导体层。
10.如权利要求5所述的电平位移电路，其中
所述第一电源电压为低电位电压，所述第二电源电压为高电位电压，
所述第三至第五开关元件为薄膜晶体管，该薄膜晶体管使用由p通道型非晶体硅构成的半导体层。
11.一种信号输出电路，其生成并输出具有规定的电压振幅的输出信号，具备：
信号生成部，生成具有第一电压振幅的第一信号，和
信号输出部，将所述第一信号转换为具有比第一电压振幅大的第二电压振幅的第二信号，并输出，
所述信号生成部被构成为至少具备利用由多晶体硅构成的半导体层的薄膜晶体管作为开关元件，
所述信号输出部被构成为至少具备利用由非晶体硅构成的半导体层的薄膜晶体管作为开关元件，该非晶体硅具有单一通道极性，
所述信号输出部具备：
输入段的转换电路，具有两个输入端子，向任意一方的所述输入端子输入所述第一信号，向另一方的所述输入端子输入所述第一信号的反相信号，生成并输出所述第一信号的反转信号，
输出段的转换电路，具有两个输入端子和一个输出端子，向任意一方的所述输入端子输入所述第一信号，向另一方的所述输入端子输入所述反转信号，生成所述第二信号并作为所述输出信号向所述输出端子输出，
自举电路部，设置在所述输出段的转换电路的一方的所述输入端子和所述输出端子之间，将所述第一信号和所述第二信号的电位差作为电压成分保持，将输入至所述输出段的转换电路的一方的所述输出端子的信号电压的电压值升压。
12.如权利要求11所述的信号输出电路，其中，
所述输入段的转换电路具备在第一电源电压和第二电源电压间串联连接电流通路的第一开关元件和第二开关元件，
所述第一开关元件的控制端子与一方的所述输入端子相连接，输入所述第一信号的反相信号，
所述第二开关元件的控制端子与另一方的所述输入端子相连接，输入第一信号，
向所述第一开关元件和所述第二开关元件的连接点输出所述反转信号。
13.如权利要求12所述的信号输出电路，其中
所述第一电源电压为高电位电压，所述第二电源电压为低电位电压，
所述第一、第二开关元件为薄膜晶体管，该薄膜晶体管使用由n通道型非晶体硅构成的半导体层。
14.如权利要求12所述的信号输出电路，其中
所述第一电源电压为低电位电压，所述第二电源电压为高电位电压，
所述第一、第二开关元件为薄膜晶体管，该薄膜晶体管使用由p通道型非晶体硅构成的半导体层。
15.如权利要求11所述的信号输出电路，其中
所述输出段的转换电路具备在第一电源电压和第二电源电压之间串联连接电流通路的第三开关元件和第四开关元件，
第三开关元件的控制端子与一方的所述输入端子相连接，输入所述第一信号，
第四开关元件的控制端子与另一方的一个所述输入端子相连接，输入所述反转信号，
所述第三开关元件和所述第四开关元件的连接点与所述输出端子相连接，输出所述输出信号。
16.如权利要求15所述的信号输出电路，其中
所述自举电路部设置在所述输出段的转换电路的所述第三开关元件的控制端子与该第三开关元件和所述第四开关元件的连接点之间，
具备：
保持所述电压成分的电容元件，和
第五开关元件，电流通路的一端与第三开关元件的控制端子相连接，防止保存在所述电容元件中的电荷移动。
17.如权利要求16所述的信号输出电路，其中
所述电容元件为寄生电容，其形成在第三开关元件的控制端子与上述第三开关元件和上述第四开关元件的连接点之间。
18.如权利要求16所述的信号输出电路，其中
所述第五开关元件，向电流通路的另一端输入所述第一信号，控制端子与所述第一电源电压相连接。
19.如权利要求15所述的信号输出电路，其中
所述第一电源电压为高电位电压，所述第二电源电压为低电位电压，
所述第三至第五开关元件为薄膜晶体管，该薄膜晶体管使用由p通道型非晶体硅构成的半导体层。
20.如权利要求15所述的信号输出电路，其中
所述第一电源电压为低电位电压，所述第二电源电压为高电位电压，
所述第三至第五开关元件为薄膜晶体管，该薄膜晶体管使用由p通道型非晶体硅构成的半导体层。
CNB2004100970930A 2003-12-26 2004-12-24 半导体电路 Expired - Fee Related CN100375390C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003433307A JP3962953B2 (ja) 2003-12-26 2003-12-26 レベルシフト回路及び該レベルシフト回路を備えた信号出力回路
JP2003433307 2003-12-26

Publications (2)

Publication Number Publication Date
CN1638281A true CN1638281A (zh) 2005-07-13
CN100375390C CN100375390C (zh) 2008-03-12

Family

ID=34746877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100970930A Expired - Fee Related CN100375390C (zh) 2003-12-26 2004-12-24 半导体电路

Country Status (5)

Country Link
US (1) US7180356B2 (zh)
JP (1) JP3962953B2 (zh)
KR (1) KR100685172B1 (zh)
CN (1) CN100375390C (zh)
TW (1) TWI246051B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996444B (zh) * 2005-12-20 2010-09-08 统宝香港控股有限公司 电路装置
CN102882494A (zh) * 2011-06-28 2013-01-16 通用电气公司 无信号反馈使用双比较器的精确信号调整方法及定时系统
CN103824551A (zh) * 2014-02-27 2014-05-28 上海和辉光电有限公司 一种栅极驱动电路及显示面板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304502B2 (en) * 2004-06-28 2007-12-04 Samsung Sdi Co., Ltd Level shifter and flat panel display comprising the same
WO2007042970A1 (en) * 2005-10-07 2007-04-19 Nxp B.V. Single threshold and single conductivity type amplifier/buffer
KR100711516B1 (ko) * 2006-02-14 2007-04-27 한양대학교 산학협력단 저전력 및 소면적의 용량 결합형 레벨 시프트 회로
TWI354976B (en) * 2006-04-19 2011-12-21 Au Optronics Corp Voltage level shifter
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2008053286A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd 撮像装置チップセット及び画像ピックアップシステム
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8248353B2 (en) * 2007-08-20 2012-08-21 Au Optronics Corporation Method and device for reducing voltage stress at bootstrap point in electronic circuits
KR100943708B1 (ko) 2008-02-21 2010-02-23 한국전자통신연구원 레벨 시프트 회로
KR100941843B1 (ko) 2008-04-14 2010-02-11 삼성모바일디스플레이주식회사 인버터 및 이를 구비한 표시장치
KR101539667B1 (ko) * 2008-06-18 2015-07-28 삼성전자주식회사 인버터 소자 및 그 동작 방법
JP2010204599A (ja) * 2009-03-06 2010-09-16 Epson Imaging Devices Corp スキャナー、電気光学パネル、電気光学表示装置及び電子機器
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
KR20240121336A (ko) 2009-10-16 2024-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN101976940A (zh) * 2010-10-12 2011-02-16 上海交通大学 开关电源转换器开关管驱动自举电路
WO2013098900A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 レベルシフタ、インバータ回路及びシフトレジスタ
CN103268749B (zh) * 2012-11-21 2015-04-15 上海天马微电子有限公司 一种反相器、amoled补偿电路和显示面板
CN104134425B (zh) * 2014-06-30 2017-02-01 上海天马有机发光显示技术有限公司 一种oled反相电路和显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898479A (en) * 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
JPS5856890B2 (ja) * 1974-09-09 1983-12-17 日本電気株式会社 トランジスタカイロ
JPS52119160A (en) * 1976-03-31 1977-10-06 Nec Corp Semiconductor circuit with insulating gate type field dffect transisto r
JPS5687933A (en) * 1979-12-19 1981-07-17 Fujitsu Ltd Bootstrap circuit
JPH01194512A (ja) * 1988-01-28 1989-08-04 Sony Corp 論理レベル変換回路
US5493245A (en) * 1995-01-04 1996-02-20 United Microelectronics Corp. Low power high speed level shift circuit
US5694061A (en) * 1995-03-27 1997-12-02 Casio Computer Co., Ltd. Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity
US5828262A (en) * 1996-09-30 1998-10-27 Cypress Semiconductor Corp. Ultra low power pumped n-channel output buffer with self-bootstrap
JP2921510B2 (ja) * 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
JP3037236B2 (ja) * 1997-11-13 2000-04-24 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路
GB2347567A (en) 1999-03-05 2000-09-06 Sharp Kk CMOS level shifters and sense amplifiers
JP2002026715A (ja) 2000-07-04 2002-01-25 Canon Inc レベルシフト回路
JP3717781B2 (ja) * 2000-10-30 2005-11-16 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6677798B2 (en) * 2002-02-07 2004-01-13 Faraday Technology Corp. High speed voltage level shifter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996444B (zh) * 2005-12-20 2010-09-08 统宝香港控股有限公司 电路装置
CN102882494A (zh) * 2011-06-28 2013-01-16 通用电气公司 无信号反馈使用双比较器的精确信号调整方法及定时系统
CN103824551A (zh) * 2014-02-27 2014-05-28 上海和辉光电有限公司 一种栅极驱动电路及显示面板

Also Published As

Publication number Publication date
TW200530995A (en) 2005-09-16
CN100375390C (zh) 2008-03-12
JP2005192081A (ja) 2005-07-14
TWI246051B (en) 2005-12-21
US7180356B2 (en) 2007-02-20
KR20050067039A (ko) 2005-06-30
US20050156844A1 (en) 2005-07-21
KR100685172B1 (ko) 2007-02-22
JP3962953B2 (ja) 2007-08-22

Similar Documents

Publication Publication Date Title
CN1638281A (zh) 半导体电路
CN102684673B (zh) 自举电路
CN101276648B (zh) 移位寄存器
CN1145260C (zh) 在低电源电压时也必定能操作的电平移动器电路
CN1279544C (zh) 移位寄存器装置及显示装置
CN1119812C (zh) 半导体存储器
CN1162973C (zh) 电平偏移通过门电路
CN1384546A (zh) 半导体器件
KR100219337B1 (ko) 박막 집적 회로
CN1190785A (zh) 非易失性半导体存储器
JP5723469B2 (ja) バッファ回路
CN1921007A (zh) 高温度灵敏性地生成负偏压的方法
CN101047313A (zh) 过压保护控制电路和过压保护控制方法
JPH09501294A (ja) 半導体装置
CN1613183A (zh) 一种用于小供应电压的低电压差动信号驱动器
CN1145830C (zh) 图像显示装置
CN1560998A (zh) 薄膜半导体集成电路
US7663405B2 (en) Organic TFT inverter arrangement
CN1659615A (zh) 用于显示设备的mram像素内存储器
CN1090407C (zh) 模式设定电路
CN1158671C (zh) 信号发生器
CN1842130A (zh) 驱动电路
CN1549232A (zh) 可补偿阈值电压的源极跟随器
CN101075481A (zh) 移位寄存器及其信号产生器
CN1143433C (zh) 电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080312

Termination date: 20151224

EXPY Termination of patent right or utility model