CN103824551A - 一种栅极驱动电路及显示面板 - Google Patents

一种栅极驱动电路及显示面板 Download PDF

Info

Publication number
CN103824551A
CN103824551A CN201410070214.6A CN201410070214A CN103824551A CN 103824551 A CN103824551 A CN 103824551A CN 201410070214 A CN201410070214 A CN 201410070214A CN 103824551 A CN103824551 A CN 103824551A
Authority
CN
China
Prior art keywords
state
input
nmos switch
switch pipe
driver element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410070214.6A
Other languages
English (en)
Other versions
CN103824551B (zh
Inventor
鲁佳浩
牟鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201410070214.6A priority Critical patent/CN103824551B/zh
Publication of CN103824551A publication Critical patent/CN103824551A/zh
Priority to TW103129030A priority patent/TWI550587B/zh
Priority to US14/623,167 priority patent/US9590620B2/en
Application granted granted Critical
Publication of CN103824551B publication Critical patent/CN103824551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种栅极驱动电路及显示面板，包括：驱动单元，控制单元，第一负电压输入，驱动电压输入，控制信号输入；驱动单元处于第一截止态时，控制单元控制第一负电压输入连接第三输入端；处于第一驱动态时，控制单元控制驱动电压输入连接第一输入端，以及使控制信号输入连接第二输入端，使第三输入端与第一负电压输入断开连接；处于第二驱动态时，控制单元控制第一输入端连接驱动电压输入，以及使控制信号与第二输入端断开连接；处于第二截止态时，控制单元控制第一负电压输入连接第三输入端；使第一输入端与驱动电压输入断开连接。本发明的有益效果是：能够防止处于耗尽模式的氧化物薄膜晶体管产生漏电流，造成电路失效。

Description

一种栅极驱动电路及显示面板
技术领域
本发明涉及一种显示面板驱动技术，尤其涉及一种栅极驱动电路及显示面板。
背景技术
液晶显示装置的组成中通常包括有显示面板和驱动电路。其中显示面板上设置有多个像素显示单元，共同组成了一个像素矩阵，驱动电路用于驱动该液晶显示装置，并通过显示面板呈现不同的图像。
在显示面板的驱动电路中，经常用到薄膜场效应晶体管（TFT）作为驱动电路的基本组成元件。与传统的硅基TFT相比，氧化物薄膜晶体管（OxideTFT）具有高迁移特性，高透过率，较低的生产成本，良好的大面积均一性等优点。采用氧化物薄膜晶体管的氧化物薄膜晶体管液晶显示器(Oxide TFTLCD)，响应速度快，分辨率高，耗电少，能够满足高清晰、大容量终端显示的要求。因此Oxide TFT也被认为是下一代显示面板基板技术的首选。
目前Oxide TFT通常为耗尽模式（depletion mode）。因此当TFT器件在源极与栅极之间的电压相等时，即如图1所示，Vgs=0V时，会存在较大的漏电流Ids。图2为一种现有的栅极驱动电路的示意图，图3为该电路的电路时序图。结合图2和图3，在该驱动电路中，由于在晶体管T6处产生漏电流Ioff1，在晶体管T5处产生漏电流Ioff2，以及在晶体管T3处产生漏电流Ioff3，导致该栅极驱动电路无法输出有效的栅极驱动波形，进而使电路失效。由于栅极驱动电路的输出连接于像素驱动电路的扫描线，用来实现数据信号到像素驱动电路的写入控制，如果栅极驱动电路的无法输出预定栅极驱动波形，将会影响像素驱动电路的数据写入。
图4为对现有栅极驱动电路的一种改进电路的示意图。如图4所示，在每个TFT（Taget TFT）上额外增加重置的TFT（Tfg）和电容（Ccouple），用以防止由于TFT器件存在漏电流而可能导致电路失效的问题。图5为使用图4所示电路的GOA（Gate Driver on Array，阵列基板行驱动技术）电路的示意图。但是，由图5可见，这种改进电路由于需要为原先电路的每个TFT都另外增加一个TFT和电容，导致电路中TFT和电容的数量变得非常多，使电路变得复杂，电路占用的面积也随之增大，不利于显示面板的窄边框设计，以及成本控制等。
发明内容
针对以上所述现有技术中存在的技术问题，本发明提供了一种栅极驱动电路及显示面板，以防止出现由于电路器件存在漏电流而影响电路输出的问题。
具体技术方案如下所示：
一种栅极驱动电路，其中，包括：驱动单元，控制单元，第一负电压输入，驱动电压输入，控制信号输入；
所述驱动单元包括一驱动部件和一电压存储部件；所述驱动部件包括控制端，用以输入驱动电压的第一电极和用以输出电压的第二电极，并根据所述驱动部件控制端上加载的电压变化调整所述驱动部件输出的电压大小；
所述驱动部件的第一电极形成所述驱动单元的第一输入端；所述电压存储部件的一端与所述驱动部件的控制端并联形成所述驱动单元的第二输入端；所述电压存储部件的另一端与所述驱动部件的第二电极并联同时形成所述驱动单元的第三输入端和输出端；
所述控制单元使所述驱动单元顺序并循环的工作于第一截止态，第一驱动态，第二驱动态以及第二截止态；
所述驱动单元处于所述第一截止态时，所述控制单元控制所述第一负电压输入连接所述第三输入端；
所述驱动单元处于所述第一驱动态时，所述控制单元控制所述驱动电压输入连接所述第一输入端，以及使所述控制信号输入连接所述第二输入端，并使所述第三输入端与所述第一负电压输入断开连接；
所述驱动单元处于所述第二驱动态时，所述控制单元控制所述第一输入端连接所述驱动电压输入，以及使所述控制信号与所述第二输入端断开连接；
所述驱动单元处于所述第二截止态时，所述控制单元控制所述第一负电压输入连接所述第三输入端；并使所述第一输入端与所述驱动电压输入断开连接；
还包括第一截止单元，所述第一截止单元用于使所述驱动部件停止输出电压，且于所述驱动单元处于第一截止态以及处于第二截止态时，于所述控制单元控制下与所述第二输入端连接，于所述驱动单元处于第一驱动态以及处于第二驱动态时，于所述控制单元控制下与所述第二输入端断开连接。
优选的，所述控制单元包括：第一NMOS开关管，所述第一NMOS开关管连接于所述第一负电压输入与所述第三输入端之间；
所述第一NMOS开关管于所述驱动单元处于第一截止态及第二截止态时导通，于所述驱动单元处于第一驱动态及第二驱动态时截止。
优选的，所述控制单元包括：第二NMOS开关管，所述第二NMOS开关管连接于所述第一截止单元与所述第二输入端之间；
所述第二NMOS开关管于所述驱动单元处于第一截止态及第二截止态时导通，于所述驱动单元处于第一驱动态及第二驱动态时截止。
优选的，所述控制单元包括：第二NMOS开关管；所述第二NMOS开关管连接于所述第一截止单元与所述驱动单元的第二输入端之间；
所述第二NMOS开关管于所述驱动单元处于第一截止态及第二截止态时导通，于所述驱动单元处于第一驱动态及第二驱动态时截止；
所述第一NMOS开关管与所述第二NMOS开关管共同连接于第一控制电平输入；所述第一NMOS开关管与所述第二NMOS开关管的通断状态相同。
优选的，所述控制单元包括第三NMOS开关管，所述第三NMOS开关管连接于所述第二输入端和所述控制信号输入之间；
所述第三NMOS开关管于所述驱动单元处于第一截止态，第二驱动态及第二截止态时截止，于所述驱动单元处于第一驱动态时导通。
优选的，所述控制单元还包括：第四NMOS开关管，第二控制电平输入；所述第四NMOS开关管连接于所述第三NMOS开关管的栅极和所述控制信号输入之间；所述第二控制电平输入连接所述第四NMOS开关管的栅极；
所述第二控制电平输入于所述驱动单元处于第一截止态，第二驱动态及第二截止态时，控制所述第四NMOS开关管截止，于所述驱动单元处于第一驱动态时控制所述第四NMOS开关管导通。
优选的，所述控制单元还包括：第五NMOS开关管，第三控制电平输入，第二截止单元；所述第五NMOS开关管连接于所述第三NMOS开关管的控制端和所述第二截止单元之间；所述第三控制电平输入连接所述第五NMOS开关管的控制端；
所述第三控制电平输入于所述驱动单元处于第二驱动态时控制所述第五NMOS开关管导通，于所述驱动单元处于第一截止态，第一驱动态及第二截止态时控制所述第五NMOS开关管截止。
优选的，所述驱动部件主要由一TFT驱动管形成。
优选的，所述第一截止单元主要由一第二负电压输入形成。
优选的，所述第二截止单元主要由一第三负电压输入形成。
优选的，所述电压存储部件主要由一电容形成。
优选的，所述第一负电压输入为-5V。
优选的，所述第二负电压输入为-10V。
优选的，所述第三负电压输入为-12V。
一种显示面板，其中，包括上述的栅极驱动电路。
本技术方案的有益效果是：
1.本发明的一种栅极驱动电路及显示面板，能够防止处于耗尽模式的Oxide TFT产生漏电流，而造成电路失效的问题；
2.本发明的栅极驱动电路的结构简单，因此在显示面板的占用面积小，有利于显示面板的窄边框设计；
3.本发明的一种栅极驱动电路可以根据所使用的TFT晶体管的阈值电压，调整截止电压输入，从而扩大了本发明的适用范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为Oxide TFT在不同源栅电压下的漏电流变化示意图；
图2为一种现有的栅极驱动电路的电路结构示意图；
图3为图2所示电路的电路时序图；
图4为对图2所示电路的一种现有的改进电路的电路结构示意图；
图5为使用图4所示电路的GOA电路的示意图；
图6为本发明的一种栅极驱动电路的实施例的驱动单元的结构示意图；
图7为本发明的一种栅极驱动电路的实施例的驱动单元处于第一截止态时的连接状态示意图；
图8为本发明的一种栅极驱动电路的实施例的驱动单元处于第一驱动态时的连接状态示意图；
图9为本发明的一种栅极驱动电路的实施例的驱动单元处于第二驱动态时的连接状态示意图；
图10为本发明的一种栅极驱动电路的实施例的驱动单元处于第二截止态时的连接状态示意图；
图11为本发明的一种栅极驱动电路的实施例的结构示意图；
图12为图11所示栅极驱动电路的电路时序图；
图13为通过图11所示栅极驱动电路得到的栅极驱动波形测试图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的一种实施例公开了一种栅极驱动电路。栅极驱动电路包括驱动单元，控制单元，第一负电压输入，驱动电压输入，控制信号输入。
图6为本发明一种栅极驱动电路的实施例的驱动单元的结构示意图。需说明的是：附图中给出的具体器件仅是为了对本发明的技术方案进行说明，并非对本发明的技术方案进行限制。如图6所示，驱动单元1包括一驱动部件2和一电压存储部件3。其中，驱动部件2包括控制端，用以输入驱动电压的第一电极和用以输出电压的第二电极。驱动部件2根据驱动部件2的控制端上加载的电压变化调整输出的电压大小。驱动部件2的第一电极形成驱动单元1的第一输入端I1。电压存储部件3的一端与驱动部件2的控制端并联形成驱动单元1的第二输入端I2。电压存储部件3的另一端与驱动部件2的第二电极并联同时形成驱动单元1的第三输入端I3和输出端O。驱动单元1通过其第一输入端I1，第二输入端I2以及第三输入端I3接收外部输入，并通过其输出端O输出栅极信号，如向像素驱动电路（图中未示出），或者向下一级栅极驱动电路（图中未示出）输出栅极信号。在一种具体实施方式中，上述的电压存储部件3可主要由一电容形成。进一步来说，可以是由一不区分极性的电容组成。
控制单元使驱动单元1顺序并循环的工作于第一截止态，第一驱动态，第二驱动态以及第二截止态，在不同的工作态下，改变驱动单元1的各个输入端与驱动电压输入，控制信号输入以及第一低电压输入之间的连通关系。图7至图10分别为驱动单元1处于不同工作态时的连接状态示意图。
如图7所示，当驱动单元1处于第一截止态时，控制单元（图中未示出）控制第一负电压输入VGL连接驱动单元1的第三输入端I3，并控制驱动单元1的控制信号输入Vgn-1与第二输入端I2断开连接，以及控制驱动电压输入VDD与第一输入端I1断开连接。
如图8所示，当驱动单元1处于第一驱动态时，控制单元（图中未示出）控制驱动电压输入VDD连接第一输入端I1，并使控制信号输入Vgn-1连接第二输入端I2，以及使第三输入端I3与第一负电压输入VGL断开连接。
如图9所示，当驱动单元1处于第二驱动态时，控制单元（图中未示出）控制第一输入端I1连接驱动电压输入VDD，并使控制信号输入Vgn-1与第二输入端I2断开连接，以及维持第三输入端I3与第一负电压输入VGL之间的断开状态。
如图10所示，当驱动单元1处于第二截止态时，控制单元（图中未示出）控制第一负电压输入VGL连接第三输入端I3，并使第一输入端I1与驱动电压输入VDD断开连接，以及维持第二输入端I2与控制信号输入Vgn-1之间的断开状态。
还包括第一截止单元4。第一截止单元4用于使驱动部件2停止输出电压。如图7和图10所示，第一截止单元4于驱动单元1处于第一截止态以及处于第二截止态时，于控制单元（图中未示出）控制下与第二输入端I2连接。同时，于驱动单元1处于第一驱动态以及处于第二驱动态时，于控制单元控制下与第二输入端I2断开连接。上述的第一截止单元4通过与驱动单元1第二输入端I2的连通关系，即与驱动部件2控制端的连通关系，使驱动部件2完全关闭。在本发明的一种具体实施方式中，驱动部件2可以主要由一驱动管形成。进一步的，由于本发明的技术方案的应用领域主要为显示面板上的栅极驱动电路，因此可采用Oxide TFT作为优选实现方式。在上述的驱动部件2采用Oxide TFT作为实施方式的情况下，在一种较优的实施方式中，第一截止单元4可以主要由一第二负电压输入形成，并且该第二负电压输入的负电压取值可以根据作为驱动部件2的驱动管的阈值电压（Vth）进行调节，一种较优的实施方式是，第二负电压输入的负电压可设置为-10V。通过调节第二负电压的输出，可以适应具有不同阈值电压（Vth）的Oxide TFT，防止由于Oxide TFT的驱动部件2的栅源之间电压相等，而产生漏电流，进而影响驱动单元1的电压输出。
于上述技术方案的基础上，控制单元中包括：第一NMOS开关管，第一NMOS开关管连接于第一负电压输入VGL与第三输入端I3之间。第一NMOS开关管于驱动单元1处于第一截止态及第二截止态时导通，使第一负电压输入VGL连接到驱动单元1的第三输入端I3，于驱动单元1处于第一驱动态及第二驱动态时截止，使第一负电压输入VGL与驱动单元1的第三输入端I3断开连接。第一负电压输入VGL的作用是限定驱动单元输出的低电压的电压值，该第一负电压输入VGL可根据需要的低电压输出值进行调整。
于上述技术方案的基础上，控制单元中还包括：第二NMOS开关管。第二NMOS开关管连接于第一截止单元4与第二输入端I2之间，并且在第二NMOS开关管于驱动单元1处于第一截止态及第二截止态时导通，使第一截止单元4连接到驱动单元1的第二输入端I2；于驱动单元1处于第一驱动态及第二驱动态时截止，使第一截止单元4与驱动单元1的第二输入端I2断开连接。
于上述技术方案的基础上，由于上述的第一NMOS管和第二NMOS管的导通状态和截止状态，即均在第一截止态和第二截止态下导通，在第一驱动态和第二驱动态下截止，因此在一种较优的实施方式中，上述的第一NMOS管和第二NMOS管可以共同连接于控制单元中的第一控制电平输入，以减少像素驱动电路板面的控制电平输入，从而利于简化布图。第一控制电平输入连接于第一NMOS开关管和第二NMOS开关管的栅极，用于控制第一NMOS开关管和第二NMOS开关管的导通和截止。因此，在第一截止态时以及第二截止态时，第一控制电平输入为正电压输入，在第一驱动态和第二驱动态时为负电压输入。进一步的，第一控制电平输入的正电压输入可为15V，负电压输入可为-15V。
于上述技术方案的基础上，控制单元包括第三NMOS开关管，第三NMOS开关管连接于第二输入端I2和控制信号输入Vgn-1之间，以控制驱动单元1的第二输入端I2和控制信号输入Vgn-1在不同工作态下的连通状态。第三NMOS开关管于驱动单元1处于第一截止态，第二驱动态及第二截止态时截止，于驱动单元1处于第一驱动态时导通。
于上述技术方案的基础上，控制单元还包括：第四NMOS开关管，第二控制电平输入。第四NMOS开关管连接于第三NMOS开关管的栅极和控制信号输入Vgn-1之间。第二控制电平输入连接第四NMOS开关管的栅极，控制第四NMOS开关管的导通和截止。第二控制电平输入于驱动单元1处于第一截止态，第二驱动态及第二截止态时，输入负电压以控制第四NMOS开关管截止，因此控制信号不会通过第四NMOS开关管到达第三NMOS开关管的栅极。第二控制电平输入于驱动单元1处于第一驱动态时，输入正电压以控制第四NMOS开关管导通，此时控制信号输入Vgn-1可通过第四NMOS开关管到达第三NMOS开关管的栅极，从而间接地控制第三NMOS开关管处于导通，使控制信号输入Vgn-1通过第三NMOS开关管，连通驱动单元1的第二输入端I2。在一种具体实施方式中，上述的第二控制电平的正电压输入可为15V，负电压输入可为-15V。通过上述的第四NMOS开关管，可以有效地对第三NMOS开关管实现导通控制。
于上述技术方案的基础上，控制单元还包括：第五NMOS开关管，第三控制电平输入，第二截止单元。第五NMOS开关管连接于第三NMOS开关管的栅极和第二截止单元之间。第三控制电平输入连接第五NMOS开关管的栅极。第三控制电平输入于驱动单元1处于第二驱动态时控制第五NMOS开关管导通，第五NMOS开关管导通时，使第二截止单元连通第三NMOS的栅极。第三控制电平于驱动单元1处于第一截止态、第一驱动态以及第二截止态时控制第五NMOS开关管截止，使第二截止单元不会连通第三NMOS开关管的栅极。通过设置第二截止单元并通过第五NMOS开关管进行控制，可以实现第三NMOS开关管在截止状态下为完全关闭，防止出现漏电流导致的电路失效问题。在一种较优的实施方式中，第二截止单元可采用第三负电压输入。第三负电压输入可以进行调节，以适应具有不同截止阈值电压（Vth）的第三NMOS开关管，可选的，第三负电压输入可为-12V。在另一种具体实施方式中，上述的第三控制电平输入的正电压输入可为15V，负电压输入可为-15V。
本发明的实施例中还包括一种显示面板，采用了包括上述的栅极驱动电路。其中，主要由多级栅极驱动电路组成驱动电路，每一级栅极驱动路的输出作为下一级栅极驱动电路的控制信号输入。
图11为本发明一种栅极驱动电路的一种具体的实施例的电路结构示意图。需要说明的是：图11中的电路结构仅是在本发明思想下的一种具体的体现，且附图中给出的具体器件仅是为了对本发明的技术方案进行说明，并非对本发明的技术方案进行限制。实际应用中的集成栅极驱动电路包含有多级如本发明的栅极驱动电路，为了说明方便起见，图11仅示出了其中一级栅极驱动电路的完整结构示意图。图11中的Rload，Cload分别代表该级栅极扫描电路的负载。结合图11和图12所示，电路中包括：组成上述驱动单元的驱动管M1和电容C，组成上述控制单元的第一NMOS开关管T1，第二NMOS开关管T2，第三NMOS开关管T3，第四NMOS开关管T4以及第五NMOS开关管T5，驱动电压输入VDD，控制信号输入Vgn-1，第一负电压输入VGL（为-5V），形成第一截止单元的第二负电压输入VL1（为-10V），形成第二截止单元的第三负电压输入VL2（为-12V），第一控制电平输入CLK1（为正负15V），第二控制电平输入CLK2（为正负15V），第三控制电平输入CLK3（为正负15V）。各部件之间的连接关系如图11所示。
当驱动单元处于第一截止态时，第一控制电平输入CLK1将正电压15V加载到第二NMOS开关管T2的栅极，使第二NMOS开关管T2导通，因此，第二负电压输入VL1将电压-10V加载到驱动管M1的栅极，即此时Q点电压为-10V，使驱动管M1截止，驱动电压输入VDD不通过驱动管M1；同时，第一控制电平输入CLK1将正电压15V加载到第一NMOS开关管T1的栅极，使第一NMOS开关管T1导通，因此，第一负电压输入VGL连接驱动单元的输出端O点，使驱动单元在第一截止态时，O点的输出电压Vgn为-5V。
当驱动单元处于第一驱动态时，第二控制电平输入CLK2向第四NMOS开关管T4输出高电压，使控制信号输入Vgn-1通过第四NMOS开关管T4，经过S点连通第三NMOS开关管T3的栅极。此时S点的电压Vs=Vgn-1=15V,因此第三NMOS开关管T3导通，使控制信号输入Vgn-1通过第三NMOS开关管T3，到达Q点，使Q点的电压VQ=Vgn-1=15V，从而使驱动管M1导通。由于驱动单元在第一驱动态的初始阶段，驱动管M1为逐渐导通，因此电容C两端的电压VQ和Vgn在初始时分别为15V和0V，即电容C两端存在15V电压差，从而可以对电容C充电。同时由于驱动管M1被导通，Vgn逐渐升高。电容C为了维持两端15V的电压差产生电压自举，即随着Vgn的升高，相应的抬高另一端的电压VQ，以使电容C两端始终维持在15V的电压差。随着VQ的升高，驱动管M1被更快地导通，进而又促使驱动单元的输出端O点的输出电压Vgn被更快地上拉。当驱动管M1完全导通，Vgn迅速被上拉到驱动电压输入VDD的15V。此时VQ由于电容C的自举作用，达到约30V。
当驱动单元处于第二驱动态时，第一控制电平输入CLK1，第二控制电平输入CLK2均为负电压输入（-15V），而第三控制电平输入CLK3为正电压输入（15V），因此，第三负电压输入VL2通过第五NMOS开关管，S点的电压Vs变为-12V，使第三NMOS开关管T3快速截止，控制信号输入Vgn-1不能通过第三NMOS开关管T3。由于驱动单元在第一驱动态下时，电容C两端存在电压差，使电容C充电，因此，在第二驱动态时，电容C放电，维持Q点的高电压，使驱动管M1维持在导通状态下，进而使驱动电压输入VDD持续通过驱动管M1。因此第二驱动态下，驱动单元的输出端O点的输出电压Vgn保持为15V。
当驱动单元处于第二截止态时，第一控制电平输入CLK1再次变为正电压输入（15V），而第二控制电平输入CLK2以及第三控制电平输入CLK3为负电压输入（-15V）。由于第二NMOS开关管T2被导通，导致第二负电压输入VL1输入到驱动管M1的栅极，使驱动管M1快速截止，驱动单元输出端O点的电压输出Vgn迅速被下拉为第一负电压输入VGL的-5V。
图13为通过图11所示栅极驱动电路得到的栅极驱动波形测试图。其中横轴方向为测试时间，纵轴方向为栅极驱动电路输出的栅极信号电压，图中，每条波形曲线代表一级栅极驱动电路的输出。相邻的三条波形曲线分别代表上一级栅极驱动电路的输出，本级栅极驱动电路的输出和下一级栅极驱动电路的输出，相互之间相差一个时刻，与图12中Vgn-1与Vgn相差一个时刻相应。为了说明方便，图13中仅示出了由多级栅极驱动电路组成的驱动电路中的起始三级栅极驱动电路的驱动波形输出和最后三级栅极驱动电路的驱动波形输出。可以理解的是，在中间还有多级栅极驱动波形输出，相互之间相差一个时刻。由图13可见，栅极信号能够迅速上拉到所需的栅极输出信号，并迅速下拉到所需的低电平状态。因此，通过本发明的栅极驱动电路可以输出理想的栅极驱动波形，而不会因为驱动单元中可能存在的漏电流导致电路失效。
本发明的一种栅极驱动电路及显示面板，能够防止处于耗尽模式的Oxide TFT产生漏电流，而造成电路失效的问题。同时，本发明的栅极驱动电路的结构简单，因此在显示面板的占用面积小，有利于板面控制，以实现窄边框。此外，本发明的一种栅极驱动电路可以根据所使用的TFT晶体管的阈值电压，调整电压输入，从而扩大了本发明的适用范围。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (15)

1.一种栅极驱动电路，其特征在于，包括：
驱动单元，控制单元，第一负电压输入，驱动电压输入，控制信号输入；
所述驱动单元包括一驱动部件和一电压存储部件；所述驱动部件包括控制端，用以输入驱动电压的第一电极和用以输出电压的第二电极，并根据所述驱动部件控制端上加载的电压变化调整所述驱动部件输出的电压大小；
所述驱动部件的第一电极形成所述驱动单元的第一输入端；所述电压存储部件的一端与所述驱动部件的控制端并联形成所述驱动单元的第二输入端；所述电压存储部件的另一端与所述驱动部件的第二电极并联同时形成所述驱动单元的第三输入端和输出端；
所述控制单元使所述驱动单元顺序并循环的工作于第一截止态，第一驱动态，第二驱动态以及第二截止态；
所述驱动单元处于所述第一截止态时，所述控制单元控制所述第一负电压输入连接所述第三输入端；
所述驱动单元处于所述第一驱动态时，所述控制单元控制所述驱动电压输入连接所述第一输入端，以及使所述控制信号输入连接所述第二输入端，并使所述第三输入端与所述第一负电压输入断开连接；
所述驱动单元处于所述第二驱动态时，所述控制单元控制所述第一输入端连接所述驱动电压输入，以及使所述控制信号与所述第二输入端断开连接；
所述驱动单元处于所述第二截止态时，所述控制单元控制所述第一负电压输入连接所述第三输入端；并使所述第一输入端与所述驱动电压输入断开连接；
还包括第一截止单元，所述第一截止单元用于使所述驱动部件停止输出电压，且于所述驱动单元处于第一截止态以及处于第二截止态时，于所述控制单元控制下与所述第二输入端连接，于所述驱动单元处于第一驱动态以及处于第二驱动态时，于所述控制单元控制下与所述第二输入端断开连接。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述控制单元包括：
第一NMOS开关管，所述第一NMOS开关管连接于所述第一负电压输入与所述第三输入端之间；
所述第一NMOS开关管于所述驱动单元处于第一截止态及第二截止态时导通，于所述驱动单元处于第一驱动态及第二驱动态时截止。
3.如权利要求1所述的栅极驱动电路，其特征在于，所述控制单元包括：
第二NMOS开关管，所述第二NMOS开关管连接于所述第一截止单元与所述第二输入端之间；
所述第二NMOS开关管于所述驱动单元处于第一截止态及第二截止态时导通，于所述驱动单元处于第一驱动态及第二驱动态时截止。
4.如权利要求2所述的栅极驱动电路，其特征在于，所述控制单元包括：
第二NMOS开关管；所述第二NMOS开关管连接于所述第一截止单元与所述驱动单元的第二输入端之间；
所述第二NMOS开关管于所述驱动单元处于第一截止态及第二截止态时导通，于所述驱动单元处于第一驱动态及第二驱动态时截止；
所述第一NMOS开关管与所述第二NMOS开关管共同连接于第一控制电平输入；所述第一NMOS开关管与所述第二NMOS开关管的通断状态相同。
5.如权利要求1所述的栅极驱动电路，其特征在于，
所述控制单元包括第三NMOS开关管，所述第三NMOS开关管连接于所述第二输入端和所述控制信号输入之间；
所述第三NMOS开关管于所述驱动单元处于第一截止态，第二驱动态及第二截止态时截止，于所述驱动单元处于第一驱动态时导通。
6.如权利要求5所述的栅极驱动电路，其特征在于，所述控制单元还包括：
第四NMOS开关管，第二控制电平输入；所述第四NMOS开关管连接于所述第三NMOS开关管的栅极和所述控制信号输入之间；所述第二控制电平输入连接所述第四NMOS开关管的栅极；
所述第二控制电平输入于所述驱动单元处于第一截止态，第二驱动态及第二截止态时，控制所述第四NMOS开关管截止，于所述驱动单元处于第一驱动态时控制所述第四NMOS开关管导通。
7.如权利要求6所述的栅极驱动电路，其特征在于，所述控制单元还包括：
第五NMOS开关管，第三控制电平输入，第二截止单元；所述第五NMOS开关管连接于所述第三NMOS开关管的控制端和所述第二截止单元之间；所述第三控制电平输入连接所述第五NMOS开关管的控制端；
所述第三控制电平输入于所述驱动单元处于第二驱动态时控制所述第五NMOS开关管导通，于所述驱动单元处于第一截止态，第一驱动态及第二截止态时控制所述第五NMOS开关管截止。
8.如权利要求1所述的栅极驱动电路，其特征在于，所述驱动部件主要由一TFT驱动管形成。
9.如权利要求8所述的栅极驱动电路，其特征在于，所述第一截止单元主要由一第二负电压输入形成。
10.如权利要求7所述的栅极驱动电路，其特征在于，所述第二截止单元主要由一第三负电压输入形成。
11.如权利要求1所述的栅极驱动电路，其特征在于，所述电压存储部件主要由一电容形成。
12.如权利要求1所述的栅极驱动电路，其特征在于，所述第一负电压输入为-5V。
13.如权利要求9所述的栅极驱动电路，其特征在于，所述第二负电压输入为-10V。
14.如权利要求10所述的栅极驱动电路，其特征在于，所述第三负电压输入为-12V。
15.一种显示面板，其特征在于，包括如权利要求1-14中任一项所述的栅极驱动电路。
CN201410070214.6A 2014-02-27 2014-02-27 一种栅极驱动电路及显示面板 Active CN103824551B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410070214.6A CN103824551B (zh) 2014-02-27 2014-02-27 一种栅极驱动电路及显示面板
TW103129030A TWI550587B (zh) 2014-02-27 2014-08-22 一種閘極驅動電路及顯示面板
US14/623,167 US9590620B2 (en) 2014-02-27 2015-02-16 Gate driving circuit and display panel using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410070214.6A CN103824551B (zh) 2014-02-27 2014-02-27 一种栅极驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN103824551A true CN103824551A (zh) 2014-05-28
CN103824551B CN103824551B (zh) 2016-06-01

Family

ID=50759575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410070214.6A Active CN103824551B (zh) 2014-02-27 2014-02-27 一种栅极驱动电路及显示面板

Country Status (3)

Country Link
US (1) US9590620B2 (zh)
CN (1) CN103824551B (zh)
TW (1) TWI550587B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428425A (zh) * 2017-02-15 2018-08-21 上海和辉光电有限公司 一种扫描驱动电路、移位寄存器及其驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638281A (zh) * 2003-12-26 2005-07-13 卡西欧计算机株式会社 半导体电路
JP2008140489A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
US20120044133A1 (en) * 2009-02-25 2012-02-23 Sharp Kabushiki Kaisha Shift register and display device
CN202650488U (zh) * 2012-04-12 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
CN103578437A (zh) * 2012-07-31 2014-02-12 群康科技(深圳)有限公司 栅极驱动电路的电压下拉电路结构及其显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128763B2 (ja) * 2000-10-30 2008-07-30 株式会社東芝 電圧切り替え回路
JP3723507B2 (ja) 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
US7233176B2 (en) * 2003-12-26 2007-06-19 Stmicroelectronics Pvt. Ltd. CMOS input buffer and a method for supporting multiple I/O standards
CN100458639C (zh) 2007-03-20 2009-02-04 北京中星微电子有限公司 一种补偿mos器件栅极漏电流的装置及方法
CN101388197B (zh) 2008-11-03 2010-07-28 友达光电股份有限公司 具低漏电流控制机制的栅极驱动电路
JPWO2011092769A1 (ja) * 2010-02-01 2013-05-30 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
CN102204105B (zh) * 2011-05-30 2013-08-07 华为技术有限公司 一种i/o电路和集成电路
CN102655145B (zh) 2012-01-12 2013-06-26 京东方科技集团股份有限公司 一种静电释放保护电路及其工作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638281A (zh) * 2003-12-26 2005-07-13 卡西欧计算机株式会社 半导体电路
JP2008140489A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
US20120044133A1 (en) * 2009-02-25 2012-02-23 Sharp Kabushiki Kaisha Shift register and display device
CN202650488U (zh) * 2012-04-12 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
CN103578437A (zh) * 2012-07-31 2014-02-12 群康科技(深圳)有限公司 栅极驱动电路的电压下拉电路结构及其显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428425A (zh) * 2017-02-15 2018-08-21 上海和辉光电有限公司 一种扫描驱动电路、移位寄存器及其驱动方法

Also Published As

Publication number Publication date
US20150244361A1 (en) 2015-08-27
TWI550587B (zh) 2016-09-21
CN103824551B (zh) 2016-06-01
US9590620B2 (en) 2017-03-07
TW201533728A (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
US9454940B1 (en) Gate driver on array (GOA) circuit and LCD device using the same
CN104766586B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN100397446C (zh) 脉冲输出电路、移位寄存器和显示器件
US9489907B2 (en) Gate driver circuit basing on IGZO process
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN102270434A (zh) 显示驱动电路
TWI421849B (zh) 液晶顯示裝置
CN106652901B (zh) 驱动电路及使用其的显示装置
US20190129562A1 (en) Compensation circuit, gate driving unit, gate driving circuit, driving methods thereof and display device
JPWO2011162057A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法
KR102266207B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN106486075B (zh) Goa电路
KR20180072041A (ko) 게이트 구동회로와 이를 이용한 표시장치
CN106847215B (zh) 显示装置
WO2018193912A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
CN105931595A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106448588A (zh) Goa驱动电路及液晶显示装置
CN104008738A (zh) 显示面板与栅极驱动器
CN108417183B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106611582A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
KR102015848B1 (ko) 액정표시장치
CN110120202A (zh) 显示装置
CN105931611A (zh) 一种阵列基板行驱动电路
KR102634178B1 (ko) 게이트 구동회로와 이를 이용한 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 201506, room two, building 1, building 100, 208 Industrial Road, Shanghai, Jinshan District

Patentee after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201506, room two, building 1, building 100, 208 Industrial Road, Shanghai, Jinshan District

Patentee before: EverDisplay Optronics (Shanghai) Ltd.

CP01 Change in the name or title of a patent holder