CN110120202A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110120202A
CN110120202A CN201811457536.0A CN201811457536A CN110120202A CN 110120202 A CN110120202 A CN 110120202A CN 201811457536 A CN201811457536 A CN 201811457536A CN 110120202 A CN110120202 A CN 110120202A
Authority
CN
China
Prior art keywords
voltage
terminal
scan line
cut
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811457536.0A
Other languages
English (en)
Other versions
CN110120202B (zh
Inventor
楠见崇嗣
渡部卓哉
田川晶
岩濑泰章
竹內洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110120202A publication Critical patent/CN110120202A/zh
Application granted granted Critical
Publication of CN110120202B publication Critical patent/CN110120202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示装置中的单位电路采用如下构造：仅使用一个系统的电压(栅极导通电压VGH)以作为将扫描线设为选择状态的电压(一个电源系统构造)。在构成栅极驱动器内的移位寄存器的单位电路上，设置源极端子与输出控制节点(netA)连接的薄膜晶体管(T11)。在这种构造中，若来自外部的电源供给停止，则向薄膜晶体管(T11)的栅极端子施加的电压及向薄膜晶体管(T11)的漏极端子施加的电压被设定为栅极导通电压(VGH)。

Description

显示装置
技术领域
本发明涉及显示装置，特别涉及来自外部的电源供给停止时的处理。
背景技术
通常，有源矩阵型液晶显示装置包括液晶层和由夹持该液晶层的两片基板构成的液晶面板。在这两片基板中的一片基板上设置有多条扫描线、多条数据线和多个像素形成部，该多个像素形成部与多条扫描线和多条数据线的交叉点对应而以矩阵状配置。各像素形成部包括：薄膜晶体管(TFT)，其使栅极端子与通过所对应的交叉点的扫描线连接，且使源极端子与通过该交叉点的数据线连接；或像素电容等，该像素电容用于写入利用数据线传递的数据信号。另外，在上述多个像素形成部上设置有公共的公共电极，具有代表性地是设置在上述两片基板中的另一片基板上。有源矩阵型液晶显示装置还包含驱动上述多条扫描线的栅极驱动器(扫描线驱动电路)及驱动上述多条数据线的源极驱动器(数据线驱动电路)。
如上所述，数据信号通过数据线传递，但各数据线无法同一时刻(同时)传递多行数据信号。因此，数据信号向像素形成部内的像素电容的写入例如逐行依次进行。因此，以每隔规定期间依次选择多条扫描线的方式，栅极驱动器由分为多级的移位寄存器构成。
以往，栅极驱动器大多在构成液晶面板的基板的周边部作为芯片搭载集成电路(IC)，但近年来，在基板上直接形成栅极驱动器逐渐增多。这种栅极驱动器被称为“单片栅极驱动器(mono1ithic gate driver)”。
另外，近年来，使用由作为氧化物半导体的一种的铟镓锌氧化物形成沟道层的TFT(以下记为“IGZO-TFT”。)的液晶面板被开发出来。以下将使用了IGZO-TFT的液晶面板称为IGZO-TFT液晶面板。在IGZO-TFT液晶面板中，单片化的栅极驱动器被开发出来。以下将设置在GZO-TFT液晶面板上的单片栅极驱动器称为“IGZO-GDM”。
在上述液晶显示装置中，存在无论使用者即使将电源断开也无法立即清除显示而残留残影图像的情况。其原因在于，若停止向装置进行电源供给，则像素电容中保持的电荷的放电路径被阻断，在像素形成部内蓄积残留电荷。另外，若在像素形成部内蓄积有残留电荷的状态下接通装置的电源，则会产生因基于该残留电荷的杂质偏离引起的闪光发生等显示缺陷。因此，已知在电源供给时将全部扫描线设为选择状态并对数据线施加黑电压而使面板内的电荷放电的技术。
但是，在采用IGZO-TFT液晶面板的情况下，存在在面板内残留电荷的情况。对此说明如下。在图20中示出a-SiTFT(由无定型硅形成沟道层的TFT)、LTPS-TFT(由低温多晶硅形成沟道层的TFT)及IGZO-TFT的Vg-Id特性。标注了附图标记91的粗虚线表示a-SiTFT的特性，标注了附图标记92的实线表示LTPS-TFT的特性，标注了附图标记93的粗实线表示IGZO-TFT的特性。根据在图20中标注了附图标记99的虚线部分，可知IGZO-TFT与a-SiTFT和LTPS-TFT相比，截止泄漏电流明显很少。
从图20可知，a-SiTFT及LTPS-TFT的截止特性并不好(截止泄漏电流较多)。因此，在采用使用了a-SiTFT或LTPS-TFT的液晶面板的的情况下，在电源供给停止时，面板内的电荷较快速地被放电。与此相对，IGZO-TFT的截止特性出色。因此，在采用IGZO-TFT液晶面板的的情况下，在电源供给停止时，例如在直到扫描线变为非选择状态为止的期间内电荷没有被充分释放。其结果，在面板内残留电荷。对此，若在像素形成部内残留电荷，则液晶的最佳对置电压错位，如上所述，会电源打开时发生闪光。另外，若在扫描线上残留电荷，则栅极端子与该扫描线连接的TFT发生阈值变化，导致动作裕度的减少。
因此，国际公开第2014/061574号小册子中公开了一种即使在采用IGZO-TFT液晶面板的情况下也不会在面板内残留电荷的技术。在该国际公开第2014/061574号小册子中公开的液晶显示装置中，在电源供给停止时，为了快速且稳定地去除面板内的残留电荷，采用作为将扫描线设为选择状态的电平的电压(以下记为“扫描线选择电压”。)，使用双系统电压的构造(以下称为“双电源系统构造”。)。
但是，根据双电源系统构造，由于需要例如图21所示的电路部分，因此与一个电源系统构造(作为扫描线选择电压仅使用一个系统电压的构造)相比，需要大量电路元件。在图21所示的例子中，与一个电源系统构造相比，需要追加两个二极管、一个电容器及一个电阻。因此，采用了双电源系统构造的液晶显示装置成本升高。另外，在实现移动电话或头盔显示器等小尺寸装置的情况下，由于印刷电路基板(PCB)的尺寸有限，因此可能无法确保搭载用于双电源系统构造的追加电路元件的区域。
发明内容
因此，以下公开的目的在于实现一种低成本显示装置，其能够抑制由残留电荷引起的显示缺陷发生，适合于采用截止特性优异的TFT的情况。
一实施方式的显示装置包括：
显示面板，其包含多条扫描线和扫描线驱动电路，其中，所述多条扫描线分别与多个像素形成部连接，所述扫描线驱动电路选择性地对所述多条扫描线进行驱动；
电压生成电路，其接受来自外部的电源供给，从而生成用于将扫描线设为选择状态的电压的一种扫描线选择电压及用于将扫描线设为非选择状态的电压的一种扫描线非选择电压；以及
驱动控制电路，其使用通过所述电压生成电路生成的扫描线选择电压及扫描线非选择电压对所述扫描线驱动电路的动作进行控制，
所述扫描线驱动电路包含移位寄存器，该移位寄存器以基于多个时钟信号进行移位动作的方式构成，且由以分别与所述多条扫描线对应的方式设置的多个单位电路构成，
各单位电路包含：
输出节点，其与所对应的扫描线连接；
输出控制晶体管，其具有控制端子、被施加所述多个时钟信号中的一个时钟信号的第一导通端子和与所述输出节点的连接的第二导通端子；输出控制节点，其与所述输出控制晶体管的控制端子连接；以及
截止控制晶体管，其具有控制端子、第一导通端子和与所述输出控制节点连接的第二导通端子，
所述驱动控制电路在通常时将所述多个时钟信号的电压分别交替设定为所述扫描线选择电压和所述扫描线非选择电压，且将施加至所述截止控制晶体管的控制端子的电压及施加至所述截止控制晶体管的第一导通端子的电压设定为所述扫描线非选择电压，
若所述电源供给停止，则将所述多个时钟信号的电压、施加至所述截止控制晶体管的控制端子的电压及施加至所述截止控制晶体管的第一导通端子的电压设定为所述扫描线选择电压。
根据这种构造，在构成扫描线驱动电路内的移位寄存器的单位电路中，在以往的构造要素的基础上，设置具有与输出控制节点连接的第二导通端子的截止控制晶体管。在这种构造中，若来自外部的电源供给停止，则施加至截止控制晶体管的控制端子的电压及施加至截止控制晶体管的第一导通端子的电压被设定为扫描线选择电压。因此，在电源供给停止后，经由截止控制晶体管向输出控制节点供给电荷，在比以往长的期间内输出控制晶体管以导通状态被维持。由此，在各单位电路中，随着时钟信号电压的降低，扫描线的电压可靠地降低。其结果，在电源供给停止后的希望期间内，扫描线的电压达到接地电位。因此，在电源供给停止时，不会产生像素形成部内的残留电荷或扫描线上的残留电荷。在此，由于电压生成电路生成一种扫描线选择电压以作为用于将扫描线设为选择状态的电压，因此与生成两种扫描线选择电压的构造相比成本降低。如上所述，能够实现抑制由残留电荷引起的显示缺陷的产生，适用于采用截止特性优异的TFT的情况的低成本显示装置。
本发明的上述目的及其他目的、特征、方式及效果，参照附图，根据本发明的下述详细说明更加明确。
附图说明
图1是表示一实施方式中的单位电路的构成的电路图。
图2是表示上述实施方式的有源矩阵型液晶显示装置的整体构造的框图。
图3是上述实施方式中表示像素形成部的构成的电路图。
图4是用于说明上述实施方式中用于从电压生成电路向电平转换电路供给栅极导通电压的布线的图。
图5是用于在上述实施方式中说明栅极驱动器的构成的框图。
图6是在上述实施方式中表示移位寄存器的构成的框图。
图7是在上述实施方式中，用于对移位寄存器的动作进行说明的时序图。
图8是在上述实施方式中用于对通常时的单位电路的动作进行说明的时序图。
图9是表示以往的单位电路的构成的电路图。
图10是关于模拟且在第一对比例中使用的两个栅极导通电压的波形图。
图11是表示第一对比例的模拟结果的图。
图12是关于模拟且在第二对比例中使用的四个输入信号的波形图。
图13是表示第二对比例的模拟结果的图。
图14是关于上述实施方式的在模拟中使用的五个输入信号的波形图。
图15是表示上述实施方式中的模拟结果的图。
图16是在上述实施方式中，用于说明在电源供给停止时将栅极起始脉冲信号的电压及清除信号的电压设定为接地电位的波形图。
图17是在上述实施方式中，用于说明在电源供给停止时将栅极起始脉冲信号的电压及清除信号的电压设定为接地电位的波形图。
图18是表示上述实施方式的变形例中的单位电路的构成的电路图。
图19是表示上述实施方式的变形例中的模拟结果的图。
图20是表示a-SiTFT、LTPS-TFT及IGZO-TFT的Vg-Id特性的图。
图21是用于说明双电源系统构造的电路图。
具体实施方式
以下参照附图对本发明的一实施方式进行说明。并且，各晶体管是场效应晶体管，更具体来说是n沟道型TFT。在关于n沟道型TFT的以下说明中，栅极端子与控制端子相当，漏极端子与第一导通端子相当，源极端子与第二导通端子相当。对此，对于n沟道型晶体管来说，漏极和源极中电位较高的一方被称为漏极，但在本说明书的说明中，由于将一方定义为漏极，将另一方定义为源极，因此也存在源极电位高于漏极电位的情况。
＜1.整体构造＞
图2使表示本发明一实施方式的有源矩阵型液晶显示装置100的整体构造的框图。该液晶显示装置100包括印刷电路基板(PCB)10、作为显示面板的液晶面板20、和与PCB10及液晶面板20连接的TAB(Tape Automated Bonding)30。在PCB10上设置有时序控制器11、电平转换电路13及电压生成电路15。液晶面板20为IGZO-TFT液晶面板。在TAB30上以IC芯片的状态搭载有用于驱动数据线SL(1)～SL(m)的源极驱动器32。
液晶显示装置100接受来自外部的电源(模拟电源)的供给而动作。以下将基于该电源供给输入至液晶显示装置100的电压称为“输入电源电压”。对输入电源电压标注附图标记AVDD。通常动作时的输入电源电压AVDD为例如+5V。若电源供给停止，则输入电源电压AVDD例如从+5V到0V(接地电位GND)逐渐降低。
液晶面板20包含液晶层、和夹持该液晶层的两片基板(代表性为玻璃基板)。在基板上的规定区域形成有用于显示图像的显示部22。显示部22包含n条扫描线GL(1)～GL(n)、m条数据线SL(1)～SL(m)、与n条扫描线GL(1)～GL(n)和m条数据线SL(1)～SL(m)的交叉点对应而以矩阵状配置的m×n个像素形成部。并且，m及n为2以上的整数。
图3是表示像素形成部的构成的电路图。各像素形成部包括：薄膜晶体管220，其使栅极端子与通过所对应的交叉点的扫描线GL连接，并使源极端子与通过该交叉点的数据线SL连接；像素电极221，其与该薄膜晶体管220的漏极端子连接；公共电极222及辅助电容电极223，其公共地设置于m×n个像素形成部；液晶电容224，其由像素电极221和公共电极222形成；以及辅助电容225，其由像素电极221和辅助电容电极223形成。由液晶电容224及辅助电容225形成像素电容CP。若与薄膜晶体管220的栅极端子连接的扫描线GL成为选择状态，则该薄膜晶体管220成为导通状态，由数据线SL传递的数据信号被写入像素电容CP。并且，在本实施方式中，薄膜晶体管220为n沟道型IGZO-TFT。
在液晶面板20上如图2所示，进一步形成有用于驱动扫描线GL(1)～GL(n)的栅极驱动器(扫描线驱动电路)24。栅极驱动器24为IGZO-GDM，其在构成液晶面板20的基板上以单片的方式形成。并且，在图2中，栅极驱动器24可以仅在显示部22的一侧配置，也可以在显示部22的左右两侧配置有栅极驱动器24。
如上所述，在本实施方式中，m条数据线SL(1)～SL(m)、n条扫描线GL(1)～GL(n)、m×n个像素形成部及栅极驱动器24形成在构成液晶面板20的一个基板上。
液晶显示装置100被施加水平同步信号Hsync、垂直同步信号Vsync及数据使能信号DE等定时信号、图像信号DAT和输入电源电压AVDD。输入电源电压AVDD被施加给时序控制器11及电压生成电路15。
电压生成电路15基于输入电源电压AVDD，生成在通常动作时将扫描线GL设为选择状态的电压即栅极导通电压VGH、在通常动作时将扫描线GL设为非选择状态的电压即栅极截止电压VGL。关于由电压生成电路15生成的栅极导通电压VGH及栅极截止电压VGL，在通常动作时电平被以恒定状态维持，但在电源供给停止时电平变化。并且，通常动作时栅极导通电压VGH被设定为例如+20V，栅极截止电压VGL被设定为例如-10V。由电压生成电路15生成的栅极导通电压VGH及栅极截止电压VGL被施加给电平转换电路13。如上所述，关于将扫描线GL设为选择状态的电压，采用一个电源系统构造。
时序控制器11接收水平同步信号Hsync、垂直同步信号Vsync及数据使能信号DE等定时信号、图像信号DAT和输入电源电压AVDD，生成数字影像信号DV、源极起始脉冲信号SSP、源极时钟信号SCK、栅极起始脉冲信号GSP_o、栅极时钟信号GCK_o及清除信号CLR_o。数字影像信号DV、源极起始脉冲信号SSP及源极时钟信号SCK被施加给源极驱动器32，栅极起始脉冲信号GSP_o、栅极时钟信号GCK_o及清除信号CLR_o被施加给电平转换电路13。并且，关于栅极起始脉冲信号GSP_o、栅极时钟信号GCK_o及清除信号CLR_o，高电平侧的电压被设定为输入电源电压AVDD，低电平侧的电压被设定为接地电位GND。
时序控制器11包含电源关断检测部112。电源关断检测部112生成表示来自外部的电源供给状态(电源开启/关断状态)的电源状态信号SHUT，将其施加给电平转换电路13。
电平转换电路13使用从电压生成电路15施加的栅极导通电压VGH及栅极截止电压VGL，进行从时序控制器11输出的栅极起始脉冲信号GSP_o、栅极时钟信号GCK_o及清除信号CLR_o的电压电平的变换。基于电平转换电路13的电压电平变换后的栅极起始脉冲信号GSP、栅极时钟信号GCK及清除信号CLR被施加给栅极驱动器24。另外，在电平转换电路13中，基于内部信号生成作为栅极驱动器24的动作基准的电压即基准电压VSS。基准电压VSS被施加栅极驱动器24。此外，在电平转换电路13中，基于电源状态信号SHUT生成截止控制信号AON。截止控制信号AON被施加给栅极驱动器24。并且，该截止控制信号AON经由专用的布线，被从电平转换电路13传递至栅极驱动器24。
但是，若电源状态信号SHUT表示电源正常供给这一情概况(即在通常动作时)，电平转换电路13将栅极起始脉冲信号GSP的电压、栅极时钟信号GCK的电压及清除信号CLR的电压分别对应于栅极起始脉冲信号GSP_o、栅极时钟信号GCK_o及清除信号CLR_o，设定为栅极导通电压VGH或栅极截止电压VGL，将基准电压VSS及截止控制信号AON的电压设定为栅极截止电压VGL。与此相对，若电源状态信号SHUT表示电源供给停止这一情况(即电源关断时)，则电平转换电路13将栅极时钟信号GCK的电压、基准电压VSS及截止控制信号AON的电压设定为栅极导通电压VGH，将栅极起始脉冲信号GSP的电压及清除信号CLR的电压设定为接地电位GND。
源极驱动器32接收从时序控制器11输出的数字影像信号DV、源极起始脉冲信号SSP及源极时钟信号SCK，对数据线SL(1)～SL(m)施加数据信号。
栅极驱动器24接收从电平转换电路13输出的栅极起始脉冲信号GSP、栅极时钟信号GCK、清除信号CLR、基准电压VSS及截止控制信号AON，以一次垂直扫描期间为周期重复向扫描线GL(1)～GL(n)施加主动的扫描信号。并且，对该栅极驱动器24的详细说明如后所述。
如上所述，通过向数据线SL(1)～SL(m)施加数据信号、向扫描线GL(1)～GL(n)施加扫描信号，将基于从外部输送的图像信号DAT的图像显示在显示部22上。
并且，在本实施方式中，利用时序控制器11及电平转换电路13实现驱动控制电路。
但是，在本实施方式中，为了在电源供给停止时使输入电源电压AVDD的电压电平以倾斜状逐渐降低，如图4所示，使用于从电压生成电路15向电平转换电路13供给栅极导通电压VGH的布线与容器17及电阻19连接。
＜2.栅极驱动器的构成＞
＜2.1概略＞
图5是用于说明栅极驱动器24的构成的框图。栅极驱动器24包含由多级构成的移位寄存器240。当显示部22形成有n行×m列的像素阵列时，以与像素阵列的各行一一对应的方式设置移位寄存器240的各级。并且，在以下说明中，将构成各级移位寄存器240的电路称为“单位电路”。
＜2.2移位寄存器＞
图6是表示移位寄存器240的构成的框图。并且，图6中示出移位寄存器240的第一级、第二级、第(n-1)级及第n级单位电路4(1)、4(2)、4(n-1)及4(n)的构成。向该移位寄存器240施加栅极起始脉冲信号GSP、栅极时钟信号GCK、清除信号CLR、基准电压VSS及截止控制信号AON。在本实施方式中，栅极时钟信号GCK由两相时钟信号(第一栅极时钟信号GCK1及第二栅极时钟信号GCK2)构成。
各单位电路4包含用于接收第一时钟CKA、第二时钟CKB、清除信号CLR、基准电压VSS、截止控制信号AON、设置信号S及重置信号R的输入端子和用于输出输出信号Q的输出端子。关于奇数级的单位电路4，作为第一时钟CKA被施加第一栅极时钟信号GCK1，作为第二时钟CKB被施加第二栅极时钟信号GCK2。对于第偶数级的单位电路4，作为第一时钟CKA被施加第二栅极时钟信号GCK2，作为第二时钟CKB被施加第一栅极时钟信号GCK1。另外，作为设置信号S，向各单位电路4施加来自前一级单位电路4的输出信号Q，作为重置信号R，向各单位电路4施加来自下一级单位电路4的输出信号Q。但是，栅极起始脉冲信号GSP作为设置信号S被施加至第一级单位电路4(1)，清除信号CLR作为重置信号R被施加至第n级单位电路4(n)。另外，来自各单位电路4的输出信号Q作为扫描信号Gout被施加至对应的扫描线GL。
在以上所示的构成中，若作为设置信号S的栅极起始脉冲信号GSP的脉冲被施加至移位寄存器240的第一级单位电路4(1)，则基于工作占比(onduty)为50％左右的值的第一栅极时钟信号GCK1及第二栅极时钟信号GCK2，将栅极起始脉冲信号GSP中包含的脉冲(该脉冲包含在从各单位电路4输出的输出信号Q中)从第一级单位电路4(1)依次向第n级单位电路4(n)传送。并且，对应于该脉冲的传送，从第1～第n级单位电路4(1)～4(n)输出的输出信号Q依次成为高电平。由此，如图7所示，每隔规定期间依次成为高电平的扫描信号Gout(1)～Gout(n)被施加至显示部22内的扫描线GL(1)～GL(n)。
＜2.3单位电路＞
图1是表示本实施方式的单位电路4(假定为第k级)的构成的电路图。如图1所示，单位电路4包括一个薄膜晶体管T1～T11和一个电容器CAP。另外，单位电路4除了与基准电压布线(用于传递基准电压VSS的布线)连接的输入端子以外，具有六个输入端子41～46及一个输出端子(输出节点)49。在图1中，对用于接收第一时钟CKA的输入端子标注附图标记41，对用于接收第二时钟CKB的输入端子标注附图标记42，对用于接收设置信号S的输入端子标注附图标记43，对用于接收重置信号R的输入端子标注附图标记44，对用于接收清除信号CLR的输入端子标注附图标记45，对用于接收截止控制信号AON的输入端子标注附图标记46，对用于输出输出信号Q的输出端子标注附图标记49。
薄膜晶体管T1的源极端子、薄膜晶体管T2的漏极端子、薄膜晶体管T4的栅极端子、薄膜晶体管T5的漏极端子、薄膜晶体管T8的漏极端子、薄膜晶体管T10的栅极端子、薄膜晶体管T11的源极端子及电容器CAP的一端相互连接。并且将上述相互连接的区域(布线)称为“输出控制节点”。对输出控制节点标注附图标记netA。薄膜晶体管T3的源极端子、薄膜晶体管T4的漏极端子、薄膜晶体管T5的栅极端子及薄膜晶体管T6的漏极端子相互连接。并且，将上述相互连接的区域(布线)称为“稳定化节点”。对稳定化节点标注附图标记netB。
对于薄膜晶体管T1来说，栅极端子及漏极端子与输入端子43连接(即成为二极管连接)，源极端子与输出控制节点netA连接。对于薄膜晶体管T2来说，栅极端子与输入端子45连接，漏极端子与输出控制节点netA连接，源极端子与基准电压布线连接。对于薄膜晶体管T3，栅极端子及漏极端子与输入端子42连接(即成为二极管连接)，源极端子与稳定化节点netB连接。对于薄膜晶体管T4来说，栅极端子与输出控制节点netA连接，漏极端子与稳定化节点netB连接，源极端子与基准电压布线连接。对于薄膜晶体管T5来说，栅极端子与稳定化节点netB连接，漏极端子与输出控制节点netA连接，源极端子与基准电压布线连接。对于薄膜晶体管T6来说，栅极端子与输入端子45连接，漏极端子与稳定化节点netB连接，源极端子与基准电压布线连接。
对于薄膜晶体管T7来说，栅极端子与输入端子42连接，漏极端子与输出端子49连接，源极端子与基准电压布线连接。对于薄膜晶体管T8来说，栅极端子与输入端子44连接，漏极端子与输出控制节点netA连接，源极端子与基准电压布线连接。对于薄膜晶体管T9来说，栅极端子与输入端子44连接，漏极端子与输出端子49连接，源极端子与基准电压布线连接。对于薄膜晶体管T10来说，栅极端子与输出控制节点netA连接，漏极端子与输入端子41连接，源极端子与输出端子49连接。对于薄膜晶体管T11来说，栅极端子与输入端子46连接，漏极端子与基准电压布线连接，源极端子与输出控制节点netA连接。对于电容器CAP来说，一端与输出控制节点netA连接，另一端与输出端子49连接。
并且，在本实施方式中，利用薄膜晶体管T10实现输出控制晶体管，利用薄膜晶体管T11实现截止控制晶体管。
＜3.通常时的动作＞、
参照图8对通常时的单位电路4的动作进行说明。在液晶显示装置100动作的期间内，向单位电路4施加工作占比被设定为50％左右的值的第一时钟CKA及第二时钟CKB。对于第一时钟CKA及第二时钟CKB来说，高电平侧的电压被设定为栅极导通电压VGH，低电平侧的电压被设定为栅极截止电压VGL。并且，如图8所示，在通常时，截止控制信号AON以低电平被维持。由此，通常时，薄膜晶体管T11以截止状态被维持。
在时刻t10以前的期间内，输出控制节点netA的电压以低电平被维持，稳定化节点netB的电压以高电平被维持，输出信号Q以低电平被维持。
若到达时刻t10，则设置信号S从低电平变为高电平。如图1所示，由于薄膜晶体管T1成为二极管连接，因此在该设置信号S的脉冲的作用下，薄膜晶体管T1成为导通状态，电容器CAP被充电。由此，输出控制节点netA的电压从低电平变为高电平，薄膜晶体管T10成为导通状态。但是，在时刻t10，由于第一时钟CKA变为低电平，因此输出信号Q被以低电平维持。另外，通过使输出控制节点netA的电压从低电平变为高电平，从而薄膜晶体管T4变为导通状态。由此，稳定化节点netB的电压变为低电平。
在到达时刻t11时，第一时钟CKA从低电平变为高电平。此时，由于薄膜晶体管T10变为导通状态，因此，与输入端子41的电压上升一起，输出端子49的电压上升。在此，如图1所示，由于在输出控制节点netA-输出端子49间设置有电容器CAP，因此，与输出端子49的电压上升一起，输出控制节点netA的电压也上升(输出控制节点netA成为升压(boost)状态)。其结果，薄膜晶体管T10的栅极端子中被施加很大电压，直到与该输出端子49连接的扫描线GL变为选择状态所需的充分电平，输出信号Q的电压上升。
在到达时刻t12时，第一时钟CKA从高电平变为低电平。由此，与输入端子41的电压降低一起，输出端子49的电压(输出信号Q的电压)降低。若输出端子49的电压降低，则借助电容器CAP，输出控制节点netA的电压也降低。另外，在时刻t12，重置信号R从低电平变为高电平。由此，薄膜晶体管T8及薄膜晶体管T9成为导通状态。如上所述，输出控制节点netA的电压及输出端子49的电压(输出信号Q的电压)变为低电平。
通过由移位寄存器240内的各单位电路4进行以上动作，如图7所示，每隔规定期间依次变为高电平的扫描信号Gout(1)～Gout(n)被施加至显示部22内的扫描线GL(1)～GL(n)。
但是，对于清除信号CLR来说，在各垂直扫描期间内全部扫描信号Gout(1)～Gout(n)变为高电平后，从低电平变为高电平(参照图7)。由此，全部单位电路4(1)～4(n)及全部扫描线GL(1)～GL(n)的状态被重置。
＜4.电源供给停止时的动作＞
＜4.1概要＞
下面，对电源供给停止时的动作进行说明。若电源供给停止，则电源关断检测部112将电源供给已停止这一情况利用电源状态信号SHUT传递至电平转换电路13。由此，电平转换电路13将栅极时钟信号GCK的电压、基准电压VSS及截止控制信号AON的电压设定为栅极导通电压VGH，将栅极起始脉冲信号GSP的电压及清除信号CLR的电压设定为接地电位GND。
通过将栅极时钟信号GCK的电压、基准电压VSS及截止控制信号AON的电压设定为栅极导通电压VGH，则来自各单位电路4的输出信号Q变为高电平。即，全部扫描线GL(1)～GL(n)变为选择状态。此时，对全部数据线SL(1)～SL(m)施加黑电压。通过以上方式，使在各像素形成部内的像素电容CP中蓄积的电荷放电。
另外，当与栅极时钟信号GCK的电压降低相伴，扫描信号Gout的电压也降低时，基准电压VSS及截止控制信号AON的电压被设定为栅极导通电压VGH，从而薄膜晶体管T11成为导通状态，电荷经由薄膜晶体管T11被供给至输出控制节点netA。详细来说，在薄膜晶体管T11的栅极-源极间电压比阈值电压大的范围内，向输出控制节点netA供给电荷。因此，在电源供给停止时，薄膜晶体管T10在比以往长的期间内被以导通状态维持。由此，在各单位电路4中，随着输入端子41电压的降低，输出端子49的电压可靠地降低。并且，在电源供给停止后的希望期间内，扫描信号Gout的电压达到接地电位GND。如上所述，各扫描线GL上的电荷被释放。
＜4.2模拟结果＞
下面，对与电源关断时的动作相关的模拟结果进行说明。在这里，首先，作为对比例(第一对比例及第二对比例)，对使用以往构成的单位电路情况下的动作进行说明。然后，对本实施方式中的动作进行说明。并且，所谓以往构成的单位电路，是图9所示构成的单位电路。与本实施方式中的单位电路4(参照图1)不同，在图9所示构成的单位电路中没有设置薄膜晶体管T11。
＜4.2.1第一对比例＞
采用图9所示的构成对单位电路的构成进行说明，且电源系统的构成采用了双电源系统构造的例子为第一对比例。在第一对比例中，对具有由图9所示的构成的单位电路构成的移位寄存器的栅极驱动器施加基于如图10所示电压波形变化的两个栅极导通电压(第一栅极导通电压VGH1及第二栅极导通电压VGH2)的四个输入信号(栅极时钟信号GCK、基准电压VSS、栅极起始脉冲信号GSP、清除信号CLR)并进行了模拟。并且，关于上述四个输入信号，对于栅极起始脉冲信号GSP、栅极时钟信号GCK及基准电压VSS来说，高电平侧的电压被设定为第一栅极导通电压VGH1，对于清除信号CLR来说，高电平侧的电压设定为第二栅极导通电压VGH2。但是，即使假想的电源关断时刻以前的各输入信号的电压没有被设定为栅极导通电压，对模拟结果也没有影响。另外，实际输入信号的波形为具有由电容器及电阻确定的时间常数的指数函数衰减波形，但关于这一点，特别是对于模拟结果没有影响。
图11是表示第一对比例的模拟结果的图。并且，图11中示出栅极时钟信号GCK的电压波形变化51、输出控制节点netA的电压波形变化52及扫描信号Gout的电压波形变化53。根据该模拟结果，扫描信号Gout的电压在电源刚刚截止后，为了去除像素形成部内的电荷而提高至高电平。然后，扫描信号Gout的电压随着时间而降低。在此，如从图11可知，自电源关断起经过规定时间后，扫描信号Gout的电压达到接地电位GND。另外，对于输出控制节点netA的电压，也在自电源关断经过规定时间后达到接地电位GND。
如上所述，在采用了双电源系统构造的情况下，单位电路的构成即使是图9所示的以往的构成，面板内的电荷也会在电源供给停止时被快速去除。但是，如上所述，与一个电源系统构造相比，由于需要大量电路元件而成本升高。
＜4.2.2第二对比例＞
对于单位电路的构成采用图9所示的构成，并且，对于电源系统的构成采用一个电源系统构造，这样的例子为第二对比例。在第二对比例中，对具有由图9所示构成的单位电路构成的移位寄存器的栅极驱动器，施加如图12所示电压波形变化的四个输入信号(栅极时钟信号GCK、基准电压VSS、栅极起始脉冲信号GSP、清除信号CLR)并进行了模拟。并且，即使假想的电源关断时刻以前的各输入信号的电压没有被设定为栅极截止电压VGL，也不会影响模拟结果。另外，此处，为了简单地进行模拟，输入信号的波形采用三角波，但实际输入信号的波形为具有由电容器及电阻确定的时间常数的指数函数的衰减波形。但是，关于这一点，特别是对模拟结果也没有影响。
图13是表示第二对比例的模拟结果的图。并且，在图13中示出栅极时钟信号GCK的电压波形变化54、输出控制节点netA的电压波形变化55及扫描信号Gout的电压波形变化56。根据该模拟结果，扫描信号Gout的电压为了在电源关断后立即去除像素形成部内的电荷而升高至高电平。然后，扫描信号Gout的电压在以高电平被维持后逐渐降低。但是，如从图13所示，与第一对比例不同，扫描信号Gout的电压没有达到接地电位GND。
如上所述，单位电路的构成是图9所示的以往构成，且在采用一个电源系统构造的情况下，在电源供给停止时，扫描线上的电荷没有被去除。因此，可能会在例如电源打开时产生由残留电荷引起的闪光发生等显示缺陷。
＜4.2.3本实施方式的情况＞
关于本实施方式，采用一个电源构成，向具有由图1所示构成的单位电路4构成的移位寄存器240的栅极驱动器24，施加按照图14所示电压波形变化的五个输入信号(栅极时钟信号GCK、基准电压VSS、栅极起始脉冲信号GSP、清除信号CLR、截止控制信号AON)并进行了模拟。
图15是表示本实施方式的模拟结果的图。并且，在图15中示出了栅极时钟信号GCK的电压波形变化57、输出控制节点netA的电压波形变化58及扫描信号Gout的电压波形变化59。根据该模拟结果，扫描信号Gout的电压在电源关断后为了去除像素形成部内的电荷而立即升高至高电平。关于输出控制节点netA的电压，在电源关断后立即升高至高于扫描信号Gout的电压的电平。
在此，对于电源关断后输出控制节点netA的电压立即高于扫描信号Gout的电压的理由进行说明。如上所述，在截止控制信号AON的传递中使用专用的布线，该布线负载小。因此，在电源关断后，上述五个输入信号中的截止控制信号AON立即最快升高。由此，首先，经由薄膜晶体管T11对输出控制节点netA充电。然后，经由薄膜晶体管T10对扫描线GL充电。由于这种变化，在各信号的上升后，输出控制节点netA的电压立即高于扫描信号Gout的电压。另外，即使扫描线GL充电结束，也由于在单位电路4设置有电容器CAP，而针对输出控制节点netA进行过充电。由此，输出控制节点netA的电压高于扫描信号Gout的电压。
如图15所示，扫描信号Gout的电压在达到高电平后，随着栅极时钟信号GCK的电压降低而降低。然后，在从该电源关断经过规定时间后，扫描信号Gout的电压达到接地电位GND。
根据以上模拟结果还可知，根据本实施方式，在电源供给停止时，像素形成部内的电荷及扫描线GL上的电荷被去除。
然而，在本实施方式中，若电源供给停止，则栅极起始脉冲信号GSP的电压及清除信号CLR的电压被设定为接地电位GND(参照图14)。关于这一点，即使在电源供给停止时没有将栅极起始脉冲信号GSP的电压及清除信号CLR的电压设定为接地电位GND的情况下，也如图16所示，扫描信号Gout的波形成为根据行而不同的波形。并且，在图16中，被施加至第1～第5行扫描线GL(1)～GL(5)的扫描信号Gout(1)～Gout(5)的电压波形分别被标注附图标记61～65。与此相对，在电源供给停止时，在将栅极起始脉冲信号GSP的电压及清除信号CLR的电压设定为接地电位GND的情况下，对于所有行，扫描信号Gout的电压波形成为在图17中标注了附图标记69的波形。即，在所有行中，扫描信号Gout的电压波形以相同的方式变化。
并且，根据本实施方式，可能在输出控制节点netA产生残留电荷。对此，根据IGZO-TFT的当前的制造工艺，高移动化和阈值变化减小有所发展。因此，在采用一个电源系统构造时由于在输出控制节点netA产生的残留电荷引起的薄膜晶体管T10(参照图1)的阈值变化大致接近于0，几乎不会出现该残留电荷影响移位寄存器240的移位动作的情况。
＜5.效果＞
根据本实施方式，在构成栅极驱动器24内的移位寄存器240的单位电路4上，除了以往的构造要素以外，还设置有使源极端子与输出控制节点netA连接的薄膜晶体管T11。对于该薄膜晶体管T11来说，栅极端子被施加截止控制信号AON，漏极端子被施加基准电压VSS。在这种构造中，若来自外部的电源供给停止，则截止控制信号AON的电压及基准电压VSS被设定为栅极导通电压VGH。因此，在电源供给停止后，经由薄膜晶体管T11向输出控制节点netA供给电荷，在比以往长的期间内，薄膜晶体管T10被以导通状态维持。由此，在各单位电路4中，随着输入端子41电压的降低，输出端子49的电压可靠地降低。即，随着栅极时钟信号GCK的电压降低，扫描信号Gout的电压可靠地降低。其结果，在电源供给停止后，在希望的期间内，扫描信号Gout的电压达到接地电位GND。根据以上所述，在电源供给停止时，不会产生像素形成部内的残留电荷或扫描线GL上的残留电荷。在此，在本实施方式中，采用作为将扫描线GL设为选择状态的电压仅使用一种栅极导通电压VGH的构造(一个电源系统构造)。因此，与采用双电源系统构造相比，能够以低成本实现液晶显示装置。如上所述，根据本实施方式，能够实现能够抑制由残留电荷引起的显示缺陷的发生的、使用IGZO-TFT的低成本的液晶显示装置。
＜6.变形例＞
对上述实施方式的变形例进行说明。图18是表示本变形例的单位电路4的构成的电路图。在上述实施方式中，单位电路4内的薄膜晶体管T11的漏极端子与基准电压布线连接。与此相对，在本变形例中，薄膜晶体管T11的漏极端子与栅极端子同样地，与被施加截止控制信号AON的输入端子46连接。即，在本变形例中，使用具有二极管连接方式的薄膜晶体管T11。
在以上构成中，在本变形例中，也在电源供给停止时，将截止控制信号AON的电压设定为栅极导通电压VGH。因此，在电源供给停止后，薄膜晶体管T11成为导通状态，经由薄膜晶体管T11向输出控制节点netA供给电荷。其结果，在本变形例中，扫描信号Gout的电压也在电源供给停止后的希望期间内达到接地电位GND。
图19是表示以本变形例的构成进行与上述实施方式相同的模拟的结果的图。并且，在图19中示出栅极时钟信号GCK的电压波形变化71、输出控制节点netA的电压波形变化72及扫描信号Gout的电压波形变化73。根据图19可知，在本变形例中也能够获得与上述实施方式相同的结果。即，可知在本变形例中，也在电源供给停止时，像素形成部内的电荷及扫描线GL上的电荷被去除。
然而，截止控制信号AON经由专用的布线被从电平转换电路13向栅极驱动器24内的单位电路4传递。因此，该布线的负载非常小。与此相对，传递基准电压VSS的基准电压布线如根据图1可知，由于与单位电路4内的大量薄膜晶体管连接而负载很大。根据以上所述，与薄膜晶体管T11的漏极端子连接于基准电压布线的上述实施方式相比，薄膜晶体管T11的漏极端子与截止控制信号AON用布线连接的本变形例，薄膜晶体管T11迅速变为导通状态。即，根据本变形例，在电源关断时，能够更高速地对输出控制节点netA进行充电。因此，即使在使用大型面板的情况下，也能够通过采用本变形例的构成，在电源供给停止后的希望期间内，可靠地使扫描信号Gout的电压达到接地电位GND。
＜7.其他＞
本发明不限定于上述实施方式及上述变形例，能够在不脱离本发明的主旨的范围内进行多种变形实施。例如，在上述实施方式中作为薄膜晶体管使用了IGZO-TFT，但也可以使用其他氧化物TFT。并且，在与利用低温多晶硅形成沟道层的薄膜晶体管相比采用截止泄漏电流不足利用低温多晶硅形成沟道层的薄膜晶体管的十分之一的晶体管的情况下，尤其能够获得本发明的效果。另外，在上述实施方式中，举出使用n沟道型TFT的例子进行了说明，但也可以使用p沟道型TFT。此外，本发明不限定于液晶显示装置，也能够应用于在像素形成部保持电荷的其他显示装置。
以上对本发明进行了说明，但以上说明在各方面均为例示而非限制。应知很多其他变更和变形均能够在不脱离本发明范围内得到。

Claims (7)

1.一种显示装置，其特征在于，包括：
显示面板，其包含多条扫描线和扫描线驱动电路，其中，所述多条扫描线分别与多个像素形成部连接，所述扫描线驱动电路选择性地对所述多条扫描线进行驱动；
电压生成电路，其接受来自外部的电源供给，从而生成用于将扫描线设为选择状态的电压的一种扫描线选择电压及用于将扫描线设为非选择状态的电压的一种扫描线非选择电压；以及
驱动控制电路，其使用通过所述电压生成电路生成的扫描线选择电压及扫描线非选择电压对所述扫描线驱动电路的动作进行控制，
所述扫描线驱动电路包含移位寄存器，该移位寄存器以基于多个时钟信号进行移位动作的方式构成，且由以分别与所述多条扫描线对应的方式设置的多个单位电路构成，
各单位电路包含：
输出节点，其与所对应的扫描线连接；
输出控制晶体管，其具有控制端子、被施加所述多个时钟信号中的一个时钟信号的第一导通端子和与所述输出节点的连接的第二导通端子；
输出控制节点，其与所述输出控制晶体管的控制端子连接；以及
截止控制晶体管，其具有控制端子、第一导通端子和与所述输出控制节点连接的第二导通端子，
所述驱动控制电路在通常时将所述多个时钟信号的电压分别交替设定为所述扫描线选择电压和所述扫描线非选择电压，且将施加至所述截止控制晶体管的控制端子的电压及施加至所述截止控制晶体管的第一导通端子的电压设定为所述扫描线非选择电压，
若所述电源供给停止，则将所述多个时钟信号的电压、施加至所述截止控制晶体管的控制端子的电压及施加至所述截止控制晶体管的第一导通端子的电压设定为所述扫描线选择电压。
2.根据权利要求1所述的显示装置，其特征在于，
所述截止控制晶体管的控制端子经由专用的布线被施加从所述驱动控制电路输出的截止控制信号，
所述驱动控制电路在通常时将所述截止控制信号设定为所述扫描线非选择电压，若所述电源供给停止，则将所述截止控制信号设定为所述扫描线选择电压。
3.根据权利要求2所述的显示装置，其特征在于，
所述截止控制晶体管的第一导通端子中被施加所述截止控制信号。
4.根据权利要求2所述的显示装置，其特征在于，
所述截止控制晶体管的第一导通端子中被施加从所述驱动控制电路输出且成为所述扫描线驱动电路的动作基准的基准电压，
所述驱动控制电路在通常时将所述基准电压设定为所述扫描线非选择电压，若所述电源供给停止，则将所述基准电压设定为所述扫描线选择电压。
5.根据权利要求1所述的显示装置，其特征在于，
在用于从所述电压生成电路向所述驱动控制电路供给所述扫描线选择电压的布线上连接有电容器及电阻。
6.根据权利要求1所述的显示装置，其特征在于，
所述显示面板具有多个晶体管，其中包含所述输出控制晶体管及所述截止控制晶体管，
所述多个晶体管中的至少一部分晶体管是与由低温多晶硅形成沟道层的薄膜晶体管相比，截止泄漏电流不足所述由低温多晶硅形成沟道层的薄膜晶体管的十分之一的晶体管。
7.根据权利要求6所述的显示装置，其特征在于，
所述多个晶体管中的至少一部分晶体管是由铟镓锌氧化物形成沟道层的薄膜晶体管。
CN201811457536.0A 2018-02-06 2018-11-30 显示装置 Active CN110120202B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-018762 2018-02-06
JP2018018762A JP2019138923A (ja) 2018-02-06 2018-02-06 表示装置

Publications (2)

Publication Number Publication Date
CN110120202A true CN110120202A (zh) 2019-08-13
CN110120202B CN110120202B (zh) 2021-11-16

Family

ID=67476900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811457536.0A Active CN110120202B (zh) 2018-02-06 2018-11-30 显示装置

Country Status (3)

Country Link
US (1) US10796655B2 (zh)
JP (1) JP2019138923A (zh)
CN (1) CN110120202B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631704B2 (en) 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11581340B2 (en) 2020-12-15 2023-02-14 Sharp Kabushiki Kaisha Active matrix substrate
US11580905B2 (en) * 2021-07-14 2023-02-14 Apple Inc. Display with hybrid oxide gate driver circuitry having multiple low power supplies

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476590B2 (en) * 2000-10-11 2002-11-05 Au Optronics Corporation Residual image improving system for a liquid crystal display (LCD)
CN102598105A (zh) * 2009-11-04 2012-07-18 夏普株式会社 液晶显示装置及其驱动方法
CN105513549A (zh) * 2015-12-29 2016-04-20 深圳市华星光电技术有限公司 用于消除液晶显示器关机残影的电路及液晶显示器
CN105679273A (zh) * 2016-04-20 2016-06-15 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路以及显示装置
CN107068073A (zh) * 2016-12-26 2017-08-18 南京中电熊猫液晶显示科技有限公司 液晶显示面板及其驱动方法
JP2017167406A (ja) * 2016-03-17 2017-09-21 シャープ株式会社 液晶表示装置およびテレビジョン装置
CN107615392A (zh) * 2015-04-28 2018-01-19 夏普株式会社 移位寄存器
CN107633832A (zh) * 2017-10-25 2018-01-26 南京中电熊猫平板显示科技有限公司 液晶显示装置及其驱动方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
US7124041B1 (en) * 2004-09-27 2006-10-17 Siemens Energy & Automotive, Inc. Systems, methods, and devices for detecting circuit faults
JP4497328B2 (ja) * 2006-10-25 2010-07-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US7733160B2 (en) * 2007-01-29 2010-06-08 Seiko Epson Corporation Power supply circuit, display driver, electro-optical device, and electronic instrument
JPWO2009050778A1 (ja) * 2007-10-15 2011-02-24 富士通株式会社 ドットマトリクス型の表示素子を有する表示装置
CN102498510B (zh) * 2009-09-07 2014-10-08 夏普株式会社 像素电路和显示装置
WO2014021150A1 (ja) * 2012-07-31 2014-02-06 シャープ株式会社 表示装置およびその駆動方法
KR101622896B1 (ko) 2012-10-19 2016-05-19 샤프 가부시키가이샤 표시 장치 및 그 구동 방법
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP6167355B2 (ja) * 2013-07-18 2017-07-26 株式会社Ｊｏｌｅｄ Ｅｌ表示装置
US10854163B2 (en) * 2018-10-30 2020-12-01 Sharp Kabushiki Kaisha Display device suppressing display failure caused by residual charge

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476590B2 (en) * 2000-10-11 2002-11-05 Au Optronics Corporation Residual image improving system for a liquid crystal display (LCD)
CN102598105A (zh) * 2009-11-04 2012-07-18 夏普株式会社 液晶显示装置及其驱动方法
CN107615392A (zh) * 2015-04-28 2018-01-19 夏普株式会社 移位寄存器
CN105513549A (zh) * 2015-12-29 2016-04-20 深圳市华星光电技术有限公司 用于消除液晶显示器关机残影的电路及液晶显示器
JP2017167406A (ja) * 2016-03-17 2017-09-21 シャープ株式会社 液晶表示装置およびテレビジョン装置
CN105679273A (zh) * 2016-04-20 2016-06-15 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路以及显示装置
CN107068073A (zh) * 2016-12-26 2017-08-18 南京中电熊猫液晶显示科技有限公司 液晶显示面板及其驱动方法
CN107633832A (zh) * 2017-10-25 2018-01-26 南京中电熊猫平板显示科技有限公司 液晶显示装置及其驱动方法

Also Published As

Publication number Publication date
US20190244577A1 (en) 2019-08-08
CN110120202B (zh) 2021-11-16
JP2019138923A (ja) 2019-08-22
US10796655B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US9666140B2 (en) Display device and method for driving same
JP5535374B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
US8957882B2 (en) Gate drive circuit and display apparatus having the same
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
CN104718568B (zh) 显示装置及其驱动方法
US9311881B2 (en) Liquid crystal display device and drive method for same
US11024245B2 (en) Gate driver and display device using the same
US9053677B2 (en) Gate driving circuit and display panel having the same
CN105405417A (zh) 移位寄存器及使用移位寄存器的显示装置
CN106504721B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN102598105A (zh) 液晶显示装置及其驱动方法
US11410608B2 (en) Shift register circuitry, gate driving circuit, display device, and driving method thereof
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
KR20160122907A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
CN110120202A (zh) 显示装置
CN101593561A (zh) 液晶显示器
WO2012147637A1 (ja) 液晶表示装置
US10854163B2 (en) Display device suppressing display failure caused by residual charge
US10796659B2 (en) Display device and method for driving the same
CN109887469A (zh) 移位寄存器及具备该移位寄存器的显示装置
CN115346472A (zh) 栅极驱动器和包括该栅极驱动器的电致发光显示设备
US20230343285A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel
CN113593465B (zh) 电压补偿模块、栅极驱动电路及其驱动方法、显示基板
US20240194151A1 (en) Scanning signal line drive circuit and display device provided with same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant