CN113593465B - 电压补偿模块、栅极驱动电路及其驱动方法、显示基板 - Google Patents
电压补偿模块、栅极驱动电路及其驱动方法、显示基板 Download PDFInfo
- Publication number
- CN113593465B CN113593465B CN202110904111.5A CN202110904111A CN113593465B CN 113593465 B CN113593465 B CN 113593465B CN 202110904111 A CN202110904111 A CN 202110904111A CN 113593465 B CN113593465 B CN 113593465B
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- driving circuit
- pull
- grid electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 48
- 230000004044 response Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 13
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 11
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 9
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 9
- 239000010409 thin film Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请实施例提供了电压补偿模块、栅极驱动电路及其驱动方法、显示基板，电压补偿模块，包括：补偿电压输出子模块、补偿控制子模块；补偿控制子模块与触控电压端连接、栅极驱动电路上拉点位连接，用于基于触控电压端及栅极驱动电路上拉点位的电压信号，对补偿电压输出子模块进行控制；补偿电压输出子模块与触控电压端连接、栅极驱动电路上拉点位连接，用于响应于补偿控制子模块的控制，利用触控电压端的电压对栅极驱动电路上拉点位进行补偿，增加了栅极驱动电路的电压保持能力，能够减少显示阶段和触控阶段切换时显示亮度的差异，减少显示画面中出现横向条纹的情况，增加显示效果。
Description
技术领域
本申请涉及电子技术领域，特别是涉及电压补偿模块、栅极驱动电路及其驱动方法、显示基板。
背景技术
整合触控功能的显示产品在教育、办公领域有很大的需求，In-cell是指将触摸面板功能嵌入到液晶像素中，In-celll触控设计可以降低显示产品的成本以及使产品更轻薄，但目前In-cell触控显示面板主要集中在中小尺寸，针对中大尺寸的显示面板，因面板尺寸大，驱动负载更高，对于电路的驱动能力要求更高。
相关技术中的大尺寸In-cell触控显示面板，通过外部IC(Integrated Circuit，集成电路)驱动，大尺寸In-cell触控显示面板的驱动电压较高，内部TFT(Thin FilmTransistor，薄膜晶体管)的漏电流也较大；现有的GOA(Gate Driver on Array)电路(即栅极驱动电路)的电压保持能力较差，尤其是针对触控体验更佳且支持主动笔的LHB(Long-Horizontal-Blanking)驱动模式，现有的栅极驱动电路因电压保持能力较差，会导致显示和触控阶段切换时显示亮度存在差异，在整个显示画面上呈现横向条纹，影响显示效果。
发明内容
本申请实施例的目的在于提供一种电压补偿模块、栅极驱动电路及其驱动方法、显示基板，以实现增加栅极驱动电路的电压保持能力。具体技术方案如下：
第一方面，本申请实施例提供了一种电压补偿模块，包括：
补偿电压输出子模块、补偿控制子模块；
所述补偿控制子模块与触控电压端连接、栅极驱动电路上拉点位连接，用于基于所述触控电压端及所述栅极驱动电路上拉点位的电压信号，对所述补偿电压输出子模块进行控制；
所述补偿电压输出子模块与触控电压端连接、栅极驱动电路上拉点位连接，用于响应于所述补偿控制子模块的控制，利用所述触控电压端的电压对所述栅极驱动电路上拉点位进行补偿。
在一种可能的实施方式中，所述电压补偿模块还包括：复位子模块；
所述复位子模块与复位电压端连接，用于响应于所述复位电压端的电压对所述补偿控制子模块进行复位，以使复位后的补偿控制子模块控制所述补偿电压输出子模块停止对所述栅极驱动电路上拉点位进行补偿。
在一种可能的实施方式中，所述补偿控制子模块包括第一晶体管、第二晶体管、第一电容，所述补偿电压输出子模块包括第三晶体管，所述复位子模块包括第四晶体管；
所述第一晶体管的栅极与所述栅极驱动电路上拉点位连接，所述第一晶体管的第一端与所述栅极驱动电路上拉点位连接，所述第一晶体管的第二端分别与所述第二晶体管的栅极、所述第一电容的第一端、所述第四晶体管的第一端连接；
所述第二晶体管的第一端与所述触控电压端连接，所述第二晶体管的第二端与所述第一电容的第二端、所述第三晶体管的栅极连接；
所述第三晶体管的第一端与所述触控电压端连接，所述第三晶体管的第二端与所述栅极驱动电路上拉点位连接；
所述第四晶体管的栅极与所述复位电压端连接，所述第四晶体管的第二端与栅极电压端连接。
在一种可能的实施方式中，所述补偿控制子模块包括第一晶体管、第二晶体管、第一电容，所述补偿电压输出子模块包括第三晶体管，所述复位子模块包括第四晶体管；
所述第一晶体管的栅极与所述栅极驱动电路上拉点位连接，所述第一晶体管的第一端与所述栅极驱动电路上拉点位连接，所述第一晶体管的第二端分别与所述第二晶体管的栅极、所述第一电容的第一端、所述第四晶体管的第一端连接；
所述第二晶体管的第一端与所述触控电压端连接，所述第二晶体管的第二端分别与所述第一电容的第二端、所述第三晶体管的栅极、所述第三晶体管的第一端连接；
所述第三晶体管的第二端与所述栅极驱动电路上拉点位连接；
所述第四晶体管的栅极与所述复位电压端连接，所述第四晶体管的第二端与栅极电压端连接。
在一种可能的实施方式中，所述电压补偿模块还包括：电压去噪子模块；
所述电压去噪子模块与栅极驱动电路下拉点位连接，用于对所述补偿控制子模块中的电压进行去噪。
在一种可能的实施方式中，所述电压去噪子模块包括：第五晶体管及第六晶体管；
所述第五晶体管的栅极与所述栅极驱动电路下拉点位连接，所述第五晶体管的第一端与所述第一电容的第一端连接，所述第五晶体管的第二端与栅极电压端连接；
所述第六晶体管的栅极与所述栅极驱动电路下拉点位连接，所述第六晶体管的第一端与所述第一电容的第二端连接，所述第六晶体管的第二端与栅极电压端连接。
在一种可能的实施方式中，所述栅极驱动电路下拉点位包括第一栅极驱动电路下拉点位及第二栅极驱动电路下拉点位，所述电压去噪子模块包括第五晶体管、第十八晶体管、第六晶体管及第十九晶体管；
所述第五晶体管的栅极与第一栅极驱动电路下拉点位连接，所述第五晶体管的第一端与所述第一电容的第一端连接，所述第五晶体管的第二端与栅极电压端连接；
所述第十八晶体管的栅极与第二栅极驱动电路下拉点位连接，所述第十八晶体管的第一端与所述第一电容的第一端连接，所述第十八晶体管的第二端与栅极电压端连接；
所述第六晶体管的栅极与第一栅极驱动电路下拉点位连接，所述第六晶体管的第一端与所述第一电容的第二端连接，所述第六晶体管的第二端与栅极电压端连接；
所述第十九晶体管的栅极与第二栅极驱动电路下拉点位连接，所述第十九晶体管的第一端与所述第一电容的第二端连接，所述第十九晶体管的第二端与栅极电压端连接。
第二方面，本申请实施例提供了一种栅极驱动电路，包括：
输出控制模块、输出模块及本申请中任一所述的电压补偿模块；
所述输出控制模块，用于通过控制栅极驱动电路上拉点位的电压来控制所述输出模块输出电压信号；
所述输出模块，用于响应于所述输出控制模块的控制输出电压信号。
在一种可能的实施方式中，所述栅极驱动电路还包括：
复位模块，用于通过控制栅极驱动电路下拉点位的电压来对所述输出模块的输出进行复位。
在一种可能的实施方式中，所述输出控制模块包括第七晶体管、第八晶体管，所述输出模块包括第九晶体管、第十晶体管、第二电容，所述复位模块包括第十一晶体管、第十二晶体管、第十三晶体管；
所述第七晶体管的栅极与数据输入端连接，所述第七晶体管的第一端与数据输入端连接，所述第七晶体管的第二端与栅极驱动电路上拉点位连接；
所述第八晶体管的栅极与复位电压端连接，所述第八晶体管的第一端与栅极驱动电路上拉点位连接，所述第八晶体管的第二端与栅极电压端连接；
所述第九晶体管的栅极与栅极驱动电路上拉点位连接，所述第九晶体管的第一端与时钟信号端连接，所述第九晶体管的第二端与栅极输出端连接；
所述第十晶体管的栅极与栅极驱动电路下拉点位连接，所述第十晶体管的第一端与栅极输出端连接，所述第十晶体管的第二端与栅极低电压端连接；
所述第十一晶体管的栅极与驱动电压正电压端连接，所述第十一晶体管的第一端与驱动电压正电压端连接，所述第十一晶体管的第二端与栅极驱动电路下拉点位连接；
所述第十二晶体管的栅极与栅极驱动电路上拉点位连接，所述第十二晶体管的第一端与栅极驱动电路下拉点位连接，所述第十二晶体管的第二端与栅极电压端连接；
所述第十三晶体管的栅极与栅极驱动电路下拉点位连接，所述第十三晶体管的第一端与栅极驱动电路上拉点位连接，所述第十三晶体管的第二端与栅极电压端连接；
所述第二电容的第一端与所述第九晶体管的栅极连接，所述第二电容的第二端与栅极输出端连接。
第三方面，本申请实施例提供了一种栅极驱动电路的驱动方法，应用于本申请中任一所述的栅极驱动电路，所述方法包括：
显示阶段，输出控制模块接收其他栅极驱动电路输出的高电平，拉高栅极驱动电路上拉点位的电压；响应于栅极驱动电路上拉点位的高电平，复位模块拉低栅极驱动电路下拉点位的电平；所述输出模块打开输出时钟信号端的电压信号；
在触控阶段，电压补偿模块接收触控电压端输出的电压，所述电压补偿模块利用接收到的电压对所述栅极驱动电路上拉点位进行补偿。
在一种可能的实施方式中，在触控阶段所述电压补偿模块补偿前后所述栅极驱动电路上拉点位电压相同。
第四方面，本申请实施例提供了一种显示基板，包括：
多个时钟信号源及多个本申请中任一所述的栅极驱动电路，所述多个栅极驱动电路至少分为两级，时钟信号源的数量与栅极驱动电路的级数相同，不同级的栅极驱动电路连接的时钟信号端连接的时钟信号源不同，同一级的栅极驱动电路连接的时钟信号端连接的时钟信号源相同。
在一种可能的实施方式中，不同级的栅极驱动电路依次交替排布；
针对任一栅极驱动电路，该栅极驱动电路的栅极输出端连接其下一级栅极驱动电路的数据输入端；该栅极驱动电路的复位电压端连接其下一级栅极驱动电路的栅极输出端。
在一种可能的实施方式中，所述多个栅极驱动电路分为两级，两级栅极驱动电路交替排布；
第N个栅极驱动电路的栅极输出端连接第N+1个栅极驱动电路的数据输入端；第N个栅极驱动电路的复位电压端连接第N+1个栅极驱动电路的栅极输出端。
本申请实施例有益效果：
本申请实施例提供的电压补偿模块、栅极驱动电路及其驱动方法、显示基板，电压补偿模块，包括：补偿电压输出子模块、补偿控制子模块；补偿控制子模块与触控电压端连接、栅极驱动电路上拉点位连接，用于基于触控电压端及栅极驱动电路上拉点位的电压信号，对补偿电压输出子模块进行控制；补偿电压输出子模块与触控电压端连接、栅极驱动电路上拉点位连接，用于响应于补偿控制子模块的控制，利用触控电压端的电压对栅极驱动电路上拉点位进行补偿。电压补偿模块可以利用触控电压端的电平对栅极驱动电路上拉点位的电压进行补偿，增加了栅极驱动电路的电压保持能力，能够减少显示阶段和触控阶段切换时显示亮度的差异，减少显示画面中出现横向条纹的情况，增加显示效果。当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为本申请实施例的电压补偿模块的第一种示意图；
图2a为本申请实施例的电压补偿模块的第二种示意图；
图2b为本申请实施例的电压补偿模块的第三种示意图；
图3a为本申请实施例的电压补偿模块的第四种示意图；
图3b为本申请实施例的电压补偿模块的第五种示意图；
图4a为本申请实施例的栅极驱动电路的第一种示意图；
图4b为本申请实施例的栅极驱动电路的第二种示意图；
图5为本申请实施例的栅极驱动电路的第三种示意图；
图6为本申请实施例的栅极驱动电路的第四种示意图；
图7为本申请实施例的显示基板中两级栅极驱动电路的一种示意图；
图8为本申请实施例的两级栅极驱动电路的时序图一种示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
现有的栅极驱动电路的电压保持能力较差，尤其是针对触控体验更佳且支持主动笔的LHB驱动模式，因电压保持能力较差，会导致显示阶段和触控阶段切换时显示亮度存在差异，在整个显示画面上呈现横向条纹，影响显示效果。
有鉴于此，本申请实施例提供了一种电压补偿模块，参见图1，包括：
补偿电压输出子模块11、补偿控制子模块12；
所述补偿控制子模块12分别与触控电压端(Touch_EN端)、栅极驱动电路上拉点位(PU点位)连接，用于基于所述触控电压端(Touch_EN端)及所述栅极驱动电路上拉点位(PU点位)的电压信号，对所述补偿电压输出子模块11进行控制；
所述补偿电压输出子模块11分别与触控电压端(Touch_EN端)、栅极驱动电路上拉点位(PU点位)连接，用于响应于所述补偿控制子模块12的控制，利用所述触控电压端(Touch_EN端)的电压对所述栅极驱动电路上拉点位(PU点位)进行补偿，可选的，对所述栅极驱动电路上拉点位(PU点位)的电压进行补偿。
一个例子中，在触控阶段，触控电压端(Touch_EN端)输入高电平，栅极驱动电路上拉点位(PU点位)为高电平，补偿控制子模块控制补偿电压输出子模块将触控电压端(Touch_EN端)的高电平输出给栅极驱动电路上拉点位(PU点位)，从而实现对栅极驱动电路上拉点位(PU点位)进行补偿。
可以理解的是，本申请实施例中的连接指的是电连接，包括直接连接的情况，例如通过导线直连的情况，还包括间接连接的情况，例如，通过晶体管等器件间接连接的情况。
在本申请实施例中，电压补偿模块可以利用触控电压端的电平对栅极驱动电路上拉点位的电压进行补偿，增加了栅极驱动电路的电压保持能力，能够减少显示阶段和触控阶段切换时显示亮度的差异，减少显示画面中出现横向条纹的情况，增加显示效果。
在一种可能的实施方式中，所述电压补偿模块还包括：复位子模块；
所述复位子模块与复位电压端(Reset端)连接，用于响应于所述复位电压端的电压对所述补偿控制子模块进行复位，以使复位后的补偿控制子模块控制所述补偿电压输出子模块停止对所述栅极驱动电路上拉点位进行补偿。
一个例子中，复位电压端(Reset端)输入高电平时，触发复位子模块对补偿控制子模块进行复位，复位后的补偿控制子模块控制补偿电压输出子模块停止对栅极驱动电路上拉点位(PU点位)进行补偿，从而减少电压补偿模块误触发对栅极驱动电路上拉点位(PU点位)补偿的情况。
在一种可能的实施方式中，参见图2a，所述补偿控制子模块包括第一晶体管M1、第二晶体管M2、第一电容C1，所述补偿电压输出子模块包括第三晶体管M3，所述复位子模块包括第四晶体管M4；
所述第一晶体管M1的栅极与所述栅极驱动电路上拉点位(PU点位)连接，所述第一晶体管M1的第一端与所述栅极驱动电路上拉点位(PU点位)连接，所述第一晶体管M1的第二端分别与所述第二晶体管M2的栅极、所述第一电容C1的第一端、所述第四晶体管M4的第一端连接；
所述第二晶体管M2的第一端与所述触控电压端(Touch_EN端)连接，所述第二晶体管M2的第二端与所述第一电容C1的第二端、所述第三晶体管M3的栅极连接；
所述第三晶体管M3的第一端与所述触控电压端(Touch_EN端)连接，所述第三晶体管M3的第二端与所述栅极驱动电路上拉点位(PU点位)连接；
所述第四晶体管M4的栅极与所述复位电压端(Reset端)连接，所述第四晶体管M4的第二端与栅极电压端连接。
一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)，也可以为场效应管，在此不作限定。一个例子中，针对本申请中的任一晶体管，该晶体管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。栅极电压端可以为栅极负电压端，也可以为接地端或其他低电平电压端。
一个例子中，以各晶体管均为N型MOS管为例，在触控阶段，触控电压端(Touch_EN端)输入高电平，此时，栅极驱动电路上拉点位(PU点位)为高电平，M1打开，对C1进行充电，M2打开，触控电压端(Touch_EN端)输入的高电平拉高Cmp点位的电压，M3打开，触控电压端(Touch_EN端)输入的高电平对栅极驱动电路上拉点位(PU点位)进行电压补偿。其中，在M2打开后，由于C1的自举现象，Sub_PU点位电压拉高，能够维持M2的打开状态。栅极电压端对应图中的接地符号。由于本发明对栅极驱动电路上拉点位(PU点位)进行电压补偿，避免了现有技术中，当触控阶段时，触控电压给高电平信号时，栅极驱动电路上拉点位(PU点位)点维持高电位，由于触控阶段时间相对较长，栅极驱动电路中的晶体管漏电等原因，导致栅极驱动电路上拉点位(PU点位)点维持高电位发生变化，低于实际需要的目标电压，当从触控阶段切换到显示阶段时，引起的显示横纹问题。本发明通过对栅极驱动电路上拉点位(PU点位)进行电压补偿，可选的，使得显示阶段的上拉点位(PU点位)电位等于从触控阶切换至显示阶段的上拉点位(PU点位)电位，可解决现有技术的显示横纹问题。
M4用于对Sub_PU点位电压进行复位，一个例子中，在复位电压端(Reset端)输入高电平时，M4打开，Sub_PU点位与栅极电压端导通，M2关闭，Cmp点位为低电压，M3关闭，停止对栅极驱动电路上拉点位(PU点位)进行电压补偿。能够减少触控电压端(Touch_EN端)输入高电平时，误触发对栅极驱动电路上拉点位(PU点位)进行电压补偿的情况。
在一种可能的实施方式中，参见图2b，所述补偿控制子模块包括第一晶体管M1、第二晶体管M2、第一电容C1，所述补偿电压输出子模块包括第三晶体管M3，所述复位子模块包括第四晶体管M4；
所述第一晶体管M1的栅极与所述栅极驱动电路上拉点位(PU点位)连接，所述第一晶体管M1的第一端与所述栅极驱动电路上拉点位(PU点位)连接，所述第一晶体管M1的第二端分别与所述第二晶体管M2的栅极、所述第一电容C1的第一端、所述第四晶体管M4的第一端连接；
所述第二晶体管M2的第一端与所述触控电压端(Touch_EN端)连接，所述第二晶体管M2的第二端分别与所述第一电容C1的第二端、所述第三晶体管M3的栅极、所述第三晶体管M3的第一端连接；
所述第三晶体管M3的第二端与所述栅极驱动电路上拉点位(PU点位)连接；
所述第四晶体管M4的栅极与所述复位电压端(Reset端)连接，所述第四晶体管M4的第二端与栅极电压端连接。
一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)。一个例子中，针对本申请中的任一晶体管，该晶体管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。
一个例子中，以各晶体管均为N型MOS管为例，在触控阶段，触控电压端(Touch_EN端)输入高电平，栅极驱动电路上拉点位(PU点位)为高电平，M1打开，对C1进行充电，M2打开，触控电压端(Touch_EN端)输入的高电平拉高Cmp点位的电压，M3打开，Cmp点位的高电平对栅极驱动电路上拉点位(PU点位)进行电压补偿。其中，在M2打开后，由于C1的自举现象，Sub_PU点位电压拉高，能够维持M2的打开状态。栅极电压端对应图中的接地符号。
在一种可能的实施方式，所述电压补偿模块还包括：电压去噪子模块；所述电压去噪子模块与栅极驱动电路下拉点位连接，用于对所述补偿控制子模块中的电压进行去噪。
一个例子中，如图3a及图3b所示，所述电压去噪子模块包括：第五晶体管M5及第六晶体管M6；
所述第五晶体管M5的栅极与所述栅极驱动电路下拉点位(PD点位)连接，所述第五晶体管M5的第一端与所述第一电容C1的第一端连接，所述第五晶体管M5的第二端与栅极电压端连接；
所述第六晶体管M6的栅极与所述栅极驱动电路下拉点位(PD点位)连接，所述第六晶体管M6的第一端与所述第一电容C1的第二端连接，所述第六晶体管M6的第二端与栅极电压端连接。
一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)。一个例子中，针对本申请中的任一晶体管，该晶体管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。
一个例子中，以各晶体管均为N型MOS管为例，在栅极驱动电路下拉点位(PD点位)为高电平时，M5、M6打开，Sub_PU点位及Cmp点位分别与栅极电压端导通，Sub_PU点位及Cmp点位均为低电平，从而可以降低电路中的电压噪声对Sub_PU点位及Cmp点位的电压的影响，提高电压补偿模块的可靠性。
在一种可能的实施方式中，所述栅极驱动电路下拉点位(PD点位)包括第一栅极驱动电路下拉点位(PD1点位)及第二栅极驱动电路下拉点位(PD2点位)，所述电压去噪子模块包括第五晶体管、第十八晶体管、第六晶体管及第十九晶体管；
所述第五晶体管的栅极与第一栅极驱动电路下拉点位(PD1点位)连接，所述第五晶体管的第一端与所述第一电容的第一端连接，所述第五晶体管的第二端与栅极电压端连接；
所述第十八晶体管的栅极与第二栅极驱动电路下拉点位(PD2点位)连接，所述第十八晶体管的第一端与所述第一电容的第一端连接，所述第十八晶体管的第二端与栅极电压端连接；
所述第六晶体管的栅极与第一栅极驱动电路下拉点位(PD1点位)连接，所述第六晶体管的第一端与所述第一电容的第二端连接，所述第六晶体管的第二端与栅极电压端连接；
所述第十九晶体管的栅极与第二栅极驱动电路下拉点位(PD2点位)连接，所述第十九晶体管的第一端与所述第一电容的第二端连接，所述第十九晶体管的第二端与栅极电压端连接。
一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)。一个例子中，针对本申请中的任一晶体管，该晶体管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。
在本申请实施例中，栅极驱动电路下拉点位包括第一栅极驱动电路下拉点位及第二栅极驱动电路下拉点位，通过双栅极驱动电路下拉点位的设置，只要有一栅极驱动电路下拉点位正常工作，便可以实现电压去噪子模块的去噪功能，进一步提高电压补偿模块的可靠性。
本申请实施例还提供了一种栅极驱动电路，参见图4a，包括：
输出控制模块41、输出模块42及本申请中任一所述的电压补偿模块43；
所述输出控制模块41，用于通过控制栅极驱动电路上拉点位(PU点位)的电压来控制所述输出模块42输出电压信号；
所述输出模块42，用于响应于所述输出控制模块41的控制输出电压信号。
所述电压补偿模块43，用于在触控阶段利用所述触控电压端(Touch_EN端)的电压对所述栅极驱动电路上拉点位(PD点位)的进行补偿。电压补偿模块的具体电路图及对栅极驱动电路上拉点位(PD点位)进行电压补偿的方式可参见上述实施例中的描述，此处不再赘述。
在一种可能的实施方式中，参见图4b，所述栅极驱动电路还包括：
复位模块44，用于通过控制栅极驱动电路下拉点位(PD点位)的电压来对所述输出模块42的输出进行复位。
所述输出模块42，还用于响应于所述输出复位模块44的控制对输出进行复位。
在本申请实施例中，电压补偿模块可以利用触控电压端的电平对栅极驱动电路上拉点位的电压进行补偿，增加了栅极驱动电路的电压保持能力，能够减少显示阶段和触控阶段切换时显示亮度的差异，减少显示画面中出现横向条纹的情况，增加显示效果。
在一种可能的实施方式中，参见图5，所述输出控制模块包括第七晶体管M7、第八晶体管M8，所述输出模块包括第九晶体管M9、第十晶体管M10、第二电容C2，所述复位模块包括第十一晶体管M11、第十二晶体管M12、第十三晶体管M13；
所述第七晶体管M7的栅极与数据输入端(Input端)连接，所述第七晶体管M7的第一端与数据输入端(Input端)连接，所述第七晶体管M7的第二端与栅极驱动电路上拉点位(PU点位)连接；
所述第八晶体管M8的栅极与复位电压端(Reset端)连接，所述第八晶体管M8的第一端与栅极驱动电路上拉点位(PU点位)连接，所述第八晶体管M8的第二端与栅极电压端(LVGL端)连接；
所述第九晶体管M9的栅极与栅极驱动电路上拉点位(PU点位)连接，所述第九晶体管M9的第一端与时钟信号端(CLK端)连接，所述第九晶体管M9的第二端与栅极输出端(GateOutput端)连接；
所述第十晶体管M10的栅极与栅极驱动电路下拉点位(PD点位)连接，所述第十晶体管M10的第一端与栅极输出端(Gate Output端)连接，所述第十晶体管M10的第二端与栅极低电压端(VGL端)连接；
所述第十一晶体管M11的栅极与驱动电压正电压端(VDD端)连接，所述第十一晶体管M11的第一端与驱动电压正电压端(VDD端)连接，所述第十一晶体管M11的第二端与栅极驱动电路下拉点位(PD点位)连接；
所述第十二晶体管M12的栅极与栅极驱动电路上拉点位(PU点位)连接，所述第十二晶体管M12的第一端与栅极驱动电路下拉点位(PD点位)连接，所述第十二晶体管M12的第二端与栅极电压端(LVGL端)连接；
所述第十三晶体管M13的栅极与栅极驱动电路下拉点位(PD点位)连接，所述第十三晶体管M13的第一端与栅极驱动电路上拉点位(PU点位)连接，所述第十三晶体管M13的第二端与栅极电压端(LVGL端)连接；
所述第二电容C2的第一端与所述第九晶体管的栅极连接，所述第二电容C2的第二端与栅极输出端(Gate Output端)连接。
一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)。一个例子中，针对本申请中的任一晶体管，该晶体管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。
在一种可能的实施方式中，所述栅极驱动电路下拉点位(PD点位)包括第一栅极驱动电路下拉点位(PD1点位)及第二栅极驱动电路下拉点位(PD2点位)，所述驱动电压正电压端(VDD端)包括第一驱动电压正电压端(VDDO端)及第二驱动电压正电压端(VDDE端)，参见图6，所述输出控制模块包括第七晶体管M7、第八晶体管M8；
所述输出模块包括第九晶体管M9、第十七晶体管M17、第二电容C2、第十晶体管M10、第二十晶体管M20；
所述复位模块包括第十一晶体管M11、第二十一晶体管M21、第十二晶体管M12、第二十二晶体管M22、第十三晶体管M13、第二十三晶体管M23、第十四晶体管M14、第二十四晶体管M24、第十五晶体管M15、第二十五晶体管M25、第十六晶体管M16、第二十六晶体管M26；
所述第七晶体管M7的栅极与数据输入端(Input端)连接，所述第七晶体管M7的第一端与数据输入端(Input端)连接，所述第七晶体管M7的第二端与栅极驱动电路上拉点位(PU点位)连接；
所述第八晶体管M8的栅极与复位电压端(Reset端)连接，所述第八晶体管M8的第一端与栅极驱动电路上拉点位(PU点位)连接，所述第八晶体管M8的第二端与栅极电压端(LVGL端)连接；
所述第九晶体管M9的栅极与栅极驱动电路上拉点位(PU点位)连接，所述第九晶体管M9的第一端与时钟信号端(CLK端)连接，所述第九晶体管M9的第二端与栅极输出端(GateOutput端)连接；
所述第十晶体管M10的栅极与第一栅极驱动电路下拉点位(PD1点位)连接，所述第十晶体管M10的第一端与栅极输出端(Gate Output端)连接，所述第十晶体管M10的第二端与栅极低电压端(VGL端)连接；
所述第二十晶体管M20的栅极与第二栅极驱动电路下拉点位(PD2点位)连接，所述第二十晶体管M20的第一端与栅极输出端(Gate Output端)连接，所述第二十晶体管M20的第二端与栅极低电压端(VGL端)连接；
所述第十一晶体管M11的栅极与第十四晶体管M14的第二端连接，所述第十一晶体管M11的第一端与第一驱动电压正电压端(VDDO端)连接，所述第十一晶体管M11的第二端与第一栅极驱动电路下拉点位(PD1点位)连接；
所述第二十一晶体管M21的栅极与第二十四晶体管M24的第二端连接，所述第二十一晶体管M21的第一端与第二驱动电压正电压端(VDDE端)连接，所述第二十一晶体管M21的第二端与第二栅极驱动电路下拉点位(PD2点位)连接；
所述第十二晶体管M12的栅极与栅极驱动电路上拉点位(PU点位)连接，所述第十二晶体管M12的第一端与第一栅极驱动电路下拉点位(PD1点位)连接，所述第十二晶体管M12的第二端与栅极电压端(LVGL端)连接；
所述第二十二晶体管M22的栅极与栅极驱动电路上拉点位(PU点位)连接，所述第二十二晶体管M22的第一端与第二栅极驱动电路下拉点位(PD2点位)连接，所述第二十二晶体管M22的第二端与栅极电压端(LVGL端)连接；
所述第十三晶体管M13的栅极与第一栅极驱动电路下拉点位(PD1点位)连接，所述第十三晶体管M13的第一端与栅极驱动电路上拉点位(PU点位)连接，所述第十三晶体管M13的第二端与栅极电压端(LVGL端)连接；
所述第二十三晶体管M23的栅极与第二栅极驱动电路下拉点位(PD2点位)连接，所述第二十三晶体管M23的第一端与栅极驱动电路上拉点位(PU点位)连接，所述第二十三晶体管M23的第二端与栅极电压端(LVGL端)连接；
所述第十四晶体管M14的栅极与第一驱动电压正电压端(VDDO端)连接，所述第十四晶体管M14的第一端与第一驱动电压正电压端(VDDO端)连接，所述第十四晶体管M14的第二端与第十五晶体管M15的第一端连接；
所述第二十四晶体管M24的栅极与第二驱动电压正电压端(VDDE端)连接，所述第二十四晶体管M24的第一端与第二驱动电压正电压端(VDDE端)连接，所述第二十四晶体管M24的第二端与第二十五晶体管M25的第一端连接；
所述第十五晶体管M15的栅极与栅极驱动电路上拉点位(PU点位)连接，所述第十五晶体管M15的第二端与栅极电压端(LVGL端)连接；
所述第二十五晶体管M25的栅极与栅极驱动电路上拉点位(PU点位)连接，所述第二十五晶体管M25的第二端与栅极电压端(LVGL端)连接；
所述第十六晶体管M16的栅极与第一栅极驱动电路下拉点位(PD1点位)连接，所述第十六晶体管M16的第一端与第十七晶体管M17的第二端连接，所述第十六晶体管M16的第二端与栅极电压端(LVGL端)连接；
所述第二十六晶体管M26的栅极与第二栅极驱动电路下拉点位(PD2点位)连接，所述第二十六晶体管M26的第一端与第十七晶体管M17的第二端连接，所述第二十六晶体管M26的第二端与栅极电压端(LVGL端)连接；
所述第十七晶体管M17的栅极与栅极驱动电路上拉点位(PU点位)连接，所述第十七晶体管M17的第一端与时钟信号端(CLK端)连接；
所述第二电容C2的第一端与所述第九晶体管M9的栅极连接，所述第二电容C2的第二端与栅极输出端(Gate Output端)连接。
一个例子中，各晶体管均可以为TFT(Thin Film Transistor，薄膜晶体管)。一个例子中，针对本申请中的任一晶体管，该晶体管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。
本申请实施例还提供了一种栅极驱动电路的驱动方法，应用于本申请中任一所述的栅极驱动电路，所述方法包括：
显示阶段，输出控制模块接收其他栅极驱动电路输出的高电平，拉高栅极驱动电路上拉点位的电压；响应于栅极驱动电路上拉点位(PU点位)的高电平，复位模块拉低栅极驱动电路下拉点位(PD点位)的电平；所述输出模块打开输出时钟信号端(CLK端)的电压信号；
在触控阶段，电压补偿模块接收触控电压端(Touch_EN端)输出的电压，所述电压补偿模块利用接收到的电压对所述栅极驱动电路上拉点位(PU点位)进行补偿。
一个例子中，以图5所示的栅极驱动电路为例，对驱动方法进行举例说明。以各晶体管均为N型MOS管为例，在显示阶段，Touch_EN端为低电平，M3关闭，电压补偿模块不对PU点进行电压补偿。Input端输入高电平信号后，M7打开对C2进行充电，PU点位为高电平，M9打开、M12打开，PD点位与LVGL端导通，LVGL端为低电平，PD点位为低电平，M10关闭；CLK端输入的电压信号通过M9从Gate Output端输出；当CLK端输入高电位电压时，Gate Output端输出高电位电压，对应显示区的栅线打开。在触控阶段，Touch_EN端为高电平，PU点位为高电平，M1打开，对C1进行充电，M2打开，在M2打开后，由于C1的自举现象，Sub_PU点位电压拉高，维持M2的打开状态，Touch_EN端输入的高电平拉高Cmp点位的电压，M3打开，Touch_EN端输入的高电平通过M3对PU点位进行电压补偿。在该栅极驱动电路的栅极信号输出结束后，Reset端输入高电平，M4打开，Sub_PU点位与LVGL端导通，LVGL端为低电平，Sub_PU点位为低电平，M2关闭，减少因Touch_EN端高电平误触发M9打开的情况。
在触控阶段电压补偿模块补偿前后所述栅极驱动电路上拉点位(PU点位)电压相同，可以实现栅极驱动电路中栅极驱动电路上拉点位(PU点位)电压的保持，增加了栅极驱动电路的电压保持能力，能够减少显示阶段和触控阶段切换时显示亮度的差异，减少显示画面中出现横向条纹的情况，增加显示效果。
本申请实施例还提供了一种显示基板，包括：多个时钟信号源及多个本申请中任一所述的栅极驱动电路，所述多个栅极驱动电路至少分为两级，所述时钟信号源的数量与所述多个栅极驱动电路的级数相同，不同级的栅极驱动电路连接的时钟信号端(CLK端)连接的时钟信号源不同，同一级的栅极驱动电路连接的时钟信号端(CLK端)连接的时钟信号源相同。
栅极驱动电路的级数可以根据实际情况自定义设置，例如可以设置为两级、三级或四级等，均在本申请的保护范围内。在一种实施方式中，不同级的栅极驱动电路依次交替排布；针对任一栅极驱动电路，该栅极驱动电路的栅极输出端(Gate Output端)连接其下一级栅极驱动电路的数据输入端(Input端)；该栅极驱动电路的复位电压端(Reset端)连接其下一级栅极驱动电路的栅极输出端(Gate Output端)。
下面以两级的栅极驱动电路为例进行具体说明，在一种可能的实施方式中，所述多个栅极驱动电路分为两级，两级栅极驱动电路交替排布；参见图7，第N个栅极驱动电路的栅极输出端(Gate Output端)连接第N+1个栅极驱动电路的数据输入端(Input端)；第N个栅极驱动电路的复位电压端(Reset端)连接第N+1个栅极驱动电路的栅极输出端(GateOutput端)。其中，CLK1表示第一时钟信号源，CLK2表示第二时钟信号源。
一个例子中，两级栅极驱动电路的时序图可以如图8所示，其中，Display表示显示阶段，Touch表示触碰阶段，CLK1表示第一时钟信号源，CLK2表示第二时钟信号源，Sub-PU-N表示第N个栅极驱动电路的Sub_PU点位的电压，Sub-PU-N+1表示第N+1个栅极驱动电路的Sub_PU点位的电压，PU-N表示第N个栅极驱动电路的PU点位的电压，PU-N+1表示第N+1个栅极驱动电路的PU点位的电压，第N个栅极驱动电路的时钟信号端连接第一时钟信号源，第N+1个栅极驱动电路的时钟信号端连接第二时钟信号源。
在显示阶段，Touch_EN端为低电平，针对第N个栅极驱动电路，第N个栅极驱动电路的Input端输入第N-1个栅极驱动电路的Gate Output端输出的高电平，第N个栅极驱动电路的M7打开对C2进行充电，PU点位为高电平，M9打开、M12打开，PD点位与LVGL端导通，LVGL端为低电平，PD点位为低电平，M10关闭；CLK1输入的电压信号通过M9从第N个栅极驱动电路Gate Output端输出给第N+1个栅极驱动电路的。
在触控阶段，Touch_EN端为高电平，针对第N个栅极驱动电路，第N个栅极驱动电路的PU点位为高电平，M1打开，对C1进行充电，M2打开，在M2打开后，由于C1的自举现象，Sub_PU点位电压拉高，维持M2的打开状态，Touch_EN端输入的高电平拉高Cmp点位的电压，M3打开，Touch_EN端输入的高电平通过M3对PU点位进行电压补偿。在第N个栅极驱动电路的栅极信号(CLK1的电压信号)输出结束后，第N+1个栅极驱动电路的Gate Output端开始输出栅极信号(CLK2的电压信号)，第N个栅极驱动电路的Reset端接收到第N+1个栅极驱动电路的Gate Output端的高电平，M4打开，Sub_PU点位与LVGL端导通，LVGL端为低电平，Sub_PU点位为低电平，M2关闭，减少因Touch_EN端高电平误触发M9打开的情况。
可以理解的是，此处是以第N个栅极驱动电路的驱动过程进行说明，其他栅极驱动电路的驱动过程与第N个栅极驱动电路的驱动过程相类似，此处不再赘述。可以理解的是，此处是以两级的栅极驱动电路为例进行说明，三级或者更多级的栅极驱动电路与两级的栅极驱动电路相类似，此处不再赘述。
在本申请实施例中，提供了一种支持In-Cell触控功能的显示基板，显示基板中通过栅极驱动电路实现像素驱动，相比于IC芯片可以减少成本，并且栅极驱动电路中的电压补偿模块可以在触控阶段对栅极驱动电路上拉点位进行电压补偿，能够实现触控阶段前后栅极驱动电路上拉点位电压的保持，增加了栅极驱动电路的电压保持能力，能够减少显示阶段和触控阶段切换时显示亮度的差异，减少显示画面中出现横向条纹的情况，增加显示效果。
需要说明的是，上述实施例中的连接指的是电连接，包括直接连接的情况，例如通过导线直连的情况，还包括间接连接的情况，例如，通过晶体管等器件间接连接的情况。在本文中，各个可选方案中的技术特征只要不矛盾均可组合来形成方案，这些方案均在本申请公开的范围内。诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。
Claims (15)
1.一种电压补偿模块，其特征在于，包括：
补偿电压输出子模块、补偿控制子模块；
所述补偿控制子模块与触控电压端连接、栅极驱动电路上拉点位连接，用于基于所述触控电压端及所述栅极驱动电路上拉点位的电压信号，对所述补偿电压输出子模块进行控制；
所述补偿电压输出子模块与触控电压端连接、栅极驱动电路上拉点位连接，用于响应于所述补偿控制子模块的控制，利用所述触控电压端的电压对所述栅极驱动电路上拉点位进行补偿；
所述补偿控制子模块包括第一晶体管、第二晶体管、第一电容，所述补偿电压输出子模块包括第三晶体管，所述第三晶体管的第一端与所述触控电压端连接，所述第三晶体管的第二端与所述栅极驱动电路上拉点位连接，所述第三晶体管的栅极通过第二晶体管与所述触控电压端连接；或，
所述补偿控制子模块包括第一晶体管、第二晶体管、第一电容，所述补偿电压输出子模块包括第三晶体管，所述第三晶体管的第一端及所述第三晶体管的栅极通过第二晶体管与所述触控电压端连接，所述第三晶体管的第二端与所述栅极驱动电路上拉点位连接。
2.根据权利要求1所述的电压补偿模块，其特征在于，所述电压补偿模块还包括：复位子模块；
所述复位子模块与复位电压端连接，用于响应于所述复位电压端的电压对所述补偿控制子模块进行复位，以使复位后的所述补偿控制子模块控制所述补偿电压输出子模块停止对所述栅极驱动电路上拉点位进行补偿。
3.根据权利要求2所述的电压补偿模块，其特征在于，所述复位子模块包括第四晶体管；
在所述第三晶体管的第一端与所述触控电压端连接，所述第三晶体管的第二端与所述栅极驱动电路上拉点位连接，所述第三晶体管的栅极通过第二晶体管与所述触控电压端连接的情况下：
所述第一晶体管的栅极与所述栅极驱动电路上拉点位连接，所述第一晶体管的第一端与所述栅极驱动电路上拉点位连接，所述第一晶体管的第二端分别与所述第二晶体管的栅极、所述第一电容的第一端、所述第四晶体管的第一端连接；
所述第二晶体管的第一端与所述触控电压端连接，所述第二晶体管的第二端与所述第一电容的第二端、所述第三晶体管的栅极连接；
所述第四晶体管的栅极与所述复位电压端连接，所述第四晶体管的第二端与栅极电压端连接。
4.根据权利要求2所述的电压补偿模块，其特征在于，所述复位子模块包括第四晶体管；
在所述第三晶体管的第一端及所述第三晶体管的栅极通过第二晶体管与所述触控电压端连接，所述第三晶体管的第二端与所述栅极驱动电路上拉点位连接的情况下：
所述第一晶体管的栅极与所述栅极驱动电路上拉点位连接，所述第一晶体管的第一端与所述栅极驱动电路上拉点位连接，所述第一晶体管的第二端分别与所述第二晶体管的栅极、所述第一电容的第一端、所述第四晶体管的第一端连接；
所述第二晶体管的第一端与所述触控电压端连接，所述第二晶体管的第二端分别与所述第一电容的第二端、所述第三晶体管的栅极、所述第三晶体管的第一端连接；
所述第四晶体管的栅极与所述复位电压端连接，所述第四晶体管的第二端与栅极电压端连接。
5.根据权利要求3或4所述的电压补偿模块，其特征在于，所述电压补偿模块还包括：电压去噪子模块；
所述电压去噪子模块与栅极驱动电路下拉点位连接，用于对所述补偿控制子模块中的电压进行去噪。
6.根据权利要求5所述的电压补偿模块，其特征在于，所述电压去噪子模块包括：第五晶体管及第六晶体管；
所述第五晶体管的栅极与所述栅极驱动电路下拉点位连接，所述第五晶体管的第一端与所述第一电容的第一端连接，所述第五晶体管的第二端与栅极电压端连接；
所述第六晶体管的栅极与所述栅极驱动电路下拉点位连接，所述第六晶体管的第一端与所述第一电容的第二端连接，所述第六晶体管的第二端与栅极电压端连接。
7.根据权利要求5所述的电压补偿模块，其特征在于，所述栅极驱动电路下拉点位包括第一栅极驱动电路下拉点位及第二栅极驱动电路下拉点位，所述电压去噪子模块包括第五晶体管、第十八晶体管、第六晶体管及第十九晶体管；
所述第五晶体管的栅极与第一栅极驱动电路下拉点位连接，所述第五晶体管的第一端与所述第一电容的第一端连接，所述第五晶体管的第二端与栅极电压端连接；
所述第十八晶体管的栅极与第二栅极驱动电路下拉点位连接，所述第十八晶体管的第一端与所述第一电容的第一端连接，所述第十八晶体管的第二端与栅极电压端连接；
所述第六晶体管的栅极与第一栅极驱动电路下拉点位连接，所述第六晶体管的第一端与所述第一电容的第二端连接，所述第六晶体管的第二端与栅极电压端连接；
所述第十九晶体管的栅极与第二栅极驱动电路下拉点位连接，所述第十九晶体管的第一端与所述第一电容的第二端连接，所述第十九晶体管的第二端与栅极电压端连接。
8.一种栅极驱动电路，其特征在于，包括：
输出控制模块、输出模块及权利要求1-7任一所述的电压补偿模块；
所述输出控制模块，用于通过控制栅极驱动电路上拉点位的电压来控制所述输出模块输出电压信号；
所述输出模块，用于响应于所述输出控制模块的控制输出电压信号。
9.根据权利要求8所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：
复位模块，用于通过控制栅极驱动电路下拉点位的电压来对所述输出模块的输出进行复位。
10.根据权利要求9所述的栅极驱动电路，其特征在于，所述输出控制模块包括第七晶体管、第八晶体管，所述输出模块包括第九晶体管、第十晶体管、第二电容，所述复位模块包括第十一晶体管、第十二晶体管、第十三晶体管；
所述第七晶体管的栅极与数据输入端连接，所述第七晶体管的第一端与数据输入端连接，所述第七晶体管的第二端与栅极驱动电路上拉点位连接；
所述第八晶体管的栅极与复位电压端连接，所述第八晶体管的第一端与栅极驱动电路上拉点位连接，所述第八晶体管的第二端与栅极电压端连接；
所述第九晶体管的栅极与栅极驱动电路上拉点位连接，所述第九晶体管的第一端与时钟信号端连接，所述第九晶体管的第二端与栅极输出端连接；
所述第十晶体管的栅极与栅极驱动电路下拉点位连接，所述第十晶体管的第一端与栅极输出端连接，所述第十晶体管的第二端与栅极低电压端连接；
所述第十一晶体管的栅极与驱动电压正电压端连接，所述第十一晶体管的第一端与驱动电压正电压端连接，所述第十一晶体管的第二端与栅极驱动电路下拉点位连接；
所述第十二晶体管的栅极与栅极驱动电路上拉点位连接，所述第十二晶体管的第一端与栅极驱动电路下拉点位连接，所述第十二晶体管的第二端与栅极电压端连接；
所述第十三晶体管的栅极与栅极驱动电路下拉点位连接，所述第十三晶体管的第一端与栅极驱动电路上拉点位连接，所述第十三晶体管的第二端与栅极电压端连接；
所述第二电容的第一端与所述第九晶体管的栅极连接，所述第二电容的第二端与栅极输出端连接。
11.一种栅极驱动电路的驱动方法，其特征在于，应用于权利要求8-10任一所述的栅极驱动电路，所述方法包括：
显示阶段，输出控制模块接收其他栅极驱动电路输出的高电平，拉高栅极驱动电路上拉点位的电压；响应于栅极驱动电路上拉点位的高电平，复位模块拉低栅极驱动电路下拉点位的电平；所述输出模块打开输出时钟信号端的电压信号；
在触控阶段，电压补偿模块接收触控电压端输出的电压，所述电压补偿模块利用接收到的电压对所述栅极驱动电路上拉点位进行补偿。
12.根据权利要求11所述的驱动方法，其特征在于，在触控阶段所述电压补偿模块补偿前后所述栅极驱动电路上拉点位电压相同。
13.一种显示基板，其特征在于，包括：
多个时钟信号源及多个权利要求8-10任一所述的栅极驱动电路，多个所述栅极驱动电路至少分为两级，时钟信号源的数量与栅极驱动电路的级数相同，不同级的栅极驱动电路连接的时钟信号端连接的时钟信号源不同，同一级的栅极驱动电路连接的时钟信号端连接的时钟信号源相同。
14.根据权利要求13所述的显示基板，其特征在于，不同级的栅极驱动电路依次交替排布；
针对任一栅极驱动电路，该栅极驱动电路的栅极输出端连接其下一级栅极驱动电路的数据输入端；该栅极驱动电路的复位电压端连接其下一级栅极驱动电路的栅极输出端。
15.根据权利要求14所述的显示基板，其特征在于，多个所述栅极驱动电路分为两级，两级栅极驱动电路交替排布；
第N个栅极驱动电路的栅极输出端连接第N+1个栅极驱动电路的数据输入端；第N个栅极驱动电路的复位电压端连接第N+1个栅极驱动电路的栅极输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110904111.5A CN113593465B (zh) | 2021-08-06 | 2021-08-06 | 电压补偿模块、栅极驱动电路及其驱动方法、显示基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110904111.5A CN113593465B (zh) | 2021-08-06 | 2021-08-06 | 电压补偿模块、栅极驱动电路及其驱动方法、显示基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113593465A CN113593465A (zh) | 2021-11-02 |
| CN113593465B true CN113593465B (zh) | 2023-12-12 |
Family
ID=78255993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110904111.5A Active CN113593465B (zh) | 2021-08-06 | 2021-08-06 | 电压补偿模块、栅极驱动电路及其驱动方法、显示基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113593465B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185343A (zh) * | 2015-10-15 | 2015-12-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
| CN105427829A (zh) * | 2016-01-12 | 2016-03-23 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
| CN107731170A (zh) * | 2017-10-31 | 2018-02-23 | 京东方科技集团股份有限公司 | 补偿模块、栅极驱动单元、电路及其驱动方法和显示装置 |
| CN107742506A (zh) * | 2017-10-31 | 2018-02-27 | 京东方科技集团股份有限公司 | 补偿模块、栅极驱动单元、电路及其驱动方法和显示装置 |
| CN108766340A (zh) * | 2018-08-06 | 2018-11-06 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
| CN109658865A (zh) * | 2019-02-25 | 2019-04-19 | 合肥京东方卓印科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
| WO2019227909A1 (zh) * | 2018-05-30 | 2019-12-05 | 南京中电熊猫平板显示科技有限公司 | 栅极驱动单元电路、栅极驱动电路和显示装置 |
| WO2020062027A1 (zh) * | 2018-09-28 | 2020-04-02 | 深圳市柔宇科技有限公司 | 扫描驱动单元、扫描驱动电路、阵列基板与显示装置 |
| CN112309340A (zh) * | 2019-08-01 | 2021-02-02 | 京东方科技集团股份有限公司 | 补偿模块及方法、移位寄存器单元、驱动电路、显示装置 |
| CN112951175A (zh) * | 2021-04-01 | 2021-06-11 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、显示面板及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105206243B (zh) * | 2015-10-28 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极集成驱动电路及显示装置 |
| CN105427824B (zh) * | 2016-01-05 | 2016-11-30 | 京东方科技集团股份有限公司 | 具有漏电补偿模块的goa电路、阵列基板和显示面板 |
-
2021
- 2021-08-06 CN CN202110904111.5A patent/CN113593465B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185343A (zh) * | 2015-10-15 | 2015-12-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
| CN105427829A (zh) * | 2016-01-12 | 2016-03-23 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
| CN107731170A (zh) * | 2017-10-31 | 2018-02-23 | 京东方科技集团股份有限公司 | 补偿模块、栅极驱动单元、电路及其驱动方法和显示装置 |
| CN107742506A (zh) * | 2017-10-31 | 2018-02-27 | 京东方科技集团股份有限公司 | 补偿模块、栅极驱动单元、电路及其驱动方法和显示装置 |
| WO2019227909A1 (zh) * | 2018-05-30 | 2019-12-05 | 南京中电熊猫平板显示科技有限公司 | 栅极驱动单元电路、栅极驱动电路和显示装置 |
| CN108766340A (zh) * | 2018-08-06 | 2018-11-06 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
| WO2020062027A1 (zh) * | 2018-09-28 | 2020-04-02 | 深圳市柔宇科技有限公司 | 扫描驱动单元、扫描驱动电路、阵列基板与显示装置 |
| CN109658865A (zh) * | 2019-02-25 | 2019-04-19 | 合肥京东方卓印科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
| CN112309340A (zh) * | 2019-08-01 | 2021-02-02 | 京东方科技集团股份有限公司 | 补偿模块及方法、移位寄存器单元、驱动电路、显示装置 |
| CN112951175A (zh) * | 2021-04-01 | 2021-06-11 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、显示面板及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113593465A (zh) | 2021-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110808015B (zh) | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 | |
| JP7319199B2 (ja) | シフトレジスタユニット、ゲート駆動回路及び表示装置 | |
| JP5535374B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
| CN108962154B (zh) | 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法 | |
| US8174478B2 (en) | Gate driving circuit and display apparatus having the same | |
| CN107424554B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN106847156B (zh) | 栅极驱动电路和显示装置 | |
| EP3086312A1 (en) | Shift register unit, gate drive circuit and display device | |
| EP2750122A1 (en) | Gate integrated drive circuit, shift register and display screen | |
| US11410608B2 (en) | Shift register circuitry, gate driving circuit, display device, and driving method thereof | |
| CN110648621B (zh) | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 | |
| CN109166542B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
| CN107068083B (zh) | 栅线集成驱动电路、显示面板及显示装置 | |
| CN109410811A (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
| US10796655B2 (en) | Display device | |
| US20200320947A1 (en) | Gate driver circuit based on igzo manufacturing process and liquid crystal display panel | |
| US9438235B2 (en) | Gate driver and related circuit buffer | |
| CN111210789B (zh) | 移位寄存器及驱动方法、栅极驱动电路、显示面板 | |
| CN110459189B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| US11804274B2 (en) | Shift register circuit, active matrix substrate, and display apparatus | |
| CN113593465B (zh) | 电压补偿模块、栅极驱动电路及其驱动方法、显示基板 | |
| CN113421518B (zh) | 移位寄存器单元、驱动方法、驱动电路和显示装置 | |
| CN110910813B (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路 | |
| CN110675804A (zh) | 关机放电电路及其控制方法、显示面板和显示装置 | |
| CN113168802B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |