TWI550587B - 一種閘極驅動電路及顯示面板 - Google Patents

一種閘極驅動電路及顯示面板 Download PDF

Info

Publication number
TWI550587B
TWI550587B TW103129030A TW103129030A TWI550587B TW I550587 B TWI550587 B TW I550587B TW 103129030 A TW103129030 A TW 103129030A TW 103129030 A TW103129030 A TW 103129030A TW I550587 B TWI550587 B TW I550587B
Authority
TW
Taiwan
Prior art keywords
driving
state
input
unit
switch transistor
Prior art date
Application number
TW103129030A
Other languages
English (en)
Other versions
TW201533728A (zh
Inventor
魯佳浩
牟鑫
Original Assignee
上海和輝光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海和輝光電有限公司 filed Critical 上海和輝光電有限公司
Publication of TW201533728A publication Critical patent/TW201533728A/zh
Application granted granted Critical
Publication of TWI550587B publication Critical patent/TWI550587B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

一種閘極驅動電路及顯示面板
本發明涉及一種顯示面板驅動技術，尤其涉及一種閘極驅動電路及顯示面板。
液晶顯示裝置的組成中通常包括有顯示面板和驅動電路。其中顯示面板上設置有多個圖元顯示單元，共同組成了一個圖元矩陣，驅動電路用於驅動該液晶顯示裝置，並通過顯示面板呈現不同的圖像。
在顯示面板的驅動電路中，經常用到薄膜場效應電晶體（TFT）作為驅動電路的基本組成元件。與傳統的矽基TFT相比，氧化物薄膜電晶體（Oxide TFT）具有高遷移特性，高透過率，較低的生產成本，良好的大面積均一性等優點。採用氧化物薄膜電晶體的氧化物薄膜電晶體液晶顯示器(Oxide TFT LCD)，回應速度快，解析度高，耗電少，能夠滿足高清晰、大容量終端顯示的要求。因此Oxide TFT也被認為是下一代顯示面板基板技術的首選。
目前Oxide TFT通常為耗盡模式（depletion mode）。因此當TFT元件在源極與閘極之間的電壓相等時，即如第一圖所示，Vgs=0V時，會存在較大的漏電流Ids。第二圖為一種現有的閘極驅動電路的示意圖，第三圖為該電路的電路時序圖。結合第二圖和第三圖，在該驅動電路中，由於在電晶體T6處產生漏電流Ioff1，在電晶體T5處產生漏電流Ioff2，以及在電晶體T3處產生漏電流Ioff3，導致該閘極驅動電路無法輸出有效的閘極驅動波形，進而使電路失效。由於閘極驅動電路的輸出連接於圖元驅動電路的掃描線，用來實現資料信號到圖元驅動電路的寫入控制，如果閘極驅動電路無法輸出預定閘極驅動波形，將會影響圖元驅動電路的資料寫入。
第四圖為對現有閘極驅動電路的一種改進電路的示意圖。如第四圖所示，在每個TFT（Taget TFT）上額外增加重置的TFT（Tfg）和電容（Ccouple），用以防止由於TFT元件存在漏電流而可能導致電路失效的問題。第五圖為使用第四圖所示電路的GOA（Gate Driver on Array，陣列基板行驅動技術）電路的示意圖。但是，由第五圖可見，這種改進電路由於需要為原先電路的每個TFT都另外增加一個TFT和電容，導致電路中TFT和電容的數量變得非常多，使電路變得複雜，電路佔用的面積也隨之增大，不利於顯示面板的窄邊框設計，以及成本控制等。
針對以上所述現有技術中存在的技術問題，本發明提供了一種閘極驅動電路及顯示面板，以防止出現由於電路元件存在漏電流而影響電路輸出的問題。
具體技術方案如下所示：
一種閘極驅動電路，其中，包括：驅動單元，控制單元，第一負電壓輸入，驅動電壓輸入，控制信號輸入；
所述驅動單元包括一驅動部件和一電壓存儲部件；所述驅動部件包括控制端，用以輸入驅動電壓的第一電極和用以輸出電壓的第二電極，並根據所述驅動部件控制端上載入的電壓變化調整所述驅動部件輸出的電壓大小；
所述驅動部件的第一電極形成所述驅動單元的第一輸入端；所述電壓存儲部件的一端與所述驅動部件的控制端並聯形成所述驅動單元的第二輸入端；所述電壓存儲部件的另一端與所述驅動部件的第二電極並聯同時形成所述驅動單元的第三輸入端和輸出端；
所述控制單元使所述驅動單元順序並迴圈的工作於第一截止狀態，第一驅動狀態，第二驅動狀態以及第二截止狀態；
所述驅動單元處於所述第一截止狀態時，所述控制單元控制所述第一負電壓輸入連接所述第三輸入端；
所述驅動單元處於所述第一驅動狀態時，所述控制單元控制所述驅動電壓輸入連接所述第一輸入端，以及使所述控制信號輸入連接所述第二輸入端，並使所述第三輸入端與所述第一負電壓輸入斷開連接；
所述驅動單元處於所述第二驅動狀態時，所述控制單元控制所述第一輸入端連接所述驅動電壓輸入，以及使所述控制信號與所述第二輸入端斷開連接；
所述驅動單元處於所述第二截止狀態時，所述控制單元控制所述第一負電壓輸入連接所述第三輸入端；並使所述第一輸入端與所述驅動電壓輸入斷開連接；
還包括第一截止單元，所述第一截止單元用於使所述驅動部件停止輸出電壓，且於所述驅動單元處於第一截止狀態以及處於第二截止狀態時，於所述控制單元控制下與所述第二輸入端連接，於所述驅動單元處於第一驅動狀態以及處於第二驅動狀態時，於所述控制單元控制下與所述第二輸入端斷開連接。
優選的，所述控制單元包括：第一NMOS開關電晶體，所述第一NMOS開關電晶體連接於所述第一負電壓輸入與所述第三輸入端之間；
所述第一NMOS開關電晶體於所述驅動單元處於第一截止狀態及第二截止狀態時導通，於所述驅動單元處於第一驅動狀態及第二驅動狀態時截止。
優選的，所述控制單元包括：第二NMOS開關電晶體，所述第二NMOS開關電晶體連接於所述第一截止單元與所述第二輸入端之間；
所述第二NMOS開關電晶體於所述驅動單元處於第一截止狀態及第二截止狀態時導通，於所述驅動單元處於第一驅動狀態及第二驅動狀態時截止。
優選的，所述控制單元包括：第二NMOS開關電晶體；所述第二NMOS開關電晶體連接於所述第一截止單元與所述驅動單元的第二輸入端之間；
所述第二NMOS開關電晶體於所述驅動單元處於第一截止狀態及第二截止狀態時導通，於所述驅動單元處於第一驅動狀態及第二驅動狀態時截止；
所述第一NMOS開關電晶體與所述第二NMOS開關電晶體共同連接於第一控制電平輸入；所述第一NMOS開關電晶體與所述第二NMOS開關電晶體的通斷狀狀態相同。
優選的，所述控制單元包括第三NMOS開關電晶體，所述第三NMOS開關電晶體連接於所述第二輸入端和所述控制信號輸入之間；
所述第三NMOS開關電晶體於所述驅動單元處於第一截止狀態，第二驅動狀態及第二截止狀態時截止，於所述驅動單元處於第一驅動狀態時導通。
優選的，所述控制單元還包括：第四NMOS開關電晶體，第二控制電平輸入；所述第四NMOS開關電晶體連接於所述第三NMOS開關電晶體的閘極和所述控制信號輸入之間；所述第二控制電平輸入連接所述第四NMOS開關電晶體的閘極；
所述第二控制電平輸入於所述驅動單元處於第一截止狀態，第二驅動狀態及第二截止狀態時，控制所述第四NMOS開關電晶體截止，於所述驅動單元處於第一驅動狀態時控制所述第四NMOS開關電晶體導通。
優選的，所述控制單元還包括：第五NMOS開關電晶體，第三控制電平輸入，第二截止單元；所述第五NMOS開關電晶體連接於所述第三NMOS開關電晶體的控制端和所述第二截止單元之間；所述第三控制電平輸入連接所述第五NMOS開關電晶體的控制端；
所述第三控制電平輸入於所述驅動單元處於第二驅動狀態時控制所述第五NMOS開關電晶體導通，於所述驅動單元處於第一截止狀態，第一驅動狀態及第二截止狀態時控制所述第五NMOS開關電晶體截止。
優選的，所述驅動部件主要由一TFT驅動電晶體形成。
優選的，所述第一截止單元主要由一第二負電壓輸入形成。
優選的，所述第二截止單元主要由一第三負電壓輸入形成。
優選的，所述電壓存儲部件主要由一電容形成。
優選的，所述第一負電壓輸入為-5V。
優選的，所述第二負電壓輸入為-10V。
優選的，所述第三負電壓輸入為-12V。
一種顯示面板，其中，包括上述的閘極驅動電路。
本技術方案的有益效果是： 1. 本發明的閘極驅動電路及顯示面板，能夠防止處於耗盡模式的Oxide TFT產生漏電流，而造成電路失效的問題； 2. 本發明的閘極驅動電路的結構簡單，因此在顯示面板上佔用面積小，有利於顯示面板的窄邊框設計； 3. 本發明的閘極驅動電路可以根據所使用的TFT電晶體的閾值電壓，調整截止電壓輸入，從而擴大了本發明的適用範圍。
需要說明的是，在不衝突的情況下，本發明中的實施例及實施例中的特徵可以相互組合。
下面結合附圖和具體實施例對本發明作進一步說明，但不作為本發明的限定。
本發明的一種實施例公開了一種閘極驅動電路。閘極驅動電路包括驅動單元，控制單元，第一負電壓輸入，驅動電壓輸入，控制信號輸入。
第六圖為本發明一種閘極驅動電路的實施例的驅動單元的結構示意圖。需說明的是：附圖中給出的具體元件僅是為了對本發明的技術方案進行說明，並非對本發明的技術方案進行限制。如第六圖所示，驅動單元1包括一驅動部件2和一電壓存儲部件3。其中，驅動部件2包括控制端，用以輸入驅動電壓的第一電極和用以輸出電壓的第二電極。驅動部件2根據驅動部件2的控制端上載入的電壓變化調整輸出的電壓大小。驅動部件2的第一電極形成驅動單元1的第一輸入端I1。電壓存儲部件3的一端與驅動部件2的控制端並聯形成驅動單元1的第二輸入端I2。電壓存儲部件3的另一端與驅動部件2的第二電極並聯同時形成驅動單元1的第三輸入端I3和輸出端O。驅動單元1通過其第一輸入端I1，第二輸入端I2以及第三輸入端I3接收外部輸入，並通過其輸出端O輸出閘極信號，如向圖元驅動電路（圖中未示出），或者向下一級閘極驅動電路（圖中未示出）輸出閘極信號。在一種具體實施方式中，上述的電壓存儲部件3可主要由一電容形成。進一步來說，可以是由一不區分極性的電容組成。
控制單元使驅動單元1順序並迴圈的工作於第一截止狀態，第一驅動狀態，第二驅動狀態以及第二截止狀態，在不同的工作狀態下，改變驅動單元1的各個輸入端與驅動電壓輸入，控制信號輸入以及第一低電壓輸入之間的連通關係。第七圖至第十圖分別為驅動單元1處於不同工作狀態時的連接狀態示意圖。
如第七圖所示，當驅動單元1處於第一截止狀態時，控制單元（圖中未示出）控制第一負電壓輸入VGL連接驅動單元1的第三輸入端I3，並控制驅動單元1的控制信號輸入Vgn-1與第二輸入端I2斷開連接，以及控制驅動電壓輸入VDD與第一輸入端I1斷開連接。
如第八圖所示，當驅動單元1處於第一驅動狀態時，控制單元（圖中未示出）控制驅動電壓輸入VDD連接第一輸入端I1，並使控制信號輸入Vgn-1連接第二輸入端I2，以及使第三輸入端I3與第一負電壓輸入VGL斷開連接。
如第九圖所示，當驅動單元1處於第二驅動狀態時，控制單元（圖中未示出）控制第一輸入端I1連接驅動電壓輸入VDD，並使控制信號輸入Vgn-1與第二輸入端I2斷開連接，以及維持第三輸入端I3與第一負電壓輸入VGL之間的斷開狀態。
如第十圖所示，當驅動單元1處於第二截止狀態時，控制單元（圖中未示出）控制第一負電壓輸入VGL連接第三輸入端I3，並使第一輸入端I1與驅動電壓輸入VDD斷開連接，以及維持第二輸入端I2與控制信號輸入Vgn-1之間的斷開狀態。
還包括第一截止單元4。第一截止單元4用於使驅動部件2停止輸出電壓。如第七圖和第十圖所示，第一截止單元4於驅動單元1處於第一截止狀態以及處於第二截止狀態時，於控制單元（圖中未示出）控制下與第二輸入端I2連接。同時，於驅動單元1處於第一驅動狀態以及處於第二驅動狀態時，於控制單元控制下與第二輸入端I2斷開連接。上述的第一截止單元4通過與驅動單元1第二輸入端I2的連通關係，即與驅動部件2控制端的連通關係，使驅動部件2完全關閉。在本發明的一種具體實施方式中，驅動部件2可以主要由一驅動電晶體形成。進一步的，由於本發明的技術方案的應用領域主要為顯示面板上的閘極驅動電路，因此可採用Oxide TFT作為優選實現方式。在上述的驅動部件2採用Oxide TFT作為實施方式的情況下，在一種較優的實施方式中，第一截止單元4可以主要由一第二負電壓輸入形成，並且該第二負電壓輸入的負電壓取值可以根據作為驅動部件2的驅動電晶體的閾值電壓（Vth）進行調節，一種較優的實施方式是，第二負電壓輸入的負電壓可設置為-10V。通過調節第二負電壓的輸出，可以適應具有不同閾值電壓（Vth）的Oxide TFT，防止由於Oxide TFT的驅動部件2的柵源之間電壓相等，而產生漏電流，進而影響驅動單元1的電壓輸出。
於上述技術方案的基礎上，控制單元中包括：第一NMOS開關電晶體，第一NMOS開關電晶體連接於第一負電壓輸入VGL與第三輸入端I3之間。第一NMOS開關電晶體於驅動單元1處於第一截止狀態及第二截止狀態時導通，使第一負電壓輸入VGL連接到驅動單元1的第三輸入端I3，於驅動單元1處於第一驅動狀態及第二驅動狀態時截止，使第一負電壓輸入VGL與驅動單元1的第三輸入端I3斷開連接。第一負電壓輸入VGL的作用是限定驅動單元輸出的低電壓的電壓值，該第一負電壓輸入VGL可根據需要的低電壓輸出值進行調整。
於上述技術方案的基礎上，控制單元中還包括：第二NMOS開關電晶體。第二NMOS開關電晶體連接於第一截止單元4與第二輸入端I2之間，並且在第二NMOS開關電晶體於驅動單元1處於第一截止狀態及第二截止狀態時導通，使第一截止單元4連接到驅動單元1的第二輸入端I2；於驅動單元1處於第一驅動狀態及第二驅動狀態時截止，使第一截止單元4與驅動單元1的第二輸入端I2斷開連接。
於上述技術方案的基礎上，由於上述的第一NMOS電晶體和第二NMOS電晶體的導通狀態和截止狀態，即均在第一截止狀態和第二截止狀態下導通，在第一驅動狀態和第二驅動狀態下截止，因此在一種較優的實施方式中，上述的第一NMOS電晶體和第二NMOS電晶體可以共同連接於控制單元中的第一控制電平輸入，以減少圖元驅動電路板面的控制電平輸入，從而利於簡化布圖。第一控制電平輸入連接於第一NMOS開關電晶體和第二NMOS開關電晶體的閘極，用於控制第一NMOS開關電晶體和第二NMOS開關電晶體的導通和截止。因此，在第一截止狀態時以及第二截止狀態時，第一控制電平輸入為正電壓輸入，在第一驅動狀態和第二驅動狀態時為負電壓輸入。進一步的，第一控制電平輸入的正電壓輸入可為15V，負電壓輸入可為-15V。
於上述技術方案的基礎上，控制單元包括第三NMOS開關電晶體，第三NMOS開關電晶體連接於第二輸入端I2和控制信號輸入Vgn-1之間，以控制驅動單元1的第二輸入端I2和控制信號輸入Vgn-1在不同工作狀態下的連通狀態。第三NMOS開關電晶體於驅動單元1處於第一截止狀態，第二驅動狀態及第二截止狀態時截止，於驅動單元1處於第一驅動狀態時導通。
於上述技術方案的基礎上，控制單元還包括：第四NMOS開關電晶體，第二控制電平輸入。第四NMOS開關電晶體連接於第三NMOS開關電晶體的閘極和控制信號輸入Vgn-1之間。第二控制電平輸入連接第四NMOS開關電晶體的閘極，控制第四NMOS開關電晶體的導通和截止。第二控制電平輸入於驅動單元1處於第一截止狀態，第二驅動狀態及第二截止狀態時，輸入負電壓以控制第四NMOS開關電晶體截止，因此控制信號不會通過第四NMOS開關電晶體到達第三NMOS開關電晶體的閘極。第二控制電平輸入於驅動單元1處於第一驅動狀態時，輸入正電壓以控制第四NMOS開關電晶體導通，此時控制信號輸入Vgn-1可通過第四NMOS開關電晶體到達第三NMOS開關電晶體的閘極，從而間接地控制第三NMOS開關電晶體處於導通，使控制信號輸入Vgn-1通過第三NMOS開關電晶體，連通驅動單元1的第二輸入端I2。在一種具體實施方式中，上述的第二控制電平的正電壓輸入可為15V，負電壓輸入可為-15V。通過上述的第四NMOS開關電晶體，可以有效地對第三NMOS開關電晶體實現導通控制。
於上述技術方案的基礎上，控制單元還包括：第五NMOS開關電晶體，第三控制電平輸入，第二截止單元。第五NMOS開關電晶體連接於第三NMOS開關電晶體的閘極和第二截止單元之間。第三控制電平輸入連接第五NMOS開關電晶體的閘極。第三控制電平輸入於驅動單元1處於第二驅動狀態時控制第五NMOS開關電晶體導通，第五NMOS開關電晶體導通時，使第二截止單元連通第三NMOS的閘極。第三控制電平於驅動單元1處於第一截止狀態、第一驅動狀態以及第二截止狀態時控制第五NMOS開關電晶體截止，使第二截止單元不會連通第三NMOS開關電晶體的閘極。通過設置第二截止單元並通過第五NMOS開關電晶體進行控制，可以實現第三NMOS開關電晶體在截止狀態下為完全關閉，防止出現漏電流導致的電路失效問題。在一種較優的實施方式中，第二截止單元可採用第三負電壓輸入。第三負電壓輸入可以進行調節，以適應具有不同截止閾值電壓（Vth）的第三NMOS開關電晶體，可選的，第三負電壓輸入可為-12V。在另一種具體實施方式中，上述的第三控制電平輸入的正電壓輸入可為15V，負電壓輸入可為-15V。
本發明的實施例中還包括一種顯示面板，採用了包括上述的閘極驅動電路。其中，主要由多級閘極驅動電路組成驅動電路，每一級閘極驅動路的輸出作為下一級閘極驅動電路的控制信號輸入。
第十一圖為本發明一種閘極驅動電路的一種具體的實施例的電路結構示意圖。需要說明的是：第十一圖中的電路結構僅是在本發明思想下的一種具體的體現，且附圖中給出的具體元件僅是為了對本發明的技術方案進行說明，並非對本發明的技術方案進行限制。實際應用中的集成閘極驅動電路包含有多級如本發明的閘極驅動電路，為了說明方便起見，第十一圖僅示出了其中一級閘極驅動電路的完整結構示意圖。第十一圖中的Rload，Cload分別代表該級閘極掃描電路的負載。結合第十一圖和第十二圖所示，電路中包括：組成上述驅動單元的驅動電晶體M1和電容C，組成上述控制單元的第一NMOS開關電晶體T1，第二NMOS開關電晶體T2，第三NMOS開關電晶體T3，第四NMOS開關電晶體T4以及第五NMOS開關電晶體T5，驅動電壓輸入VDD，控制信號輸入Vgn-1，第一負電壓輸入VGL（為-5V），形成第一截止單元的第二負電壓輸入VL1（為-10V），形成第二截止單元的第三負電壓輸入VL2（為-12V），第一控制電平輸入CLK1（為正負15V），第二控制電平輸入CLK2（為正負15V），第三控制電平輸入CLK3（為正負15V）。各部件之間的連接關係如第十一圖所示。
當驅動單元處於第一截止狀態時，第一控制電平輸入CLK1將正電壓15V載入到第二NMOS開關電晶體T2的閘極，使第二NMOS開關電晶體T2導通，因此，第二負電壓輸入VL1將電壓-10V載入到驅動電晶體M1的閘極，即此時Q點電壓為-10V，使驅動電晶體M1截止，驅動電壓輸入VDD不通過驅動電晶體M1；同時，第一控制電平輸入CLK1將正電壓15V載入到第一NMOS開關電晶體T1的閘極，使第一NMOS開關電晶體T1導通，因此，第一負電壓輸入VGL連接驅動單元的輸出端O點，使驅動單元在第一截止狀態時，O點的輸出電壓Vgn為-5V。
當驅動單元處於第一驅動狀態時，第二控制電平輸入CLK2向第四NMOS開關電晶體T4輸出高電壓，使控制信號輸入Vgn-1通過第四NMOS開關電晶體T4，經過S點連通第三NMOS開關電晶體T3的閘極。此時S點的電壓Vs=Vgn-1=15V,因此第三NMOS開關電晶體T3導通，使控制信號輸入Vgn-1通過第三NMOS開關電晶體T3，到達Q點，使Q點的電壓VQ =Vgn-1=15V，從而使驅動電晶體M1導通。由於驅動單元在第一驅動狀態的初始階段，驅動電晶體M1為逐漸導通，因此電容C兩端的電壓VQ 和Vgn在初始時分別為15V和0V，即電容C兩端存在15V電壓差，從而可以對電容C充電。同時由於驅動電晶體M1被導通，Vgn逐漸升高。電容C為了維持兩端15V的電壓差產生電壓自舉，即隨著Vgn的升高，相應的抬高另一端的電壓VQ ，以使電容C兩端始終維持在15V的電壓差。隨著VQ 的升高，驅動電晶體M1被更快地導通，進而又促使驅動單元的輸出端O點的輸出電壓Vgn被更快地上拉。當驅動電晶體M1完全導通，Vgn迅速被上拉到驅動電壓輸入VDD的15V。此時VQ 由於電容C的自舉作用，達到約30V。
當驅動單元處於第二驅動狀態時，第一控制電平輸入CLK1，第二控制電平輸入CLK2均為負電壓輸入（-15V），而第三控制電平輸入CLK3為正電壓輸入（15V），因此，第三負電壓輸入VL2通過第五NMOS開關電晶體，S點的電壓Vs變為-12V，使第三NMOS開關電晶體T3快速截止，控制信號輸入Vgn-1不能通過第三NMOS開關電晶體T3。由於驅動單元在第一驅動狀態下時，電容C兩端存在電壓差，使電容C充電，因此，在第二驅動狀態時，電容C放電，維持Q點的高電壓，使驅動電晶體M1維持在導通狀態下，進而使驅動電壓輸入VDD持續通過驅動電晶體M1。因此第二驅動狀態下，驅動單元的輸出端O點的輸出電壓Vgn保持為15V。
當驅動單元處於第二截止狀態時，第一控制電平輸入CLK1再次變為正電壓輸入（15V），而第二控制電平輸入CLK2以及第三控制電平輸入CLK3為負電壓輸入（-15V）。由於第二NMOS開關電晶體T2被導通，導致第二負電壓輸入VL1輸入到驅動電晶體M1的閘極，使驅動電晶體M1快速截止，驅動單元輸出端O點的電壓輸出Vgn迅速被下拉為第一負電壓輸入VGL的-5V。
第十三圖為通過第十一圖所示閘極驅動電路得到的閘極驅動波形測試圖。其中橫軸方向為測試時間，縱軸方向為閘極驅動電路輸出的閘極信號電壓，圖中，每條波形曲線代表一級閘極驅動電路的輸出。相鄰的三條波形曲線分別代表上一級閘極驅動電路的輸出，本級閘極驅動電路的輸出和下一級閘極驅動電路的輸出，相互之間相差一個時刻，與第十二圖中Vgn-1與Vgn相差一個時刻相應。為了說明方便，第十三圖中僅示出了由多級閘極驅動電路組成的驅動電路中的起始三級閘極驅動電路的驅動波形輸出和最後三級閘極驅動電路的驅動波形輸出。可以理解的是，在中間還有多級閘極驅動波形輸出，相互之間相差一個時刻。由第十三圖可見，閘極信號能夠迅速上拉到所需的閘極輸出信號，並迅速下拉到所需的低電平狀態。因此，通過本發明的閘極驅動電路可以輸出理想的閘極驅動波形，而不會因為驅動單元中可能存在的漏電流導致電路失效。
本發明的一種閘極驅動電路及顯示面板，能夠防止處於耗盡模式的Oxide TFT產生漏電流，而造成電路失效的問題。同時，本發明的閘極驅動電路的結構簡單，因此在顯示面板的佔用面積小，有利於板面控制，以實現窄邊框。此外，本發明的一種閘極驅動電路可以根據所使用的TFT電晶體的閾值電壓，調整電壓輸入，從而擴大了本發明的適用範圍。
以上所述僅為本發明較佳的實施例，並非因此限制本發明的實施方式及保護範圍，對於本領域技術人員而言，應當能夠意識到凡運用本發明說明書及圖示內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本發明的保護範圍內。
1‧‧‧驅動單元
2‧‧‧驅動部件
3‧‧‧電壓存儲部件
4‧‧‧第一截止單元
I1‧‧‧第一輸入端
I2‧‧‧第二輸入端
I3‧‧‧第三輸入端
O‧‧‧輸出端
VGL‧‧‧第一負電壓輸入
VL1‧‧‧第二負電壓輸入
VL2‧‧‧第三負電壓輸入
CLK1‧‧‧第一控制電平輸入
CLK2‧‧‧第二控制電平輸入
CLK3‧‧‧第三控制電平輸入
Vgn-1‧‧‧控制信號輸入
VDD‧‧‧驅動電壓輸入
GND‧‧‧接地
M1‧‧‧驅動電晶體
C‧‧‧電容
S‧‧‧電路參考點
Q‧‧‧電路參考點
Rload‧‧‧電阻型負載
Cload‧‧‧電容型負載
T1‧‧‧第一NMOS開關電晶體
T2‧‧‧第二NMOS開關電晶體
T3‧‧‧第三NMOS開關電晶體
T4‧‧‧第四NMOS開關電晶體
T5‧‧‧第五NMOS開關電晶體
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。 第一圖為現有技術中Oxide TFT在不同源柵電壓下的漏電流變化示意圖； 第二圖為一種現有的閘極驅動電路的電路結構示意圖； 第三圖為第二圖所示電路的電路時序圖； 第四圖為對第二圖所示電路的一種現有的改進電路的電路結構示意圖； 第五圖為使用第四圖所示電路的GOA電路的示意圖； 第六圖為本發明的一種閘極驅動電路的實施例的驅動單元的結構示意圖； 第七圖為本發明的一種閘極驅動電路的實施例的驅動單元處於第一截止狀態時的連接狀態示意圖； 第八圖為本發明的一種閘極驅動電路的實施例的驅動單元處於第一驅動狀態時的連接狀態示意圖； 第九圖為本發明的一種閘極驅動電路的實施例的驅動單元處於第二驅動狀態時的連接狀態示意圖； 第十圖為本發明的一種閘極驅動電路的實施例的驅動單元處於第二截止狀態時的連接狀態示意圖； 第十一圖為本發明的一種閘極驅動電路的實施例的結構示意圖； 第十二圖為第十一圖所示閘極驅動電路的電路時序圖； 第十三圖為通過第十一圖所示閘極驅動電路得到的閘極驅動波形測試圖。
O‧‧‧輸出端
VGL‧‧‧第一負電壓輸入
VL1‧‧‧第二負電壓輸入
VL2‧‧‧第三負電壓輸入
CLK1‧‧‧第一控制電平輸入
CLK2‧‧‧第二控制電平輸入
CLK3‧‧‧第三控制電平輸入
Vgn-1‧‧‧控制信號輸入
VDD‧‧‧驅動電壓輸入
GND‧‧‧接地
M1‧‧‧驅動電晶體
C‧‧‧電容
S‧‧‧電路參考點
Q‧‧‧電路參考點
Rload‧‧‧電阻型負載
Cload‧‧‧電容型負載
T1‧‧‧第一NMOS開關電晶體
T2‧‧‧第二NMOS開關電晶體
T3‧‧‧第三NMOS開關電晶體
T4‧‧‧第四NMOS開關電晶體
T5‧‧‧第五NMOS開關電晶體

Claims (13)

  1. 一種閘極驅動電路，其特徵在於，包括：驅動單元，控制單元，第一負電壓輸入，驅動電壓輸入，控制信號輸入；所述驅動單元包括一驅動部件和一電壓存儲部件；所述驅動部件包括控制端，用以輸入驅動電壓的第一電極和用以輸出電壓的第二電極，並根據所述驅動部件控制端上載入的電壓變化調整所述驅動部件輸出的電壓大小；所述驅動部件的第一電極形成所述驅動單元的第一輸入端；所述電壓存儲部件的一端與所述驅動部件的控制端並聯形成所述驅動單元的第二輸入端；所述電壓存儲部件的另一端與所述驅動部件的第二電極並聯同時形成所述驅動單元的第三輸入端和輸出端；所述控制單元使所述驅動單元順序並迴圈的工作於第一截止狀態，第一驅動狀態，第二驅動狀態以及第二截止狀態；所述驅動單元處於所述第一截止狀態時，所述控制單元控制所述第一負電壓輸入連接所述第三輸入端；所述驅動單元處於所述第一驅動狀態時，所述控制單元控制所述驅動電壓輸入連接所述第一輸入端，以及使所述控制信號輸入連接所述第二輸入端，並使所述第三輸入端與所述第一負電壓輸入斷開連接；所述驅動單元處於所述第二驅動狀態時，所述控制單元控制所述第一輸入端連接所述驅動電壓輸入，以及使所述控制信號輸入與所述第二輸入端斷開連接；所述驅動單元處於所述第二截止狀態時，所述控制單元控制所述第一負電壓輸入連接所述第三輸入端；並使所述第一輸入端與所述驅動電壓輸入斷開連接；還包括第一截止單元，所述第一截止單元用於使所述驅動部件停止輸出電壓，且於所述驅動單元處於第一截止狀態以及處於第二截止狀態時，於所述控 制單元控制下與所述第二輸入端連接，於所述驅動單元處於第一驅動狀態以及處於第二驅動狀態時，於所述控制單元控制下與所述第二輸入端斷開連接。
  2. 如申請專利範圍第1項所述之閘極驅動電路，其中，所述控制單元包括：第一NMOS開關電晶體，所述第一NMOS開關電晶體連接於所述第一負電壓輸入與所述第三輸入端之間；所述第一NMOS開關電晶體於所述驅動單元處於第一截止狀態及第二截止狀態時導通，於所述驅動單元處於第一驅動狀態及第二驅動狀態時截止。
  3. 如申請專利範圍第1項所述之閘極驅動電路，其中，所述控制單元包括：第二NMOS開關電晶體，所述第二NMOS開關電晶體連接於所述第一截止單元與所述第二輸入端之間；所述第二NMOS開關電晶體於所述驅動單元處於第一截止狀態及第二截止狀態時導通，於所述驅動單元處於第一驅動狀態及第二驅動狀態時截止。
  4. 如申請專利範圍第2項所述之閘極驅動電路，其中，所述控制單元包括：第二NMOS開關電晶體；所述第二NMOS開關電晶體連接於所述第一截止單元與所述驅動單元的第二輸入端之間；所述第二NMOS開關電晶體於所述驅動單元處於第一截止狀態及第二截止狀態時導通，於所述驅動單元處於第一驅動狀態及第二驅動狀態時截止；所述第一NMOS開關電晶體與所述第二NMOS開關電晶體共同連接於第一控制電平輸入；所述第一NMOS開關電晶體與所述第二NMOS開關電晶體的通斷狀態相同。
  5. 如申請專利範圍第1項所述之閘極驅動電路，其中，所述控制單元包括第三NMOS開關電晶體，所述第三NMOS開關電晶體連接於所述第二輸入端和所述控制信號輸入之間； 所述第三NMOS開關電晶體於所述驅動單元處於第一截止狀態，第二驅動狀態及第二截止狀態時截止，於所述驅動單元處於第一驅動狀態時導通。
  6. 如申請專利範圍第5項所述之閘極驅動電路，其中，所述控制單元還包括：第四NMOS開關電晶體，第二控制電平輸入；所述第四NMOS開關電晶體連接於所述第三NMOS開關電晶體的閘極和所述控制信號輸入之間；所述第二控制電平輸入連接所述第四NMOS開關電晶體的閘極；所述第二控制電平輸入於所述驅動單元處於第一截止狀態，第二驅動狀態及第二截止狀態時，控制所述第四NMOS開關電晶體截止，於所述驅動單元處於第一驅動狀態時控制所述第四NMOS開關電晶體導通。
  7. 如申請專利範圍第6項所述之閘極驅動電路，其中，所述控制單元還包括：第五NMOS開關電晶體，第三控制電平輸入，第二截止單元；所述第五NMOS開關電晶體連接於所述第三NMOS開關電晶體的控制端和所述第二截止單元之間；所述第三控制電平輸入連接所述第五NMOS開關電晶體的控制端；所述第三控制電平輸入於所述驅動單元處於第二驅動狀態時控制所述第五NMOS開關電晶體導通，於所述驅動單元處於第一截止狀態，第一驅動狀態及第二截止狀態時控制所述第五NMOS開關電晶體截止。
  8. 如申請專利範圍第1項所述之閘極驅動電路，其中，所述第一截止單元主要由一第二負電壓輸入形成。
  9. 如申請專利範圍第7項所述之閘極驅動電路，其中，所述第二截止單元主要由一第三負電壓輸入形成。
  10. 如申請專利範圍第1項所述之閘極驅動電路，其中，所述電壓存儲部件主要由一電容形成。
  11. 如申請專利範圍第1項所述之閘極驅動電路，其中，所述第一負電壓輸入為-5V。
  12. 如申請專利範圍第8項所述之閘極驅動電路，其中，所述第二負電壓輸入為-10V。
  13. 如申請專利範圍第9項所述之閘極驅動電路，其中，所述第三負電壓輸入為-12V。
TW103129030A 2014-02-27 2014-08-22 一種閘極驅動電路及顯示面板 TWI550587B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410070214.6A CN103824551B (zh) 2014-02-27 2014-02-27 一种栅极驱动电路及显示面板

Publications (2)

Publication Number Publication Date
TW201533728A TW201533728A (zh) 2015-09-01
TWI550587B true TWI550587B (zh) 2016-09-21

Family

ID=50759575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129030A TWI550587B (zh) 2014-02-27 2014-08-22 一種閘極驅動電路及顯示面板

Country Status (3)

Country Link
US (1) US9590620B2 (zh)
CN (1) CN103824551B (zh)
TW (1) TWI550587B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428425B (zh) * 2017-02-15 2022-03-08 上海和辉光电股份有限公司 一种扫描驱动电路、移位寄存器及其驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246051B (en) * 2003-12-26 2005-12-21 Casio Computer Co Ltd Semiconductor circuit
JP2008140489A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
WO2010097986A1 (ja) * 2009-02-25 2010-09-02 シャープ株式会社 シフトレジスタおよび表示装置
CN202650488U (zh) * 2012-04-12 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128763B2 (ja) * 2000-10-30 2008-07-30 株式会社東芝 電圧切り替え回路
JP3723507B2 (ja) 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
US7233176B2 (en) * 2003-12-26 2007-06-19 Stmicroelectronics Pvt. Ltd. CMOS input buffer and a method for supporting multiple I/O standards
CN100458639C (zh) 2007-03-20 2009-02-04 北京中星微电子有限公司 一种补偿mos器件栅极漏电流的装置及方法
CN101388197B (zh) 2008-11-03 2010-07-28 友达光电股份有限公司 具低漏电流控制机制的栅极驱动电路
WO2011092769A1 (ja) * 2010-02-01 2011-08-04 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
CN102204105B (zh) * 2011-05-30 2013-08-07 华为技术有限公司 一种i/o电路和集成电路
CN102655145B (zh) 2012-01-12 2013-06-26 京东方科技集团股份有限公司 一种静电释放保护电路及其工作方法
CN103578437A (zh) * 2012-07-31 2014-02-12 群康科技(深圳)有限公司 栅极驱动电路的电压下拉电路结构及其显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246051B (en) * 2003-12-26 2005-12-21 Casio Computer Co Ltd Semiconductor circuit
JP2008140489A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
WO2010097986A1 (ja) * 2009-02-25 2010-09-02 シャープ株式会社 シフトレジスタおよび表示装置
CN202650488U (zh) * 2012-04-12 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置

Also Published As

Publication number Publication date
CN103824551B (zh) 2016-06-01
TW201533728A (zh) 2015-09-01
CN103824551A (zh) 2014-05-28
US9590620B2 (en) 2017-03-07
US20150244361A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
TWI500012B (zh) 顯示驅動電路
US9489907B2 (en) Gate driver circuit basing on IGZO process
JP4943630B2 (ja) 表示装置の駆動装置
US9454940B1 (en) Gate driver on array (GOA) circuit and LCD device using the same
US9570026B2 (en) Scan driving circuit and LCD device
US9472155B2 (en) Gate driver circuit basing on IGZO process
US10235958B2 (en) Gate driving circuits and liquid crystal devices
US7873140B2 (en) Shift register
WO2018171137A1 (zh) Goa单元及其驱动方法、goa电路、显示装置
KR102285694B1 (ko) 스캔 구동 회로 및 구동 방법, 디스플레이 디바이스
JP6914270B2 (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路
WO2019041853A1 (zh) 移位寄存器单元、驱动装置、显示装置以及驱动方法
US20150171833A1 (en) Gate driver circuit outputting superimposed pulses
US20190114984A1 (en) Display device
WO2018112990A1 (zh) 驱动电路及使用其的显示装置
US10490156B2 (en) Shift register, gate driving circuit and display panel
CN104167168A (zh) 像素电路及其驱动方法和显示装置
WO2018126741A1 (zh) 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板和显示装置
KR101027827B1 (ko) 쉬프트 레지스터 및 그 구동 방법
JP2007312385A (ja) レベルシフタ
US20190080658A1 (en) Display device
TWI550587B (zh) 一種閘極驅動電路及顯示面板
US9407267B2 (en) Level conversion circuit and liquid crystal display device using the same
CN203882586U (zh) 像素电路和显示装置
KR101127840B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치