CN1637942B - 半导体存储装置以及在其中执行刷新操作的方法 - Google Patents

半导体存储装置以及在其中执行刷新操作的方法 Download PDF

Info

Publication number
CN1637942B
CN1637942B CN2004100910893A CN200410091089A CN1637942B CN 1637942 B CN1637942 B CN 1637942B CN 2004100910893 A CN2004100910893 A CN 2004100910893A CN 200410091089 A CN200410091089 A CN 200410091089A CN 1637942 B CN1637942 B CN 1637942B
Authority
CN
China
Prior art keywords
temperature
mos transistor
voltage
signal
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100910893A
Other languages
English (en)
Other versions
CN1637942A (zh
Inventor
金世埈
洪祥熏
高在范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1637942A publication Critical patent/CN1637942A/zh
Application granted granted Critical
Publication of CN1637942B publication Critical patent/CN1637942B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种执行一刷新操作的半导体存储装置，其包含一温度感测单元、一模拟数字转换单元及一刷新控制单元，其中该温度感测单元用以测量温度并根据该测得温度产生一温控电压与一参考电流；一模拟数字转换单元用以将该温控信号转换成一N位数字信号；一刷新控制单元用于产生刷新信号以响应该N位数字信号，其中该刷新信号的周期根据该N位数字信号来控制。

Description

半导体存储装置以及在其中执行刷新操作的方法
技术领域
本发明是关于一种半导体存储装置；更特别的是，本发明是关于一种能根据一温度变化而控制一刷新周期的半导体存储装置。
背景技术
一般而言，半导体存储装置可分作两不同种类，即动态随机存取存储器(DRAM)及静态随机存取存储器(SRAM)。
由于SRAM中的一存储单元为四个经闩锁的晶体管所形成，SRAM可在不进行一刷新操作的条件下保留其数据，只要电源持续供应至该SRAM中即可。
DRAM中存储单元则不同于前者，其为一晶体管及一电容所组成，其中电容在DRAM操作时进行充电及放电。但是，由于电容的电量随时间而减少，因此DRAM必须定期加以刷新，藉以保持其数据内容。
一刷新周期需根据温度改变而改变。
图1为温度变化及刷新周期间的关系图。
由图可知，刷新周期应随时间增加而缩短，因存储单元中一电容的漏电量随时间快速增加之故。
因此，若刷新周期设定为仅适于室温，那么当温度高于室温之时存于半导体存储装置中的数据将很轻易消失。
因此，刷新周期一般都设成适于一最高操作温度，以使半导体存储装置可稳定维持其数据，即便温度增加时也能维持。此处所指的最高操作温度为一半导体存储装置可操作的最大温度。然而，由于刷新周期在最高操作温度时为固定值，故半导体存储装置的刷新操作的执行将太过频繁，这将消耗大量功率，即便温度远低于最高操作温度时亦同。
因此，一种能根据温度变化而控制其刷新周期的半导体存储装置便因此出现。
图2为一能根据温度变化控制其刷新周期的传统半导体存储装置。
由图可知，传统半导体存储装置包含一温度传感器10、一刷新控制器20及一存储核心块30。
温度传感器10接收一温度信号tmp，并藉该温度信号tmp产生一高温感测信号TH及一低温感测信号TL。
刷新信号20接收高温感测信号TH及低温感测信号TL，以根据该高温及低温感测信号TH，TL产生一刷新信号ref；存储核心块30则在该刷新信号ref产生后执行一刷新操作。
图3为温度传感器10的电路示意图。
由图可知，温度传感器10包含一第一延迟线11、一第二延迟线12及一信号输出单元13。
第一延迟线11包含多个串联的反相器，第二延迟线12则包含多个串联的反相器及电阻，此处所指的第一延迟线11的延迟量较第二延迟线12的延迟量为温度敏感，即第一延迟线11随温度变动的变动量大于第二延迟线12者。
第一及第二延迟线11及12对温度信号tmp加以延迟，以分别产生一温度敏感延迟信号TSD及一温度不敏感延迟信号TISD。
信号输出单元13输出温度敏感延迟信号TSD及温度不敏感延迟信号TISD，以产生高温感测信号TH及低温感测信号TL，藉对该温度敏感延迟信号TSD及该温度不敏感延迟信号TISD执行一逻辑运算的方式产生的。
图4A和图4B为图3中温度传感器10的操作时序图。请参阅图1至图4B，图中说明传统半导体存储装置的操作原理，其对应文字说明如下所述。
第一及第二延迟线11及12接收温度信号tmp以分别产生温度敏感延迟信号TSD及温度不敏感延迟信号TISD，且是藉延迟该温度信号tmp的方式产生。如上所述此处的第一延迟线11因温度变动的延迟量变化大于第二延迟线12者。
因此，低温时第一延迟线11的延迟量降幅较第二延迟线12者为甚，故第一延迟线11的延迟量变成小于第二延迟线12者，也因此第一延迟线11输出的温度敏感延迟信号TSD较温度不敏感延迟信号TISD早变为高逻辑电平。
其后，信号输出单元13以高逻辑电平输出低温感测信号TL，其在温度敏感信号TSD为高逻辑电平、且温度不敏感信号TISD为低逻辑电平时输出，如图4A所示。
接着，刷新控制器20在低温感测信号TL产生后产生刷新信号ref，以使存储核心块30得在刷新信号ref产生后执行刷新操作。
在高温时，第一延迟线11的延迟量增加值大于第二延迟线12者，因此第一延迟线11的延迟量大于第二延迟线12者，也因此第二延迟线12输出的温度不敏感延迟信号TISD较温度敏感延迟信号TSD早变为高逻辑电平。
其后，信号输出单元13以高逻辑电平输出高温感测信号TH，其在温度敏感信号TSD为低逻辑电平、而温度不敏感信号TISD为高逻辑电平时为高逻辑电平，如图4B所示。
接着，刷新控制器20在高温感测信号TH产生后产生刷新信号ref，以使存储核心块30得在该刷新信号ref产生后执行刷新操作。
如前所述，传统半导体存储装置可根据一温度变化而控制一刷新信号的周期。然而，传统半导体存储装置仅可有二刷新信号周期。亦即，当传统半导体存储装置的温度低于一预定温度时，刷新信号周期被设成一第一值；当温度高于该预定温度时，刷新信号周期被设成一第二值，其中当第二值大于该第一值。因此，传统半导体存储装置不能正确地控制刷新信号的周期。
此外，当传统半导体存储装置操作之时，其温度变化通常不大，故其刷新信号周期在其操作时不能改变。此时，传统半导体存储装置中用以控制刷新信号周期的电路并无用处。
发明内容
因此，本发明的一目的即在于提出一种具有最佳刷新周期的半导体存储装置，用以在低功率消耗下执行一刷新操作。
在本发明的一方面中，在此提出一种执行刷新操作的半导体存储装置，其包含一温度感测单元、一模拟数字转换单元及一刷新控制单元，其中该温度感测单元用以测量温度并根据该测得温度产生一温控电压与一参考电流；该模拟数字转换单元用以根据该参考电流将该温控信号转换成一N位数字信号；刷新控制单元用以在该N位数字信号产生后产生一刷新信号，其中该刷新信号的周期被根据该N位数字信号所控制。
在本发明的另一方面中，提出了一种能根据温度变化而执行刷新操作的半导体存储装置，包含：一温度感测装置，用以测量温度并根据该测得温度产生一温控电压与一参考电流；一模拟数字转换装置，用于将该温控电压转换成N位数字信号以响应该参考电流；及一刷新控制装置，用于产生一刷新信号以响应该N位数字信号，其中该刷新信号的周期根据该N位数字信号来控制。该温度感测装置包括：第一温度感测单元，用以产生一第一电流，该第一电流在该测得温度减少时增加，并在该测得温度增加时减少；第二温度感测单元，用以产生一第二电流，该第二电流在该测得温度增加时增加，并在该测得温度减少时减少；温控电压产生单元，用以产生该温控电压；以及参考电流产生单元，用以产生参考电流，且该参考电流为该第一电流及该第二电流的总电流。
在本发明的又一方面中，提出了一种能执行一刷新操作的半导体存储装置，其包含：一温度感测装置，用以测量温度及根据该测得温度产生一温控电压及一参考电流；及一压控振荡器，用以根据该温控电压产生一刷新信号，其中该刷新信号的周期为该温控电压所控制。该温度感测装置包括：第一温度感测单元，用以产生一第一电流，该第一电流在该测得温度减少时增加，并在该测得温度增加时减少；第二温度感测单元，用以产生一第二电流，该第二电流在该测得温度增加时增加，并在该测得温度减少时减少；温控电压产生单元，用以产生该温控电压；以及参考电流产生单元，用以产生参考电流，且该参考电流为该第一电流及该第二电流的总电流。
在本发明的另一方面中，提出的是一种在一半导体存储装置中产生一刷新信号的方法，其包含下列步骤：测量该半导体存储装置的温度；根据该测得温度产生一温控电压；根据该温控电压产生一N位数字信号；及产生一刷新信号，且该刷新信号的频率为该N位数字信号所决定。测量温度包括：产生一第一电流，该第一电流在该测得温度减少时增加，并在该测得温度增加时减少；产生一第二电流，该第二电流在该测得温度增加时增加，并在该测得温度减少时减少；以及产生参考电流，且该参考电流为该第一电流及该第二电流的总电流。
在本发明的再一方面中，提出的是一种在一半导体存储装置中执行一刷新操作的方法，其包含下列步骤：测量该半导体存储装置的温度；根据该测得温度产生产生一温控电压；根据该温控电压产生一N位数字信号；产生一刷新信号，其频率由该N位数字信号所决定；及执行该刷新操作以响应该刷新信号。测量温度包括：产生一第一电流，该第一电流在该测得温度减少时增加，并在该测得温度增加时减少；产生一第二电流，该第二电流在该测得温度增加时增加，并在该测得温度减少时减少；以及产生参考电流，且该参考电流为该第一电流及该第二电流的总电流。
附图说明
请径阅本发明描述于下之较佳实施例与图示说明，本发明的描述及其它特征将因此而变得更清楚，其中：
图1为一温度变化及一刷新周期间的关系图；
图2为一传统半导体存储装置的方块图；
图3为图2中一温度传感器的电路示意图；
图4A及图4B为图3中一温度传感器的操作时序图；
图5为本发明的半导体存储装置第一实施例的方块图；
图6为图5中一温度传感器一温度传感器的电路示意图；
图7为图5中一模拟数字转换器的方块图；
图8为图7中一转换控制器的电路示意图；
图9为图5中一刷新控制器的方块图；
图10为图9中一刷新操作振荡单元的电路示意图；及
图11为本发明的半导体存储装置第二实施例的电路图。
具体实施方式
本发明的半导体存储装置将配合图式详述于下。
图5为本发明半导体存储装置第一实施例的方块图。
如图所示，半导体存储装置包含一温度传感器100、一模拟数字转换器200、一刷新控制器300及一存储核心块400。
温度传感器100测量半导体存储装置的温度，以根据该测得温度输出一温控电压信号Vt及一参考电流Iref。此处，温度传感器100在半导体存储装置导通时导通，以正确测量该半导体存储装置的温度。
模拟数字转换器200在温控电压信号Vt产生后产生一N位数字信号，用以控制刷新控制器300。
刷新控制器300在N位数字信号产生一刷新信号ref，存储核心块400在该刷新信号400产生之后执行一刷新操作。
图6为图5中温度传感器100的电路示意图。
如图所示，温度传感器100包含一第一温度感测单元110、一第二温度感测单元130、一温控电压产生器120及一参考电流产生器140。
第一温度感测单元110用以产生一第一电流Ic，且该第一电流Ic随温度增加而下降。第二温度感测单元130用以产生一第二电流Ip，且该第二电流Ip随温度增加而增加。
温控电压产生器120根据第一电流Ic产生该温控电压信号Vt。
参考电流产生器140产生参考电流Iref，而该参考电流为第一电流Ic及第二电流Ip的总电流。
第一温度感测单元110包含一第一单元感测器113、一第一比较器111、一第二单元感测器112及一输出单元114。
第一单元感测器113包含一第七p通道金氧半(PMOS)晶体管MP7及一第一电阻R1，以在该第七PMOS晶体管MP7及该第一电阻R1之间当温度增加时仍产生一恒定输出电压。
第二单元感测器112包含一第六PMOS晶体管MP6及一第三双极晶体管Q3，以产生一随温度增加而增加的输出电压。
第一比较器111用以比较该第一单元感测器113的恒定输出电压及该第二单元感测器112的输出电压。
输出单元114包含一第五PMOS晶体管MP5及一第二电阻R2，用以根据该第一比较器111的比较结果产生第一电流Ic。
温控电压产生器120包含一第八PMOS晶体管MP8，一第一运算(operational)放大器121，一第三电阻R3及一第四电阻R4。
第八PMOS晶体管MP8连接于一电源供应电压VDD及第三电阻R3之间，该第八PMOS晶体管MP8的栅极接收第一运算放大器121的输出，以输出该温控电压信号Vt。
第一运算放大器121的一主输入端连接至输出单元114中第五PMOS晶体管MP5的漏极，第一运算放大器121的一次输入端则连接于第三电阻R3及第四电阻R4之间。
第二温度感测单元130包含一第三单元感测器131、一第四单元感测器132及一第二比较器133。
详而言之，第三单元感测器131包含一第一PMOS晶体管MP1、一第五电阻R5及一第一双极晶体管Q1。第一PMOS晶体管MP1连接于电源供应电压VDD及第五电阻R5之间。第五电阻R5连接于第一PMOS晶体管MP1及第一双极晶体管Q1之间。第一双极晶体管Q1连接于第五电阻R5及第四单元感测器132中一第二双极晶体管Q2之间。
第四单元感测器132包含一第二PMOS晶体管MP2及第二双极晶体管Q2。第二PMOS晶体管MP2连接于电源供应电压VDD及第二双极晶体管Q2之间。第二双极晶体管Q2连接于第二PMOS晶体管MP2及第一双极晶体管Q1之间。
第二运算放大器133的一主输入端连接至第一PMOS晶体管MP1的漏极，其一次输入端连接至第二PMOS晶体管MP2的漏极，第二运算放大器的一输出端则连接至参考电流产生器140中一第三PMOS晶体管MP3。
参考电流产生器140包含该第三PMOS晶体管MP3、一第四PMOS晶体管MP4及一第一n通道金氧半(NMOS)晶体管MN1。
详而言之，第三PMOS晶体管MP3连接至电源供应电压VDD及第一NMOS晶体管MN1之间。第四PMOS晶体管MP4连接至电源供应电压VDD及第一NMOS晶体管MN1之间。第一NMOS晶体管MN1的漏极连接至第三及第四PMOS晶体管MP3及MP4之间。
图7为图5中模拟数字转换器200的方块图。
如图所示，模拟数字转换器200包含一第二比较器210、一二进位上/下计数器220、一转换控制器230、一码转换单元250、一延迟单元260、一分段数字模拟转换器270、一二进位数字模拟转换器280、一第三运算放大器240、一二进位模拟数字转换器280、一第三运算放大器240及一数字模拟转换器负载单元290。
第二比较器210接收温控电压信号Vt及一输入电压Vin，用以比较温控电压信号Vt及输入电压Vin，并输出比较结果至该二进位上/下计数器220。
上/下计数器220以一第二比较器210的比较结果产生一八位数字信号。此处，所指的八位数字信号包含一第一至一第六高位信号M1至M6及一第一及一第二低位信号L1及L2。
码转换单元250转换第一至第六高位信号M1至M6成一温度计码。延迟单元260对第一及第二低位信号L1及L2加以延迟一延迟时间，同时码转换单元250转换第一至第六高位信号M1至M6成温度计码，并将经延迟的第一及第二低位信号输出至二进位数字模拟转换器280中。
分段数字模拟转换器270将温度计码转换成一第一模拟电压信号Va，二进位数字模拟转换器280则将经延迟的第一及第二低位信号转换成一第二模拟电压信号Vb。
数字模拟转换器负载单元290及第三运算放大器240用以根据第一及第二模拟电压信号Va及Vb输出内部电压Vin。
转换控制器230在一外部使能控制信号t_en产生后产生一使能信号en，用以致动/不致动该第二比较器210及二进位上/下计数器220。
图8为图7中转换控制器230的电路示意图。
如图所示，转换控制器230包含一NAND门ND1及2N个串联的反相器I1至I2N。NAND门ND1对外部使能控制信号t_en及使能信号en加以一逻辑NAND运算，并输出逻辑NAND运算的结果至2N个反相器I1至I2N。接着，2N个反相器I1至I2N对NAND门ND1的一输出信号加以延迟，以输出使能信号en。
图9为图5中刷新控制器300的方块图。
如图所示，刷新控制器300包含一刷新运算振荡器单元310及一分频器320。
刷新运算振荡器单元310在第一及第二高位信号M1及M2与第一及第二低位信号L1及L2产生后产生一频率控制制时钟信号CKref。
分频器320根据第三至第六高位信号M3至M6对频率控制制信号Ckref进行分频，藉以产生刷新信号ref。
图10为图9中刷新运算振荡器单元310的电路示意图。
如图所示，刷新运算振荡器单元310包含一时钟振荡参考电流产生单元311及一环振荡器312。时钟振荡参考电流产生单元311根据第一及第二高位信号M1及M2以及第一与第二低位信号L1及L2产生一时钟振荡参考电流Ickr。环振荡器312藉对该时钟振荡参考电流Ickr振荡而产生频率控制时钟信号CKref。
详而言之，时钟振荡参考电流产生单元311包含一时钟振荡参考电流控制单元311_1及一电流镜单元311_2。
电流镜单元311_2包含一第九PMOS晶体管MP9及一第十PMOS晶体管MP10，用以分别输出时钟振荡参考电流Ickr及一操作电流Ick。时钟振荡参考电流Ickr自电源供应电压VDD流至一地电压VSS，而操作电流Ick为时钟振荡参考电流Ickr产生的一镜射电流。
时钟振荡参考电流控制单元311_1包含一第二至一第五NMOS晶体管MN2至MN5，其中该等晶体管MN2至MN5分别为第一及第二低位信号L1及L2与第一及第二高位信号M1及M2所导通/关闭，以控制时钟振荡参考电流Ickr的电流强度。
时钟振荡参考电流产生单元311更包含一第六NMOS晶体管MN6，以将操作电流Ick送至地电压VSS。
此处，第二至第五NMOS晶体管通道宽度分别为×1、×2、×4及×8。
环振荡器312包含串联的一第一至一第n反相器312_1至312_n，其中n为奇数。
第一反相器312_1包含传接的一第十一及一第十二PMOS晶体管MP11及MP12、及一第七与第八NMOS晶体管MN7及MN8，其中第一至第n反相器312_1至312_n具相同结构。
本发明的半导体存储装置第一实施例的操作将配合第4图至图9加以说明。
温度侦测器100侦测半导体存储装置的温度，并根据侦测得的温度产生温控电压信号Vt。
其后，模拟数字转换器200根据温控电压信号Vt产生N位数字信号。接着，刷新控制器300根据该N位数字信号产生刷新信号，而存储核心块400在刷新信号ref产生之后执行刷新操作。
因此，由于刷新信号ref的周期根据半导体存储装置的温度而受控，故半导体可执行具一最佳刷新周期的刷新操作。
详而言之，温度传感器100的动作如下所述。
第一温度感测单元110产生第一电流Ic，该第一电流Ic随温度增加而降低；而该第二温度感测单元130产生第二电流Ip，其随温度增加而增加。
当温度增加一度时，第三双极晶体管Q3的基极与射极间电压(即第三基极与射极间电压Vbe3)降低约2.1mV。然而，一电阻两侧的电压难因温度改变而变化。
因此，由于第一比较器111的一主输入端及一次输入端分别连接至第一电阻R1及第三双极晶体管Q3，因此第一比较器111的次输入端上电压随温度增加而下降。因此，第一比较器111的输出端上电压增加。
因此，由于第一比较器111的输出端连接至第五至第七PMOS晶体管MP5至MP7的栅极，因此第一电流Ic下降，亦即第一电流Ic随温度增加而下降。此处，第一电流Ic的大小为下述第一方程式所规范：
Ic＝N×(Vbe3)/R1           [方程式1]
此处，N为一比例因数。
其后，由于第一运算放大器121的一主输入端接收一第二电阻R2上电压，第一运算放大器121的输出端上电压随温度增加而下降，故温控电压信号Vt增加。此处，温控电压信号Vt为下述第二方程式所规范。
Vt＝R3×(R2×N×Vbe3/R1)/R4             [方程式2]
同时，第二运算放大器133的一主输入端接收第五电阻R5上一电压，而第二运算放大器133的一次输入端接收第二双极晶体管Q2上电压。
由于主输入端及次输入端间电压差随温度增加而下降，故第二运算放大器133的输出端上电压下降。因此，由于第一至第三PMOS晶体管的栅极连接至第二运算放大器133的输出端，故第二电流Ip随温度增加而增加，其中第二电流Ip由下述的第三方程式所规范：
Ip＝K×(Vbe2-Vbe1)/R5           [方程式3]
此处，K为一比例因数，Vbe2为第二双极晶体管Q2的基极与射极间电压，而Vbe1为第一双极晶体管Q1的第一基极与射极间电压。
其后，参考电流产生器140输出参考电流Iref，该参考电流Iref为第一及第二电流Ic及Ip的总电流，并流经模拟数字反相器200。
如前所述，温度传感器100根据第一电流Ic产生温控电压信号Vt，因第一电流Ic的温度敏感度较第二电流Ip者为大。
不过，温度传感器100可加修改而使温控电压信号Vt可根据第二电流Ip产生，此时第二运算放大器121的主端连接至第三电阻R3及第四电阻R4间一节点，而第二运放大器121的次端接收一第二电流Ip产生的电压。
模拟数字转换器200的操作将详述如下。
第二比较器210比较温控电压信号Vt及输入电压Vin，并输出比较结果至二进位上/下计数器220。接着，二进位上/下计数器220根据第二比较器210的比较结果增加或降低该八位数字信号的一数字值。
其后，码转换单元250转换第一至第六高位信号M1至M6，并输出温度计码至分段数字模拟转换器270。同时，延迟单元250接收第一及第二低位信号L1及L2，以在延迟该第一及第二低位信号L1及L2以所产生的延迟时间后输出第一及第二低位信号L1及L2至该二进位数字模拟转换器280，当码转换单元250将第一至第六高位信号M1至M6转换成温度计码。
此处，若第一至第六高位信号M1至M6直接输入至分段数字模拟转换器270而不经码转换单元250，那么短时钟冲波干扰(glitch)会在第一至第六高位信号M1至M6直接输入至分段数字模拟转换器270时产生。因此，码转换单元250用于其中以消除该短时钟冲波干扰。
然而，若第一至第六高位信号M1至M6及第二低位信号L1及L2之每一者皆转换成温度计码，那么半导体存储装置的电路体积将增大，故转换成温度计码者仅有第一至第六高位信号M1至M6。
第1表格为一温度计码范例。
第1表格
Figure G2004100910893D00151
如第1表格所示，温度计的逻辑高位的数字对应于二进位数字的十进位数值。
其后，分段模拟数字转换器270根据温度计码产生第一模拟电压信号。同样地，二进位数字模拟转换器280根据经延迟的第一及第二低位信号L1及L2产生第二模拟电压信号Vb。
同时，数字模拟转换器负载单元290将第一及第二模拟电压信号Va及Vb加以混合，以输出一单一模拟电压信号至第三运算放大器240。接着，第三运算放大器240对该单一模拟电压信号加以缓冲，以产生输入电压Vt。
转换控制器230产生使能信号en，以在外部使能控制信号t_en产生之后致动/不致动第二比较器210及二进位上/下计数器220。
由于模拟数字转换器200仅为刷新操作所用，因此转换控制器230不使能模拟数字转换器200，当半导体存储装置不执行刷新操作时，藉由使用使能信号en不使能。
转换控制器230利用一环振荡器产生使能信号en。亦即，若外部使能控制信号t_en处于低逻辑电平，则环振荡器不受使能；因此，使能信号en不受致动而为低逻辑电平。因此，第二比较器210及二进位上/下计数器220被禁止，码转换单元250、延迟单元260、分段数字模拟转换器270、二进位数字模拟转换器280、数字模拟转换器负载单元290及第三运算放大器240亦受禁止，因二进位上/下计数器220不输出一信号之故。另一方面，当外部使能控制信号t_en除于高逻辑电平时振荡器为受使能者，模拟数字转换器并接着被使能。
此处，二进位上/下计数器220根据温度而产生八位数字信号，但其可加修改而使其产生的数字信号位数更少或大于8。若二进位上/下计数器220产生的数字信号位数大于八，则刷新信号ref的周期可加更正确控制。
刷新控制器300的动作将详述如后。
刷新控制器300包含刷新操作振荡器单元310及分频器320。
刷新运算振荡器单元310根据第一及第二高位信号M1及M2与第一及第二低位信号L1及L2产生频率控制时钟信号CKref。分频器320根据第三至第六高位信号M3至M6对频率控制时钟信号Ckref加以分频，以产生刷新信号ref。
时钟振荡参考电流产生电路311的第二至第五NMOS晶体管MN2至MN5分别为第一及第二低位信号L1及L2与第一及第二高位信号M1及M2所导通/关闭。时钟振荡参考电流Ickr的电流强度为第一及第二低位信号L1及L2与第一及第二高位信号M1及M2所决定。此处，第二至第五NMOS晶体管MN2至MN5有不同通道宽度。
电流镜单元311_2以镜像时钟振荡参考电流Ickr的方式输出运算电流Ick，而运算电流Ick经由第六PMOS晶体管MP6流至地电压VSS。
环振荡器312包含串联的第一至第n反相器312_1至312_n，且该等反相器312_1至312_n的每一者皆包含二电流源MOS晶体管。第一至第n反相器312_1至312_n中电流源MOS晶体管为时钟振荡参考电流Ickr及运算电流Ick所导通/关闭。频率控制时钟信号Ckref的频率为第一至第n反相器312_1至312_n中电流源MOS晶体管的导通或关闭状态所决定。
其后，分频器320产生刷新信号ref，藉根据第三至第六高位信号M3至M6而对该频率控制时钟信号Ckref加以分频的方式为之。
此处，刷新运算振荡器单元310根据一第一及第二低位信号L1及L2与第一及第二高位信号M1及M2产生频率控制时钟信号CKref，而分频器320根据第三至第六高位信号M3至M6产生刷新信号ref。然而，第一至第六高位信号M1至M6与第一及第二低位信号L1及L2可各别输入至刷新运算振荡器单元310及分频器320。
如上所述，本发明的半导体存储装置第一实施例根据其温度产生一温控电压信号，而该温控电压信号被转换成一N位数字信号。接着，半导体存储装置根据该N位数字信号控制一刷新操作的周期，故半导体存储装置可根据温度正确控制刷新操作的周期。
因此，较诸传统半导体存储装置言，本发明的半导体存储装置得因可根据温度变动而正确控制其周期而消耗较少功率。
图11为本发明的半导体存储装置第二实施例的电路示意图。
如图所示，半导体存储装置包含一温度传感器100、一压控振荡器及一存储核心块400。
温度传感器100测量半导体记一元件的温度，用以根据经该测得温度产生一温控电压信号Vt。
刷新控制器300根据温控电压信号Vt产生一刷新信号ref。
存储核心块400在刷新信号ref产生之后执行一刷新操作。
温度传感器100及存储核心块400的结构及动作同于图5中温度传感器100及存储核心块400者，故温度传感器100及存储核心块400的详细说明在此省略。
压控振荡器600在内部对一电信号加以振荡，并根据温控电压信号Vt控制该电信号的频率，以输出频率控制电信号作为刷新信号ref。因此，刷新信号ref的频率为半导体存储装置温度所控制，即刷新信号ref频率随半导体存储装置温度增加而增加。另一方面，若半导体存储装置温度下降，则刷新信号ref频率亦下降。
因此，刷新操作周期为半导体存储装置的温度所控制。
由于图11中半导体存储装置不包含图5的模拟数字转换器200，因此其体积可以减小。
如上所述，本发明的半导体存储装置可藉正确控制刷新操作的周期而达减小功率消耗之效。亦即，由于刷新操作不仅在数据存取模式中执行，其亦于半导体存储装置的待机模式中执行，故半导体存储装置的功率消耗得大幅减低。
本申请案包含与2003年12月29日提申的韩国专利申请案2003-98505相关的申请标的，该申请案全部内容并入本案中以作参考。
本发明已针对特定实施例详述如上，熟习该项技术者得在不违本发明的精神及范围的条件下对本发明加以改变或更动，该等改变或更动仍不脱离本发明的范围，本发明的精神及范围将定义在如下述的权利要求中。
本案摘要附图的元件代表符号简单说明：
100            温度传感器
200            模拟数字转换器
300            刷新控制单元
400            存储核心块
元件符号说明
10             温度传感器
11             第一延迟线
12             第二延迟线
13             信号输出单元
20             刷新控制器
30             存储核心块
100            温度传感器
110            第一温度感测单元
111            第一比较器
112            第二单元感测器
113            第一单元感测器
114            输出单元
120            温控电压产生器
121            第一运算放大器
130            第二温度感测单元
131            第三单元感测器
132            第四单元感测器
133            第二比较器
140            参考电流产生器
200            模拟数字转换器
210            第二比较器
220            进位上/下计数器
230            转换控制器
249            第三运算放大器
250            转换单元
260            延迟单元
270            分段数字模拟转换器
280            进位数字模拟转换器
290            数字模拟转换负载单元
300            刷新控制单元
310            运算振荡器单元
311            时钟振荡参考电流产生单元
311_1          时钟振荡参考电流控制单元
311_2          电流镜单元
312            环振荡器
312_1          反相器
312_n          反相器
320            分频器
400            存储核心块
600            压控振荡器

Claims (23)

1.一种能根据温度变化而执行刷新操作的半导体存储装置，包含：
一温度感测装置，用以测量温度并根据该测得温度产生一温控电压与一参考电流；
一模拟数字转换装置，用于将该温控电压转换成N位数字信号以响应该参考电流；及
一刷新控制装置，用于产生一刷新信号以响应该N位数字信号，
其中该刷新信号的周期根据该N位数字信号来控制，
其中该温度感测装置包括：
第一温度感测单元，用以产生一第一电流，该第一电流在该测得温度减少时增加，并在该测得温度增加时减少；
第二温度感测单元，用以产生一第二电流，该第二电流在该测得温度增加时增加，并在该测得温度减少时减少；
温控电压产生单元，用以产生该温控电压；以及
参考电流产生单元，用以产生参考电流，且该参考电流为该第一电流及该第二电流的总电流。
2.如权利要求1所述的半导体存储装置，其中该第一温度感测单元包含：
一第一单元温度传感器，包含一电阻，用于在该测得温度改变时产生一第一电压，且该第一电压具有一恒定电压电平；
一第二单元温度传感器，包含一双极晶体管，该双极晶体管用以产生一第二电压，且该第二电压在该测得温度增加时减少；
一比较器，用以比较该第一电压及该第二电压的电压电平；及
一输出单元，用以根据该比较器的比较结果产生该第一电流。
3.如权利要求1所述的半导体存储装置，其中该第二温度感测单元包含：
一第一单元温度传感器，包含串联连接的一电阻及一第一双极晶体管；
一第二单元温度传感器，包含一第二双极晶体管；及
一比较器，用以比较一输入至该第一双极晶体管的电压及一输入至该第二双极晶体管的电压。
4.如权利要求1所述的半导体存储装置，其中该第一温度感测单元包含：
一第一MOS晶体管，其一侧连接至一电源供应电压；
一第一电阻，连接于该第一MOS晶体管及一地电压之间；
一第二MOS晶体管，其栅极连接至该第一MOS晶体管的栅极；
一第一双极晶体管，其连接于该第二MOS晶体管及该地电压之间；
一第一运算放大器，其第一输入端、第二输入端及一输出端分别连接至该第一MOS晶体管、该第二MOS晶体管及该第一与第二MOS晶体管的栅极；
一第三MOS晶体管，其栅极连接至该第一及第二MOS晶体管的栅极；及
一第二电阻，连接于该第三MOS晶体管及该地电压之间，
其中该第一电流由该第三MOS晶体管及该第二电阻输出。
5.如权利要求4所述的半导体存储装置，其中该温控电压产生单元包含：
一第四MOS晶体管，连接至该电源供应电压；
一第三及一第四电阻，串联连接在该第四MOS晶体管及该地电压之间；及
一第二运算放大器，其第一输入端、一第二输入端与一输出端分别连接至该第二电阻、一该第三及第四电阻之间的节点及一该第四MOS晶体管的栅极，
其中该温控电压自该第四MOS晶体管及该第三电阻之间的一节点处输出。
6.如权利要求5所述的半导体存储装置，其中该第二温度感测单元包含：
一第五MOS晶体管，连接至该电源供应电压；
一第五电阻，连接至该第五MOS晶体管；
一第二双极晶体管，连接于该第五电阻及该地电压之间；
一第六MOS晶体管，其栅极连接至该第五MOS晶体管的栅极；
一第三双极晶体管，连接于该第六MOS晶体管及该地电压之间；及
一第三运算放大器，其第一输入端、一第二输入端及一输出端分别连接至该第五电阻、该第六MOS晶体管的一端子及该第六MOS晶体管的一栅极。
7.如权利要求6所述的半导体存储装置，其中该参考电流产生单元包含：
一第七MOS晶体管，其栅极连接至该第五及该第六MOS晶体管的栅极；
一第八MOS晶体管，其栅极连接至该第一至该第三MOS晶体管的栅极；及
一第九MOS晶体管，连接于该第七及该第八MOS晶体管的漏极及该地电压之间。
8.如权利要求1所述的半导体存储装置，其中该第一和第二温度感测单元中的每一个包含：
一电阻；
一第一单元温度传感器，包含一第一双极晶体管，且该第一双极晶体管连接至该电阻；
一第二单元温度传感器，包含一第二双极晶体管；及
一比较器，用以比较一输入至该第一双极晶体管和该第二双极晶体管的电压的电压电平。
9.如权利要求1所述的半导体存储装置，其中该刷新控制装置包含：
一刷新运算振荡器单元，用以根据该N位数字信号的第一预定位产生一频率控制时钟信号；及
一分频器，用以根据该N位数字信号的第二预定位对该频率控制时钟信号进行分频而产生该刷新信号。
10.如权利要求9所述的半导体存储装置，其中该刷新运算振荡器单元包含：
一时钟振荡参考电流产生单元，用以产生一时钟振荡参考电流；及
一环振荡器，用以根据该时钟振荡参考电流产生该频率控制时钟信号。
11.如权利要求10所述的半导体存储装置，其中该时钟振荡参考电流产生单元包含：
一电流镜像单元，用于通过镜像该时钟振荡参考电流而产生一操作电流；
多个第一MOS晶体管，根据该N位数字信号的该第一预定位而接通/断开，用于控制该时钟振荡参考电流的电流强度；及
一第二MOS晶体管，用以传送该操作电流至一地电压。
12.如权利要求11所述的半导体存储装置，其中该环振荡器包含多个串联的反相器，其中该多个反相器的最后一反相器的一输出信号输入至该多个反相器的一第一反相器的输入端。
13.如权利要求12所述的半导体存储装置，其中该多个反相器的每个都包含：
一第三MOS晶体管，连接至一电源供应电压，用以镜像该时钟振荡参考电流；
一第四MOS晶体管，其栅极连接至该第二MOS晶体管，用以镜像该时钟振荡参考电流；及
一第五及一第六MOS晶体管，彼此串联并连接于该第三及该第四MOS晶体管之间。
14.如权利要求13所述的半导体存储装置，其中该模拟数字转换装置包含：
一电压比较器，用以比较该温控电压及一内部电压；
一二进位上/下计数器，用以增加或减少该N位数字信号的一数字值；
一码转换单元，用以转换该N位数字信号的第一预定位成为一温度计码；
一延迟单元，用以在该码转换单元转换该N位数字信号的第一预定位时，延迟该N位数字信号的第二预定位的一时间周期；
一分段数字模拟转换器，用以转换该温度计码成为一第一模拟信号；
一二进位数字模拟转换器，用以转换该延迟单元的一输出信号成为一第二模拟信号；及
一电压转换装置，用以转换该第一及该第二模拟信号成为该内部电压。
15.如权利要求14所述的半导体存储装置，其中该分段数字模拟转换器及该二进位数字模拟转换器根据该参考电流产生该第一及该第二模拟信号。
16.如权利要求14所述的半导体存储装置，其中该模拟数字转换装置更包含一转换控制器，该转换控制器用于使能/禁止该电压比较器及该二进位上/下计数器以响应一外部使能信号。
17.如权利要求16所述的半导体存储装置，其中该转换控制器包含：
一NAND门，用以接收该外部使能信号；及
多个串联连接的反相器，且其输出信号输入至该NAND门。
18.一种能执行一刷新操作的半导体存储装置，其包含：
一温度感测装置，用以测量温度及根据该测得温度产生一温控电压及一参考电流；及
一压控振荡器，用以根据该温控电压产生一刷新信号，
其中该刷新信号的周期为该温控电压所控制，
其中该温度感测装置包括：
第一温度感测单元，用以产生一第一电流，该第一电流在该测得温度减少时增加，并在该测得温度增加时减少；
第二温度感测单元，用以产生一第二电流，该第二电流在该测得温度增加时增加，并在该测得温度减少时减少；
温控电压产生单元，用以产生该温控电压；以及
参考电流产生单元，用以产生参考电流，且该参考电流为该第一电流及该第二电流的总电流。
19.如权利要求18所述的半导体存储装置，其中该第一和第二温度感测单元中的每一个包含：
一第一MOS晶体管，其一侧连接至一电源供应电压；
一第一电阻，连接于该第一MOS晶体管及一地电压之间；
一第二MOS晶体管，其栅极连接至该第一MOS晶体管的栅极；
一第一双极晶体管，连接于该第二MOS晶体管及该地电压之间；
一第一运算放大器，其第一输入端、第二输入端及一输出端分别连接至该第一MOS晶体管、该第二MOS晶体管及该第一与该第二MOS晶体管的栅极；
一第三MOS晶体管，其栅极连接至该第一及该第二MOS晶体管的栅极；以及
一第二电阻，连接于该第三MOS晶体管及该地电压之间，
其中该第一电流由该第三MOS晶体管及该第二电阻输出。
20.如权利要求19所述的半导体存储装置，其中该温控电压产生单元包含：
一第四MOS晶体管，连接至该电源供应电压；
一第三及一第四电阻，串联于该第四MOS晶体管及该地电压之间；及
一第二运算放大器，其第一输入端、一第二输入端及一输出端分别连接至该第二电阻，该第三及该第四电阻间一节点及该第四MOS晶体管的栅极，
其中该温控电压由该第四MOS晶体管及该第三电阻间一节点输出。
21.如权利要求18所述的半导体存储装置，其中该第一和第二温度感测单元中的每一个包含：
一电阻；
一第一单元温度传感器，包含一第一双极晶体管，该第一双极晶体管连接至该电阻；
一第二单元温度传感器，包含一第二双极晶体管；及
一比较器，用以比较一输入至该第一双极晶体管及该第二双极晶体管的电压的电压电平。
22.一种在一半导体存储装置中产生一刷新信号的方法，其包含下列步骤：
测量该半导体存储装置的温度；
根据该测得温度产生一温控电压；
根据该温控电压产生一N位数字信号；及
产生一刷新信号，其频率由该N位数字信号所决定，
其中测量温度包括：
产生一第一电流，该第一电流在该测得温度减少时增加，并在该测得温度增加时减少；
产生一第二电流，该第二电流在该测得温度增加时增加，并在该测得温度减少时减少；以及
产生参考电流，且该参考电流为该第一电流及该第二电流的总电流。
23.一种在一半导体存储装置中执行一刷新操作的方法，其包含下列步骤：
测量该半导体存储装置的温度；
根据该测得温度产生一温控电压；
根据该温控电压产生一N位数字信号；
产生一刷新信号，其频率由该N位数字信号所决定；及
执行该刷新操作以响应该刷新信号，
其中测量温度包括：
产生一第一电流，该第一电流在该测得温度减少时增加，并在该测得温度增加时减少；
产生一第二电流，该第二电流在该测得温度增加时增加，并在该测得温度减少时减少；以及
产生参考电流，且该参考电流为该第一电流及该第二电流的总电流。
CN2004100910893A 2003-12-29 2004-11-16 半导体存储装置以及在其中执行刷新操作的方法 Expired - Fee Related CN1637942B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0098505 2003-12-29
KR1020030098505 2003-12-29
KR1020030098505A KR100611775B1 (ko) 2003-12-29 2003-12-29 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치

Publications (2)

Publication Number Publication Date
CN1637942A CN1637942A (zh) 2005-07-13
CN1637942B true CN1637942B (zh) 2010-06-23

Family

ID=34698633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100910893A Expired - Fee Related CN1637942B (zh) 2003-12-29 2004-11-16 半导体存储装置以及在其中执行刷新操作的方法

Country Status (5)

Country Link
US (2) US7990776B2 (zh)
JP (1) JP4533684B2 (zh)
KR (1) KR100611775B1 (zh)
CN (1) CN1637942B (zh)
TW (1) TWI254312B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
KR100689711B1 (ko) * 2005-08-12 2007-03-08 삼성전자주식회사 온도 센싱 회로 및 그에 따른 온도 센싱 방법
JP4762752B2 (ja) * 2006-02-16 2011-08-31 富士通セミコンダクター株式会社 半導体メモリ
US7953991B2 (en) * 2006-02-27 2011-05-31 Freescale Semiconductor, Inc. Processing system and methods for use therewith
US7272063B1 (en) * 2006-03-21 2007-09-18 Infineon Technologies Ag Memory with a temperature sensor, dynamic memory and memory with a clock unit and method of sensing a temperature of a memory
DE102006061753B4 (de) * 2006-04-03 2016-12-01 Hynix Semiconductor Inc. Halbleiterspeichereinheit mit Temperaturfühleinrichtung und deren Betrieb
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
US7480588B1 (en) 2006-04-19 2009-01-20 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
KR100794996B1 (ko) 2006-05-09 2008-01-16 주식회사 하이닉스반도체 반도체 메모리의 펄스 생성 장치
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
JP2008060884A (ja) * 2006-08-31 2008-03-13 Elpida Memory Inc 半導体集積回路
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100832029B1 (ko) 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100851989B1 (ko) * 2006-10-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법
KR100810061B1 (ko) 2006-11-02 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
KR100834402B1 (ko) 2007-01-03 2008-06-04 주식회사 하이닉스반도체 온도정보 출력장치 및 온도정보 출력장치의 온도정보출력방법, 이를 포함하는 메모리장치
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR100857856B1 (ko) * 2007-06-26 2008-09-10 주식회사 하이닉스반도체 온도정보 출력장치 및 이를 포함하는 반도체 메모리장치
KR100861374B1 (ko) * 2007-06-27 2008-10-02 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
KR101006091B1 (ko) * 2008-12-26 2011-01-06 주식회사 하이닉스반도체 온도감지회로
KR101036925B1 (ko) * 2008-12-26 2011-05-25 주식회사 하이닉스반도체 밴드갭 회로 및 이를 포함하는 온도 감지회로
KR101043730B1 (ko) * 2009-05-20 2011-06-24 포항공과대학교 산학협력단 반도체 장치의 온도정보 출력회로 및 온도정보 출력방법
KR101053530B1 (ko) * 2009-07-31 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 측정 범위 보정 회로
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
TWI394377B (zh) * 2010-04-27 2013-04-21 Univ Nat Changhua Education 算盤式數碼轉換器、轉換單元及其製造方法
US8787105B2 (en) * 2012-05-10 2014-07-22 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
KR20130132186A (ko) * 2012-05-25 2013-12-04 에스케이하이닉스 주식회사 주기신호생성회로
CN103544987B (zh) * 2012-07-09 2016-04-27 晶豪科技股份有限公司 具有自我更新时序电路的半导体存储器元件
TWI522601B (zh) * 2013-05-24 2016-02-21 Sitronix Technology Corp Analog - to - digital conversion circuit with temperature sensing and its electronic device
KR102098248B1 (ko) 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
US9704557B2 (en) * 2013-09-25 2017-07-11 Qualcomm Incorporated Method and apparatus for storing retention time profile information based on retention time and temperature
US20150261473A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system
US9939330B2 (en) 2014-03-28 2018-04-10 Darryl G. Walker Semiconductor device having subthreshold operating circuits including a back body bias potential based on temperature range
US9645191B2 (en) 2014-08-20 2017-05-09 Darryl G. Walker Testing and setting performance parameters in a semiconductor device and method therefor
US9928925B1 (en) 2015-02-17 2018-03-27 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
KR102372888B1 (ko) * 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법
US9940046B2 (en) 2015-11-27 2018-04-10 Samsung Electronics Co., Ltd. Semiconductor memory device with operation environment information storing circuit and command storing function
JP6779816B2 (ja) * 2017-03-21 2020-11-04 キオクシア株式会社 半導体記憶装置
US11373698B2 (en) 2017-05-26 2022-06-28 SK Hynix Inc. Semiconductor device, semiconductor system including the same and operating method for a semiconductor system
US10394618B2 (en) * 2017-07-14 2019-08-27 International Business Machines Corporation Thermal and power memory actions
US10325644B1 (en) * 2018-04-30 2019-06-18 Nanya Technology Corporation Pump circuit in a DRAM, and method for generating a pump current
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
CN111124966B (zh) * 2019-11-12 2021-08-24 上海移远通信科技有限公司 一种改善模块资料稳定性方法和装置
CN113470709B (zh) * 2020-03-31 2024-04-12 华邦电子股份有限公司 温度感测电路及其感测方法
CN116088631B (zh) * 2023-04-11 2023-06-30 长鑫存储技术有限公司 一种电源电路和存储器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2003A (en) * 1841-03-12 Improvement in horizontal windivhlls
US2002A (en) * 1841-03-12 Tor and planter for plowing
JPH03207084A (ja) 1990-01-08 1991-09-10 Nec Corp ダイナミック型半導体メモリ
KR0129197B1 (ko) 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
KR0172234B1 (ko) * 1995-03-24 1999-03-30 김주용 셀프 리프레쉬 주기 조절장치
KR100200723B1 (ko) 1996-08-21 1999-06-15 윤종용 온도 감지기를 구비한 전압 제어 오실레이터
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
KR100631935B1 (ko) * 2000-06-30 2006-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레시 회로
KR20020002509A (ko) 2000-06-30 2002-01-10 박종섭 밴드 갭 기준 전압 발생기
JP4606565B2 (ja) * 2000-11-02 2011-01-05 富士通セミコンダクター株式会社 同期型半導体記憶装置
JP2002323384A (ja) 2001-04-24 2002-11-08 Sony Corp 温度検知回路及び集積回路
KR100413761B1 (ko) 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
JP2003132676A (ja) 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
US7286432B2 (en) * 2005-07-22 2007-10-23 Infineon Technologies Ag Temperature update masking to ensure correct measurement of temperature when references become unstable
US7460394B2 (en) * 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
US7623401B2 (en) * 2006-10-06 2009-11-24 Qimonda North America Corp. Semiconductor device including multi-bit memory cells and a temperature budget sensor
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치

Also Published As

Publication number Publication date
TW200522074A (en) 2005-07-01
KR100611775B1 (ko) 2006-08-10
US7990776B2 (en) 2011-08-02
US20050141311A1 (en) 2005-06-30
JP4533684B2 (ja) 2010-09-01
TWI254312B (en) 2006-05-01
US8520450B2 (en) 2013-08-27
JP2005196934A (ja) 2005-07-21
KR20050067520A (ko) 2005-07-05
CN1637942A (zh) 2005-07-13
US20110286287A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
CN1637942B (zh) 半导体存储装置以及在其中执行刷新操作的方法
US8130586B2 (en) Semiconductor memory device and method of controlling the same
KR100652422B1 (ko) 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
KR100238997B1 (ko) 반도체장치 및 그 시험장치
US7545699B2 (en) Semiconductor memory device with partial refresh function
CN108474820A (zh) 用于计量系统的参考电路
WO2010033316A1 (en) Integrated circuit having boosted array voltage and method therefor
JPH0652682A (ja) 半導体メモリ回路
JP2008165962A (ja) 安定したセルフリフレッシュ動作を行うメモリ装置及びセルフリフレッシュ周期の制御信号生成方法
CN114035649B (zh) 用于片上系统的实时时钟模块的装置和方法
KR100810061B1 (ko) 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
KR101607489B1 (ko) 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
JP4495854B2 (ja) 半導体メモリ装置及びそれの読み出し方法
KR101006091B1 (ko) 온도감지회로
JP5018292B2 (ja) メモリ装置
KR100843226B1 (ko) 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
Chung et al. An all-digital voltage sensor for static voltage drop measurements
US11615230B2 (en) Wide range clock monitor system
KR20000043181A (ko) 주파수 변환기
JPH11328960A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20131116