TWI394377B - 算盤式數碼轉換器、轉換單元及其製造方法 - Google Patents

算盤式數碼轉換器、轉換單元及其製造方法 Download PDF

Info

Publication number
TWI394377B
TWI394377B TW99113327A TW99113327A TWI394377B TW I394377 B TWI394377 B TW I394377B TW 99113327 A TW99113327 A TW 99113327A TW 99113327 A TW99113327 A TW 99113327A TW I394377 B TWI394377 B TW I394377B
Authority
TW
Taiwan
Prior art keywords
abacus
transistor
current
current mirror
digital converter
Prior art date
Application number
TW99113327A
Other languages
English (en)
Other versions
TW201138319A (en
Inventor
Changpei Yi
Boyuan Sie
Weifu Huang
Original Assignee
Univ Nat Changhua Education
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Changhua Education filed Critical Univ Nat Changhua Education
Priority to TW99113327A priority Critical patent/TWI394377B/zh
Publication of TW201138319A publication Critical patent/TW201138319A/zh
Application granted granted Critical
Publication of TWI394377B publication Critical patent/TWI394377B/zh

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

算盤式數碼轉換器、轉換單元及其製造方法
本揭示內容是有關於一種算盤式數碼轉換單元，且特別是有關於一種算盤式數碼轉換器。
傳統溫度計碼(thermometric code)電流源式的數碼轉換器需要大量的解碼電路。具體而言，傳統的電流源電晶體尺寸通常寬度至少是1μm~10μm的等級，而且若是採用溫度計碼的架構，八位元的數碼轉換器就需要255個單位電流源，所需晶片面積相當可觀。另一方面，傳統二進位權重電流源式的數碼轉換器在大量電流源的製作上，有匹配精確度的困難。
因此，本揭示內容之一技術態樣是在提供一種算盤式數碼轉換單元，以利用電流鏡電源避開電流源匹配精確度上的問題。
依據本技術態樣一實施方式，提出一種算盤式數碼轉換單元，其包括一算盤式解碼單元、三個開關電晶體、一電流鏡及一輸出負載。每一個算盤式解碼單元係用以根據二位元數位訊號，產生三個溫度計式控制碼。三個開關電晶體則以閘極依序接收上述三個溫度計式控制碼，且以源極共同接地。電流鏡係由一第一電晶體與一第二電晶體共 閘極而組成，且兩者之源極共同電性連接一高電壓源。第二電晶體以汲極電性連接三個開關電晶體之汲極。輸出負載一端接地，另一端電性連接第一電晶體之汲極。
依據本技術態樣其他實施方式，上述之算盤式數碼轉換單元中，三個開關電晶體為N型電晶體，第一電晶體與第二電晶體為P型電晶體。另一方面，電流鏡之共閘極電性連接第二電晶體之汲極。此外，算盤式解碼單元係由一邏輯及閘與一邏輯或閘所組成。
本揭示內容之另一技術態樣是在提供一種算盤式數碼轉換器，使二位元的二進碼轉換為溫度計碼方式，以減少解碼電路複雜度。
依據本技術態樣一實施方式，提出一種算盤式數碼轉換器，其包括一算盤式解碼器、多個轉換單元以及一輸出負載。算盤式解碼器係用以根據多位元數位訊號，產生多個相應的溫度計式控制碼。多個轉換單元係彼此並聯以依序接收上述多個溫度計式控制碼。每一個轉換單元包括三個開關電晶體與一電流鏡。三個開關電晶體以閘極依序接收上述多個溫度計式控制碼中的三個溫度計式控制碼，且以源極共同接地。電流鏡係由一第一電晶體與一第二電晶體共閘極而組成，且兩者之源極共同電性連接一高電壓源。第二電晶體以汲極電性連接上述轉換單元內的三個開關電晶體之汲極。輸出負載一端接地，另一端電性連接每一個轉換單元內的第一電晶體之汲極。
依據本技術態樣其他實施方式，上述之算盤式數碼轉 換器中，轉換單元內的三個開關電晶體為N型電晶體，組成電流鏡的第一電晶體與第二電晶體為P型電晶體。另一方面，電流鏡之共閘極電性連接第二電晶體之汲極。此外，算盤式解碼器係由多個算盤式解碼單元所組成，且每一個算盤式解碼單元皆由一邏輯及閘與一邏輯或閘所組成。
本揭示內容之又一技術態樣是在提供一種算盤式數碼轉換器製造方法，以利用4倍成長之並聯排列成序的電流鏡電晶體寬度，來實現算盤式運算。
依據本技術態樣一實施方式，提出一種算盤式數碼轉換器製造方法，包括下列步驟：利用一邏輯及閘與一邏輯或閘組成一算盤式解碼單元。將多個算盤式解碼單元並聯成一算盤式解碼器以接收多位元數位訊號，進而產生多個溫度計式控制碼。另一方面，依序製造多個電流鏡，每一個電流鏡之電晶體寬度/長度(W/L)為前一電流鏡之電晶體寬度/長度(W/L)的4倍，進而使每一個電流鏡依序提供高於前一電流鏡4倍之額定電流。依序以每一個電流鏡為電流源結合三個開關電晶體，組成多個轉換單元。最後，電性連接算盤式解碼器與前述多個轉換單元，使多個轉換單元之開關電晶體依序接收前述多個溫度計式控制碼。
藉此，上述諸實施方式之算盤式數碼轉換器、轉換單元及其製造方法，係採用二位元的算盤式解碼方法，配合電流鏡電源以減少解碼電路，且避開電流源精確度匹配上的問題，讓數碼轉換器維持良好的線性度。另一方面，電流鏡電源也因此讓算盤式數碼轉換器及其轉換單元擁有小 晶片面積和低功率消耗的優勢，適合應用於個人數位助理(PDA)、手機等手持式運算裝置。
請參考第1圖，第1圖是本揭示內容一實施方式之算盤式數碼轉換單元的結構示意圖。第1圖中，算盤式數碼轉換單元100包括一算盤式解碼單元110、三個開關電晶體120、一電流鏡130及一輸出負載140。算盤式解碼單元110係用以根據二位元數位訊號，產生三個溫度計式控制碼。三個開關電晶體120則以閘極依序接收上述三個溫度計式控制碼，且以源極共同接地。電流鏡130係由一第一電晶體M1與一第二電晶體M2共閘極而組成，且兩者之源極共同電性連接一高電壓源。第二電晶體M2以汲極電性連接三個開關電晶體之汲極。輸出負載140一端接地，另一端電性連接第一電晶體M1之汲極。
具體而言，本實施方式之算盤式數碼轉換單元係以二位元算盤式解碼方式，取代傳統溫度計碼配合矩陣解碼的架構。算盤式解碼器可將二進位數值轉成類似3顆算盤下珠，其權重值皆相同，轉換邏輯如第1圖算盤式解碼單元110所示，詳細原理可參閱中華民國專利第M300338號。此外，上述之算盤式數碼轉換單元100中，三個開關電晶體120為N型電晶體，第一電晶體M1與第二電晶體M2為P型電晶體。另一方面，電流鏡130之共閘極電性連接第二電晶體M2之汲極。此外，算盤式解碼單元110係由 一邏輯及閘與一邏輯或閘所組成，以根據二位元輸入值B0 與B1 產生S0 、S1 及S2 三組溫度計式控制碼。
值得注意的是，設計電流鏡130的過程中，由於第一電晶體M1與第二電晶體M2是用來當作一個基本的電流鏡，所以必須使得第一電晶體M1與第二電晶體M2操作在飽和區。三個開關電晶體120中的電晶體M3、電晶體M4與電晶體M5是被當作開關使用，因而必須操作在線性區，使它們發揮類似電阻的作用，並利用導通電阻並聯的特性來改變流經電晶體M2的汲極電流，經電流鏡複製至輸出負載140上的輸出電流，使其可依據(B1 B0 )2 的二進值產生0、1、2、3倍的輸出電流，而達到數碼轉換單元的功效。
當電晶體M3開啟，電晶體M4和電晶體M5截止時，我們可以得到輸出負載140上流過的輸出電流Iout為一倍的電流。當電晶體M3和電晶體M4開啟，電晶體M5截止時，我們可以得到輸出負載140上流過的輸出電流Iout為兩倍的電流。當電晶體M3、電晶體M4與電晶體M5皆為開啟時，我們可以得到輸出負載140上流過的輸出電流Iout為三倍的電流。此外，我們還可藉由調整電晶體M3、電晶體M4與電晶體M5的寬度/長度比(W/L)，在輸出端得到一個精準的電流輸出。
當上述二位元算盤式數碼轉換單元擴張應用於接收多位元輸入的數位訊號時，便形成本揭示內容一實施方式之算盤式數碼轉換器。
請參考第2圖，第2圖是本揭示內容一實施方式之算 盤式數碼轉換器的結構示意圖。第2圖中，算盤式數碼轉換器200係以三個前述之算盤式數碼轉換單元為基本架構，以接收六個輸入的數位訊號。具體而言，算盤式數碼轉換器200包括一算盤式解碼器210、多個轉換單元220以及一輸出負載230。其連接關係已詳述於前，在此不予贅述。
值得注意的是，以第2圖所繪示之算盤式數碼轉換器200為例，其為六位元之架構。傳統的六位元數碼轉換器至少需要兩組三對七的二進位轉溫度計碼解碼器，另外還需要63組行列解碼電路方能實現。而反觀第2圖所繪示之可用以接收六位元的算盤式數碼轉換器200，其僅需三組二位元算盤式轉溫度計碼的解碼電路來控制開關；若改為雙端輸出，亦僅需六組二位元算盤式解碼電路來控制開關。因此，其遠較傳統的六位元數碼轉換器大幅降低解碼電路的電晶體數量，藉此可降低晶片面積和操作功率。
具體而言，利用三組第1圖所繪示之二位元算盤式數碼轉換單元100組成一個單端的六位元電流鏡式的算盤式數碼轉換器200時，第二組轉換單元在設計上必須讓其電流鏡的電晶體M6的寬度/長度(W/L)為第一組轉換單元220內之電流鏡的電晶體M1寬度/長度(W/L)的4倍；進而使輸出負載230上流過的輸出電流Iout隨著開關依序切換為4倍、8倍乃至於12倍於前述的第一組輸出電流。
同理，第三組轉換單元的電流鏡在設計上，必須讓其電流鏡的電晶體M11的寬度/長度(W/L)為第一組轉換單元 220內之電流鏡的電晶體M1寬度/長度(W/L)的16倍；進而使輸出負載230上流過的輸出電流Iout隨著開關依序切換為16倍、32倍乃至於48倍於前述的第一組輸出電流。
請一併參考第3圖與第4圖，第3圖是本揭示內容另一實施方式之算盤式數碼轉換器的結構示意圖，第4圖是本揭示內容又一實施方式之算盤式數碼轉換器的結構示意圖。第3圖所繪示之算盤式數碼轉換器200係為單端八位元的架構，而第4圖所繪示之算盤式數碼轉換器200係為雙端八位元的架構。以第4圖所繪示之雙端八位元的算盤式數碼轉換器200為例，傳統的單位電流源之偏壓電晶體的尺寸通常寬度至少是1μm~10μm的等級，而且若是採用溫度計碼的架構，八位元的數碼轉換器就需要255個單位電流源，所佔晶片面積相當大。反觀第4圖所繪示之算盤式數碼轉換器200，一樣是八位元雙端輸出的數碼轉換器，卻只需要八組電流鏡和二十四顆NMOS電晶體當作開關電阻，就可以實現數碼轉換器的電路功能。
當然，在設計上，各個轉換單元220所設計之電流鏡電晶體寬度/長度(W/L)必須依比例設計，方能在輸出負載230上產生正確的輸出電流Iout。
承上所述，本揭示內容從另一個角度觀之，係於一實施方式中提供一種算盤式數碼轉換器製造方法。本實施方式之算盤式數碼轉換器製造方法包括下列步驟：利用一邏輯及閘與一邏輯或閘組成一算盤式解碼單元。將多個算盤式解碼單元並聯成一算盤式解碼器以接收多個數位訊號， 進而產生多個溫度計式控制碼。另一方面，依序製造多組電流鏡，每一組電流鏡之電晶體寬度/長度(W/L)的比例為前一組電流鏡之電晶體寬度/長度(W/L)比例的4倍，進而使每一個電流鏡依序提供高於前一電流鏡4倍之額定電流。依序以每一個電流鏡為電流源結合三個開關電晶體，組成多個轉換單元。最後，電性連接算盤式解碼器與前述多個轉換單元，使多個轉換單元之開關電晶體依序接收前述多個溫度計式控制碼。
雖然本發明已以諸實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧算盤式數碼轉換單元
110‧‧‧算盤式解碼單元
130‧‧‧電流鏡
120‧‧‧三個開關電晶體
200‧‧‧算盤式數碼轉換器
140、230‧‧‧輸出負載
220‧‧‧轉換單元
210‧‧‧算盤式解碼器
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是本揭示內容一實施方式之算盤式數碼轉換單元的結構示意圖。
第2圖是本揭示內容一實施方式之算盤式數碼轉換器的結構示意圖。
第3圖是本揭示內容另一實施方式之算盤式數碼轉換器的結構示意圖。
第4圖是本揭示內容又一實施方式之算盤式數碼轉換器的結構示意圖。
100‧‧‧算盤式數碼轉換單元
110‧‧‧算盤式解碼單元
130‧‧‧電流鏡
120‧‧‧三個開關電晶體
140‧‧‧輸出負載

Claims (4)

  1. 一種算盤式數碼轉換器，包括：一算盤式解碼器，用以根據複數個數位訊號，產生複數個溫度計式控制碼；複數個轉換單元，係彼此並聯以依序接收該複數個溫度計式控制碼，每一該些轉換單元包括：三個開關電晶體，以閘極依序接收該複數個溫度計式控制碼之三個溫度計式控制碼，以源極共同接地；以及一電流鏡，係由一第一電晶體與一第二電晶體共閘極而組成，且兩者之源極共同電性連接一高電壓源，該第二電晶體以汲極電性連接該三個開關電晶體之汲極；以及一輸出負載，一端接地，另一端電性連接每一該些第一電晶體之汲極；其中，該複數個轉換單元之該些電流鏡係依序提供高於前一電流鏡4倍之額定電流。
  2. 如請求項1所述之算盤式數碼轉換器，其中該電流鏡之共閘極電性連接該第二電晶體之汲極。
  3. 如請求項1所述之算盤式數碼轉換器，其中該算盤式解碼器由複數個算盤式解碼單元所組成，每一該些算盤式解碼單元由一邏輯及閘與一邏輯或閘所組成。
  4. 一種算盤式數碼轉換器製造方法，包括：利用一邏輯及閘與一邏輯或閘組成一算盤式解碼單元；將複數個算盤式解碼單元並聯成一算盤式解碼器以接收複數個數位訊號，進而產生複數個溫度計式控制碼；依序製造複數個電流鏡，每一該些電流鏡之電晶體寬度為前一電流鏡之電晶體寬度的4倍，進而使每一該些電流鏡依序提供高於前一電流鏡4倍之額定電流；依序以每一該些電流鏡為電流源結合三個開關電晶體，組成複數個轉換單元；以及電性連接該算盤式解碼器與該複數個轉換單元，使該複數個轉換單元之開關電晶體依序接收該複數個溫度計式控制碼。
TW99113327A 2010-04-27 2010-04-27 算盤式數碼轉換器、轉換單元及其製造方法 TWI394377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99113327A TWI394377B (zh) 2010-04-27 2010-04-27 算盤式數碼轉換器、轉換單元及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99113327A TWI394377B (zh) 2010-04-27 2010-04-27 算盤式數碼轉換器、轉換單元及其製造方法

Publications (2)

Publication Number Publication Date
TW201138319A TW201138319A (en) 2011-11-01
TWI394377B true TWI394377B (zh) 2013-04-21

Family

ID=46759824

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99113327A TWI394377B (zh) 2010-04-27 2010-04-27 算盤式數碼轉換器、轉換單元及其製造方法

Country Status (1)

Country Link
TW (1) TWI394377B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685837B (zh) * 2014-10-23 2020-02-21 日商新力股份有限公司 資訊處理裝置、資訊處理方法、及程式產品、以及記錄媒體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522074A (en) * 2003-12-29 2005-07-01 Hynix Semiconductor Inc Semiconductor memory device with optimum refresh cycle according to temperature variation
TWM300338U (en) * 2006-05-04 2006-11-01 Ching-Fa Shie Adder circuit using the principle of abacus calculation
US20090072882A1 (en) * 2005-09-29 2009-03-19 Chun-Seok Jeong On die thermal sensor of semiconductor memory device and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522074A (en) * 2003-12-29 2005-07-01 Hynix Semiconductor Inc Semiconductor memory device with optimum refresh cycle according to temperature variation
US20090072882A1 (en) * 2005-09-29 2009-03-19 Chun-Seok Jeong On die thermal sensor of semiconductor memory device and method thereof
TWM300338U (en) * 2006-05-04 2006-11-01 Ching-Fa Shie Adder circuit using the principle of abacus calculation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685837B (zh) * 2014-10-23 2020-02-21 日商新力股份有限公司 資訊處理裝置、資訊處理方法、及程式產品、以及記錄媒體

Also Published As

Publication number Publication date
TW201138319A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
US8094055B2 (en) Compact digital-to-analog converter
US9065479B2 (en) Digital to analog converter with an intra-string switching network
TWI596907B (zh) 數位類比轉換器
US7825843B2 (en) D/A converter and semiconductor integrated circuit including the same
US7688236B2 (en) Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
US8013770B2 (en) Decoder architecture with sub-thermometer codes for DACs
US9641186B2 (en) Apparatus for digital-to-analog conversion with improved performance and associated methods
WO2014061117A1 (ja) Ａｄ変換器
Park et al. Ultra-low power CMOS image sensor with two-step logical shift algorithm-based correlated double sampling scheme
CN101577550B (zh) 数模转换器
TWI394377B (zh) 算盤式數碼轉換器、轉換單元及其製造方法
CN106559081B (zh) 电流舵型数模转换器及电子装置
US20030201924A1 (en) Digital-to-analog converter
KR100727885B1 (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
Samanta et al. A 1.8 V 8-bit 500 MSPS segmented current steering DAC with> 66 dB SFDR
US8742965B1 (en) Inherently monotonic high resolution digital to analog converter
Baranwal et al. Design and analysis of 8 bit fully segmented digital to analog converter
Lilic et al. A cascaded thermometer-coded current-steering digital-to-analog converter
CN104052490B (zh) 一种可调的分段电流型dac电路
Moody et al. 10 bit current steering DAC in 90 nm technology
Surender et al. 6-bit, 180nm Digital to Analog Converter (DAC) Using Tanner EDA Tool for Low Power Applications
Lee et al. A 10 bit piecewise linear cascade interpolation DAC with loop gain ratio control
KR100919872B1 (ko) 이진 디코더 구조를 갖는 디지털-아날로그 변환기
Lee et al. Ten-bit 100 MS/s 24.2 mW 0.8 mm2 0.18 µm CMOS pipeline ADC based on maximal circuit sharing schemes
Zhu et al. A 10-bit Dual-Channel Current Steering DAC in 40nm technology

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees