CN101577550B - 数模转换器 - Google Patents
数模转换器 Download PDFInfo
- Publication number
- CN101577550B CN101577550B CN2009101366230A CN200910136623A CN101577550B CN 101577550 B CN101577550 B CN 101577550B CN 2009101366230 A CN2009101366230 A CN 2009101366230A CN 200910136623 A CN200910136623 A CN 200910136623A CN 101577550 B CN101577550 B CN 101577550B
- Authority
- CN
- China
- Prior art keywords
- control signal
- current source
- source element
- digital
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000004513 sizing Methods 0.000 claims 2
- 229910002056 binary alloy Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种将具有预定位数的数字信号转换为对应的模拟信号的数模转换器,所述数模转换器包括:具有第一控制信号的第一电流源元件,所述第一控制信号对所述第一电流源元件提供的传导电流进行控制;以及具有第二控制信号的第二电流源元件,所述第二控制信号对所述第二电流源元件提供的传导电流进行控制,其中所述第一控制信号和所述第二控制信号在所述数模转换器的操作过程中具有不同的电压。
Description
技术领域
本申请涉及数模转换器。
背景技术
各种不同的数模转换器(DAC)被用来将数字信号转换为模拟信号。二进制加权DAC因需要相对较少的部件从而相对较小,因此具有多种应用。二进制加权DAC包括多个电流或电压产生元件,每个元件与输入数字信号的一位对应。根据元件所对应位的有效性(significance),不同元件的输出被加权。对应高有效位的元件的加权高于和地有效位对应的元件。所有输出的总和等于输出的模拟信号。由于需要相对少量的元件,并因而能够实现在相对较小芯片区域上,因此加权二进制DAC是有优势的。另一方面,加权二进制DAC常常面临较差的故障(glitch)特性。并且,为了确保线性操作,必须仔细调整每个元件的加权。
温度计编码(Thermometer-Coded)DAC解决了二进制加权DAC的一些问题,温度计编码DAC首先将二进制输入转换为温度计编码,下面表1显示了二进制码与温度计编码之间的转换。例子中需要用七个温度计编码位来表示三个二进制位。
温度计编码DAC包括用于输入数字信号的每个可能数值的电流或电压产生元件,解码器接收输入数字信号,并获得温度计编码。温度计编码是具有对于输入数字信号每个可能的数值具有一位的数字信号。温度计编码中设置的位数与输入数字信号的值成正比,温度计编码的每个位被提供给一个对应的元件。当一位被设置时,对应的元件产生一个输出(例如电流或电压)。与二进制加权DAC不同,在温度计编码DAC中所有的元件输出是相等的。所有元件输出的总和就是输出的模拟信号。温度计编码DAC的故障特性更优于二进制加权DAC,并且更易于校准。但是,由于对于每个分配的数值需要一个单独的元件,温度计编码DAC需要许多元件,并需要较大的芯片区域。
表1
图1显示了传统二进制和温度计编码混合DAC 100的电流源部分结构,混合DAC 100具有12位。二进制方块110将四个最低有效位(LSB)转换为模拟电流,并且温度计编码方块120将八个最高有效位(MSB)转换为模拟电流。这些模拟电流总计用来表示转换模拟信号。特别地,用于二进制方块110的电流源包括四个P型金属氧化半导体(PMOS)晶体管B[0:3]。如果用于最低有效位的PMOS晶体管B[0]具有一条腿,例如M=1,则用于更高位的PMOS晶体管B[1]、B[2]和B[3]将分别具有2、4和8条腿。参考图1,腿的数量由M的数量表示。腿的数量越多,传导电流i[0:3]越大。因此,PMOS晶体管B[1]的尺寸和传导电流都是PMOS晶体管B[0]的两倍大,例如i[1]=2*i[0]。同样地,i[2]=2*i[1],并且i[3]=2*i[2]、然后,当所有晶体管都打开时,二进制方块110产生的电流总量为15*i[0]。
再次参考图1,温度计编码方块120具有255个相同大小的平行连接的PMOS晶体管T[1:255],例如所有的晶体管均具有16条腿(M=16)。任何一个PMOS晶体管T[1:255]的传导电流是i[0]的16倍,例如j=16*i[0]。12位DAC 100能够产生的总电流等于(255*16+15)*i[0]=4095*i[0]。这表示用于12位DAC 100的电流源区域占用基本PMOS晶体管B[0]的4095条腿的空间。温度计编码DAC还需要一个二进制-温度计编码解码器。在温度计编码DAC改善DAC精确度和转换速度的同时,相比单纯二进制DAC,它也占据了较大的芯片区域,并因而增加了成本。
图2显示了另一传统二进制和温度计编码混合DAC 200的电流源部分结构。该混合DAC 200也具有12位,4位的二进制方块110与图1相同,8个最高有效位被划分为两个温度计编码方块220和230。温度计编码方块220转换两个二进制位,并因而具有三个温度计编码位,并使用具有16条腿,例如M=16的三个PMOS晶体管S[1:3],它们的传导电流k=16*i[0]。温度计编码方块230转换6个最高有效二进制位,因而具有63个温度计编码位,并使用63个PMOS晶体管T[1:63]。用于PMOS晶体管T[1:63]的M=64,因此每个晶体管的传导电流m=64*i[0]。混合DAC 200的总电流为传导电流(63*64+3*16+15)*i[0]=4095*i[0]。混合DAC 200在芯片区域内占据的空间与混合DAC 100相同,它们均具有占据较大芯片和成本高的缺点。
发明内容
本发明公开了一种将具有预定位数的数字信号转换为对应的模拟信号的数模转换器(DAC),所述数模转换器包括:具有第一控制信号的第一电流源元件,所述第一控制信号对所述第一电流源元件提供的传导电流进行控制;以及具有第二控制信号的第二电流源元件,所述第二控制信号对所述第二电流源元件提供的传导电流进行控制,其中所述第一控制信号和所述第二控制信号在所述数模转换器的操作过程中具有不同的电压。
但是,当结合附图了解时,本发明的结构和操作方法及其附加目的和优点将通过下文的特定实施例描述得到最好的理解。
附图说明
本发明的上述和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为传统二进制和温度计编码混合DAC的电流源部分结构示意图;
图2为另一传统二进制和温度计编码混合DAC的电流源部分结构示意图;
图3为本发明实施例的混合DAC的电流源部分结构示意图;
图4为本发明另一实施例的混合DAC的电流源部分结构示意图。
具体实施方式
图1和图2所示为用于数模转换器(DAC)的传统电流源,以晶体管的尺寸按比例获得每个单独位的加权电流。DAC具有的位数越多,用于更高有效位的晶体管的尺寸变得越大。本发明公开了一种电流源方案,该方案以晶体管的偏压而不是尺寸为比例来获得用于各个位的加权电流。
返回参考图1和图2,在图1或图2中的二进制方块110或者温度计编码方块120、220和230中的每个电流源元件为PMOS晶体管。当饱和PMOS晶体管以不同的栅极电压被偏置时,其源-漏极传导电流遵循下面的公式:
其中,Ids为源-漏极传导电流,VGS为栅极偏压,Vth为阈值电压,W和L分别为晶体管沟道宽度和长度。传统的按比例调整传导电流的方法是通过改变晶体管沟道宽度W。根据本发明的实施例,调整晶体管栅极偏压VGS来获得传导电流Ids的比例效果。根据公式1,由于传导电流Ids与VGS的平方成正比,因此调整VGS更有效。
图3为本发明实施例的混合12位DAC 300的电流源部分的结构图。如同图1和图2,四个最低有效位仍通过二进制方块110进行转换。八个最高有效位由温度计编码方块320转换,其中温度计编码方块320具有255个电流源元件D[1:255]。电流源元件D[1:255]例如由PMOS晶体管实现。由于电流源元件D[1:255]由相同的节点N1偏置,并具有相同的晶体管尺寸,因此用于各个电流源元件D[1:255]的电流j是相同的。如背景技术部分所述,传导电流j=2*i[3]。为了达此目的,如图1所示,传统方法是在所有的PMOS晶体管B[0:3]和T[0:255]被相同偏置的同时,使得PMOS晶体管T[1]为PMOS晶体管B[3]的两倍大。根据本发明的实施例,PMOS晶体管B[0:3]由节点N2偏置,并且PMOS晶体管D[1:255]由节点N3偏置。然后,传导电流可以如下列公式表示:
其中,WD为PMOS晶体管D[1:255]的沟道宽度,WB[3]为PMOS晶体管B[3]的沟道宽度,VN3为节点N3处的偏压,以及VN2为节点N2处的偏压。作为一个例子,PMOS晶体管D[1:255]具有2条腿(M=2),PMOS晶体管B[3]具有8条腿(M=8),因此WD=WB[3]/4。为了使得j=2*i[3],可以根据以下公式设置偏压:
WD(VN3-Vth)2=2·WB[3](VN2-Vth)2 公式4
或者(VN3-Vth)2=8·(VN2-Vth)2 公式5
再次参考图3,不同的偏压VN3和VN2是通过电流镜电路305获得。电流镜电路305包括一对PMOS晶体管X1和X2,以及NMOS晶体管X3、X4、X5和X6。共源共栅(cascoded)NMOS晶体管X3和X4提供用于PMOS晶体管X1的偏压。同样地,共源共栅NMOS晶体管X4和X6提供用于PMOS晶体管X2的偏压。节点N2连接到PMOS晶体管X2的栅极上,节点N3连接到PMOS晶体管X1的栅极上。当晶体管X1、X3和X5尺寸分别与晶体管X2、X4和X6相等时,流经PMOS晶体管X1的传导电流等于流经PMOS晶体管X2的传导电流。这种情况下,电压VN2变得与电压VN3相同。通过调整包括X1、X3和X5的晶体管组与包括X2、X4和X6的晶体管组之间的晶体管尺寸的比率,能够获得电压VN2与电压VN3之间理想的电压比率。电流镜电路305的原理为公知技术。实际上,电流镜电路305仅仅是各种用来控制电压VN2与电压VN3之间比率的方法中的一种。
继续参考图3,温度计编码方块320的电流源具有的晶体管腿总量为255*2=510,然而图1的类似电路方块120具有的晶体管腿总量为255*16=4080。显然,本发明能够导致大量的晶体管尺寸减少,并因而减少DAC 300的芯片尺寸和成本。
图4为本发明另一实施例的12位混合DAC 400的电流源部分结构图。DAC 400的电流源部分是通过将电流镜电路405应用到图2的DAC 200的电流源部分实现。温度计编码420对应于图2的温度计编码方块220,温度计编码方块430对应于图2的温度计编码方块230.电流镜电路405与图3的电流镜电路305具有相同结构。电流镜电路405的晶体管尺寸仅调整用于控制节点N2和节点N4处的偏压,即使每个晶体管E[1:3]的尺寸比晶体管B[3]小8倍,每个晶体管E[1:3]的传导电流仍为晶体管B[3]传导电流的两倍大,例如k=2*i[3]。利用每个仅具有一条腿的晶体管E[1:3]和每个具有四条腿的晶体管F[1:63],温度计编码方块420和430的晶体管腿数总和为(63*4+3*1)=255。显然,DAC 400的电流源部分可提供更显著的晶体管尺寸减小。
上述示例提供了多个不同的实施例来执行本发明的不同特征。描述的这些部件和工艺步骤的特定实施例是为了帮助阐明本发明,当然,这些仅仅是实施例,目的不在于限制本发明所附权利要求描述的保护范围。
尽管这里已经如示出的一或多个特定例子对本发明给出了阐明和描述,但是由于在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种修改和结构变化,本发明不局限于所示具体实施例。因此,如权利要求阐明,适于广泛地且以与本发明的保护范围一致的方式构造所附权利要求。
Claims (13)
1.一种将具有预定位数的数字信号转换为对应的模拟信号的数模转换器,所述数模转换器包括:
具有第一控制信号的第一电流源元件,所述第一控制信号对所述第一电流源元件提供的传导电流进行控制;以及
具有第二控制信号的第二电流源元件,所述第二控制信号对所述第二电流源元件提供的传导电流进行控制,
其中所述第一控制信号和所述第二控制信号在所述数模转换器的操作过程中具有不同的电压,
所述数模转换器还包括连接到所述第一控制信号和所述第二控制信号的电流镜电路,用来确定所述第一控制信号和所述第二控制信号之间的电压比率,其中所述电流镜电路包括第一PMOS晶体管和第二PMOS晶体管,所述第一PMOS晶体管的栅极连接到所述第一控制信号,所述第二PMOS晶体管的栅极连接到所述第二控制信号。
2.如权利要求1所述的数模转换器,其中所述第一电流源元件和所述第二电流源元件互相邻近。
3.如权利要求1所述的数模转换器,其中所述第一控制信号对包括所述第一电流源元件的第一多个电流源元件进行控制,并且所述第二控制信号对包括所述第二电流源元件的第二多个电流源元件进行控制。
4.如权利要求1所述的数模转换器,其中所述第一电流源元件属于温度计编码转换器模块,并且所述第二电流源元件属于二进制转换器模块。
5.如权利要求1所述的数模转换器,其中所述第一电流源元件包括第一PMOS晶体管,所述第一PMOS晶体管的栅极连接到所述第一控制信号,并且所述第二电流源元件包括第二PMOS晶体管,所述第二PMOS晶体管的栅极连接到所述第二控制信号。
6.如权利要求1所述的数模转换器,其中,所述第一PMOS晶体管和所述第二PMOS晶体管为分开的且邻近设置,并具有预定大小。
7.一种将具有预定位数的数字信号转换为对应的模拟信号的数模转换器,所述数模转换器包括:
具有第一控制信号的第一电流源元件,所述第一控制信号对所述第一电流源元件提供的传导电流进行控制;以及
具有第二控制信号的第二电流源元件,所述第二电流源元件邻近所述第一电流源元件,所述第二控制信号对所述第二电流源元件提供的传导电流进行控制,
其中所述第一控制信号和所述第二控制信号在所述数模转换器的操作过程中具有不同的电压,
所述数模转换器还包括连接到所述第一控制信号和所述第二控制信号的电流镜电路,用来确定所述第一控制信号和所述第二控制信号之间的电压比率,其中所述电流镜电路包括第一PMOS晶体管和第二PMOS晶体管,所述第一PMOS晶体管的栅极连接到所述第一控制信号,所述第二PMOS晶体管的栅极连接到所述第二控制信号。
8.如权利要求7所述的数模转换器,其中所述第一控制信号对包括所述第一电流源元件的第一多个电流源元件进行控制,并且所述第二控制信号对包括所述第二电流源元件的第二多个电流源元件进行控制。
9.如权利要求7所述的数模转换器,其中所述第一电流源元件属于温度计编码转换器模块,并且所述第二电流源元件属于二进制转换器模块。
10.如权利要求7所述的数模转换器,其中所述第一电流源元件包括第一PMOS晶体管,所述第一PMOS晶体管的栅极连接到所述第一控制信号,并且所述第二电流源元件包括第二PMOS晶体管,所述第二PMOS晶体管的栅极连接到所述第二控制信号。
11.如权利要求7所述的数模转换器,其中,所述第一PMOS晶体管和所述第二PMOS晶体管为分开的且邻近设置,并具有预定大小。
12.一种将具有预定位数的数字信号转换为对应的模拟信号的数模转换器,所述数模转换器包括:
属于温度计编码转换器模块并具有第一控制信号的第一电流源元件,所述第一控制信号对所述电流源元件提供的传导电流进行控制;以及
属于二进制转换器模块并具有第二控制信号的第二电流源元件,所述第二控制信号对所述第二电流源元件提供的传导电流进行控制,
其中所述第一控制信号和所述第二控制信号在所述数模转换器的操作过程中具有不同的电压,
所述数模转换器还包括连接到所述第一控制信号和所述第二控制信号的电流镜电路,用来确定所述第一控制信号和所述第二控制信号之间的电压比率,其中所述电流镜电路包括第一PMOS晶体管和第二PMOS晶体管,所述第一PMOS晶体管的栅极连接到所述第一控制信号,所述第二PMOS晶体管的栅极连接到所述第二控制信号。
13.如权利要求12所述的数模转换器,其中所述第一电流源元件和所述第二电流源元件互相邻近。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US5151408P | 2008-05-08 | 2008-05-08 | |
US61/051,514 | 2008-05-08 | ||
US12/340,462 | 2008-12-19 | ||
US12/340,462 US7852250B2 (en) | 2008-05-08 | 2008-12-19 | Digital to analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101577550A CN101577550A (zh) | 2009-11-11 |
CN101577550B true CN101577550B (zh) | 2011-04-20 |
Family
ID=41266408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101366230A Active CN101577550B (zh) | 2008-05-08 | 2009-05-08 | 数模转换器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7852250B2 (zh) |
CN (1) | CN101577550B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7978110B2 (en) * | 2009-05-11 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Digital-to-analog converter |
KR101085106B1 (ko) * | 2009-08-19 | 2011-11-21 | 중앙대학교 산학협력단 | 하이브리드 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법 |
US8519684B2 (en) | 2010-09-08 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits for converting a high voltage level to a low voltage level |
EP2849345B1 (en) * | 2013-09-12 | 2020-11-04 | Socionext Inc. | Circuitry and methods for use in mixed-signal circuitry |
CN105094205B (zh) * | 2014-05-21 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 电流舵结构的补偿电路和电流镜像电路 |
CN115589227B (zh) * | 2022-10-21 | 2023-07-04 | 桂林星辰科技股份有限公司 | 一种用少位数代替多位数的数模转换线路及控制方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI244270B (en) * | 2005-01-17 | 2005-11-21 | Novatek Microelectronics Corp | Digital-to-analog converter |
-
2008
- 2008-12-19 US US12/340,462 patent/US7852250B2/en active Active
-
2009
- 2009-05-08 CN CN2009101366230A patent/CN101577550B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101577550A (zh) | 2009-11-11 |
US7852250B2 (en) | 2010-12-14 |
US20090278723A1 (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101577550B (zh) | 数模转换器 | |
CN106130557B (zh) | 一种比较器失调电压自校正电路 | |
US7136002B2 (en) | Digital to analog converter | |
US6914547B1 (en) | Triple resistor string DAC architecture | |
US7825843B2 (en) | D/A converter and semiconductor integrated circuit including the same | |
CN102195654B (zh) | 紧凑型数模转换器 | |
US6507304B1 (en) | Current steering segmented DAC system | |
JPWO2007046159A1 (ja) | 電流加算型dac | |
JP2010288247A (ja) | スイッチ損失を改善するための回路アーキテクチャを有するデジタル/アナログ変換器 | |
DE60307039T2 (de) | Hochauflösender Digital Analog Wandler mit geringem Leistungsverbrauch | |
US10340941B1 (en) | Trim digital-to-analog converter (DAC) for an R2R ladder DAC | |
JP3099717B2 (ja) | D/a変換回路 | |
US6950047B1 (en) | Method and apparatus for combining outputs of multiple DACs for increased bit resolution | |
US20010052867A1 (en) | Digital-to-analog converter | |
JP2003158456A (ja) | A/d変換器 | |
JP2007227990A (ja) | タイミング生成回路及びそれを用いたデジタル/アナログ変換器 | |
KR100727885B1 (ko) | 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기 | |
US8223054B2 (en) | Digital-analog converter | |
US7277036B2 (en) | Digital-to-analog converting circuit | |
Marche et al. | An improved switch compensation technique for inverted R-2R ladder DACs | |
JP2005252663A (ja) | 電流セルマトリクス型ディジタル・アナログ変換器 | |
Bae et al. | A 3 V 12b 100 MS/s CMOS D/A converter for high-speed system applications | |
US7068978B2 (en) | Current cell type digital-to-analog converter | |
JP2002076895A (ja) | 電流セル型デジタル・アナログ変換器 | |
JP2008066848A (ja) | D/a変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |