CN105094205B - 电流舵结构的补偿电路和电流镜像电路 - Google Patents

Abstract

本申请公开了一种电流舵结构的补偿电路和电流镜像电路。该补偿电路用于对电流舵结构的电流进行补偿，电流舵结构包括第一MOS晶体管和第二MOS晶体管，该补偿电路包括：熔丝；第三MOS晶体管，其中，第三MOS晶体管的栅极连接至第一MOS晶体管的栅极，第三MOS晶体管的源极和第一MOS晶体管的源极均连接至电源；以及第四MOS晶体管，其中，第四MOS晶体管的栅极连接至第二MOS晶体管的栅极，其中，第四MOS晶体管的源极与第三MOS晶体管的漏极相连接，第四MOS晶体管的漏极与熔丝的第一端相连接，熔丝的第二端与第二MOS晶体管的漏极相连接。通过本申请，解决了现有技术中进行电流补偿时不利于和基准电路匹配的问题，进而达到了在进行电流补偿时便于和基准电路匹配的效果。

Description

电流舵结构的补偿电路和电流镜像电路

技术领域

本申请涉及电路领域，具体而言，涉及一种电流舵结构的补偿电路和电流镜像电路。

背景技术

在电流舵结构的DAC中，要求精度较高的电流镜实现基准电路到输出电流的“复制”，但由于工艺和匹配的问题，在实际应用中，电流的精准镜像并不准确。由于这种不精准镜像会导致DAC输出线性度降低，使得电流镜失配。

在实际应用中，为了节省面积，在主电流镜并入小面积MOS做片后补偿，由CMOS开关管控制，但是，现有技术在每次上电补偿时，CMOS开关管都要进行一次开关动作，导致进行补偿麻烦，并且，CMOS开关管在饱和区的阻抗较高，不利于和主镜像管匹配。

针对现有技术中进行电流补偿时不利于和基准电路匹配的问题，目前尚未提出有效的解决方案。

发明内容

本申请的主要目的在于提供一种电流舵结构的补偿电路和电流镜像电路，以解决现有技术中进行电流补偿时不利于和基准电路匹配的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种电流舵结构的补偿电路。本申请的电流舵结构用于对所述电流舵结构的电流进行补偿，所述电流舵结构包括第一MOS晶体管和第二MOS晶体管，其特征在于，所述补偿电路包括：熔丝；第三MOS晶体管，其中，所述第三MOS晶体管的栅极连接至所述第一MOS晶体管的栅极，所述第三MOS晶体管的源极和所述第一MOS晶体管的源极均连接至电源；以及第四MOS晶体管，其中，所述第四MOS晶体管的栅极连接至所述第二MOS晶体管的栅极，其中，所述第四MOS晶体管的源极与所述第三MOS晶体管的漏极相连接，所述第四MOS晶体管的漏极与所述熔丝的第一端相连接，所述熔丝的第二端与所述第二MOS晶体管的漏极相连接。

进一步地，所述补偿电路还包括：第五MOS晶体管，所述第五MOS晶体管的源极与所述第一MOS晶体管的源极相连接，所述第五MOS晶体管的漏极与所述第四MOS晶体管的漏极相连接，且与所述熔丝相连接，用于控制所述熔丝的熔断。

进一步地，所述补偿电路还包括：熔断电源，与所述第一MOS晶体管的源极相连接，用于在所述第五MOS晶体管导通时熔断所述熔丝。

为了实现上述目的，根据本申请的另一方面，提供了一种电流镜像电路。根据本申请的电流镜像电路包括：电流舵结构；以及一个或者多个补偿电路，所述补偿电路为本申请上述补偿电路中的任一项所述的补偿电路，与所述电流舵结构相连接。

进一步地，所述电流舵结构包括：基准电路，用于提供基准电流；以及镜像电路，与所述基准电路构成共源共栅电流源，用于根据所述基准电流得到镜像电流，其中，所述镜像电路与所述补偿电路相连接。

进一步地，所述镜像电路包括第一MOS晶体管和第二MOS晶体管，所述补偿电路包括第三MOS晶体管，第四MOS晶体管和熔丝，所述镜像电路与所述补偿电路相连接包括：所述第三MOS晶体管的源极与所述第一MOS晶体管的源极相连接，所述第三MOS晶体管的漏极与所述第四MOS晶体管的源极相连接，所述第三MOS晶体管的栅极与所述第一MOS晶体管的栅极相连接；以及所述第四MOS晶体管的漏极与所述熔丝的第一端相连接，所述第四MOS晶体管的栅极与所述第二MOS晶体管的栅极相连接，其中，所述第三MOS晶体管的衬底与所述第四MOS晶体管的衬底相连接，所述第一MOS晶体管的衬底与所述第二MOS晶体管的衬底相连接。

进一步地，所述基准电路包括：基准电压；可变电阻；第十MOS晶体管，所述第十MOS晶体管的源极与电源相连接，所述第十MOS晶体管的漏极和所述第十MOS晶体管的栅极相连接，所述第十MOS晶体管的衬底与所述电源相连接；第六MOS晶体管，所述第六MOS晶体管的源极与所述第十MOS晶体管的漏极相连接，所述第六MOS晶体管的漏极与所述第六MOS晶体管的栅极相连接，所述第六MOS晶体管的衬底与所述电源相连接；以及第七MOS晶体管，所述第七MOS晶体管的漏极与所述第六MOS晶体管的漏极相连接，所述第七MOS晶体管的源极与所述可变电阻的第一端相连接，所述第七MOS晶体管的栅极连接至所述基准电压，所述第七MOS晶体管的衬底与所述可变电阻的第二端相连接。

进一步地，所述镜像电路包括：第一MOS晶体管，所述第一MOS晶体管的栅极与所述第十MOS晶体管的栅极相连接；以及第二MOS晶体管，所述第二MOS晶体管的栅极与所述第六MOS晶体管的栅极相连接。

进一步地，所述电流舵结构还包括互补开关管，与所述镜像电路相连接，用于输出不同的电流。

进一步地，所述镜像电路包括第一MOS晶体管和第二MOS晶体管，所述互补开关管包括：第八MOS晶体管，所述第八MOS晶体管的源极与所述第二MOS晶体管的漏极相连接，所述第八MOS晶体管的衬底与所述第一MOS晶体管的衬底和所述第二MOS晶体管的衬底均相连接，所述第八MOS晶体管的漏极作为第一输出端；以及第九MOS晶体管，所述第九MOS晶体管的衬底与所述第八MOS晶体管的衬底相连接，所述第九MOS晶体管的源极与所述第八MOS晶体管的源极相连接，所述第九MOS晶体管的漏极作为第二输出端。

通过本申请，采用的补偿电路包括：熔丝；第三MOS晶体管，其中，第三MOS晶体管的栅极连接至第一MOS晶体管的栅极，第三MOS晶体管的源极和第一MOS晶体管的源极均连接至电源；以及第四MOS晶体管，其中，第四MOS晶体管的栅极连接至第二MOS晶体管的栅极，其中，第四MOS晶体管的源极与第三MOS晶体管的漏极相连接，第四MOS晶体管的漏极与熔丝的第一端相连接，熔丝的第二端与第二MOS晶体管的漏极相连接，通过控制熔丝的熔断来控制是否对电流舵结构进行电流补偿，解决了现有技术中进行电流补偿时不利于和基准电路匹配的问题，进而达到了在进行电流补偿时便于和基准电路匹配的效果。

附图说明

构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是PMOS共源共栅电流源的示意图；

图2是图1所示PMOS共源共栅电流源的小信号模型；

图3是根据本申请实施例的电流镜像电路的示意图；

图4是现有技术失配的镜像电流的DNL数据分布图；

图5是现有技术失配的镜像电流的INL数据分布图；

图6是根据本申请实施例进行电流补偿后非失配时的镜像电流的DNL数据分布图；以及

图7是根据本申请实施例进行电流补偿后非失配时的镜像电流的INL数据分布图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1是PMOS共源共栅电流源的示意图。如图所示，PMOS晶体管M0、PMOS晶体管M1的通路作为镜像电流源的电流基准电路，PMOS晶体管M2、PMOS晶体管M3作为负载镜像电路，可以结合图2所示的小信号模型分析A点电压变化▽A对B点电压▽B的影响：

假设A点有电压变化▽A，可以分析图2所示的小信号模型有：

其中，作为跨导负载，ro₂为PMOS晶体管M2的导通电阻，ro₃为PMOS晶体管M3的导通电阻。

上式看出A点的电压扰动，对基准电路的影响很小，所以Iref和Iout可以很精确地相等，不受负载端的影响，利用共源共栅结构的这个特点可以增加熔丝EFUSE，给镜像电路做补偿电路，实现镜像电流的补偿。

本申请实施例提供了一种电流舵结构的补偿电路。以下结合图3对本申请实施例的补偿电路进行说明。

电流舵结构包括基准电路和镜像电路，镜像电路能够在基准电路的基础上，按比例对基准电流放大。但是在电流镜像的过程中，通过控制镜像电路中器件的尺寸来确定镜像电流的大小，实际生产中由于工艺限制会造成失配，这样可能会导致镜像电流不准确的情况，此时就需要通过补偿电路对电流舵结构进行补偿，以得到精确的镜像电流。

如图3所示，电流舵结构包括第一MOS晶体管M4和第二MOS晶体管M3，补偿电路包括：熔丝EFUSE1，第三MOS晶体管M6和第四MOS晶体管M5。

第三MOS晶体管M6，其中，第三MOS晶体管M6的栅极连接至第一MOS晶体管M4的栅极，第三MOSM6晶体管的源极和第一MOS晶体管M4的源极均连接至电源AVDD。

第四MOS晶体管M5，其中，第四MOS晶体管M5的栅极连接至第二MOS晶体管M3的栅极，其中，第四MOS晶体管M5的源极与第三MOS晶体管M6的漏极相连接，第四MOS晶体管M5的漏极与熔丝EFUSE1的第一端相连接，熔丝EFUSE1的第二端与第二MOS晶体管M3的漏极相连接。

第三MOS晶体管M6的源极与电源相连接，在熔丝EFUSE1未熔断时，补偿电路对电流舵结构的电流进行补偿。由于熔丝EFUSE1的电阻较小，由此造成的电压压降很小，由前面小信号分析可知，在其对镜像电流电路的电压扰动很小的情况下，可以精确的对电流舵结构进行补偿，解决了现有技术中进行电流补偿时不利于和基准电路匹配的问题，进而达到了在进行电流补偿时便于和基准电路匹配的效果。

优选地，补偿电路还包括：第五MOS晶体管M7，第五MOS晶体管M7的源极与第一MOS晶体管M4的源极相连接，第五MOS晶体管M7的漏极与第四MOS晶体管M5的漏极相连接，且与熔丝EFUSE1相连接，用于控制熔丝EFUSE1的熔断。

利用第五MOS晶体管M7作为开关S1，通过控制熔丝EFUSE1的熔断与否来控制补偿电路进行电流补偿。在第五MOS晶体管M7关断时，熔丝EFUSE1不被熔断，通过补偿电路对电流舵结构进行电流补偿，在第五MOS晶体管M7导通时，熔丝EFUSE1被熔断，即不对电流舵结构进行电流补偿。通过控制第五MOS晶体管M7的关断和导通，控制补偿电路是否对电流舵结构的电流进行补偿，如果确定进行电流补偿，在做补偿电路选择时，只需要保持第五MOS晶体管M7导通即可，无需反复操作操作第五MOS晶体管M7即可进行电流补偿，方便操作。

进一步地，该补偿电路还包括：熔断电源VP，与第一MOS晶体管M4的源极相连接，用于在第五MOS晶体管M7导通时熔断熔丝。

在第五MOS晶体管M7导通时，将第三MOS晶体管M6和第四MOS晶体管M5短路，使得熔丝EFUSE1熔断，从而使得补偿电路无法进行电流补偿。

具体地，第五MOS晶体管M7(对应开关S1电压为0，PMOS低电压导通)导通时，第五MOS晶体管M7和熔丝EFUSE1构成通路，熔断电源VP将熔丝EFUSE1熔断，这样补偿电路就固化了，此后开关S1不再给补偿电路提供电压，且将电源AVDD做为电源为补偿电路供电(可以通过外部使能信号由熔断电源VP切换到电源AVDD)，因为第三MOS晶体管M5、第四MOS晶体管M6和熔丝EFUSE1的通路断掉了，不能对电路做电流补偿，所以这样只需要按照需要的电流选择给第五MOS晶体管M7一次电压熔断(或不熔断)熔丝EFUSE1，就将补偿的电路固化好了，不必再每次上电都要给开关S1电压，使得在进行电流补偿时，无需反复对开关S1进行操作，简化了操作步骤，便于进行电流补偿。

本申请实施例还提供了一种电流镜像电路。如图3所示，该电流镜像电路包括电流舵结构，以及本申请实施例上述内容所提供的任一种补偿电路，与电流舵结构相连接。

本申请实施例中的补偿电路可以是一个也可以是多个，如图3所示，第三MOS晶体管M6、第四MOS晶体管M5和熔丝EFUSE1组成第一补偿电路，MOS晶体管M8、MOS晶体管M10和熔丝EFUSE2组成第二补偿电路。第二补偿电路与电流舵结构的连接方式和第一补偿电路与电流舵结构的连接方式相同，在此不做赘述。

一个电流镜像电路中可以设置多个补偿电路，每个补偿电路进行补偿的电流可以不同，例如，第一补偿电路进行补偿的电流为0.5mA，第二补偿电路进行补偿的电流为1mA，在进行电流补偿时，可以根据电流舵结构的需要选择利用第一补偿电路进行补偿或者第二补偿电路进行补偿，还可以利用第一补偿电路和第二补偿电路同时进行补偿。同理可推，一个电流镜像电路可以包括多个补偿电路，在进行电流补偿时，通过控制补偿电路的开关控制一个或者多个补偿电路进行电路补偿，不仅提高了进行电流补偿的精确度，还方便了补偿操作。

进一步地，电流舵结构包括：基准电路，用于提供基准电流。镜像电路，与基准电路构成共源共栅电流源，用于根据基准电流得到镜像电流，其中，镜像电路与补偿电路相连接。

镜像电路根据基准电路提供的基准电流，按比例对基准电流进行放大，例如，基准电路提供的基准电流为10mA，经过镜像电路放大之后的镜像电流为100mA。但是，由于得到的镜像电流不精确，可能经过镜像电路放大后的镜像电流为99.5mA，为了使得镜像后的电流更加精准，需要补偿电路对镜像电流进行补偿。

如图3所示，镜像电路包括第一MOS晶体管M4和第二MOS晶体管M3，补偿电路包括第三MOS晶体管M6，第四MOS晶体管M5和熔丝EFUSE1，镜像电路与补偿电路相连接包括：

第三MOS晶体管M6的源极与第一MOS晶体管M4的源极相连接，第三MOS晶体管M6的漏极与第四MOS晶体管M5的源极相连接，第三MOS晶体管M6的栅极与第一MOS晶体管M4的栅极相连接。

第四MOS晶体管M6的漏极与熔丝EFUSE1的第一端相连接，第四MOS晶体管M5的栅极与第二MOS晶体管M3的栅极相连接，其中，第三MOS晶体管M6的衬底与第四MOS晶体管M5的衬底相连接，第一MOS晶体管M4的衬底与第二MOS晶体管M3的衬底相连接。

按照上述的连接方式将镜像电路与补偿电路连接在一起，使得镜像电路与补偿电路形成并联电路，从而对镜像电路输出的镜像电流进行补偿。

进一步地，基准电路包括：基准电压VBIAS和可变电阻R0，还包括：

第十MOS晶体管M2，第十MOS晶体管M2的源极与电源AVDD相连接，第十MOS晶体管M2的漏极和第十MOS晶体管M2的栅极相连接，第十MOS晶体管M2的衬底与电源AVDD相连接。

第六MOS晶体管M1，第六MOS晶体管M1的源极与第十MOS晶体管M2的漏极相连接，第六MOS晶体管M1的漏极与第六MOS晶体管M1的栅极相连接，第六MOS晶体管M1的衬底与电源AVDD相连接。

第七MOS晶体管M0，第七MOS晶体管M0的漏极与第六MOS晶体管M1的漏极相连接，第七MOS晶体管M0的源极与可变电阻R0的第一端相连接，第七MOS晶体管M0的栅极连接至基准电压VBIAS，第七MOS晶体管M0的衬底与可变电阻R0的第二端相连接。

第一MOS晶体管至第六MOS晶体管可以是PMOS晶体管，第七MOS晶体管M0可以是NMOS晶体管，根据基准电压，通过调节可变电阻R0来调节基准电路提供的基准电流。需要说明的是，本申请实施例中的第一MOS晶体管至第六MOS晶体管不限于PMOS晶体管，还可以是NMOS晶体管，其他可以构成共源共栅结构的电流舵结构都可以应用本申请实施例中的补偿电路。

进一步地，镜像电路与基准电路相连接，镜像电路包括：

第一MOS晶体管M4，第一MOS晶体管M4的栅极与第十MOS晶体管M2的栅极相连接。

第二MOS晶体管M3，第二MOS晶体管M3的栅极与第六MOS晶体管M1的栅极相连接。

第一MOS晶体管M4、第二MOS晶体管M3、第十MOS晶体管M2和第六MOS晶体管M1共同构成共源共栅结构，第一MOS晶体管M4、第二MOS晶体管M3、第十MOS晶体管M2和第六MOS晶体管M1可以是PMOS晶体管，还可以是其他可以组成共源共栅结构的晶体管，例如NMOS晶体管。

优选地，为了输出镜像电流，电流舵结构还包括互补开关管，与镜像电路相连接，用于输出不同的电流。

具体地，镜像电路包括第一MOS晶体管M4和第二MOS晶体管M3，互补开关管包括：

第八MOS晶体管M11，第八MOS晶体管M11的源极与第一MOS晶体管M4的漏极相连接，第八MOS晶体管M11的衬底与第一MOS晶体管M4的衬底和第二MOS晶体管M3的衬底均相连接，第八MOS晶体管M11的漏极作为第一输出端。

第九MOS晶体管M12，第九MOS晶体管的M12衬底与第八MOS晶体管M11的衬底相连接，第九MOS晶体管M12的源极与第八MOS晶体管M11的源极相连接，第九MOS晶体管M12的漏极作为第二输出端。

互补镜像开关的第八MOS晶体管M11和第九MOS晶体管M12为互补开关，即第八MOS晶体管M11输出电流时第九MOS晶体管M12不输出电流，第九MOS晶体管M12输出电流时第八MOS晶体管M11不输出电流。

图4和图5分别是失配的镜像电流的DNL数据分布图和失配的镜像电流的INL数据分布图。在利用本申请实施例提供的补偿电路进行补偿之后，本申请实施例中的电流镜像电路的DNL数据分布图和INL数据分布图分别如图6和图7所示。由图6可以看到经过补偿后，DNL参数明显好转。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电流舵结构的补偿电路，用于对所述电流舵结构的电流进行补偿，所述电流舵结构包括第一MOS晶体管和第二MOS晶体管，其特征在于，所述补偿电路包括：

熔丝；

第三MOS晶体管，其中，所述第三MOS晶体管的栅极连接至所述第一MOS晶体管的栅极，所述第三MOS晶体管的源极和所述第一MOS晶体管的源极均连接至电源；以及

第四MOS晶体管，其中，所述第四MOS晶体管的栅极连接至所述第二MOS晶体管的栅极，

其中，所述第四MOS晶体管的源极与所述第三MOS晶体管的漏极相连接，所述第四MOS晶体管的漏极与所述熔丝的第一端相连接，所述熔丝的第二端与所述第二MOS晶体管的漏极相连接。

2.根据权利要求1所述的补偿电路，其特征在于，所述补偿电路还包括：

第五MOS晶体管，所述第五MOS晶体管的源极与所述第一MOS晶体管的源极相连接，所述第五MOS晶体管的漏极与所述第四MOS晶体管的漏极相连接，且与所述熔丝相连接，用于控制所述熔丝的熔断。

3.根据权利要求2所述的补偿电路，其特征在于，所述补偿电路还包括：

熔断电源，与所述第一MOS晶体管的源极相连接，用于在所述第五MOS晶体管导通时熔断所述熔丝。

4.一种电流镜像电路，其特征在于，包括：

电流舵结构；以及

一个或者多个补偿电路，所述补偿电路为权利要求1至3中任一项所述的补偿电路，与所述电流舵结构相连接。

5.根据权利要求4所述的电流镜像电路，所述电流舵结构包括：

基准电路，用于提供基准电流；以及

镜像电路，与所述基准电路构成共源共栅电流源，用于根据所述基准电流得到镜像电流，其中，所述镜像电路与所述补偿电路相连接。

6.根据权利要求5所述的电流镜像电路，其特征在于，所述镜像电路包括第一MOS晶体管和第二MOS晶体管，所述补偿电路包括第三MOS晶体管，第四MOS晶体管和熔丝，所述镜像电路与所述补偿电路相连接包括：

所述第三MOS晶体管的源极与所述第一MOS晶体管的源极相连接，所述第三MOS晶体管的漏极与所述第四MOS晶体管的源极相连接，所述第三MOS晶体管的栅极与所述第一MOS晶体管的栅极相连接；以及

所述第四MOS晶体管的漏极与所述熔丝的第一端相连接，所述第四MOS晶体管的栅极与所述第二MOS晶体管的栅极相连接，

其中，所述第三MOS晶体管的衬底与所述第四MOS晶体管的衬底相连接，所述第一MOS晶体管的衬底与所述第二MOS晶体管的衬底相连接。

7.根据权利要求5所述的电流镜像电路，其特征在于，所述基准电路包括：

基准电压；

可变电阻；

第十MOS晶体管，所述第十MOS晶体管的源极与电源相连接，所述第十MOS晶体管的漏极和所述第十MOS晶体管的栅极相连接，所述第十MOS晶体管的衬底与所述电源相连接；

第六MOS晶体管，所述第六MOS晶体管的源极与所述第十MOS晶体管的漏极相连接，所述第六MOS晶体管的漏极与所述第六MOS晶体管的栅极相连接，所述第六MOS晶体管的衬底与所述电源相连接；以及

第七MOS晶体管，所述第七MOS晶体管的漏极与所述第六MOS晶体管的漏极相连接，所述第七MOS晶体管的源极与所述可变电阻的第一端相连接，所述第七MOS晶体管的栅极连接至所述基准电压，所述第七MOS晶体管的衬底与所述可变电阻的第二端相连接。

8.根据权利要求7所述的电流镜像电路，其特征在于，所述镜像电路包括：

第一MOS晶体管，所述第一MOS晶体管的栅极与所述第十MOS晶体管的栅极相连接；以及

第二MOS晶体管，所述第二MOS晶体管的栅极与所述第六MOS晶体管的栅极相连接。

9.根据权利要求5所述的电流镜像电路，其特征在于，所述电流舵结构还包括互补开关管，与所述镜像电路相连接，用于输出不同的电流。

10.根据权利要求9所述的电流镜像电路，其特征在于，所述镜像电路包括第一MOS晶体管和第二MOS晶体管，所述互补开关管包括：

第八MOS晶体管，所述第八MOS晶体管的源极与所述第二MOS晶体管的漏极相连接，所述第八MOS晶体管的衬底与所述第一MOS晶体管的衬底和所述第二MOS晶体管的衬底均相连接，所述第八MOS晶体管的漏极作为第一输出端；以及

第九MOS晶体管，所述第九MOS晶体管的衬底与所述第八MOS晶体管的衬底相连接，所述第九MOS晶体管的源极与所述第八MOS晶体管的源极相连接，所述第九MOS晶体管的漏极作为第二输出端。