CN101859160B - 一种超低电源电压的带隙基准源 - Google Patents

Abstract

本发明属于集成电路设计技术领域，具体为一种超低电源电压的带隙基准源。该带隙基准源由亚阈值管M1和亚阈值管M2，低电压运放，若干分压电阻，电流镜M3、M4、M5和输出电阻R6组成；本发明利用工作在亚阈值区的MOSFET的温度特性以及其两端低电压的特性，配合低电压运放，实现在超低电源电压(＜0.6V)下提供基准电压。该基准的输出电压与输出端的电阻有关，因此是可配置的。随着集成电路的工艺发展，其电源电压也不断降低。本发明非常适合于未来先进工艺的集成电路。

Description

一种超低电源电压的带隙基准源

技术领域

本发明属于集成电路设计技术领域，具体涉及一种模拟电路中的带隙基准源。

背景技术

在模拟电路中，带隙基准源是一种最基本的模块。带隙基准源的输出与温度和电源电压无关，因此基准源的输出常常作为电路系统中的绝对参考电压。在模-数转换器、电源管理等电路系统中，带隙基准是不可缺少的组成部分。

在实际应用中，随着集成电路工艺特征尺寸的缩小，集成电路的供电电压也越来越低。对于传统的带隙基准，其输出电压与硅的带隙电压接近，约为1.2V，所以其最低供电电压至少要1.3V，高于0.13μm工艺的标准电压。电流型的带隙基准源可以将供电电压降低到1V左右，然而随着工艺的进步，1V的供电电压也已经高于65nm的标准电压。本发明通过引入亚阈值MOSFET，将带隙基准能正常工作的最低电源电压降到0.6V以下，适合在先进的工艺中使用。

发明内容

本发明的目的在于提出一种新颖的带隙基准源结构，通过使用亚阈值MOSFET和低电压运算放大器，使带隙基准源所需的电源电压降到0.6V以下，从而适用于先进的工艺中。

本发明提出的带隙基准源，其电路结构如图1所示。由亚阈值管M1和亚阈值管M2，低电压运放，电阻R1、R2、R3、R4和R5，电流镜M3、M4、M5和输出电阻R6组成；其中：亚阈值管M1和亚阈值管M2是NMOS管，它们的栅和漏端相连，且亚阈值管M1的宽长比大于M2的宽长比。亚阈值管M1的漏端连到电阻R5的一端，电阻R5的另一端(c点)与电流镜M3(PMOS管)的漏端相连，电流镜M3的源端与电源相连；亚阈值管M2的漏端(d点)与电流镜M4(PMOS)的漏端相连，电流镜M4的源端与电源相连。电流镜M3与电流镜M4的管子尺寸相同。分压电阻R3的一端连接到c点，分压电阻R3的另一端(a点)与分压电阻R1相连；分压电阻R1的一端(a点)与分压电阻R3相连，另一端连接到地。分压电阻R3和分压电阻R1相连的点(a点)连接到低电压运放(1)的正输入端。分压电阻R4的一端连接到d点，另一端(b点)与分压电阻R2相连；分压电阻R2的一端(b点)与分压电阻R4相连，另一端连接到地。分压电阻R2和分压电阻R4相连的点(b点)连接到低电压运放(1)的负输入端。选取分压电阻R3与分压电阻R4阻值相等，分压电阻R1与分压电阻R2阻值相等。低电压运放(1)的输出连接电流镜M3、电流镜M4和电流镜M5(PMOS)的栅端。电流镜M5的源端与电源相连，漏端则连接到输出电阻R6。输出电阻R6一端连接电流镜M5的漏端，另一端连接到地。

本发明的核心在于亚阈值管M1、亚阈值管M2和低电压运放(1)。低电压运放(1)必须能工作在较低的电源电压下，并且能提供足够的增益。它通过负反馈作用使得a点和b点的电位相等，进而使得c点和d点的电位也相等，并且流过亚阈值管M1和亚阈值管M2的电流也相等。由于处于亚阈值区的MOSFET两端电压与温度成反比，而两个尺寸不同的亚阈值MOSFET两端电压差与温度成正比，所以流过亚阈值管M1、亚阈值管M2和电阻R5的电流与温度成正比，而流过分压电阻R1、分压电阻R2、分压电阻R3和分压电阻R4的电流则与温度成反比。在给定分压电阻R1、R2、R3和R4的值以后，调节电阻R5的值可以使得与温度成正比的电流的值的大小等于与温度成反比的电流的值，于是流过电流镜M3、M4和M5的电流都是与温度无关的电流，在输出电阻R6上的电压即为基准电压。同时，由于运放的负反馈作用，该输出电压对电源电压并不敏感。由于亚阈值管M1和亚阈值管M2两端电压V_subthreshold小于400mV，而运放的输入电压经过分压电阻R1、R3(以及分压电阻R2、R4)分压可以为0～V_subthreshold之间的任意值，所以该电路可以工作在小于0.6V的超低电源电压下。

附图说明

图1是本发明超低供电电压的带隙基准源的结构图。

图2是本发明的一种实施方式图示。

具体实施方式

下面通过一个具体实例进一步详细描述本发明。

图2给出了超低供电电压的带隙基准源的完整电路图。其中，选取亚阈值管M1与M2的宽长比分别为100/1和25/1，则它们两端的电压为400mV左右。选取分压电阻R3与R4阻值相等，R1与R2阻值相等，且R1∶R3＝R2∶R4＝1∶3，这样低电压运放(1)的输入共模电平为100mV左右。低电压运放(1)使用简单的OTA结构以工作在低电压下；它使用PMOS作为输入对管，这是因为输入共模电平较低。偏置电路(2)为四个亚阈值管的分压，选取四个宽长比相同的PMOS，它们各自的栅漏相连，并且以串联分压的形式互联，给低电压运放合适的偏置电压。由于采用四个亚阈值管进行分压来提供偏置，所以该带隙基准电路上电无需启动电路，并且偏置电路的静态电流非常低，一般在nA数量级。低电压运放(1)通过负反馈作用使得a点和b点的电位相等，进而使得c点和d点的电位也相等。电流镜M3和M4的尺寸相等，这样流过电流镜M3和M4的电流相等；由于c点和d点的电位相等，所以流过分压电阻R1、R2、R3和R4的电流相等；因此，流过亚阈值管M1和M2的电流也相等。由于处于亚阈值区的MOSFET两端电压与温度成反比，所以分压流过电阻R1、R2、R3和R4的电流与温度成反比；而两个尺寸不同的亚阈值管M1和M2两端电压差与温度成正比，所以电阻R5两端的电压与温度成正比，所以流过电阻R5的电流与温度成正比，也即流过亚阈值管M1和M2的电流与温度成正比。在给定分压电阻R1、R2、R3和R4的阻值以后，调节电阻R5的值可以使得与温度成正比的电流的值的大小等于与温度成反比的电流的值，于是流过电流镜M3、M4和M5的电流都是与温度无关的电流，在输出电阻R6上的电压即为基准电压。调整电流镜M5的尺寸以及输出电阻R6的阻值都可以改变输出基准电压。在电源电压改变时，由于低电压运放(1)的负反馈作用，其输出电压会跟随电源电压发生改变，因此电流镜M3、M4和M5的栅-源电压并不会改变，也即电流镜M3、M4和M5的输出电流也不会改变，因此带隙基准的输出电压也不会发生改变。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (1)

1.一种超低电源电压的带隙基准源，其特征在于由亚阈值管M1和亚阈值管M2，低电压运放3，分压电阻R1、R2、R3、R4和R5，电流镜M3、M4、M5和输出电阻R6组成；其中：亚阈值管M1和亚阈值管M2是NMOS管，电流镜M3、电流镜M4和电流镜M5为PMOS管；亚阈值管M1和亚阈值管M2的栅和漏端相连，且亚阈值管M1的宽长比大于M2的宽长比；亚阈值管M1的漏端连到电阻R5的一端，电阻R5的另一端c点与电流镜M3的漏端相连，电流镜M3的源端与电源相连；亚阈值管M2的漏端d点与电流镜M4的漏端相连，电流镜M4的源端与电源相连；电流镜M3与电流镜M4的管子尺寸相同；分压电阻R3的一端连接到c点，分压电阻R3的另一端a点与分压电阻R1相连；分压电阻R1的一端a点与分压电阻R3相连，另一端连接到地；分压电阻R3和分压电阻R1相连的点a点连接到低电压运放(1)的正输入端；分压电阻R4的一端连接到d点，分压电阻R4的另一端b点与分压电阻R2相连；分压电阻R2的一端b点与分压电阻R4相连，另一端连接到地；分压电阻R2和分压电阻R4相连的点b点连接到低电压运放(1)的负输入端；选取分压电阻R3与分压电阻R4阻值相等，分压电阻R1与分压电阻R2阻值相等；低电压运放(1)的输出连接电流镜M3、电流镜M4和电流镜M5的栅端；电流镜M5的源端与电源相连，漏端则连接到输出电阻R6；输出电阻R6一端连接电流镜M5的漏端，另一端连接到地。

Images