CN1630937A - 具有凸起的非本征基极的自对准npn晶体管 - Google Patents
具有凸起的非本征基极的自对准npn晶体管 Download PDFInfo
- Publication number
- CN1630937A CN1630937A CNA038035618A CN03803561A CN1630937A CN 1630937 A CN1630937 A CN 1630937A CN A038035618 A CNA038035618 A CN A038035618A CN 03803561 A CN03803561 A CN 03803561A CN 1630937 A CN1630937 A CN 1630937A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- emitter
- base region
- layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 18
- 238000000407 epitaxy Methods 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 17
- 229910000078 germane Inorganic materials 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000001802 infusion Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 27
- 239000011248 coating agent Substances 0.000 claims 13
- 238000000576 coating method Methods 0.000 claims 13
- 229910052732 germanium Inorganic materials 0.000 claims 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 20
- 239000010408 film Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001195 anabolic effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- -1 emitter region Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006239 protecting group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
提出一种自对准双极晶体管及其形成方法。通过形成比本征基极区厚的非本征基极区，双极晶体管具有凸起的非本征基极区，因而减小了链接基极电阻。非本征基极区的厚度增加提供重掺杂基极区的较低电阻层。双极晶体管的形成方法包括在衬底上淀积第一外延层，形成具有本征基极区和非本征基极区的基极区。在第一外延层的一部分上淀积第二外延层，以凸起非本征基极区，使非本征基极区的厚度为x，本征基极区的厚度为y，且x＞y。利用化学汽相淀积装置淀积第二外延层，在外延过程中，Ge或Si的浓度从5％以上逐渐降低到接近于0％。因此，第二外延层在第一和第二外延层的界面处具有最高的Ge浓度。Ge浓度逐渐降低，在第二外延层的上表面接近于0％。
Description
发明领域
本发明一般涉及半导体加工，具体地说，涉及具有凸起非本征基极的自对准双极晶体管的形成方法。
发明背景
具有自对准到保护发射极结构的非本征基极区的双极晶体管的制造过程已众所周知。这种过程的一个实例在IEDM-2001论文集中M.racanelli等人的题目为”Ultra High Speed SiGe NPN for AdvancedBiCMOS Technology”的文章中作了说明。分别借助于保护发射极特征和带有侧壁隔离片的保护发射极特征阻挡链接基极和非本征基极注入物穿透到本征器件区域中。将外延淀积的基极材料转换成低阻非本征基极区所需的重p-型注入物导致在非本征基极的单晶部分产生间隙缺陷。在随后的热处理时间隙缺陷的存在促进了硼从非本征基极区到本征基极的瞬时增强扩散。间隙缺陷也促进了外延基极层中所含硼的瞬时扩散，导致有效基极变宽，器件速度下降。
与制造较高速双极晶体管关联的另一问题是需要形成较薄的基极薄膜，这直接导致高基极电阻。图1示出典型的npn双极晶体管的截面图。非本征联接基极区(Rbsh1)包括用于本征基极的薄的Si、SiGe或SiGe:C外延层。虽然是重掺杂，但对于较薄的基极薄膜(较快的晶体管)这个区具有较高的电阻。
Rb(欧姆)与Rbshl薄膜电阻的关系曲线
上图示出对于给定的器件几何结构，基极电阻Rb对链接基极的薄膜电阻的计算的依赖关系。链接基极的薄膜电阻(Rbshl)减少到(原值的)三分之一，将导致基极电阻(Rb)显著下降(大约80欧姆)。
为此，显然需要提供一种能减小或避免上述问题的高速双极晶体管以及制造高速双极晶体管的方法。
发明概述
本发明提出一种新的改进的双极晶体管及其制造方法。所述双极晶体管具有凸起的非本征基极，通过使非本征基极比本征基极厚来降低链接基极的电阻。非本征基极厚度的增加提供一种重掺杂链接基极区的较低电阻层。
双极晶体管的形成方法包括在衬底上淀积第一外延层，形成具有本征基极区和非本征基极区的基极区。通过在第一外延层的一部分上淀积第二外延层，使得非本征基极层的厚度为x而本征基极层的厚度为y，且x＞y，来将非本征基极区凸起。
利用化学汽相外延装置淀积第二外延层，将重p型(例如硼)掺杂硅选择性地淀积在暴露的硅表面上。为了改进过程的选择性，可以任选地淀积重p型掺杂的SiGe，在外延过程中，Ge对Si的浓度从高于5％逐渐减小到接近0％。这样，第二外延层在靠近第一外延层和第二外延层的界面处具有最高的Ge浓度。Ge浓度逐渐下降，在第二外延层的上表面处接近于0％。
对于本专业的技术人员来说，从以下对本发明的详细说明中，可以明白本发明的其它方面、特征和技术。
附图简要说明
图1示出典型的先有技术npn双极晶体管的部分截面图；
图2示出按照本发明的npn双极晶体管的部分截面图；
图3A示出在形成按照本发明的npn双极晶体管的示范的方法的一个步骤中示范的半导体器件的截面图；
图3B示出在形成按照本发明的npn双极晶体管的示范方法的随后一个步骤中示范的半导体器件的截面图；
图3C示出在形成按照本发明的npn双极晶体管的示范方法的随后另一步骤中示范的半导体器件的截面图；
图3D示出在形成按照本发明的npn双极晶体管的示范方法的随后又一步骤中示范的半导体器件的截面图；
图3E示出在形成按照本发明的npn双极晶体管的示范方法的随后一个步骤中示范的半导体器件的截面图；
图3F示出在形成按照本发明的npn双极晶体管的示范方法的随后一个步骤中示范的半导体器件的截面图；
图3G示出在形成按照本发明的npn双极晶体管的示范方法的随后一个步骤中示范的半导体器件的截面图；
图3H示出在形成按照本发明的npn双极晶体管的示范方法的随后一个步骤中示范的半导体器件的截面图；
图3I示出在形成按照本发明的npn双极晶体管的示范方法的随后一个步骤中示范的半导体器件的截面图。
发明的详细说明
图2示出按照本发明的npn双极晶体管20的截面图。双极晶体管20具有n型发射极区22、p型基极区24和n型集电极区26。双极晶体管20包括p型衬底28和p型Si、SiGe或SiGe:C外延层。显然，可以把衬底、发射极区、基极区和集电极区掺杂成具有相反的导电性，即衬底可以是n型、发射极可以是p型、基极区可以是n型、而集电极区可以是p型。
发射极区22包括多晶硅发射极34，其第一部分的宽度为a，第二部分的宽度为b，第三部分的宽度为c，且c＞b＞a。第一部分形成宽度为a的发射极基极结，第三部分形成宽度为c的发射极触点区。发射极触点区表面包括难熔金属硅化物层36，例如CoSi2或TiSi2，以降低与发射极触点38的接触电阻。发射极隔离片40贴在多晶硅发射极34的壁上。在示范的实施例中，发射极隔离片40由电介质形成，例如二氧化硅或氮化硅。
基极区24具有本征基极区42和非本征基极区44。由图2可见，非本征基极区44相对于本征基极区42凸起。还可以以包括单晶部分和多晶部分的形式形成基极区24。单晶部分直接在衬底28的单晶部分上面，而多晶部分由氧化层50支撑。在本征基极区42之外，非本征基极区44的表面相对于本征基极区42的表面凸起。非本征基极区44的厚度为x，本征基极区的厚度为y，且x＞y。基极区24还包括难熔金属硅化物层52，例如CoSi2或TiSi2，以降低与基极触点的接触电阻。双极晶体管的表面复有层间绝缘薄膜54，例如二氧化硅。
图3A示出在形成按照本发明的npn双极晶体管的示范的方法的的一个步骤中示范的半导体器件的截面图。在此步骤中，半导体器件100包括具有n型集电极区104的p型Si衬底102和p型Si、SiGe或SiGe:C外延层106。外延层106淀积在衬底102的表面上，使外延层106的单晶部分108淀积在衬底102的单晶部分110上，外延层106的多晶部分108淀积在衬底102的氧化层114上。应当指出，外延层可以包括多层，例如掺杂硼的下p型层和掺杂砷的薄n型层。
在衬底102上形成ONO(氧化物-氮化物-氧化物)堆叠116，其中，所述ONO(氧化物-氮化物-氧化物)堆叠的厚度决定了多晶硅发射极的最终高度。ONO(氧化物-氮化物-氧化物)堆叠116包括薄二氧化硅层118、氮化硅层120和上二氧化硅层122。薄二氧化硅层118在外延层106上热生长到足够的厚度，用作氮化硅反应离子刻蚀的刻蚀终止点。氮化硅层120可以用低压化学汽相淀积(LPCVD)或其它业界技术人员已知的工艺淀积，淀积厚度在50到500范围之内，而上二氧化硅层122可用PECVD淀积，淀积厚度大约在1000到10000的范围之内。
图3B示出在按照本发明的双极晶体管示范方法的随后一个步骤中示范的半导体器件的截面图。在这随后的步骤中，在上二氧化硅层122上形成发射极掩模层。发射极掩模层可以用光致抗蚀剂材料或在随后选择性的刻蚀上二氧化硅层122以及下面的氮化硅层120以形成发射极窗口124的过程中可以用作掩模的其它材料形成。薄二氧化硅层118留在原处，以保护基极区的表面不受污染并改进注入物的均匀度。然后采用通过发射极窗口124离子注入n型掺杂物例如砷或磷的方法，进行自对准集电极注入，注入能量从80keV到200keV，剂量从1E12到5E13cm-2。n型离子穿过基极区，就在基底区下面形成狭窄的介质掺杂区，并自对准到发射极窗口124。在进行离子注入之后，在发射极窗口124用HF浸渍法对薄二氧化硅层118进行湿法刻蚀。在湿法刻蚀时，上二氧化硅层122的侧壁128也被刻蚀并推后。在衬底102上淀积多晶硅层128。在示范的方法中，可以在通过低压化学汽相(LPCVD)、外延硅反应或业界已知的其它工艺过程淀积多晶硅层128的同时就地对其进行n型掺杂物的掺杂。
图3C示出在按照本发明的双极晶体管示范方法的随后另一步骤中示范的半导体器件的截面图。在这随后的步骤中，通过刻蚀掉多晶硅层128来形成多晶硅发射极130，在刻蚀过程完成后，多晶硅层128的上表面与上二氧化硅层122的表面共平面。在示范的方法中，多晶硅层128是用反应等离子体离子刻蚀法各向同性地刻蚀掉的。或者，可以用包括化学机械抛光(CMP)和刻蚀的组合过程来刻蚀掉多晶硅层128。
图3D示出在按照本发明的双极晶体管示范方法的随后又一步骤中示范的半导体器件的截面图。在这随后的步骤中，选择性地去除掉上二氧化硅层122，暴露出多晶硅发射极130。在示范的方法中，多晶硅层128的侧壁作为氧化物湿法刻蚀的结果而暴露出来。
图3E示出在按照本发明的双极晶体管示范方法的随后又一步骤中示范的半导体器件的截面图。在这随后的步骤中，形成邻近多晶硅发射极130的薄氮化物隔离片132，方法是淀积一层氮化硅134，其厚度在0.01微米到0.1微米范围内，并各向同性地刻蚀氮化硅层134。在示范的方法中，氮化硅层120、134是利用等离子体刻蚀机有方向性地刻蚀的。
图3F示出在按照本发明的双极晶体管示范方法的随后又一步骤中示范的半导体器件的截面图。在这随后的步骤中，非本征基极区136被凸起。利用HF湿法刻蚀薄二氧化硅层118，将重p型掺杂的外延层140以较低的温度选择性地淀积在基极外延层106上和多晶发射极130上(多晶发射极130可以任选地用低温热氧化物层加以保护)。在该示范的方法中，外延层140是在化学汽相外延装置中淀积的，其中，加热元件将基座的温度提高到650到750℃。将诸如硅烷(SiH4)，含硼气体以及锗烷(GeH4)等气体引入处理室。通常引入锗烷是为了改善在硅上的淀积相对于氮化物的选择性。锗烷的百分比逐渐下降到接近百分之零(在0.5％到0％之间)，使得锗烷气体对硅烷气体的克分子分数的百分比从外延过程开始时的大约5％到10％下降到外延过程快结束时的小于1％。
一旦SiGe子晶已形成，在进行外延的同时锗烷浓度可下降，在反应器中不升高温度。锗烷浓度的下降使靠近凸起的非本征基极136的表面处的Ge浓度减少。结果，在凸起的非本征基极136的上部就更容易形成硅化物。作为任选方案，可以形成非本征基极区136和发射极区142的自对准硅化物(未示出)。
图3G示出在按照本发明的双极晶体管示范方法的随后又一步骤中示范的半导体器件的截面图。在这随后的步骤中，将薄氮化物隔离片132的厚度增加到大约0.1微米，以增加发射极区142的宽度，这是为了防止发射极硅化物层与基极硅化物层短接，也为了防止发射极触点刻蚀暴露出基极区144。通过在衬底102上形成均匀氮化硅层152并选择性地刻蚀掉氮化硅层152，来增加薄氮化物隔离片132的厚度以形成氮化硅隔离片150。在该示范的方法中，氮化硅层152是用反应离子刻蚀法刻蚀掉的。
图3H示出在按照本发明的双极晶体管示范方法的随后又一步骤中示范的半导体器件的截面图。在这随后的步骤中，在凸起的非本征基极区144的表面和发射极区412的上表面形成硅化物层154。
图3I示出在按照本发明的双极晶体管示范方法的随后又一步骤中示范的半导体器件的截面图。衬底102的表面覆以层间绝缘薄膜156，例如二氧化硅，并将其平面化。通过层间绝缘薄膜156，形成发射极触点窗口158、基极触点窗口160和集电极触点窗口(未示出)的图案并对其进行刻蚀，形成基极触点162、发射极触点164和集电极触点(未示出)。
在以上说明书中，参阅具体实施例对本发明作了说明。但是，显然，从本发明的广泛精神和范围出发，可以对其进行各种修改和变动。例如，凸起基极的方法适合于在利用保护发射极特征的各种方案中工作。所以，应当把本说明书和附图看作示例性的而非限制性的。
Claims (28)
1.一种形成双极晶体管的方法，所述方法包括：
提供衬底；
在所述衬底上形成第一外延层，以便形成具有本征基极区和非本征基极区的基极区；
在所述衬底上形成发射极堆叠；以及
通过在所述第一外延层上形成第二外延层来凸起所述非本征基极区。
2.如权利要求1所述的方法，其特征在于：所述双极晶体管是Si、SiGe或SiGe:C npn双极晶体管。
3.如权利要求1所述的方法，其特征在于：所述非本征基极区的厚度为x，所述本征基极区的厚度为y，且其中x＞y。
4.如权利要求1所述的方法，其特征在于：所述衬底掺杂有p型掺杂物。
5.如权利要求1所述的方法，其特征在于：所述第一外延层是p型Si、SiGe或SiGe:C层并且所述第二外延层是p型Si或SiGe层。
6.如权利要求1所述的方法，其特征在于：所述在所述衬底上形成发射极堆叠包括：
在所述第一外延层上形成第一氧化物层；
在所述第一氧化物上形成第一氮化物层；以及
在所述第一氮化物层上形成第二氧化物层。
7.如权利要求6所述的方法，其特征在于：所述第一氧化物层是薄二氧化硅层；所述第一氮化物层是氮化硅层；以及所述第二氧化物层是二氧化硅层。
8.如权利要求6所述的方法，其特征在于：所述形成所述第一氧化物层包括热氧化所述第一外延层；所述形成所述第一氮化物层包括淀积所述氮化硅层；以及所述形成所述第二氧化物层包括淀积所述二氧化硅层。
9.如权利要求6所述的方法，其特征在于还包括：
在所述第二氧化物层上形成发射极掩模层图案；
选择性地刻蚀所述第二氧化物层和所述第一氮化物层，以形成发射极窗口；以及
通过所述发射极窗口进行离子注入，其中所述离子注入物为自对准集电极注入。
10.如权利要求9所述的方法，其特征在于还包括：
在所述衬底上形成多晶硅层；
刻蚀掉所述多晶硅层，其中所述多晶硅层的上表面与所述第二氧化物层的上表面同平面或凹到其下方。
11.如权利要求9所述的方法，其特征在于还包括：
在所述衬底上形成第二氮化物层；以及
各向同性地刻蚀所述第一氮化物层和所述第二氮化物层，以形成薄氮化物隔离片。
12.如权利要求11所述的方法，其特征在于：所述通过在所述第一外延层上形成所述第二外延层来凸起所述非本征基极区还包括：
将所述衬底放置在化学汽相外延装置中；
加热所述衬底至较低温度以便将扩散减至最小；以及
引入硅烷和乙硼烷或其它含硼气体。
13.如权利要求12所述的方法，其特征在于：所述通过在所述第一外延层上形成所述第二外延层来凸起所述非本征基极区还包括：
引入锗烷，逐渐减小锗烷气体流，以便在所述第二外延层中形成锗的分级分布。
14.如权利要求12所述的方法，其特征在于：所述引入硅烷和锗烷包括锗对硅烷的克分子分数大约为5％到10％。
15.如权利要求13所述的方法，其特征在于：在淀积所述第二外延层时逐渐减小锗烷的百分比包括将锗烷的克分子分数从大约5-10％降低到小于1％。
16.如权利要求11所述的方法，其特征在于还包括：
在所述衬底上形成第三氮化物层；以及
刻蚀掉所述第三氮化物层以便增加所述薄氮化物层的厚度来形成氮化物隔离片，其中在形成所述氮化物隔离片时所述发射极区的宽度从f增加到g。
17.如权利要求16所述的方法，其特征在于还包括：
在所述第二外延层和所述多晶硅发射极结构上形成硅化物层；
在所述衬底上形成层间绝缘层；
对所述层间绝缘层执行图案形成和刻蚀，以便形成发射极触点窗口、基极触点窗口和集电极触点窗口；以及
形成发射极触点、基极触点和集电极触点。
18.如权利要求1所述的方法，其特征在于：所述通过在所述第一外延层上形成所述第二外延层来凸起所述非本征基极区还包括：
将所述衬底放置在化学汽相外延装置中；
加热所述衬底至较低温度以便将扩散减至最小；
引入硅烷、乙硼烷和任选地引入锗烷；以及
在淀积所述第二外延层时逐渐降低所述锗烷的百分比。
19.如权利要求1所述的方法，其特征在于：所述加热所述衬底至较低温度包括将所述衬底加热到650到750℃的温度。
20.如权利要求1所述的方法，其特征在于：所述在淀积所述第二外延层时逐渐减小锗烷的百分比包括将锗烷的克分子分数从大约5-10％降低到小于1％。
21.如权利要求1所述的方法，其特征在于所述在所述衬底上形成发射极堆叠包括：
在所述第一外延层上形成第一氧化物层；
在所述第一氧化物上形成第一氮化物层；
在所述第一氮化物层上形成第二氧化物层；
在所述第二氧化物层上形成发射极掩模层图案；
选择性地刻蚀所述第二氧化物层和所述第一氮化物层，以形成发射极窗口；以及
通过所述发射极窗口进行离子注入，其中所述离子注入是自对准集电极注入。
22.如权利要求1所述的方法，其特征在于：所述第一外延层是SiGe:C外延层。
23.一种双极晶体管，它包括：
衬底；
具有本征基极区和非本征基极区的基极区；
其中所述非本征基极区相对于所述本征基极区是凸起的；
其中所述非本征基极区的厚度为x，所述本征基极区的厚度为y，且其中x＞y。
24.如权利要求23所述的双极晶体管，其特征在于还包括发射极结构，所述发射极结构包括：
多晶硅发射极，它具有宽度为a的第一部分、宽度为b的第二部分和宽度为c的第三部分；
其中c＞b＞a；以及
其中所述第一部分形成发射极基极结，其中所述第三部分形成发射极触点区。
25.如权利要求24所述的双极晶体管，其特征在于：所述发射极区还包括直接邻接所述多晶硅发射极的氮化物隔离片。
26.如权利要求23所述的双极晶体管，其特征在于所述非本征基极区包括：
第一外延层；以及
在所述第一外延层上的第二外延层。
27.如权利要求26所述的双极晶体管，其特征在于：所述第一外延层是SiGe外延层而所述第二外延层是重p型掺杂的Si或SiGe外延层。
28.权利要求23的双极晶体管是npn晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/119,594 US6767798B2 (en) | 2002-04-09 | 2002-04-09 | Method of forming self-aligned NPN transistor with raised extrinsic base |
| US10/119,594 | 2002-04-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1630937A true CN1630937A (zh) | 2005-06-22 |
Family
ID=28674606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA038035618A Pending CN1630937A (zh) | 2002-04-09 | 2003-04-04 | 具有凸起的非本征基极的自对准npn晶体管 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6767798B2 (zh) |
| CN (1) | CN1630937A (zh) |
| TW (1) | TW200400568A (zh) |
| WO (1) | WO2004027820A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100568533C (zh) * | 2007-01-10 | 2009-12-09 | 国际商业机器公司 | 双栅场效应晶体管及其形成方法 |
| CN101221982B (zh) * | 2007-01-10 | 2010-12-01 | 国际商业机器公司 | 异质结双极晶体管及其形成方法 |
| CN101467237B (zh) * | 2006-03-10 | 2011-01-12 | Nxp股份有限公司 | 制造双极型晶体管的方法 |
| CN101271924B (zh) * | 2007-03-22 | 2012-04-25 | 株式会社日立制作所 | 薄膜晶体管以及使用该薄膜晶体管的有机el显示装置 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744079B2 (en) * | 2002-03-08 | 2004-06-01 | International Business Machines Corporation | Optimized blocking impurity placement for SiGe HBTs |
| JP3914114B2 (ja) * | 2002-08-12 | 2007-05-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6894328B2 (en) * | 2002-08-13 | 2005-05-17 | Newport Fab, Llc | Self-aligned bipolar transistor having recessed spacers and method for fabricating same |
| US7517768B2 (en) * | 2003-03-31 | 2009-04-14 | Intel Corporation | Method for fabricating a heterojunction bipolar transistor |
| FR2858877B1 (fr) * | 2003-08-11 | 2005-10-21 | St Microelectronics Sa | Transistor bipolaire a heterojonction |
| US7005359B2 (en) * | 2003-11-17 | 2006-02-28 | Intel Corporation | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
| US6972237B2 (en) * | 2003-12-01 | 2005-12-06 | Chartered Semiconductor Manufacturing Ltd. | Lateral heterojunction bipolar transistor and method of manufacture using selective epitaxial growth |
| US6979884B2 (en) * | 2003-12-04 | 2005-12-27 | International Business Machines Corporation | Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border |
| DE10358046B4 (de) * | 2003-12-05 | 2010-06-17 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung |
| US8227319B2 (en) * | 2004-03-10 | 2012-07-24 | Agere Systems Inc. | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor |
| JP5393027B2 (ja) * | 2004-03-10 | 2014-01-22 | アギア システムズ インコーポレーテッド | シリコン・ゲルマニウム層中に高濃度のゲルマニウムを有するバイポーラ接合トランジスタおよびその形成方法 |
| US7341920B2 (en) * | 2005-07-06 | 2008-03-11 | International Business Machines Corporation | Method for forming a bipolar transistor device with self-aligned raised extrinsic base |
| US8299500B2 (en) * | 2005-08-23 | 2012-10-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor having interstitial trapping layer in base region |
| US7342293B2 (en) * | 2005-12-05 | 2008-03-11 | International Business Machines Corporation | Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same |
| US7378324B2 (en) | 2006-03-30 | 2008-05-27 | International Business Machines Corporation | Selective links in silicon hetero-junction bipolar transistors using carbon doping and method of forming same |
| US8298901B1 (en) * | 2006-05-26 | 2012-10-30 | National Semiconductor Corporation | Method for manufacturing bipolar transistors |
| US7394113B2 (en) * | 2006-07-26 | 2008-07-01 | International Business Machines Corporation | Self-alignment scheme for a heterojunction bipolar transistor |
| US7687887B1 (en) * | 2006-12-01 | 2010-03-30 | National Semiconductor Corporation | Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter |
| US7892910B2 (en) | 2007-02-28 | 2011-02-22 | International Business Machines Corporation | Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration |
| US7927958B1 (en) * | 2007-05-15 | 2011-04-19 | National Semiconductor Corporation | System and method for providing a self aligned bipolar transistor using a silicon nitride ring |
| US8492237B2 (en) | 2011-03-08 | 2013-07-23 | International Business Machines Corporation | Methods of fabricating a bipolar junction transistor with a self-aligned emitter and base |
| US8536012B2 (en) | 2011-07-06 | 2013-09-17 | International Business Machines Corporation | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases |
| US8927379B2 (en) * | 2012-09-26 | 2015-01-06 | International Business Machines Corporation | Method to bridge extrinsic and intrinsic base by selective epitaxy in BiCMOS technology |
| US9093491B2 (en) | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| US8956945B2 (en) | 2013-02-04 | 2015-02-17 | International Business Machines Corporation | Trench isolation for bipolar junction transistors in BiCMOS technology |
| US8796149B1 (en) | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
| JP6582736B2 (ja) * | 2015-08-25 | 2019-10-02 | 富士電機株式会社 | 窒化物半導体装置の製造方法 |
| US10971597B2 (en) | 2019-08-26 | 2021-04-06 | Globalfoundries U.S. Inc. | Self-aligned base and emitter for a bipolar junction transistor |
| EP4002481A1 (en) | 2020-11-19 | 2022-05-25 | Imec VZW | Low parasitic ccb heterojunction bipolar transistor |
| US11569357B2 (en) * | 2021-05-13 | 2023-01-31 | Nxp Usa, Inc. | Semiconductor device and method of making a semiconductor device |
| US11916135B2 (en) | 2022-01-28 | 2024-02-27 | Globalfoundries U.S. Inc. | Bipolar transistor |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4157269A (en) | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
| JPS63304657A (ja) * | 1987-06-04 | 1988-12-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4871684A (en) * | 1987-10-29 | 1989-10-03 | International Business Machines Corporation | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors |
| US4980738A (en) * | 1988-06-29 | 1990-12-25 | Texas Instruments Incorporated | Single polysilicon layer transistor with reduced emitter and base resistance |
| US4890738A (en) * | 1989-06-09 | 1990-01-02 | Coburn, Inc. | Collapsible display carrier and method of making |
| US5061652A (en) * | 1990-01-23 | 1991-10-29 | International Business Machines Corporation | Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure |
| US5159429A (en) * | 1990-01-23 | 1992-10-27 | International Business Machines Corporation | Semiconductor device structure employing a multi-level epitaxial structure and method of manufacturing same |
| DE69107779T2 (de) * | 1990-10-31 | 1995-09-21 | Ibm | Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren. |
| US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
| US5244821A (en) * | 1991-06-07 | 1993-09-14 | At&T Bell Laboratories | Bipolar fabrication method |
| US5320972A (en) * | 1993-01-07 | 1994-06-14 | Northern Telecom Limited | Method of forming a bipolar transistor |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| DE4417916A1 (de) * | 1994-05-24 | 1995-11-30 | Telefunken Microelectron | Verfahren zur Herstellung eines Bipolartransistors |
| DE69427913T2 (de) * | 1994-10-28 | 2002-04-04 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung |
| US5516710A (en) * | 1994-11-10 | 1996-05-14 | Northern Telecom Limited | Method of forming a transistor |
| US5516708A (en) * | 1994-11-17 | 1996-05-14 | Northern Telecom Limited | Method of making single polysilicon self-aligned bipolar transistor having reduced emitter-base junction |
| FR2756100B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| US6190984B1 (en) * | 1996-11-27 | 2001-02-20 | Electronics And Telecommunications Research Institute | Method for fabricating of super self-aligned bipolar transistor |
| US5773350A (en) * | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
| US5930635A (en) * | 1997-05-02 | 1999-07-27 | National Semiconductor Corporation | Complementary Si/SiGe heterojunction bipolar technology |
| JPH11204537A (ja) * | 1998-01-14 | 1999-07-30 | Toshiba Corp | 半導体装置の製造方法 |
| FR2776828B1 (fr) * | 1998-03-31 | 2003-01-03 | Sgs Thomson Microelectronics | Region de base-emetteur d'un transistor bipolaire submicronique |
| KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| US6218711B1 (en) * | 1999-02-19 | 2001-04-17 | Advanced Micro Devices, Inc. | Raised source/drain process by selective sige epitaxy |
| KR100385857B1 (ko) * | 2000-12-27 | 2003-06-02 | 한국전자통신연구원 | SiGe MODFET 소자 제조방법 |
| US6492237B2 (en) * | 2001-02-12 | 2002-12-10 | Maxim Integrated Products, Inc. | Method of forming an NPN device |
| US6617220B2 (en) * | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
| US6927476B2 (en) * | 2001-09-25 | 2005-08-09 | Internal Business Machines Corporation | Bipolar device having shallow junction raised extrinsic base and method for making the same |
-
2002
- 2002-04-09 US US10/119,594 patent/US6767798B2/en not_active Expired - Lifetime
-
2003
- 2003-04-04 WO PCT/US2003/010496 patent/WO2004027820A2/en active Application Filing
- 2003-04-04 CN CNA038035618A patent/CN1630937A/zh active Pending
- 2003-04-09 TW TW092108117A patent/TW200400568A/zh unknown
- 2003-12-12 US US10/734,928 patent/US7026666B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101467237B (zh) * | 2006-03-10 | 2011-01-12 | Nxp股份有限公司 | 制造双极型晶体管的方法 |
| CN100568533C (zh) * | 2007-01-10 | 2009-12-09 | 国际商业机器公司 | 双栅场效应晶体管及其形成方法 |
| CN101221982B (zh) * | 2007-01-10 | 2010-12-01 | 国际商业机器公司 | 异质结双极晶体管及其形成方法 |
| US7952165B2 (en) | 2007-01-10 | 2011-05-31 | International Business Machines Corporation | Heterojunction bipolar transistor (HBT) with self-aligned sub-lithographic metal-semiconductor alloy base contacts |
| CN101271924B (zh) * | 2007-03-22 | 2012-04-25 | 株式会社日立制作所 | 薄膜晶体管以及使用该薄膜晶体管的有机el显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200400568A (en) | 2004-01-01 |
| US20040126978A1 (en) | 2004-07-01 |
| US20030189239A1 (en) | 2003-10-09 |
| US7026666B2 (en) | 2006-04-11 |
| WO2004027820A3 (en) | 2004-07-01 |
| WO2004027820A2 (en) | 2004-04-01 |
| US6767798B2 (en) | 2004-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1630937A (zh) | 具有凸起的非本征基极的自对准npn晶体管 | |
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| CN1224109C (zh) | 双极晶体管及其制造方法 | |
| US9865691B2 (en) | Poly sandwich for deep trench fill | |
| EP0100897B1 (en) | Method for contacting a pn junction region | |
| CN1225796C (zh) | 双载子晶体管及其制造方法 | |
| JP4948785B2 (ja) | シリコン単結晶基板中に、ｍｏｓｆｅｔデバイスのための接合を形成するための方法 | |
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| JPH05335266A (ja) | 自己整合接点及びその形成方法 | |
| US9673273B2 (en) | High breakdown n-type buried layer | |
| JPH09502053A (ja) | バイポーラトランジスタ・プロセス | |
| CN100541741C (zh) | 全硅化外基极晶体管及其制造方法 | |
| US6380017B1 (en) | Polysilicon-edge, base-emitter super self-aligned, low-power, high-frequency bipolar transistor and method of forming the transistor | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| US6475848B1 (en) | Polysilicon-edge, low-power, high-frequency bipolar transistor and method of forming the transistor | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US20050179060A1 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| US6847061B2 (en) | Elimination of implant damage during manufacture of HBT | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003347308A (ja) | 半導体装置及びその製造方法 | |
| CN109103097A (zh) | 一种晶体管以及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |