CN1599046A - 集成电路或分立元件超薄无脚封装工艺及其封装结构 - Google Patents

集成电路或分立元件超薄无脚封装工艺及其封装结构 Download PDF

Info

Publication number
CN1599046A
CN1599046A CNA2004100416456A CN200410041645A CN1599046A CN 1599046 A CN1599046 A CN 1599046A CN A2004100416456 A CNA2004100416456 A CN A2004100416456A CN 200410041645 A CN200410041645 A CN 200410041645A CN 1599046 A CN1599046 A CN 1599046A
Authority
CN
China
Prior art keywords
metal
layer
chip
routing
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100416456A
Other languages
English (en)
Other versions
CN1295768C (zh
Inventor
梁志忠
黄能捷
韩蔚华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Technology Management Co ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CNB2004100416456A priority Critical patent/CN1295768C/zh
Publication of CN1599046A publication Critical patent/CN1599046A/zh
Application granted granted Critical
Publication of CN1295768C publication Critical patent/CN1295768C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种集成电路或分立元件超薄无脚封装工艺及其封装结构，包括以下工艺步骤：取基板；在基板上干墨涂布；在基板上将芯片区及打线的内脚区进行蚀刻；基板上涂一层金属、金属活化层、铜金属或合金层；在打线内脚区的铜金属或合金层上镀一层银或镍、钯层；干墨层剥除；芯片区的铜或合金层上银胶涂布；银胶上植入芯片；打线作业；塑料包封作业；激光打印；底层金属基板剥除；粘贴于蓝胶膜上；包封体分割。本发明焊性能力强、品质优良、成本较低、生产顺畅、适用性较强、切割机具及刀片可以发挥出最高的效率、多芯片排列灵活、不会发生塑料渗透的种种困扰以及环保。

Description

集成电路或分立元件超薄无脚封装工艺及其封装结构
技术领域：
本发明涉及一种集成电路或分立元件超薄无脚封装工艺及其封装结构。属集成电路或分立元件封装技术领域。
背景技术：
传统的集成电路或分立元件超薄无脚封装工艺及其封装结构，其封装型式为列陈式集合体经切割成为单一的单元。其基板型式为蚀刻。其主要存在以下不足：
1、需使用专用胶带，为了要防止塑料高压包封时，其塑料会渗透到引线框上，增加焊点绝缘的危机，而且如果发生塑料渗透时的后处理很容易将焊点金属层破坏，影响焊性能力，如此材料成本，后处理成本及品质都有一定程度的影响。
2、为了使打线工艺及输出焊点，在此工艺中能顺利生产，所以在基板的两面镀上昂贵的钯材，除了电镀成本比较高之外，打线参数也要针对此材质设定特殊的参数，造成因为参数不统一直接影响生产线的顺畅性。
3、基板一般使用的材质是使用CU194的材质，其导电率仅有65％且散热速率也比较慢，仅适合一般逻辑性或低功率的产品。
4、因为使用专用化学胶带再各种高温工艺中胶带的溶剂容易因为高温而气化出来，间接污染或覆盖芯片的铝垫即打线的内脚，常常造成打线能力的不稳定。
5、因为此产品是塑料加铜材质，所以在不同的材质下不能使用相同的刀片及刀片旋转速度来对列陈式集成电路或分立元件集合体进行分割，两种刀片也不能一样，而如果要强迫使用相同的刀片即转速参数时，则刀片的寿命则会大打折扣，当然维修成本及品质都会受到一定的影响。
6、因为采用传统工艺的限制，造成多芯片及不同输出的焊点，也仅能死板的排列，活用性明显的大打折扣。
7、因为采用传统工艺的限制，造成输出的焊点也与塑料包封体底部是一样平，甚至有凹陷的危机，而在表面贴装时助焊剂，除锈剂及其他的化学药剂等都无法顺利排出，所以在焊性能力上是比较会大打折扣。
发明内容：
本发明的目的在于克服上述不足，提供一种焊性能力强、品质优良、成本较低、生产顺畅、适用性较强、切割机具及刀片可以发挥出最高的效率、多芯片排列灵活、不会发生塑料渗透的种种困扰以及环保的集成电路或分立元件超薄无脚封装工艺及其封装结构。
本发明的目的是这样实现的：一种集成电路或分立元件超薄无脚封装工艺及其封装结构，包括以下工艺步骤：
1)取一片适合厚度的金属基板材；
2)在金属基板上进行干墨涂布，其用意是方便后续各项必要区域金属浅镀中与不必要的区域作绝缘的程序。金属基板上没有被涂上干墨的区域形成芯片区及打线的内脚区；
3)在金属基板上将芯片区及打线的内脚区，进行蚀刻，其用意是方便将各项金属层的最底层金属，露出墨色胶体表面，使塑料包封体底部再执行表面粘着时，粘着能力更好，不容易产生表面粘着焊点有空气或空焊的现象；
4)在芯片区及打线内脚区的金属基板上，溅镀一层金属，而此金属主要功能是发挥出金属在执行表面粘着时其粘着能力的信赖性及导电能力较好；
5)在芯片区及打线内脚区的金属层上，溅镀一层金属活化层，而此金属活化层主要功能是发挥出金属与铜金属或合金层在执行双向表面的活化作用，使得金属活化层上下两种不同的金属层能够紧密接合；
6)在芯片区及打线内脚区的金属活化层上，溅镀一层铜金属或合金层，而此铜金属或合金层主要功能是当作此颗芯片的真正承载底座，又因为是铜金属或合金，所以导电能力及散热能力都有非常好的表现；
7)在打线内脚区的铜金属或合金层上，溅镀一层银金属或镍金属或钯金属层，而此金属层主要功能是发挥金属线顺利且牢固的与打线内脚区域执行紧密接合；
8)将原先在金属基板上的干墨进行剥除，准备后续进行封装/测试的作业；
9)将芯片区的铜金属或合金层上进行银胶的涂布，以利后续晶片粘着的程序；
10)将刚刚完成银胶涂布的芯片区进行芯片的植入，完成后依据银胶的特性进行银胶后固化的作业，制成集成电路或分立元件的列陈式集合体半成品；
11)将已完成芯片植入作业的半成品，依据产品的特性进行打线作业；
12)将已打线完成的半成品，进行塑料包封作业；
13)将已完成塑料包封作业的半成品，在塑料包封体表面进行激光打印；
14)将已完成塑料包封作业的半成品，进行底层金属基板剥除作业，如此已可完全在黑色包封体看出每一个联接焊点位置；
15)将已完成金属基板剥除作业后，再将产品的塑料包封体正面粘贴于蓝胶膜上，准备进行后续胶体切割作业；
16)将已完成产品贴附于蓝胶膜后，即可利用切割机进行将胶体切割开，使原本是列陈式集合体方式连在一起的集成电路或分立元件，而经过切割后每一颗集成电路或分立元件即可各自独立。
本发明的目的还可以是这样实现的：一种集成电路或分立元件超薄无脚封装结构，包括芯片承载底座、打线的内脚承载底座、芯片、金属线以及包封层，其特点是：
a)芯片承载底座及打线的内脚承载底座的底层为金属层；
b)芯片承载底座及打线内脚承载底座的金属层上，先溅镀一层金属活化层，再溅镀一层铜金属或合金层；
c)打线的内脚承载底座的铜金属或合金层上，溅镀一层银金属或镍金属或钯金属层；
d)芯片承载底座的铜金属或合金层上涂布一层银胶层；
e)芯片承载底座的银胶层上植入芯片；
f)芯片承载底座的最上层的芯片和打线的内脚承载底座最上层的银金属或镍金属或钯金属层上表面分别与金属线两端连接；
g)除芯片承载底座底层和打线的内脚承载底座底层外，芯片承载底座、打线的内脚承载底座、芯片以及金属线的外围均用塑料包封。
本发明集成电路或分立元件超薄无脚封装工艺及其封装结构，其封装型式亦采用列陈式集合体经切割成为单一的单元。其基板型式为利用基板再长出其他需要的金属。与传统的集成电路或分立元件封装工艺及结构相比，本发明具有如下优点：
1、不需使用专用高温高压胶带材料，所以材料成本较低，且完全不会发生塑料渗透的种种困扰与品质不良等成本的浪费。
2、芯片用的基板正面在打线的内脚部份采用传统镀银方式，比较大众化成本较低，打线参数使用一般即可，基板背面讯号输出焊点采用局部镀金属层的方式，可使芯片的功能达到最高的传输及散热功能，但是成本并不会增加。
3、基板采用纯铜或合金的材质，其导电率及散热性几乎可以达到100％，除了一般逻辑性产品外，甚至中高功率的产品也是非常适用。
4、完全不需要使用任何化学胶带，所以完全可以不用考虑污染的问题。
5、新式的封装型式则要进入切割时，包封体的部分是没有不同材质的物质要一并切割，所以在仅有一种材质的情况下，切割机具及刀片可以发挥出最高的效率，品质亦比较稳定。
6、因采用新式的封装工艺及结构，在芯片区或是打线输出的焊点都可以有充分的发挥能力及空间。
7、而新式的封装结构则可以选择是否要使用输出的焊点是凸出于包封体表面，如此单点独立的焊接方面可以维持目前一般芯片的焊性能力，比较不会担心表面贴装时的不稳定性，当然品质更加比传统封装型式更加安定。
附图说明：
图1～19分别为本发明的集成电路或分立元件超薄无脚封装工艺各工序示意图。
图20为本发明的集成电路或分立元件超薄无脚封装结构示意图。
具体实施方式：
1)参见图1，取一片适合厚度的金属基板材A。金属基板的材质可依据芯片的功能与特性进行变换，例如：合金或铜等；
2)参见图2，在金属基板A上进行干墨B涂布。金属基板上没有被涂上干墨的区域形成芯片区C1及打线的内脚区C2；
3)参见图3，在金属基板上将芯片区C1及打线的内脚区C2，进行蚀刻D；
4)参见图4，在芯片区C1及打线内脚区C2的金属基板A1、A2上，溅镀一层纯金属层1；
5)参见图5，在芯片区C1及打线内脚区C2的纯金属11、12上，溅镀一层金属活化层2，如铝层或镍、钛、银、金层；
6)参见图6，在芯片区C1及打线内脚区C2的金属活化层21、22上，溅镀一层纯铜金属或合金层3；
7)参见图7，在芯片区C1和打线内脚区C2的纯铜金属或合金层31、32上，溅涂一层金属活化层41、42，而此金属活化层主要功能是发挥出纯铜金属或合金层与银或镍层在执行双向表面的活化作用，使得金属活化层上下两种不同的金属层能够紧密接合；
8)参见图8，在芯片区C1和打线内脚区C2的金属活化层41、42上，溅镀一层银金属或镍金属或钯金属层51、52；
9)参见图9，将原先在金属基板A上方的干墨B进行剥除；
10)参见图10，将芯片区C1的银金属或镍金属或钯金属层51上进行银胶61的涂布；
11)参见图11，将刚刚完成银胶涂布的芯片区C1进行芯片7的植入，完成后依据银胶的特性进行银胶后固化的作业，制成集成电路或分立元件的列陈式集合体半成品；
12)参见图12，将已完成芯片植入作业的半成品，依据产品的特性进行打线8作业；
13)参见图13，将已打线完成的半成品除底层金属层1外，进行塑料包封9作业，并依据塑料的特性进行塑料包封后固化作业，这样使底层金属层1凸出于塑料包封体9外；
14)参见图14，将已完成塑料包封及后固化作业的半成品，进行激光打印10；
15)参见图15，将已完成塑料包封及后固化作业的半成品，进行底层金属基板A剥除作业；
16)参见图16，完成金属基板层的剥除作业后，即可进行产品功能测试作业，而测试的方式除了可以采用整片列阵式集合体探针测试方式也可以采用单颗集成电路或分立元件的测试方式；
17)参见图17，将已完成金属基板剥除作业后，再将产品的胶体正面贴于蓝胶膜E上；
18)参见图18，将已完成产品贴附于蓝胶膜后，即可利用切割机进行将塑料包封体切割开；
19)参见图19，将完成切割的产品利用取放转换设备将单颗集成电路或分立元件的包封体逐一的吸出蓝胶膜E，并置放于塑料承载盘内。
参见图20，集成电路或分立元件超薄无脚封装结构，主要由芯片承载底座X、打线的内脚承载底座Y、芯片7、金属线8以及包封层9组成。
其特点是：
a)芯片承载底座X及打线的内脚承载底座Y的底层为金属层11、12；
b)芯片承载底座X及打线内脚承载底座Y的金属层11、12上，先溅镀一层金属活化层21、22，再溅镀一层铜金属或合金层31、32；
c)芯片承载底座X和打线的内脚承载底座Y的铜金属或合金层31、32上，先溅镀一层金属活化层41、42，再溅镀一层银金属或镍金属或钯金属层51、52；
d)芯片承载底座1的银金属或镍金属或钯金属层51上，涂布一层银胶层61；
e)芯片承载底座X的银胶层61上植入芯片7；
f)芯片承载底座X的最上层的芯片7和打线的内脚承载底座Y最上层的银金属或镍金属或钯金属层52上表面分别与金属线8两端连接；
g)除芯片承载底座X底层11和打线的内脚承载底座Y底层12外，芯片承载底座X、打线的内脚承载底座Y、芯片7以及金属线8的外围均用塑料包封体9包封。

Claims (10)

1、一种集成电路或分立元件超薄无脚封装工艺，其特征在于它包括以下工艺步骤：
1)取一片金属基板(A)；
2)在金属基板(A)上进行干墨(B)涂布，金属基板上没有被涂上干墨的区域形成芯片区(C1)及打线的内脚区(C2)；
3)在金属基板上将芯片区(C1)及打线的内脚区(C2)，进行蚀刻(D)；
4)在芯片区(C1)及打线内脚区(C2)的金属基板(A1、A2)上，溅涂一层金属(1)；
5)在芯片区(C1)及打线内脚区(C2)的金属层(11)、(12)上，溅镀一层金属活化层(2)；
6)在芯片区(C1)及打线内脚区(C2)的金属活化层(21)、(22)上，溅镀一层铜金属或合金层(3)；
7)在打线内脚区(C2)的铜金属或合金层(32)上，溅镀一层银金属或镍金属或钯金属层(52)；
8)将原先在金属基板(A)上方的干墨层(B)进行剥除；
9)将芯片区(C1)的铜金属或合金层(31)上进行银胶(61)的涂布；
10)将刚刚完成银胶涂布的芯片区(C1)进行芯片(7)的植入，完成后进行银胶后固化的作业，制成集成电路或分立元件的列陈式集合体半成品；
11)将已完成芯片植入作业的半成品，进行打线(8)作业；
12)将已打线完成的半成品，进行塑料包封(9)作业；
13)将已完成塑料包封的半成品，在塑料包封体(9)表面进行激光打印(10)；
14)将已完成塑料包封的半成品，进行底层金属基板(A)剥除作业；
15)将已完成金属基板剥除作业后，再将产品的胶体正面粘贴于蓝胶膜(E)上；
16)将已完成产品贴附于蓝胶膜后，进行塑料包封体(9)分割。
2、根据权利要求1所述的一种集成电路或分立元件超薄无脚封装工艺，其特征在于芯片区(C1)的铜金属或合金层(31)上，在进行干墨层剥除前先溅镀一层金属活化层(41)或/和一层银金属或镍金属或钯金属层(51)。
3、根据权利要求1或2所述的一种集成电路或分立元件超薄无脚封装工艺，其特征在于打线内脚区(C2)的铜金属或合金层(32)上，在溅涂一层银金属或镍金属或钯金属层(52)前先溅涂一层金属活化层(42)。
4、根据权利要求1所述的一种集成电路或分立元件超薄无脚封装工艺，其特征在于金属活化层(2)为铝层或镍、钛、银、金层。
5、根据权利要求2所述的一种集成电路或分立元件超薄无脚封装工艺，其特征在于金属活化层(2)为铝层或镍、钛、银、金层。
6、根据权利要求3所述的一种集成电路或分立元件超薄无脚封装工艺，其特征在于金属活化层(42)为铝层或镍、钛、银、金层。
7、根据权利要求1或2所述的一种集成电路或分立元件超薄无脚封装工艺，其特征在于完成金属基板层的剥除作业后，进行产品功能测试作业。
8、一种集成电路或分立元件超薄无脚封装结构，包括芯片承载底座(X)、打线的内脚承载底座(Y)、芯片(7)、金属线(8)以及包封层(9)，其特征在于：
a)芯片承载底座(X)及打线的内脚承载底座(Y)的底层为金属层(11、12)；
b)芯片承载底座(X)及打线内脚承载底座(Y)的金属层(11、12)上，先溅镀一层金属活化层(2)，再溅镀一层铜金属或合金层(31、32)；
c)打线的内脚承载底座(Y)的铜金属或合金层(32)上，溅镀一层银金属或镍金属或钯金属层(52)；
d)芯片承载底座(X)的铜金属或合金层(31)上涂布一层银胶层(61)；e)芯片承载底座(X)的银胶层(61)上植入芯片(7)；
f)芯片承载底座(X)的最上层的芯片(7)和打线的内脚承载底座(Y)最上层的银金属或镍金属或钯金属层(52)上表面分别与金属线(8)两端连接；
g)除芯片承载底座(X)底层(11)和打线的内脚承载底座(Y)底层(12)外，芯片承载底座(X)、打线的内脚承载底座(Y)、芯片(7)以及金属线(8)的外围均用塑料(9)包封。
9、根据权利要求8所述的一种集成电路或分立元件超薄无脚封装结构，其特征在于芯片区(C1)的铜金属或合金层(31)上，在涂布一层银胶层(61)前，先溅涂一层金属活化层(41)或/和一层银金属或镍金属或钯金属层(51)。
10、根据权利要求8或9所述的一种集成电路或分立元件超薄无脚封装结构，其特征在于打线的内脚承载底座(Y)的铜金属层(32)上，在溅涂一层银金属或镍金属或钯金属层(52)前先溅镀一层金属活化层(42)。
CNB2004100416456A 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装工艺及其封装结构 Expired - Lifetime CN1295768C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100416456A CN1295768C (zh) 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装工艺及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100416456A CN1295768C (zh) 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装工艺及其封装结构

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100078379A Division CN100447998C (zh) 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装用引线框架

Publications (2)

Publication Number Publication Date
CN1599046A true CN1599046A (zh) 2005-03-23
CN1295768C CN1295768C (zh) 2007-01-17

Family

ID=34665180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100416456A Expired - Lifetime CN1295768C (zh) 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装工艺及其封装结构

Country Status (1)

Country Link
CN (1) CN1295768C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006105734A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. A packaging substrate with flat bumps for electronic devices and method of manufacturing the same
CN100337317C (zh) * 2005-07-18 2007-09-12 江苏长电科技股份有限公司 适用于集成电路或分立元件的平面凸点式封装工艺及其封装结构
CN100359655C (zh) * 2005-05-27 2008-01-02 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺
CN100369223C (zh) * 2005-05-27 2008-02-13 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN100376021C (zh) * 2005-07-18 2008-03-19 江苏长电科技股份有限公司 适用于集成电路或分立元件的平面凸点式封装工艺
CN100464415C (zh) * 2007-09-13 2009-02-25 江苏长电科技股份有限公司 半导体器件无脚封装结构及其封装工艺
CN101522362A (zh) * 2006-10-04 2009-09-02 浜松光子学株式会社 激光加工方法
CN106653624A (zh) * 2017-01-23 2017-05-10 深圳市环基实业有限公司 一种稳固芯片的封装工艺
CN106856179A (zh) * 2017-01-20 2017-06-16 深圳市环基实业有限公司 一种新型集成电路封装工艺
CN107068577A (zh) * 2017-01-23 2017-08-18 深圳市环基实业有限公司 一种新型集成电路封装工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453872B (zh) * 2011-06-23 2014-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917868B2 (ja) * 1995-07-31 1999-07-12 日本電気株式会社 半導体装置およびその製造方法
JP3946360B2 (ja) * 1998-04-28 2007-07-18 新日本無線株式会社 ガンダイオード、その製造方法、およびその実装構造
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
JP2001015638A (ja) * 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Ｉｃパッケージの基板
CN1156001C (zh) * 2000-11-20 2004-06-30 超丰电子股份有限公司 一种集成电路的封装结构

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006105733A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. Package structure with flat bumps for electronic device and method of manufacture the same
WO2006105735A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. Package structure with flat bumps for integrate circuit or discrete device and method of manufacture the same
WO2006122467A1 (en) * 2005-04-07 2006-11-23 Jiangsu Changjiang Electronics Technology Co., Ltd. A packaging substrate with flat bumps for ic or discrete device and method of manufacturing the same
WO2006105734A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. A packaging substrate with flat bumps for electronic devices and method of manufacturing the same
CN100359655C (zh) * 2005-05-27 2008-01-02 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺
CN100369223C (zh) * 2005-05-27 2008-02-13 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN100337317C (zh) * 2005-07-18 2007-09-12 江苏长电科技股份有限公司 适用于集成电路或分立元件的平面凸点式封装工艺及其封装结构
CN100376021C (zh) * 2005-07-18 2008-03-19 江苏长电科技股份有限公司 适用于集成电路或分立元件的平面凸点式封装工艺
US8735770B2 (en) 2006-10-04 2014-05-27 Hamamatsu Photonics K.K. Laser processing method for forming a modified region in an object
CN101522362A (zh) * 2006-10-04 2009-09-02 浜松光子学株式会社 激光加工方法
CN100464415C (zh) * 2007-09-13 2009-02-25 江苏长电科技股份有限公司 半导体器件无脚封装结构及其封装工艺
CN106856179A (zh) * 2017-01-20 2017-06-16 深圳市环基实业有限公司 一种新型集成电路封装工艺
CN106653624A (zh) * 2017-01-23 2017-05-10 深圳市环基实业有限公司 一种稳固芯片的封装工艺
CN107068577A (zh) * 2017-01-23 2017-08-18 深圳市环基实业有限公司 一种新型集成电路封装工艺
CN106653624B (zh) * 2017-01-23 2019-10-25 深圳市环基实业有限公司 一种稳固芯片的封装工艺
CN107068577B (zh) * 2017-01-23 2020-01-17 深圳市环基实业有限公司 一种集成电路封装工艺

Also Published As

Publication number Publication date
CN1295768C (zh) 2007-01-17

Similar Documents

Publication Publication Date Title
CN1295768C (zh) 集成电路或分立元件超薄无脚封装工艺及其封装结构
CN1725460A (zh) 集成电路或分立元件平面凸点式封装工艺及其封装结构
KR102713298B1 (ko) 소결 재료 및 이를 이용한 부착 방법
CN1190801C (zh) 各向异性导电性粘结膜
KR102222304B1 (ko) 도전성 접착 필름 및 이를 이용한 다이싱·다이본딩 필름
CN106660120A (zh) 烧结材料和使用其的固定方法
CN1146985C (zh) 半导体装置和用于半导体装置的布线带
CN1649119A (zh) 半导体器件
CN1799107A (zh) 热互连和界面系统,其制备方法和应用
CN1945805A (zh) 半导体封装方法以及用于半导体封装的载体
CN1574263A (zh) 半导体封装及其制造方法
CN1333919A (zh) 集成电路芯片的保护方法
CN1925141A (zh) 晶片封装结构
CN1324658C (zh) 切削方法、切削装置及半导体器件的制造方法
CN1697588A (zh) 图案形状物及其制造方法
CN1252206C (zh) 粘接剂和粘接膜
CN1865375A (zh) 切割用粘合片及使用该粘合片的切割方法
CN101798490A (zh) 粘接剂组合物、粘接用片材、切割-管芯粘合膜及半导体装置
CN100337317C (zh) 适用于集成电路或分立元件的平面凸点式封装工艺及其封装结构
CN101038795A (zh) 导电膏及传热材料
CN1738014A (zh) 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN1728352A (zh) 集成电路或分立元件平面凸点式封装工艺
CN101043010A (zh) 无胶带黏晶方式的集成电路封装方法
CN1779931A (zh) 散热型封装结构及其制法
CN1498420A (zh) 半导体装置组装用屏蔽片及半导体装置组装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170111

Address after: Tianjin free trade zone (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xin Xin finance leasing (Tianjin) Co.,Ltd.

Address before: 214431 Binjiang Middle Road, Jiangsu, China, No. 275, No.

Patentee before: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20050323

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co.,Ltd.

Contract record no.: 2017320000152

Denomination of invention: Novel integrated circuit or discrete components ultra-thin non-pin packing technology and packing arrangement

Granted publication date: 20070117

License type: Exclusive License

Record date: 20170614

EC01 Cancellation of recordation of patent licensing contract

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co.,Ltd.

Contract record no.: 2017320000152

Date of cancellation: 20200416

EC01 Cancellation of recordation of patent licensing contract
TR01 Transfer of patent right

Effective date of registration: 20200424

Address after: 214434, No. 78, mayor road, Chengjiang, Jiangsu, Jiangyin, Wuxi

Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port)

Patentee before: Xin Xin finance leasing (Tianjin) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221114

Address after: 201201 room 111, building 1, No. 200, Jichuang Road, Pudong New Area, Shanghai

Patentee after: Changdian Technology Management Co.,Ltd.

Address before: No.78 Changshan Road, Chengjiang Town, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20070117

CX01 Expiry of patent term