CN107068577A - 一种新型集成电路封装工艺 - Google Patents

一种新型集成电路封装工艺 Download PDF

Info

Publication number
CN107068577A
CN107068577A CN201710063082.8A CN201710063082A CN107068577A CN 107068577 A CN107068577 A CN 107068577A CN 201710063082 A CN201710063082 A CN 201710063082A CN 107068577 A CN107068577 A CN 107068577A
Authority
CN
China
Prior art keywords
copper
integrated circuit
electrode
new type
circuit packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710063082.8A
Other languages
English (en)
Other versions
CN107068577B (zh
Inventor
何忠亮
郭秋卫
汪元元
朱争鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Dinghua Xintai Technology Co.,Ltd.
Original Assignee
ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd filed Critical ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Priority to CN201710063082.8A priority Critical patent/CN107068577B/zh
Publication of CN107068577A publication Critical patent/CN107068577A/zh
Application granted granted Critical
Publication of CN107068577B publication Critical patent/CN107068577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提出了一种新型自由平面无引脚封装的集成电路封装工艺，结合了QFN和BGA封装技术的优势，可大量设计孤岛电极，显著增加集成电路封装I/O数，另外，通过黑氧化或棕氧化工艺，不仅增强了顶电极和底电极之间的铜表面与封装树脂材料的结合，还对底部镀锡层进行腐蚀多孔化，使得底基板易于剥离和回收利用，有利于节约成本和绿色生产。

Description

一种新型集成电路封装工艺
技术领域
本发明涉及一种新型集成电路封装工艺，本发明属于电子技术领域。
背景技术
方形扁平无引脚封装(Quad Flat No-lead Package，QFN)技术是一种重要的集成电路封装工艺，具有表面贴装式封装，焊盘尺寸小、体积小、占有PCB区域小、元件厚度薄、非常低的阻抗、自感，可满足高速或者微波的应用等优点。由于底部中央的大面积裸露焊盘被焊接到PCB的散热焊盘上，使得QFN具有极佳的电和热性能。但缺点在于QFN中部向四周连续布线，线宽受限于铜厚、且难以设计孤岛电极，增加I/O数会带来的生产成本和可靠性问题，限制了芯片和PCB板的设计自由度。相比较而言球栅阵列芯片封装技术(Ball GridArray.BGA)可增加I/O数和间距，在设计上较QFN更为灵活，但工艺检修困难，对PCB板工艺要求更高，不适用于可靠性要求高的器件的封装及产业效率的提高。
发明内容
针对现有技术的不足，本发明提出了一种新型集成电路封装工艺，其特征在于：工艺过程包括：(1)在刚性基板上镀锡；(2)在锡层上涂覆感光材料，再通过图形转移露出线路槽；(3)在图形化区锡层露出部分镀底电极；(4)在底电极上继续镀铜层；(5)在铜层上镀顶电极；(6)去除剩余感光材料；(7)在铜层侧面修饰有机金属转化膜；(8)将芯片邦定在顶电极上并灌注封装树脂材料；(9)树脂固化成型后直接剥离镀锡基板，露出底电极，完成封装，镀锡基板可回收利用。
所述刚性基板材质为惰性金属、陶瓷、或刚性高分子材料，优选铜板、氧化铝基板、玻纤增强环氧树脂板、玻璃基板；
感光材料优选聚丙烯酸酯类的干膜、湿膜。
所述底电极为标准电极电势高于铜的金属材料，优选金、银、钯或其合金，顶电极为标准电极电势高于铜且易于焊接的金属，优选银、钯或其合金。
铜层侧面修饰有机金属转化膜优选采用棕氧化或黑氧化工艺在铜的表面反应来获取。
封装树脂材料优选环氧树脂。
本发明结合了QFN和B6A封装技术的优势，可大量设计孤岛电极，显著增加集成电路封装I/O数，另外，通过黑氧化或棕氧化工艺，不仅增强了顶电极和底电极之间的铜表面与封装树脂材料的结合，还对底部镀锡层进行腐蚀多孔化，使得底基板易于剥离和回收利用，不需要将整个基板完全腐蚀掉，有利于节约成本和绿色生产。
附图说明
图1采用本发明侧面金属镀层结构示意图。1-金属基板；2-焊锡层；3-底电极；4-铜层；5-顶电极。
图2采用本发明工艺流程图。a-刚性基板镀锡并涂覆感光材料；b-在图形化获得线路槽；c-镀底电极；d-镀铜层；e-镀顶电极；f-去除剩余感光材料并在铜层侧面修饰有机金属转化膜；g-邦线；h-灌注封装树脂；i-剥离镀锡基板。
具体实施方式
实施例1：
在FR4基板上镀锡层，锡层上涂覆聚丙烯酸酯干膜，通过曝光图形转移，露出线路槽；在图形化区锡层露出部分镀3μm银作为底电极，在银底电极上继续镀40μm铜层；在铜层上再镀3μm银作为顶电极，金属层侧面结构如图1所示。去除剩余聚丙烯酸酯干膜，将全部材料浸入硫酸-过氧化氢棕氧化溶液中使得铜表面生成有机金属转化膜并腐蚀锡层，在芯片邦定在顶电极上后灌注环氧封装树脂材料，最后，将镀锡FR4基板机械剥离露出银底电极完成封装。
实施例2：
在铜基板上镀锡层，锡层上涂覆聚丙烯酸酯湿膜，通过曝光图形转移，露出线路槽；在图形化区锡层露出部分镀2μm金作为底电极，在金底电极上继续镀50μm铜层；在铜层上再镀3μm银作为顶电极。去除剩余聚丙烯酸酯湿膜，将全部材料浸入硫酸-过氧化氢棕氧化溶液中使得顶电机和底电机之间铜层侧表面生成有机金属转化膜并腐蚀锡层，在芯片邦定在顶电极上后灌注环氧封装树脂材料，最后，将镀锡铜基板机械剥离掉露出金底电极完成封装。
实施例3：
在氧化铝基板上镀锡层，锡层上涂覆聚丙烯酸酯湿膜，通过曝光图形转移，露出线路槽；在图形化区锡层露出部分镀2μm银作为底电极，在银底电极上继续镀45μm铜层；在铜层上再镀2μm银作为顶电极。去除剩余聚丙烯酸酯湿膜，将全部材料浸入氢氧化钠-亚硝酸钠-磷酸三钠黑氧化溶液中使得铜表面生成有机金属转化膜并腐蚀锡层，在芯片邦定在顶电极上后灌注环氧封装树脂材料，最后，将镀锡氧化铝基板机械剥离露出银底电极完成封装。
实施例4：
在玻璃基板上镀锡层，锡层上涂覆聚丙烯酸酯湿膜，通过曝光图形转移，露出线路槽；在图形化区锡层露出部分镀1μm金作为底电极，在金底电极上继续镀30μm铜层；在铜层上再镀1μm银作为顶电极。去除剩余聚丙烯酸酯湿膜，将全部材料浸入氢氧化钠-亚硝酸钠-磷酸三钠黑氧化溶液中使得铜表面生成有机金属转化膜并腐蚀锡层，在芯片邦定在顶电极上后灌注环氧封装树脂材料，最后，将镀锡玻璃基板机械剥离露出金底电极完成封装。

Claims (6)

1.一种新型集成电路封装工艺，其特征在于：工艺过程包括：(1)在刚性基板上镀锡；(2)在锡层上涂覆感光材料，再通过图形转移露出线路槽；(3)在图形化区锡层露出部分镀底电极；(4)在底电极上继续镀铜层；(5)在铜层上镀顶电极；(6)去除剩余感光材料；(7)在铜层侧面修饰有机金属转化膜；(8)将芯片邦定在顶电极上并灌注封装树脂材料；(9)树脂固化成型后直接剥离镀锡基板，露出底电极，完成封装，镀锡基板可回收利用。
2.根据权利要求1所述一种新型集成电路封装工艺，其特征在于：所述刚性基板材质为惰性金属、陶瓷、或刚性高分子材料，优选铜板、氧化铝基板、玻纤增强环氧树脂板、玻璃基板。
3.根据权利要求1所述一种新型集成电路封装工艺，其特征在于：所述感光材料优选聚丙烯酸酯类的干膜、湿膜。
4.根据权利要求1所述一种新型集成电路封装工艺，其特征在于：所述底电极为标准电极电势高于铜的金属材料，优选金、银、钯或其合金，顶电极为标准电极电势高于铜且易于焊接的金属，优选银、钯或其合金。
5.根据权利要求1所述一种新型集成电路封装工艺，其特征在于：铜层侧面修饰有机金属转化膜优选采用棕氧化或黑氧化工艺在铜的表面反应来获取。
6.根据权利要求1所述一种新型集成电路封装工艺，其特征在于：所述封装树脂材料优选环氧树脂。
CN201710063082.8A 2017-01-23 2017-01-23 一种集成电路封装工艺 Active CN107068577B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710063082.8A CN107068577B (zh) 2017-01-23 2017-01-23 一种集成电路封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710063082.8A CN107068577B (zh) 2017-01-23 2017-01-23 一种集成电路封装工艺

Publications (2)

Publication Number Publication Date
CN107068577A true CN107068577A (zh) 2017-08-18
CN107068577B CN107068577B (zh) 2020-01-17

Family

ID=59598170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710063082.8A Active CN107068577B (zh) 2017-01-23 2017-01-23 一种集成电路封装工艺

Country Status (1)

Country Link
CN (1) CN107068577B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379187A (en) * 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
CN1538518A (zh) * 2003-04-16 2004-10-20 �¹������ҵ��ʽ���� 导体衬底，半导体器件及其制造方法
CN1599046A (zh) * 2004-08-09 2005-03-23 江苏长电科技股份有限公司 集成电路或分立元件超薄无脚封装工艺及其封装结构
CN102548216A (zh) * 2010-12-09 2012-07-04 北大方正集团有限公司 制作起始层芯板的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379187A (en) * 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
CN1538518A (zh) * 2003-04-16 2004-10-20 �¹������ҵ��ʽ���� 导体衬底，半导体器件及其制造方法
CN1599046A (zh) * 2004-08-09 2005-03-23 江苏长电科技股份有限公司 集成电路或分立元件超薄无脚封装工艺及其封装结构
CN102548216A (zh) * 2010-12-09 2012-07-04 北大方正集团有限公司 制作起始层芯板的方法

Also Published As

Publication number Publication date
CN107068577B (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
CN102354691B (zh) 一种高密度四边扁平无引脚封装及制造方法
CN109817769B (zh) 一种新型led芯片封装制作方法
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN102339809B (zh) 一种多圈引脚排列四边扁平无引脚封装及制造方法
CN103632979A (zh) 芯片封装基板和结构及其制作方法
CN102456648B (zh) 封装基板的制法
US20110057301A1 (en) Semiconductor package
JP2011077519A (ja) リードフレーム及びその製造方法
CN203103285U (zh) 一种高密度蚀刻引线框架fcaaqfn封装件
CN110473853A (zh) 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法
CN103165475A (zh) 一种半导体封装器件的制造方法
CN107342354B (zh) 一种ic封装工艺
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
TW201108896A (en) Printed circuit board strip and panel
CN206259337U (zh) 封装结构
CN103021876B (zh) 一种高密度qfn封装器件的制造方法
CN102446775A (zh) 无载具的半导体封装件及其制造方法
CN107068577A (zh) 一种新型集成电路封装工艺
TWI830388B (zh) 電子封裝件之製法及其承載結構
CN206907754U (zh) 一种ic封装用载板
CN212695146U (zh) 芯片封装基板和芯片封装结构
CN109461663A (zh) 一种集成电路封装工艺
CN108598044A (zh) 塑封方法及采用该塑封方法制备的封装体
CN210722996U (zh) 一种无需焊线的半导体芯片封装结构
CN106653624B (zh) 一种稳固芯片的封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518125 No.9, Xinfa 2nd Road, Xinqiao community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Dinghua Xintai Technology Co.,Ltd.

Address before: 518125 New Bridge, Shajing Street, Baoan District, Shenzhen City, Guangdong Province, Third Row, Seventh Building, Xinqiao New Industrial Zone

Patentee before: ACCELERATED PRINTED CIRCUIT BOARD Co.,Ltd.