CN1551223A - 具有用于控制位线感测界限时间的存储装置 - Google Patents

具有用于控制位线感测界限时间的存储装置 Download PDF

Info

Publication number
CN1551223A
CN1551223A CNA2004100373520A CN200410037352A CN1551223A CN 1551223 A CN1551223 A CN 1551223A CN A2004100373520 A CNA2004100373520 A CN A2004100373520A CN 200410037352 A CN200410037352 A CN 200410037352A CN 1551223 A CN1551223 A CN 1551223A
Authority
CN
China
Prior art keywords
signal
boundary time
sensing
bit line
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100373520A
Other languages
English (en)
Other versions
CN100409362C (zh
Inventor
都昌镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1551223A publication Critical patent/CN1551223A/zh
Application granted granted Critical
Publication of CN100409362C publication Critical patent/CN100409362C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明提供了一种半导体存储装置，包括：一存储单元，连接在一位线及一字符线上；一数据加载单元，通过触发字符线将该存储单元的数据加载到该位线上；一放大单元，响应一感测放大器启动信号对该位线的加载数据进行放大；以及一触发单元，用于触发该感测放大器启动信号，使其具有正常模式中的感测界限时间，或具有测试模式中的已调整感测界限时间，其中通过已在测试模式输入一预设的输入信号的时序定出该已调整感测界限时间。

Description

具有用于控制位线感测界限时间的存储装置
技术领域
本发明涉及一种半导体存储装置，且更特别的是涉及一种具有用于控制位线感测界限时间的强化功能的半导体存储装置。
背景技术
一种诸如动态随机存储器(DRAM)之类的半导体存储装置具有一感测放大器，其可放大各位线之间很小的电位差以便从各单位单元读取数据或是更新各单位单元内所储存的数据。在放大各位线之间电位差的过程中，存在有感测界限时间亦即该感测放大器的设置时间直到在开始将数据供应到每一个位线上之后每一个位线上都供应有一预设电压电平为止。此中，该预设电压电平为一最小值以使该感测放大器能感测到各位线之间的电压差。
图1所示为一种位线感测放大器以及连接于该位线感测放大器上的电路。
如图所示，其中含有一存储单元100及一第一预充电单元110。该第一预充电单元110响应预充电控制信号BLEQ，对一位线对/BL和BL进行预充电，并使其等于预充电电压的电平VBLP。连接在该位线对/BL和BL上的放大单元120放大该位线对/BL和BL之间的电位差。
可通过一触发电压产生单元130产生一第一触发电压RTO及一第二触发电压SB。该触发电压产生单元130设置有：一第二预充电单元131；一P型金氧半导体(PMOS)晶体管132；以及一N型金氧半导体(NMOS)晶体管133。该第二预充电单元131响应预充电控制信号BLEQ，对第一触发电压RTO及一第二触发电压SB进行预充电，并使其等于预充电电压电平VBLP。该PMOS晶体管132响应第一启动信号RTOEN，将该第一触发电压RTO提高到VDD的电平上。该NMOS晶体管133响应第二启动信号SBEN，将该第二触发电压SB降到VSS的电平上。
图2所示为一种位线感测操作的时序图。
参照图1和图2，一个已触发RAS主动信号RASATV解除预充电控制信号BLEQ并通过解除该预充电控制信号BLEQ使第一预充电单元110呈停用。当该第一预充电单元110停用时，位线对/BL和BL是浮动的。于是，触发了存储单元100的字符线信号WL。在感测界限时间之后，该触发电压产生单元130及放大单元120响应已触发的第一启动信号RTOEN以及已触发的第二启动信号SBEN，开始动作。
图3为一种现有的同步DRAM的方块图。
如图所示，若输入了包括时钟信号CLK、地址信号ADD及控制信号CONTROL的外部信号，则可通过缓冲器/输入译码器310对该等信号CLK、ADD及CONTROL进行缓冲及译码，并由一RAS主动信号产生单元320产生一RAS主动信号RASATV。
之后，响应该RAS主动信号RASATV，字符线时序控制单元330产生用于控制字符线信号WL的第二控制信号ACT1，感测放大器时序控制单元360产生用于控制预充电控制信号BLEQ的第一控制信号ACT0，而延迟单元370产生用以控制第一启动信号RTOEN及第二启动信号SBEN的第三控制信号ACT2。
之后，响应第二控制信号ACT1，通过行译码器340为行地址信号ROWADD进行译码，并由该行译码器340产生存储单元数组350的字符线信号WL。响应该第一控制信号ACT0，感测放大器控制单元380产生预充电控制信号BLEQ。响应该第三控制信号ACT2，感测放大器控制单元380产生第一启动信号RTOEN及第二启动信号SBEN。
通常，现有的半导体存储装置具有一测试模式以延伸其感测界限时间，亦即能够延伸其感测界限时间以便在特定目的下对存储芯片进行测试。不过，一旦预设了已延伸的感测界限时间，则无法自由地改变该感测界限时间。
参照图3，若延迟单元370响应一测试模式信号TM_SAEN在测试模式中操作，可将该延迟单元370的延迟数值延伸为不同于正常数值的预设数值。
如上所述，由于将现有的半导体存储装置的感测界限时间设定在一特定数值上，故无法自由地改变该感测界限时间。因此，问题在于无法为特定测试模式达成特定请求的界限时间。例如，在这种用以筛选半导体存储装置缺陷的测试模式中，很难判定发生缺陷的地点。有一种缺陷的方法为将该感测界限时间延伸到测试模式所需要的特定数值。
发明内容
因此，本发明的一个目的在于提供一种用于控制位线感测界限时间的装置。
根据本发明的一方面，提供的一种半导体存储装置包括：一存储单元，与一位线及一字符线连接；一数据加载单元，通过触发字符线将该存储单元的数据加载到该位线上；一放大单元，通过一启动信号对该位线已加载的数据进行放大；以及一控制单元，用于控制该启动信号，以使该信号可在正常模式中于延迟了一设定的感测界限时间之后触发，或是在测试模式中于延迟了一受来自芯片外的输入信号控制的已调整感测界限时间之后触发。
附图说明
本发明的上述及其它目的、特性将会因为以下参照各附图对优选的实施例的详细说明而变得更明显。
图1所示为一位线感测放大器以及连接于该放大器上的电路；
图2所示为一位线感测操作的时序图；
图3所示为一现有的同步DRAM的方块图，其中显示的是产生用于感测放大器的触发信号的程序；
图4所示为一根据本发明的半导体存储装置的方块图；
图5为图4所示的控制单元的方块图；
图6A和6B所示为图5所示的时钟同步单元的电路原理图；
图7为图6所示的时钟同步时钟信号操作的时序图；
图8为图2所示的外部输入旗标信号产生单元的电路原理图；
图9为图8所示的外部输入旗标信号产生单元操作的时序图；
图10为图5所示的感测界限时间控制单元的电路原理图；
图11为图10所示的感测界限时间控制单元操作的时序图；
图12A、12B和12C为图5所示的感测界限时间控制单元的电路原理图；及
图13为根据本发明的半导体存储装置在测试模式下的操作的时序图。
具体实施方式
以下将参照各附图详细说明一根据本发明的半导体存储装置。
图4为一根据本发明的半导体存储装置的方块图；特别是，其中显示的是用于操作该半导体存储装置所需要的信号产生过程。
如图所示，该半导体存储装置包括：一存储单元数组350；一缓冲器/输入译码器310；一RAS信号产生器320；一字符线时序控制单元330；一行译码器340；一感测放大器时序控制单元360；一感测放大器控制单元380；一感测放大器单元390；以及一控制单元400。
该存储单元数组350连接于一位线及一字符线上。方块310，320，330，340，360及380用于通过使位线呈浮动并触发字符线将数据加载到位线上。受第一启动信号RTOEN及第二启动信号SBEN控制的感测放大器单元390放大该位线的数据。控制单元400在正常模式或在测试模式中触发该第一启动信号RTOEN及第二启动信号SBEN。
图5为该控制单元400的方块图。如图所示，该测试模式400包括：一时钟同步单元410；一外部输入旗标信号产生单元420；一感测界限时间控制单元430；以及一感测放大器控制单元440。
该时钟同步单元410可通过使外部输入信号EXT_IN与一时钟信号CLK同步，而产生一时钟同步信号SAE_CLK。该外部输入旗标信号产生单元420响应该时钟同步信号SAE_CLK、一测试模式信号TM_SAEN及一RAS闲置反相信号RASIDLEB，产生一外部输入旗标信号SAE_FLAG。此处，由该RAS信号产生器320产生RAS闲置反相信号RASIDLEB，以便控制该外部输入旗标信号产生单元420。
在测试模式中，响应测试模式信号TM_SAEN，该感测界限时间控制单元430对应于外部输入旗标信号SAE_FLAG产生第三控制信号ACT2。在正常模式中，响应测试模式信号TM_SAEN，该感测界限时间控制单元430对应于RAS主动信号RASATV产生第三控制信号ACT2。
图6A和6B所示为用于产生时钟同步信号SAE_CLK的时钟同步单元410的两个不同的实施例。
如图所示，可通过使外部输入信号EXT_IN与如图6A所示的时钟信号CLK同步，或是通过使若干个已译码的地址信号ADDRESS或已译码的控制信号CONTROL与如图6B所示的时钟信号CLK同步，而产生该时钟同步信号SAE_CLK。
参照图6A，该时钟同步单元410包括：一内部时钟产生单元412；及一时钟同步信号产生单元414。该时钟同步单元410由一时钟信号CLK产生一内部时钟信号CLK_PULSE。该时钟同步信号产生单元414可通过使外部输入信号EXT_IN与该内部时钟信号CLK_PULSE同步而产生一时钟同步信号SAE_CLK。
参照图6B，该时钟同步单元410包括：一内部时钟产生单元412；一时钟同步信号产生单元414；以及一输入单元416。该输入单元416通过混合该地址信号ADDRESS与控制信号CONTROL以产生一混合信号节点NODE 0。
图7为说明该存储装置操作的时序图，特别是通过一外部输入信号EXT_IN及一混合信号节点NODE 0触发的一时钟同步信号SAE_CLK的时序图。如图所示，在T4触发该时钟同步信号SAE_CLK。
图8为外部输入旗标信号产生单元420的电路。
图9为说明该存储装置在测试模式的操作的时序图。
参照图8和图9，该外部输入旗标信号产生单元420于在逻辑「高」(H)电平上触发测试模式信号TM_SAEN时，在已触发时钟同步信号SAE_CLK的时间点上产生用以闩锁RAS闲置反相信号RASIDLEB的外部输入旗标信号SAE_FLAGB。假如在逻辑「低」(L)电平上停用该RAS闲置反相信号RASIDLEB，则可在逻辑「高」电平上停用该信号SAE_FLAGB。
如图8所示的电路，其显示的是具有上述功能的解释用实施例。可以理解，可以各种实施例施行相同的功能。
参照图8，和存储装置的操作有关的RAS闲置反相信号RASIDLEB指的是一种通过混合来自每一个组合排的RAS主动信号RASATV的混合信号。该RAS闲置反相信号RASIDLEB在将用于存储装置的主动命令信号ACTIVE COMMAND输入到存储装置上时呈触发状态，并在输入预充电命令时呈停用状态。因此，该RAS闲置反相信号RASIDLEB在将主动命令信号ACTIVE COMMAND输入到存储装置上之后已触发该时钟同步信号SAE_CLK时，呈触发状态，然后通过一位线预充电命令信号BITLINE PRECHARGE COMMAND解除该外部输入旗标信号SAE_FLAGB。
图10所示为感测界限时间控制单元430的电路原理图。
图11为说明如第10图所示的感测界限时间控制单元操作的时序图。
参照图10和图11，该感测界限时间控制单元430包括：一选取单元432；及一延迟单元434。受测试模式信号TM_SAEN控制的选取单元432选取并送出该RAS主动信号RASATV及外部输入旗标信号SAE_FLAGB之一。该延迟单元434可通过延迟该选取单元432的输出信号而产生第三控制信号ACT2。
当在逻辑「高」电平上触发测试模式信号TM_SAEN时，则可于在逻辑「低」电平上触发该外部输入旗标信号SAE_FLAGB后的延迟时间点上，以逻辑「高」电平触发该第三控制信号ACT2。
因此，取决于一外部输入信号定出该第三控制信号ACT2。
参照图10，用于接收该RAS主动信号RASATV及外部输入旗标信号SAE_FLAGB的触发器432A在节点NODE B达成预充电命令时立即使节点NODE B呈停用状态。
同时能够在没有如图12A所示的外部输入旗标信号SAE_FLAGB下通过一外部输入旗标信号SAE_FLAGB决定该节点NODE B的数值。
图12B和图12C显示的是包括一延迟单元436及一选取单元438的感测界限时间控制单元430的两个不同实施例。
可在需要比正常感测界限时间更短的感测界限时间时，应用如图12B和图12C所示的电路。
图13为用于显示本发明的半导体存储装置在测试模式下的操作的时序图。
如图所示，可通过一主动命令信号ACTIVE COMMAND在逻辑「高」电平上触发一RAS主动信号RASATV及一RAS闲置反相信号RASIDLEB。
在那之后，响应该RAS主动信号RASATV，该字符线时序控制单元330产生第二控制信号ACT1，而该感测放大器时序控制单元360产生第一控制信号ACT0。
响应该第二控制信号ACT1，通过行译码器340行地址信号ROWADD进行译码，然后再触发所选出存储单元的字符线信号WL。
于感测放大器控制单元380内，响应该第一控制信号ACT0，解除预充电控制信号BLEQ并使位线呈浮动。
然后，可开始将一存储单元的数据加载到位线上。
假如在T3输入一外部输入信号(假设其地址为A0)或是一外部混合信号，则可透过时钟同步单元410及外部输入旗标信号产生单元420触发一外部输入旗标信号SAE_FLAGB。
在那之后，可于该感测界限时间控制单元430内通过该外部输入旗标信号SAE_FLAGB触发一第三控制信号ACT2。然后，再于该感测放大器控制单元440内通过该第三控制信号ACT2触发该第一启动信号RTOEN以及第二启动信号SBEN。
最后，可在一感测界限时间tSM0之后开始对一位线对/BL和BL进行放大。
假如在T4或T7输入该外部信号，则其感测界限时间将为tSM1或tSM2。
因此，根据本发明的半导体存储装置可自由地控制其感测界限时间。
在已针对各具体的实施例说明了本发明的同时，本领域普通技术人员可在不偏离本发明所附申请专利范围及精神下作各种改变和修正。

Claims (14)

1.一种半导体存储装置，包括：
一存储单元，其与一位线及一字符线连接；
一第一装置，用于通过触发该字符线将该存储单元的数据加载到该位线上；
一第二装置，用于响应一感测放大启动信号对该位线的加载数据进行放大；以及
一第三装置，用于触发该感测放大器启动信号，使其具有正常模式中的感测界限时间或是具有测试模式中的已调整感测界限时间；
其中，在测试模式中通过在输入一预设输入信号时的时序定出该已调整感测界限时间。
2.如权利要求1所述的半导体存储装置，其特征在于，该第三装置包括：
一时钟同步单元，其通过使该预设输入信号与一时钟信号同步而产生一时钟同步信号；
一外部输入旗标信号产生单元，其响应一来自时钟同步单元的输出信号、一测试模式信号及一芯片触发信号，产生一外部输入旗标信号；
一感测界限时间控制单元，其在正常模式中响应该芯片触发信号产生一感测界限时间控制信号，或是在测试模式中响应该外部输入旗标信号产生一已调整感测界限时间；以及
一感测放大器控制单元，其响应来自该感测界限时间控制单元的输出信号产生一感测放大器启动信号。
3.如权利要求2所述的半导体存储装置，其特征在于，该感测界限时间控制单元包括：
一延迟单元，其在正常模式中通过延迟该芯片触发信号以产生一感测界限时间控制信号，或是在测试模式中通过延迟该外部输入旗标信号或在没有延迟下通过缓冲该外部输入旗标信号以产生该已调整感测界限时间控制信号。
4.如权利要求1所述的半导体存储装置，其特征在于，该第二装置包括：
一放大单元，用于放大该位线信号；以及
一触发电压产生单元，用于响应该感测放大器启动信号产生一触发电压。
5.一种用于放大半导体存储装置的位线的方法，包括下列步骤：
通过使位线呈浮动并触发位线，将一存储单元的数据加载到位线上；
操作一正常模式，其中该半导体存储装置在经过一预设的感测界限时间之后开始放大该位线的数据；
操作一测试模式，其中该半导体存储装置在经过一已调整的感测界限时间之后放大该位线的数据；
其中，在测试模式中，通过在输入一预设输入信号时的时序定出该已调整感测界限时间。
6.如权利要求5所述的用于放大半导体存储装置的位线的方法，其特征在于，该测试模式操作步骤包括下列步骤：
产生一时钟同步信号，其在有预设输入信号输入时触发；
产生一旗标信号，在有芯片触发信号输入时其响应该时钟同步信号而触发并通过一位线预充电命令加以解除；
通过使该旗标信号延迟一预设时间以产生一控制信号；
产生一感测放大器启动信号，用于响应该控制信号产生一位线感测放大器用触发电压；以及
响应该感测放大器启动信号开始放大该位线的数据。
7.如权利要求5所述的用于放大半导体存储装置的位线的方法，其特征在于，该测试模式操作步骤包括下列步骤：
产生一时钟同步信号，其在有预设输入信号输入时触发；
产生一旗标信号，其在有芯片触发信号输入时响应该芯片触发信号触发，或是通过一位线预充电命令加以解除；
在没有延迟下通过缓冲该旗标信号以产生一控制信号；
产生一感测放大器启动信号，用于响应该控制信号产生一位线感测放大器用触发电压；以及
响应该感测放大器启动信号开始放大该位线的数据。
8.一种用于控制位线感测界限时间的感测界限时间控制装置，包括：
一时钟同步单元，其通过使由芯片外面输入的信号与一时钟同步而产生一时钟同步信号；
一外部输入旗标信号产生单元，其响应该时钟同步信号、一用于定出一芯片的触发区段的信号及一测试模式信号，产生一外部输入旗标信号；以及
一感测界限时间控制单元，其响应一测试模式信号，在测试模式中产生一对应于该外部输入旗标信号的控制信号，并在正常模式中产生一对应于该用于定出一组合排的触发区段的信号的控制信号。
9.如权利要求8所述的感测界限时间控制装置，其特征在于，该时钟同步单元包括：
一内部时钟产生单元，其由来自芯片外面的时钟产生一内部时钟；及
一时钟同步信号产生单元，其使由一芯片外面输入的信号与该内部时钟信号同步。
10.如权利要求8所述的感测界限时间控制装置，其特征在于，该时钟同步单元包括：
一内部时钟产生单元，其由来自芯片外面的时钟产生一内部时钟；
一输入单元，其通过混合来自芯片外面的信号以产生一混合信号；以及
一时钟同步信号产生单元，使该混合信号与该内部时钟信号同步。
11.如权利要求8所述的感测界限时间控制装置，其特征在于，该外部输入旗标信号产生单元通过在测试模式中触发该时钟同步信号的时间点上闩锁一芯片触发信号，以产生一外部输入旗标信号，然后再于该芯片触发信号呈停用时解除此外部输入旗标信号。
12.如权利要求8所述的感测界限时间控制装置，其特征在于，该感测界限时间控制单元包括：
一选取装置，用于响应一测试模式信号，选出关于该组合排的触发区段信号及该外部输入旗标信号两个信号的其中一个；以及
一延迟单元，其通过延迟所选出的信号以输出一控制信号。
13.如权利要求8所述的感测界限时间控制装置，其特征在于，该感测界限时间控制单元包括：
一延迟单元，其输出一信号以延迟和组合排的触发区段有关的信号并输出该信号；以及
一选取装置，用于选出该延迟单元的输出信号及该外部输入旗标信号两个信号的其中一个。
14.如权利要求8所述的感测界限时间控制装置，其特征在于，和一芯片的触发区段有关的信号以及和一组合排的触发区段有关的信号具有相同的时序。
CNB2004100373520A 2003-04-30 2004-04-27 存储装置、放大其位线的方法及感测界限时间控制装置 Expired - Fee Related CN100409362C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030027610A KR100550638B1 (ko) 2003-04-30 2003-04-30 비트라인 센싱마진시간의 조절을 위한 테스트모드를 갖는메모리장치
KR1020030027610 2003-04-30

Publications (2)

Publication Number Publication Date
CN1551223A true CN1551223A (zh) 2004-12-01
CN100409362C CN100409362C (zh) 2008-08-06

Family

ID=33308337

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100373520A Expired - Fee Related CN100409362C (zh) 2003-04-30 2004-04-27 存储装置、放大其位线的方法及感测界限时间控制装置

Country Status (6)

Country Link
US (1) US6980476B2 (zh)
JP (1) JP2004335078A (zh)
KR (1) KR100550638B1 (zh)
CN (1) CN100409362C (zh)
DE (1) DE10361692A1 (zh)
TW (1) TWI299168B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800962B2 (en) 2005-09-29 2010-09-21 Hynix Semiconductor Inc. Bit line control circuit for semiconductor memory device
CN1855293B (zh) * 2005-04-30 2010-10-06 海力士半导体有限公司 半导体存储器装置
CN101071625B (zh) * 2006-05-03 2010-10-13 旺宏电子股份有限公司 在高速低耗能存储器中用以防止噪声干扰的方法及系统
CN1963944B (zh) * 2006-11-13 2013-02-13 威盛电子股份有限公司 可实现双端口存储功能的存储装置与相关方法
CN101836260B (zh) * 2007-10-22 2013-05-29 飞思卡尔半导体公司 具有动态可调读取裕量的集成电路存储器及其方法
WO2023137855A1 (zh) * 2022-01-19 2023-07-27 长鑫存储技术有限公司 存储芯片的测试方法及设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761358B1 (ko) * 2004-06-03 2007-09-27 주식회사 하이닉스반도체 반도체 기억 소자 및 그의 내부 전압 조절 방법
US20060218455A1 (en) * 2005-03-23 2006-09-28 Silicon Design Solution, Inc. Integrated circuit margin stress test system
KR100682207B1 (ko) * 2005-06-23 2007-02-12 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 제어회로
KR100712528B1 (ko) * 2005-08-26 2007-04-27 삼성전자주식회사 센싱마진 가변회로 및 이를 구비하는 반도체 메모리 장치
DE102006019507B4 (de) * 2006-04-26 2008-02-28 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Testfunktion und Verfahren zum Testen eines integrierten Halbleiterspeichers
KR100802075B1 (ko) * 2006-08-31 2008-02-12 주식회사 하이닉스반도체 반도체 메모리 장치
US7793172B2 (en) * 2006-09-28 2010-09-07 Freescale Semiconductor, Inc. Controlled reliability in an integrated circuit
KR100955682B1 (ko) 2008-04-28 2010-05-03 주식회사 하이닉스반도체 센싱 지연회로 및 이를 이용한 반도체 메모리 장치
KR101895420B1 (ko) * 2012-05-25 2018-09-06 에스케이하이닉스 주식회사 센스 앰프 제어 회로 및 이를 포함하는 반도체 메모리 장치
KR20180106127A (ko) * 2017-03-17 2018-10-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 플래그 생성회로와 데이터 출력 방법
CN114649021B (zh) * 2022-03-14 2024-09-13 长鑫存储技术有限公司 一种裕度调整方法、裕度调整电路及存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138208B1 (ko) * 1994-12-08 1998-04-28 문정환 반도체 메모리 소자
JP3803463B2 (ja) 1997-07-23 2006-08-02 エルピーダメモリ株式会社 半導体記憶装置
KR100282707B1 (ko) 1997-12-29 2001-02-15 윤종용 멀티-비트 데이터를 저장하는 반도체 메모리 장치 (semiconductor memory device for storing a multi-bit data)
JPH11328972A (ja) * 1998-05-18 1999-11-30 Mitsubishi Electric Corp 半導体装置、その設計方法およびその検査方法
US6304486B1 (en) * 1999-12-20 2001-10-16 Fujitsu Limited Sensing time control device and method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855293B (zh) * 2005-04-30 2010-10-06 海力士半导体有限公司 半导体存储器装置
US7800962B2 (en) 2005-09-29 2010-09-21 Hynix Semiconductor Inc. Bit line control circuit for semiconductor memory device
CN101071625B (zh) * 2006-05-03 2010-10-13 旺宏电子股份有限公司 在高速低耗能存储器中用以防止噪声干扰的方法及系统
CN1963944B (zh) * 2006-11-13 2013-02-13 威盛电子股份有限公司 可实现双端口存储功能的存储装置与相关方法
CN101836260B (zh) * 2007-10-22 2013-05-29 飞思卡尔半导体公司 具有动态可调读取裕量的集成电路存储器及其方法
WO2023137855A1 (zh) * 2022-01-19 2023-07-27 长鑫存储技术有限公司 存储芯片的测试方法及设备

Also Published As

Publication number Publication date
KR100550638B1 (ko) 2006-02-10
US20040218438A1 (en) 2004-11-04
KR20040093789A (ko) 2004-11-09
TWI299168B (en) 2008-07-21
JP2004335078A (ja) 2004-11-25
TW200423148A (en) 2004-11-01
DE10361692A1 (de) 2004-11-18
CN100409362C (zh) 2008-08-06
US6980476B2 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
CN1551223A (zh) 具有用于控制位线感测界限时间的存储装置
CN1855293A (zh) 半导体存储器装置
JP4261515B2 (ja) 半導体メモリのバーンイン試験方法
CN1734669A (zh) 半导体存储器件及其阵列内部电源电压产生方法
TW200535842A (en) Refresh control circuit and method for multi-bank structure dram
CN1685441A (zh) 半导体存储装置
US7900101B2 (en) Semiconductor memory device parallel bit test circuits
CN1881468A (zh) 掉电模式期间保持数据的存储设备及其操作方法
CN1448953A (zh) 半导体存储器中的自动预充电控制电路及其方法
KR100232336B1 (ko) 반도체 기억장치
US7184342B2 (en) Semiconductor memory device having enhanced sense amplifier
JP3831309B2 (ja) 同期型半導体記憶装置及びその動作方法
US6795372B2 (en) Bit line sense amplifier driving control circuits and methods for synchronous drams that selectively supply and suspend supply of operating voltages
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US20060209610A1 (en) Semiconductor memory and method for analyzing failure of semiconductor memory
CN1303101A (zh) 有测试模式判断电路的半导体存储器
US6324111B1 (en) Semiconductor memory
US7336558B2 (en) Semiconductor memory device with reduced number of pads
US6667919B1 (en) Semiconductor memory device and test method thereof using row compression test mode
JP2004071119A (ja) 半導体記憶装置
US20040136250A1 (en) Semiconductor memory device with improved precharge timing
CN1866398A (zh) 半导体器件及其测试方法
CN1941190A (zh) 半导体存储器装置的位线控制电路
CN1822215A (zh) 具有读出放大器的估计特性的匹配的集成半导体存储器
US20070070785A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20160427