CN1534733A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1534733A
CN1534733A CNA2004100296435A CN200410029643A CN1534733A CN 1534733 A CN1534733 A CN 1534733A CN A2004100296435 A CNA2004100296435 A CN A2004100296435A CN 200410029643 A CN200410029643 A CN 200410029643A CN 1534733 A CN1534733 A CN 1534733A
Authority
CN
China
Prior art keywords
dielectric film
film
semiconductor device
dielectric
lacks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100296435A
Other languages
English (en)
Other versions
CN1309025C (zh
Inventor
莲沼正彦
次
旗崎晃次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1534733A publication Critical patent/CN1534733A/zh
Application granted granted Critical
Publication of CN1309025C publication Critical patent/CN1309025C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

公开了一种半导体器件，包括：半导体衬底；至少一层第一绝缘膜，形成在半导体衬底上并具有3.8或更低的相对介电常数，至少在半导体衬底的四个角附近，第一绝缘膜的整个层被沿四个角延伸的缺少部分分开；以及第二绝缘膜，覆盖半导体衬底的中心侧的缺少部分中第一绝缘膜的整个层的侧面，并具有超过3.8的相对介电常数。

Description

半导体器件
发明的交叉参考
本申请基于2003年3月27日申请的在先日本专利申请No.2003-88908，并要求其优先权；它的整个内容这里作为参考引入。
技术领域
本发明涉及半导体器件，特别涉及具有相对介电常数为3.8或更低的绝缘膜的半导体器件。
背景技术
对于具有层间绝缘膜并且密封了层间绝缘膜的侧面即半导体芯片的外周边以提高可靠性的半导体器件(半导体芯片)的结构，在下面的专利文件1中公开了一个例子。在该例子中，由与布线相同的材料制成的导体用做密封部件。在它的制造工艺中，密封部件形成在层间绝缘膜的侧面上，此后，将半导体晶片切割成半导体芯片。
[专利文件1]
日本专利特许公开No.2000-277465
为了进一步提高半导体器件的运行速度，近些年来已提出减小布线电阻、降低层间绝缘膜的介电常数等。具体地，用铜(Cu)代替铝(Al)作为布线的材料。对于层间绝缘膜，现已提出采用如掺杂有氟的SiO2膜或含有有机成分的SiO2膜的低介电常数绝缘膜(低k膜)代替采用单纯的SiO2膜。
例如通过减小材料密度、去除材料中的极化性质等得到低介电常数绝缘膜。例如通过使材料多孔实现减小材料密度，但是这种低介电常数绝缘膜的机械物理值低，例如杨氏模量和硬度低。这意味着低介电常数绝缘膜通常它的材料自身的机械强度低。
一些低介电常数绝缘膜采用极性低的膜结构，以便降低膜中的相对介电常数。这种结构降低了其中层叠有多个低介电常数绝缘膜或者层叠有低介电常数绝缘膜和不同膜的层叠膜界面上的粘接强度。
低介电常数绝缘膜本身的低机械强度和包括低介电常数绝缘膜的层叠膜界面上的低粘接强度有可能是在随后的工艺中产生问题的因素。由此，有可能损害了半导体器件的可靠性。应该注意前述专利文件1没有指出针对层间绝缘膜的低机械强度和界面上的低粘接强度采取的任何措施。
发明内容
根据本发明一个方面的半导体器件包括：半导体衬底；至少一层第一绝缘膜，形成在半导体衬底上并具有3.8或更低的相对介电常数，至少在半导体衬底的四个角附近，第一绝缘膜的整个层被沿四个角延伸的缺少(lacking)部分分开；以及第二绝缘膜，覆盖半导体衬底的中心侧的缺少部分中的第一绝缘膜的整个层的侧面，并具有超过3.8的相对介电常数。
根据本发明另一个方面的半导体器件包括：半导体衬底；至少一层第一绝缘膜，形成在半导体衬底上并具有3.8或更低的相对介电常数，至少在半导体芯片的四个角附近，第一绝缘膜的整个层被沿四个角延伸的缺少部分分开；以及第二绝缘膜，形成在缺少部分中和第一绝缘膜上并具有超过3.8的相对介电常数。
附图说明
图1A和1B示出了根据本发明一个实施例的半导体器件的结构的示意图。
图2A、图2B以及图2C示出了图1A和图1B中所示的半导体器件的制造工艺。
图3A和3B示出了图1A和图1B中所示的半导体器件在图2C之后的制造工艺。
图4示出了图1A和图1B中所示的半导体器件在图3B之后的制造工艺。
图5示出了根据本发明的另一个实施例的半导体器件的俯视图。
图6A和图6B示意性地示出了根据本发明的另一个实施例的半导体器件的结构的示意图。
图7示意性地示出了切割半导体晶片的工艺参考图。
具体实施方式
在根据本发明的一个方面的半导体器件中，至少在半导体衬底的四个角附近，低介电常数绝缘膜，即具有3.8或更低相对介电常数的绝缘膜被沿四个角延伸的缺少部分分开。此外，在半导体衬底的中心侧缺少部分中绝缘膜的侧面被具有超过3.8的相对介电常数的第二绝缘膜覆盖。
采用这种结构，由于这种分离，切片时切割引起的低介电常数绝缘膜的剥离和断裂没有扩散到半导体器件的中心侧。而且，半导体衬底中心侧缺少部分中的绝缘膜的侧面用具有超过3.8的相对介电常数的第二绝缘膜覆盖，由此如抗潮湿性的耐环境性增强并且机械强度也提高了。因此，提供了具有耐绝缘膜剥离和断裂并且可靠性提高的半导体器件。
在根据本发明的另一个方面的半导体器件中，具有超过3.8的相对介电常数的第二绝缘膜形成在缺少部分中和第一绝缘膜上。因此，可以得到相同的效果。
顺便提及，对于具有3.8或更小相对介电常数的低介电常数绝缘膜，可以使用掺杂氟的SiO2膜(SiOF膜：k＝3.4到3.7)、有机硅石膜(k＝2.5到3.0)、MSQ膜(甲基倍半硅氧烷膜：k＝2.7到3.0，在多孔状态下，k＝2.0到2.5)，HSQ膜(氢化倍半硅氧烷膜：k＝3.5到3.8，在多孔状态下，k2.2)，PAE膜(聚芳基醚膜：k＝2.7到2.9，在多孔状态下，k＝2.0到2.2)、PTFE膜(聚四氟乙烯：k＝2.1)等。顺便提及，例如掺杂氟的SiO2膜的杨氏模量约为40GPa，为较小值。对于相对介电常数超过3.8的第二绝缘膜，可以选自SiO2、SiN、SiC、SiCN等中的一种合适材料。
这里，例如通过RIE(反应离子蚀刻)工艺形成绝缘膜的缺少部分，但是同样在该处可以使用沟槽形成法，例如激光烧蚀工艺，通过该工艺既不会在绝缘膜自身上也不会在它的界面上形成将成为剥离的起始点的或大或小的裂缝。在RIE工艺中，可以使用光滑工艺，由于通过热回流作用将侧面制得光滑，而利用烧蚀效应的激光烧蚀工艺具有防止绝缘膜中裂缝的优点以及使界面强度增加的优点。
现已提出多种技术用来切割基板上包括绝缘层的部分，即其上形成有多个布线层的部分，但是在典型的方法中，采用金刚石刀片的常规或改进的机械切割至少用于最终切割Si或类似衬底。在以上根据本发明的一个方面介绍的半导体器件中，同样可以保护半导体器件不会受到在使用金刚石刀片仅切割如Si的衬底的技术中发生的机械损伤。
本发明的发明人现已发现使用相对介电常数为3.8或更小的低k膜作为形成在半导体衬底上的绝缘膜(层间绝缘膜)在封装半导体芯片的工艺中产生膜剥离和膜断裂，造成严重的问题。膜剥离和膜断裂的主要原因在于当进行切割以制成小片的半导体芯片时，许多剥离起始点形成在半导体芯片的端面上。
更具体地，主要原因在于用金刚石刀片切割自身是压碎(crushing)工艺，因此，切割面上的绝缘膜的界面或绝缘膜自身经受了大的破裂损伤，由此产生了许多剥离起始点。特别是在形成了多层布线的结构中，即包括布线的绝缘层形成为多层的结构中，这种破裂损伤发生得更频繁。
以上根据本发明的一个方面介绍的半导体器件消除了在封装工艺中应力集中的程度很高的半导体衬底的四个角附近中上述损伤造成的影响，由此制成了基本上没有剥离起始点的绝缘膜。
参考图7介绍断裂损伤的一个例子。图7为示意性地示出了用金刚石刀片切割半导体晶片的工艺的参考图。如图7所示，当切割其上形成有具有多层布线的多个半导体器件的半导体晶片51时，含有金刚石的刀片52同样切割了包括形成在半导体衬底上的多层布线的绝缘膜。这里，如果绝缘膜为低k膜，那么如图7所示，在绝缘膜中观察到了微小的剥离53。此后，当在封装工艺中进行树脂密封时，由于产生的热应力剥离扩展，当随后进一步进行TCT(温度循环试验)时，就绝缘膜的剥离而言，相当数量的半导体芯片变得缺损。
顺便提及，为了克服这种缺陷的发生，认为通过界面处理技术并且在RIE工艺时优化各工艺提高了低介电常数绝缘膜的膜强度和包括低介电常数绝缘膜的层叠膜的界面上的粘接强度至少具有一定程度的好处。同样认为控制用于切割的磨料粒的粒径，由此减小了断裂损伤并在每个半导体芯片的周边附近设置了金属保护环，从而防止了其内剥离的继续至少具有一定程度的好处。
本发明的发明人还发现由于低k膜的透湿性很好，因此湿气和工艺气体会从它的切割面和剥离面进入腐蚀阻挡金属和Cu布线，由此需要提高耐环境性。为此，通过金属保护环可以阻挡如湿气的环境因素的渗透。然而，由于该保护环材料自身耐腐蚀性差，本发明人得出就长期的维护可靠性而言，需要进一步提高阻挡能力的措施的结论。
此外，近些年来将利用激光烧蚀的技术实际用做切割工艺。然而，即使利用该方法时，处理绝缘层之后，仍使用金刚石刀片切割如Si的半导体衬底，因此本发明人得出压碎片会损伤露出的低k膜，其会变成剥离起始点的结论。
作为一种形式，第一绝缘膜中的缺少部分可以形成在半导体衬底的整个周边附近。缺少部分形成为环形，由此进一步减少了在第一绝缘膜中发生的损伤。
对于半导体器件中的另一种形式，第二绝缘膜可以覆盖缺少部分中同时位于半导体衬底的外周边的第一绝缘膜的整个层的侧面。在半导体衬底的外周边上的缺少部分中形成的第二绝缘膜用做阻挡层，阻挡剥离进入芯片内，由此进一步提高了阻止膜剥离和膜破裂的能力。
为再一种形式的半导体器件进一步包括形成在缺少部分中第二绝缘膜上的导体膜。该结构为第二绝缘膜不是最外部膜(称做钝化膜)的一个例子。
为又一种形式的半导体器件还包括形成在导体膜上并具有超过3.8的相对介电常数的第三绝缘膜。第三绝缘膜例如为钝化膜。第三绝缘膜可以由多层构成。
在另一种形式的半导体器件中，第二绝缘膜还覆盖第一绝缘膜的顶面，该半导体器件进一步包括穿过第一绝缘膜顶面上的第二绝缘膜的导体图形。例如，采用第二绝缘膜作为层间绝缘膜，布线形成在第二绝缘膜中。第二绝缘膜可以由多层构成。
为另一种形式的半导体器件还包括埋置在第一绝缘膜中的导体图形。例如，采用第一绝缘膜作为层间绝缘膜，布线形成在第一绝缘膜中。
作为又一种形式，导体图形可以含有铜。铜实现了形成例如低阻布线。
作为再一种形式，第一绝缘膜可以由多个层构成。多个层例如实现了多层布线。
作为另一种形式，第一绝缘膜中的缺少部分具有0.5μm或更大的宽度。该宽度落入实验得到的优选范围内。
作为再一种形式，形成在半导体衬底外周边上的第一绝缘膜具有距离缺少部分0.5μm或更大的宽度。以上同样适用于该宽度。
作为又一种形式，第一绝缘膜中的缺少部分的一个边具有1mm或更长的长度。以上同样适用于该长度。
基于以上，下面参考附图介绍本发明的各实施例。图1A和1B示意性地示出了根据本发明一个实施例的半导体器件的结构。图1A为俯视图，图1B为沿图1A中的A-Aa线截取的剖面图。这里显示的半导体器件为称做裸芯片的状态。根据需要该芯片以后将被封装和安装。
如图1A所示，该半导体器件在半导体芯片10的四个角附近具有沿四个角延伸的L形凹槽11a，11b，11c，11d。这里，L形的一个边长定义为L。凹槽11a，11b，11c，11d附近的截面具有图1B所示的结构。具体地，层间绝缘膜21形成在半导体衬底20上的基本整个表面上，由例如铜的金属制成的下布线21a的图形埋置在层间绝缘膜21中。层间绝缘膜21不是所谓的低k膜，而是具有超过3.8的相对介电常数(下文中，具有超过3.8相对介电常数的层间绝缘膜也称做“普通的层间绝缘膜”)。
在层间绝缘膜21的上面，层间绝缘膜22，23，24作为第一绝缘膜依次层叠，这些层间绝缘膜22，23，24被缺少部分分开，缺少部分沿半导体芯片10的四个角附近提供并穿过这些层间绝缘膜22，23，24。缺少部分之外的区域分别为层间绝缘膜的牺牲部分22A，23A，24A。应该注意当如图7所示切割半导体晶片时，图1B中的牺牲部分22A，23A，24A的外侧面对应于切割面。这里，每个缺少部分的宽度定义为WA，每个牺牲部分22A，23A，24A的宽度定义为WB。缺少部分之外的内表面上的区域用做所谓的有源区，如晶体管(未示出)的元件形成在衬底20上。
层间绝缘膜22，23，24和牺牲部分22A，23A，24A为低k膜，它们具有对应数字(参考数字和符号)，是通过同步的工艺形成的。相对介电常数例如为2.7，并且使用具有例如5GPa的低杨氏模量的多孔膜。
由如铜的金属制成的布线22a，23a，24a的图形分别埋置在层间绝缘膜22，23，24中。这些布线22a，23a，24a构成了多层布线。虽然也存在将各层中的布线相互电连接的结构(层间连接)，但是没有示出(在以后介绍的附图中说明)。顺便提及，由与布线22a，23a，24a相同材料制成的导体部分也形成在牺牲部分22A，23A，24A中，但是它们例如形成为制造工艺中用于掩模对准的虚拟图形以及用于切割TEG(测试单元组)的图形。
上层间绝缘膜25作为第二绝缘膜形成在层间绝缘膜22，23，24和牺牲部分22A，23A，24A的上面、缺少部分的底面以及缺少部分中层间绝缘膜22，23，24和牺牲部分22A，23A，24A的侧面上。层间绝缘膜25为普通的层间绝缘膜。由例如铜或铝的金属制成的上布线25a的图形埋置在层间绝缘膜25中。此外，金属膜27层叠在缺少部分中的层间绝缘膜25的侧面和底面上。当形成布线25a的同时形成该金属膜27。此外，钝化膜26形成在除未示出的焊盘部分之外的最上层的整个表面上，源自提供在层间绝缘膜22，23，24中的缺少部分凹槽11b等形成在沿半导体芯片的四个角附近的该钝化膜26的表面上。
采用这种结构，即具有提供在低k层间绝缘膜22，23，24的缺少部分(切割线面上)之外的牺牲部分22A，23A，24A的结构，可以保护低k层间绝缘膜22，23，24不会受到切割时的压碎片引起的机械损伤。而且，由切割线上的裂缝开始的牺牲部分22A，23A，24A的膜剥离受到缺少部分的阻挡，由此即使发生了牺牲部分22A，23A，24A的膜剥离，也可以防止牺牲部分22A，23A，24A的膜剥离继续进入半导体芯片10内。
而且，中心侧半导体衬底20上缺少部分中的层间绝缘膜22，23，24的侧面由相对介电常数超过3.8的层间绝缘膜25覆盖。该结构不仅提高了如抗潮湿性的耐环境性并且也增强了机械强度。此外，具有超过3.8的相对介电常数的层间绝缘膜25还覆盖了缺少部分侧面上牺牲部分22A，23A，24A的侧面，由此作为阻挡层，阻挡在牺牲部分22A，23A，24A中发生的剥离进入内部区域，增强了耐剥离和膜破裂能力。此外，金属膜27和钝化膜26层叠在缺少部分中具有超过3.8的相对介电常数的层间绝缘膜25上。因此，这些膜用做所谓的保护环，提高了耐环境性并且耐剥离、膜破裂等能力更突出。
在本实施例中，仅沿半导体芯片10的四个角附近的部分提供缺少部分。这是由于当进行封装工艺时并且封装用做半导体器件时，这些部分为由于结构特性产生大应力的部分。换句话说，就产生的应力引起的层间绝缘膜22，23，24的剥离和破裂而言，这些部分特别重要。顺便提及，在这里示出的例子中，形成了具有布线的三层低k层间绝缘膜(层间绝缘膜22，23，24)，但是可以类似的方式进一步增加层数。此外，可以省略低k层间绝缘膜下面具有超过3.8的相对介电常数的层间绝缘膜(普通的层间绝缘膜21)。
下面参考图2A到图4介绍图1A和1B中所示的半导体器件的制造方法。图2A到图4示出了图1A和1B中所示的半导体器件的制造工艺。在这些图中，相同的参考数字和符号用于表示与图1A和1B中所示部分相同或相应的部分。
首先，形成图2A所示的结构。具体地，层间绝缘膜21，22，23，24和这些层间绝缘膜21，22，23，24中的布线21a，22a，23a，24a层叠在有源区31上、对准标记排列区32上以及还没有切割的半导体衬底20的未示出的切割线。对准标记排列区32为其中形成有例如用于掩模对准的虚拟图形(对准标记)的区域。用于形成缺少部分的区域提供在有源区31和对准标记排列区32之间。
更具体地，如晶体管的元件通过已知的方法形成在衬底20上的有源区31上，此后，普通的层间绝缘膜21和下布线21a形成在衬底20上。此外，依次形成低k的层间绝缘膜22，23，24和布线22a，23a，24a。这里使用的层间绝缘膜22，23，24为具有2.7相对介电常数、5GPa的杨氏模量以及40ppm/℃的线性膨胀系数的膜。
图2B示出了相对更具体的层间绝缘膜22(包括布线22a)的结构。形成层间绝缘膜22，在层间绝缘膜22上，形成由SiO2或类似d-TEOS(d-原硅酸四乙酯玻璃)制成的帽盖膜22c。此后，光刻技术和RIE方法应用到层间绝缘膜22和帽盖膜22c形成过孔和沟槽。接触(层间互连)22b形成在过孔中并且布线22a形成在沟槽中。
形成过孔和沟槽之后，在包括过孔内壁和沟槽内壁的整个表面上通过PVD(物理汽相淀积)法依次形成例如钽(Ta)制成的阻挡导体部分22ab，22bb以及Cu籽晶层。然后，通过电解电镀形成铜(Cu)膜用铜填充过孔和沟槽，由此形成过孔的体部分22ba和布线体部分22aa。
随后，对形成的铜膜进行需要的热处理(退火)，此后，通过CMP(化学机械抛光)法除去帽盖膜22c上的过量铜膜和阻挡导体膜。此外，进行清洁工艺，在整个表面上形成例如50nm的SiCN或类似物制成的顶部阻挡膜22d。顶部阻挡膜22d为绝缘膜，并且当过孔形成在上层间绝缘膜23中时，在需要连接到设置在上面的接触的位置处除去顶部阻挡膜22d。应该注意在除图2B之外的其它附图中省略了连接到各布线22a等的接触。
以和上面介绍的布线22a和接触22b相同的方式形成其它层间绝缘膜21，23，24的布线21a，23a，24a。然而，这些膜之中的层间绝缘膜21为普通层间绝缘膜，在该层中是否存在帽盖膜不必与以上介绍的相同。由此，从下层开始依次进行层间绝缘膜21，22，23，24的形成工艺并且在形成各层间绝缘膜21，22，23，24时依次形成布线21a，22a，23a，24a。顺便提及，在这里显示的工艺中，通过称做Cu镶嵌技术形成图2B所示的双镶嵌结构，但可以形成单镶嵌结构。此外，布线材料可以是Al、Ag或类似物，可以通过光刻技术和RIE方法构图布线。
接下来，如图2C所示，通过光刻技术和RIE方法，在比对准标记排列区32设置得更靠内的部分中在半导体芯片的四个角部附近，形成具有例如0.5μm宽度WA的缺少部分，直到缺少部分到达设置在低k层间绝缘膜21，22，23，24下面的层间绝缘膜21。通过这些工艺，牺牲部分22A，23A，24A以分开的方式形成在缺少部分之外。这里，顺便提及，缺少部分可以形成得同样穿过层间绝缘膜21。此外，可以进行激光烧蚀工艺代替以上所述RIE方法。
接下来，如图3A所示，具有最上层布线的层间绝缘膜25由d-TEOS(具有约4.2的相对介电常数)形成。该层间绝缘膜25同样覆盖以上提到的缺少部分的底面和侧面。然后，具有与布线22a相同结构的布线25a形成在层间绝缘膜25中。此时，由铜制成的金属膜27形成在设置于缺少部分中的层间绝缘膜25的侧面和底面上。而且，如图3B所示，例如通过等离子体CVD(化学汽相淀积)在整个表面上形成由SiN或类似物制成的钝化膜26。
随后，如图4所示，用切割刀片39切割半导体晶片，以使牺牲部分22A，23A，24A具有例如0.5μm的宽度WB。通过该工艺，可以得到图1A和1B所示的半导体器件。
接下来，参考图5介绍与图1A和1B所示实施例不同的实施例。图5示出了根据本发明另一实施例的半导体器件的俯视图。在根据本实施例的半导体器件中，环形(圆周)凹槽11提供在图中所示的半导体芯片10A的外周边附近，代替L形凹槽11a，11b，11c，11d。图5中的A-Aa剖面结构与图1B中显示的相同。
在本实施例中，在低k层间绝缘膜22，23，24中四个角处的L形缺少部分连接形成沿半导体芯片10A的外周边延伸的环形缺少部分。因此，不仅在四个角部附近而且在其它位置中可以容易地防止层间绝缘膜22，23，24的剥离和破裂。因此，可以进一步提高耐产生的应力引起的层间绝缘膜22，23，24的剥离和破裂的能力。
顺便提及，在图1A、图1B以及图5中所示的实施例中，半导体芯片的四个角附近的层间绝缘膜22，23，24的缺少部分为L形，但是可以在光刻工艺允许的范围内进行适当的修改。也可以采用其它的形状只要至少沿半导体芯片的四个角的部分用做缺少部分，以便可以阻挡膜剥离的继续。备选地，缺少部分的多个线可以从半导体芯片的外周边或四个角部向半导体衬底的中心侧排列。而且，通过与用于布线21，22a，23a，24a，25a(125a)同样的同步工艺，所谓的保护环也可以单独地提供在缺少部分内与半导体衬底的中心面相对。
接下来，参考图6A和图6B介绍与图1A、图1B和图5所示实施例不同的实施例。图6A和图6B示意性地示出了根据本发明另一实施例的半导体器件的结构。图6A为俯视图，图6B为沿图6A中的线B-Ba截取的剖面图。在图6A和图6B中，与以前介绍的部分相同或相应的部分用相同的参考数字和符号表示，这里省略介绍。
在本实施例中，沿半导体芯片40的四个角附近延伸的L形凹槽41a，41b，41c，41d存在于它的四个角附近。凹槽41a，41b，41c，41d附近的剖面具有图6B所示的结构。更具体地，该结构与图1A和图1B所示的实施例中的半导体器件的不同之处在于缺少部分不仅穿过低k的层间绝缘膜22，23，24，而且穿过设置在其上的普通层间绝缘膜125。布线125埋置在层间绝缘膜125中。包括接触的布线125a的结构与以上介绍的相同(布线22a)。
在这种半导体芯片40中，牺牲部分125A形成在缺少部分之外而在普通层间绝缘膜125中。此外，由SiN或类似物制成的钝化膜126形成为包括缺少部分的侧面和底面的整个表面上的第二绝缘膜。
下面介绍这种结构的制造工艺。首先，淀积层间绝缘膜125并随后由图2A所示的状态形成布线125。然后，在该层叠状态中，通过光刻技术和RIE方法形成缺少部分。然后，钝化膜126形成在包括缺少部分的侧面和底面的整个表面上，由此得到附图中所示的结构。可以进行激光烧蚀工艺代替RIE方法。
同样在本实施例中，低k绝缘膜22，23，24的牺牲部分22A，23A，24A提供在缺少部分(切割线面)之外，由此可以保护低k层间绝缘膜22，23，24不会受到切割时的压碎片引起的机械损伤。此外，由切割线上产生的裂缝开始的牺牲部分22A，23A，24A的膜剥离被缺少部分阻挡，由此，即使发生了牺牲部分22A，23A，24A的膜剥离，也可以防止牺牲部分22A，23A，24A的膜剥离继续进入半导体芯片40内。
而且，半导体衬底20中心面上缺少部分中的层间绝缘膜22，23，24的侧面由相对介电常数超过3.8的钝化膜126覆盖，由此不仅提高了如抗潮湿性的耐环境性并且也增强了机械强度。此外，钝化膜126还覆盖了缺少部分侧面上牺牲部分22A，23A，24A，125A的侧面，由此作为阻挡层，阻挡在牺牲部分22A，23A，24A，125A中发生的剥离进入内部区域，增强了耐剥离和膜破裂能力。
下面解释对以上介绍的实施例中的半导体器件进行的试验结果。制备以下四种测试样品：图1A和图1B中所示实施例的半导体器件(测试样品1)，其中通过使用RIE方法的工艺形成缺少部分；图6A和6B中所示实施例的半导体器件(测试样品2)，其中通过使用RIE方法的工艺形成缺少部分；图1A和图1B中所示实施例的半导体器件(测试样品3)，其中通过使用激光烧蚀的工艺形成缺少部分；图6A和6B中所示实施例的半导体器件(测试样品4)，其中通过使用激光烧蚀的工艺形成缺少部分。
以和封装工艺中类似的方式将切割后得到的半导体芯片10，40用粘接树脂固定在各陶瓷基板上。然后，通过引线键合将每个半导体芯片10，40电连接到封装面上的布线板，此后，用模制树脂密封半导体芯片10，40。将这些样品1，2，3，4(分别对应于以上提到的测试样品1，2，3，4)的每一个制备50个。
对每个样品进行1000次125℃的高温和-65℃的低温的TCT。在这些试验中，每100次取出样品并测量它们的电特性以检查它们的耐固性。结果，在以上介绍的进行了1000次循环试验的四种样品中没有发现缺陷。
将已进行了TCT的样品中的模制树脂除去，并用超声显微镜观察半导体芯片10，40。在任何一个半导体芯片10，40中都没有观察到层间绝缘膜22，23，24剥离。而且，切割半导体芯片10，40露出它的截面，用SEM(扫描电子显微镜)观察截面。在牺牲部分22A，23A，24A中辨认出从切割端面开始的剥离，但是发现由切割端部产生的剥离被缺少部分终止。
接下来，作为比较例1，使用与上面介绍的各实施例相同的多层布线形成工艺制成但是没有提供缺少部分的结构，用金刚石刀片切割结构以得到半导体芯片。以上面介绍的方式密封各芯片以用做样品，以相同的方式对它们进行TCT。
此时，在已用模制树脂密封但还没有进行TCT的样品的20％中已发生了连续性缺陷。而且，当对此时可靠的剩余样品进行100次TCT时，所有(100％)的样品都产生连续性缺陷。当100次TCT之后分解并检查样品时，证实每个芯片的四个角部的层间绝缘膜剥离并且从用金刚石刀片切割的端部继续剥离。此外，当切割每个芯片并观察它的截面时，剥离的界面为低k膜和顶部阻挡膜之间的界面。
接下来，作为比较例2，3，制备以下结构：除了将缺少部分的深度设置为层间绝缘膜22(最下层低k膜)未被穿透之外，以与图1A和图1B所示的实施例相同的工艺制成结构；除了将缺少部分的深度设置为层间绝缘膜23(中间层的低k膜)未被穿透之外，以与图1A和图1B所示的实施例相同的工艺制成结构。用金刚石刀片切割结构以得到半导体芯片。然后，以上面介绍的方式密封半导体芯片以用做样品，对这些样品进行相同的TCT。
同样在这种情况中，与对比例1类似，对已用模制树脂密封但没有还进行TCT的样品进行连续性试验，在20％的样品中辨认出了缺陷。100次TCT之后，在100％的样品中发生了连续性缺陷。显然，为了防止低k的层间绝缘膜剥离，需要在芯片上比切割端更靠内侧上形成缺少部分，并且还需要设置缺少部分的深度，以使缺少部分穿过低k的层间绝缘膜的所有层。
下面讨论为了研究缺少部分的宽度WA的希望值进行的试验结果。在样品2中，半导体芯片40中的缺少部分的宽度WA设置为0.2μm、0.5μm、1μm、2μm以及5μm(应该注意牺牲部分的宽度为0.5μm)，由此制备了5种样品。在以上提到的温度循环条件下对5种样品进行TCT的结果显示即使1000次循环试验之后没有任何缺陷。
而且，以在保持100％的H2O环境的条件下在100℃时进行抗潮湿性试验作为加速试验的结果，进行500小时试验之后在5％的WA＝0.2μm的样品中发生了连续性缺陷。当切割半导体芯片40露出它的截面并且检查该缺陷时，证实钝化膜126没有到达底部，在低k层间绝缘膜22，23，24的布线22a，23a，24a中发生了腐蚀。因此，显然由于不充分的钝化覆盖造成了该缺陷。
以上介绍可以得出结论：虽然对于层间绝缘膜的剥离，没有看出与缺少部分的宽度WA的关系，但是就耐腐蚀性而言，宽度WA需要设置为0.5μm或更多。
接下来，讨论为了研究牺牲部分的宽度WB的希望值进行的试验的结果。在样品1中，将半导体芯片10中的牺牲部分的宽度WB设置为0.2μm、0.3μm、0.5μm、1μm、2μm以及5μm(应该注意缺少部分的宽度为0.5μm)，由此制备了6种样品。在以上提到的温度循环条件下对6种样品进行TCT的结果显示1000次循环试验之后WB＝0.2μm和0.3μm的两种样品的每一种中有2％发生了缺陷。另一方面，具有WB＝0.5μm或更多的牺牲部分的任何一种样品中没有发生缺陷。
以上结果得到牺牲部分的宽度WB需要设置为0.5μm或更多的结论。顺便提及，为了参考，对具有与样品2相同的结构但是具有WB＝0的牺牲部分的样品进行相同的试验，1000次循环试验之后2％的样品发生了缺陷，因此需要牺牲部分。此时，分析缺陷的结果，发现发生剥离是由于由切割产生的压碎部分直接机械损伤了覆盖层间绝缘膜22，23，24的侧面的钝化膜126。
此外，下面讨论为了研究缺少部分的一侧的长度的希望值(对应于缺少层间绝缘膜得到的凹槽一边的长度L)进行的试验结果。制备由与样品1，2，3，4相同的工艺但是层间绝缘膜22，23，24的缺少部分的一边长度设置为1mm的样品。在以上提到的温度循环条件下对这些样品进行TCT的结果显示即使1000次循环试验之后也没有发生缺陷。这可以得出缺少部分的一个边的长度优选1mm或更多的结论。
顺便提及，虽然在以上介绍的各实施例中没有介绍，但是在层间绝缘膜22，23，24中提供了实施例中所示的缺少部分还带来了减少了经历制造工艺的半导体晶片的翘曲的效果。这是由于低k的层间绝缘膜22，23，24至少在晶片上的几个位置处分开，并且减小翘曲可以消除由于翘曲造成的难以进行随后工序的负面影响。
本发明不限于这里介绍的具体形式，应该理解可以在下面权利要求的含义和范围内的所有改变都包含在本发明的范围内。

Claims (20)

1.一种半导体器件，包括：
半导体衬底；
至少一层第一绝缘膜，形成在半导体衬底上并具有3.8或更低的相对介电常数，至少在半导体衬底的四个角附近，第一绝缘膜的整个层被沿四个角延伸的缺少部分分开；以及
第二绝缘膜，覆盖半导体衬底的中心侧的缺少部分中第一绝缘膜的整个层的侧面，并具有超过3.8的相对介电常数。
2.根据权利要求1的半导体器件，其中第一绝缘膜中的缺少部分形成在半导体衬底的整个外周边附近。
3.根据权利要求1的半导体器件，其中第二绝缘膜覆盖在半导体衬底的缺少部分中同时在半导体衬底的外周边上的第一绝缘膜的整个层的侧面。
4.根据权利要求1的半导体器件，还包括层叠在缺少部分中第二绝缘膜上的导体膜。
5.根据权利要求4的半导体器件，还包括第三绝缘膜，层叠在导体膜上并具有超过3.8的相对介电常数。
6.根据权利要求1的半导体器件，
其中第二绝缘膜还覆盖第一绝缘膜的顶面，并且半导体器件还包括：
穿过第一绝缘膜顶面上的第二绝缘膜的导体图形。
7.根据权利要求6的半导体器件，还包括埋置在第一绝缘膜中的导体图形。
8.根据权利要求6的半导体器件，其中导体图形含有铜。
9.根据权利要求6的半导体器件，其中第一绝缘膜由多层构成。
10.根据权利要求1的半导体器件，其中第一绝缘膜中的缺少部分具有0.5μm或更大的宽度。
11.根据权利要求1的半导体器件，其中半导体衬底外周边上的第一绝缘膜具有距离缺少部分0.5μm或更大的宽度。
12.根据权利要求1的半导体器件，其中第一绝缘膜中的缺少部分的一边具有1mm或更大的长度。
13.一种半导体器件，包括：
半导体衬底；
至少一层第一绝缘膜，形成在半导体衬底上并具有3.8或更低的相对介电常数，至少在半导体芯片的四个角附近，第一绝缘膜的整个层被沿四个角延伸的缺少部分分开；以及
第二绝缘膜，形成在缺少部分中和第一绝缘膜上并具有超过3.8的相对介电常数。
14.根据权利要求13的半导体器件，其中第一绝缘膜中的缺少部分形成在半导体衬底的整个外周边附近。
15.根据权利要求13的半导体器件，还包括层叠在缺少部分中第二绝缘膜上的导体膜。
16.根据权利要求15的半导体器件，还包括第三绝缘膜，层叠在导体膜上并具有超过3.8的相对介电常数。
17.根据权利要求13的半导体器件，其中第一绝缘膜由多层构成。
18.根据权利要求13的半导体器件，其中第一绝缘膜中的缺少部分具有0.5μm或更大的宽度。
19.根据权利要求13的半导体器件，其中半导体芯片外周边上的第一绝缘膜具有距离缺少部分0.5μm或更大的宽度。
20.根据权利要求13的半导体器件，其中第一绝缘膜中的缺少部分的一边具有1mm或更大的长度。
CNB2004100296435A 2003-03-27 2004-03-26 半导体器件 Expired - Fee Related CN1309025C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003088908A JP2004296905A (ja) 2003-03-27 2003-03-27 半導体装置
JP088908/2003 2003-03-27

Publications (2)

Publication Number Publication Date
CN1534733A true CN1534733A (zh) 2004-10-06
CN1309025C CN1309025C (zh) 2007-04-04

Family

ID=33402919

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100296435A Expired - Fee Related CN1309025C (zh) 2003-03-27 2004-03-26 半导体器件

Country Status (4)

Country Link
US (1) US7067922B2 (zh)
JP (1) JP2004296905A (zh)
CN (1) CN1309025C (zh)
TW (1) TWI238460B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112335179A (zh) * 2018-07-30 2021-02-05 京瓷株式会社 复合基板

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
JP4675146B2 (ja) * 2005-05-10 2011-04-20 パナソニック株式会社 半導体装置
US20070001100A1 (en) * 2005-06-30 2007-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Light reflection for backside illuminated sensor
JP2007012894A (ja) * 2005-06-30 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
CA2637812C (en) 2006-04-20 2015-02-24 Sumitomo Bakelite Co., Ltd. Semiconductor device
US8704277B2 (en) * 2006-05-09 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Spectrally efficient photodiode for backside illuminated sensor
US7638852B2 (en) * 2006-05-09 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer structure for backside illuminated color image sensor
JP2007317692A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4874005B2 (ja) 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
US7791170B2 (en) * 2006-07-10 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a deep junction for electrical crosstalk reduction of an image sensor
JP2008028136A (ja) * 2006-07-20 2008-02-07 Nec Corp 半導体装置とその製造方法
US20080099884A1 (en) * 2006-10-31 2008-05-01 Masahio Inohara Staggered guard ring structure
JP4913563B2 (ja) * 2006-11-22 2012-04-11 株式会社テラミクロス 半導体装置の製造方法
JP2009021528A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 半導体装置
US7999342B2 (en) 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
JP4596001B2 (ja) * 2007-12-12 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法
US7977213B1 (en) * 2010-03-31 2011-07-12 Electro Scientific Industries, Inc. Use of laser energy transparent stop layer to achieve minimal debris generation in laser scribing a multilayer patterned workpiece
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
CN106323709A (zh) * 2016-07-29 2017-01-11 武汉新芯集成电路制造有限公司 测试样品的制备方法以及测试方法
CN111916425B (zh) * 2019-05-10 2022-12-16 中芯国际集成电路制造(上海)有限公司 半导体形成方法及其结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144817B2 (ja) 1990-03-23 2001-03-12 株式会社東芝 半導体装置
JP3132208B2 (ja) 1992-12-16 2001-02-05 ヤマハ株式会社 半導体装置
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
JP2000232104A (ja) 1999-02-09 2000-08-22 Sanyo Electric Co Ltd チップサイズパッケージ
JP2000277465A (ja) 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3530073B2 (ja) * 1999-05-25 2004-05-24 株式会社東芝 半導体装置及びその製造方法
JP3448025B2 (ja) * 2000-10-31 2003-09-16 松下電器産業株式会社 半導体装置の製造方法
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112335179A (zh) * 2018-07-30 2021-02-05 京瓷株式会社 复合基板

Also Published As

Publication number Publication date
JP2004296905A (ja) 2004-10-21
US20040245642A1 (en) 2004-12-09
TWI238460B (en) 2005-08-21
CN1309025C (zh) 2007-04-04
US7067922B2 (en) 2006-06-27
TW200426926A (en) 2004-12-01

Similar Documents

Publication Publication Date Title
CN1309025C (zh) 半导体器件
CN100338743C (zh) 半导体器件及半导体器件的制造方法
CN100463173C (zh) 半导体器件
US9287221B2 (en) Method for forming crack stop structure
US7586176B2 (en) Semiconductor device with crack prevention ring
US8828842B2 (en) Crack stop structure and method for forming the same
JP5324822B2 (ja) 半導体装置
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
CN1476072A (zh) 半导体器件
CN1499626A (zh) 半导体器件及其制造方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
TW200917367A (en) Semiconductor device
CN1728374A (zh) 以能量耗散层改进低介电常数电介质器件的稳定性
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
EP1336200A2 (en) Method for eliminating crack damage at interfaces in integrated circuits
CN1819181A (zh) 半导体装置及其制造方法
JP2006303545A (ja) 半導体装置及びその製造方法
CN1691320A (zh) 半导体内连线结构与避免其覆盖层和介电层间脱层的方法
JP2012160547A (ja) 半導体装置及びその製造方法
JP2006179542A (ja) 半導体装置
TWI285938B (en) Semiconductor device
CN1619324A (zh) 具有透湿窗的铜互连线可靠性测量的测试图案及其制造方法
JP2004260128A (ja) 多層配線を有する半導体装置
JP2010153677A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404

Termination date: 20130326